專利名稱：硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種記憶體元件(記憶體元件，以下稱記憶體元件)及其制造方法，特別是涉及一種硫?qū)倩衔?Chalcogenide)相變式(Phase-Change)非揮發(fā)性記憶體及其記憶元件與制造方法(CHALCOGENIDEPHASE-CHANGE MEMORY AND MEMORY ELEMENT THEREOF AND FABRICATINGMETHOD)。
背景技術(shù)：
非揮發(fā)性記憶體是一種不會因電源供應(yīng)中斷而使儲存在其中的資料消失的記憶體，且目前具有可進(jìn)行多次資料的程序化、讀取、抹除等動作的非揮發(fā)性記憶體例如閃存((flash memory)、氮化硅記憶體(NROM)等等，已經(jīng)廣泛用于各種個人計算機(jī)和電子設(shè)備。
而隨著元件積集度的提高以及記憶體元件(內(nèi)存元件，以下稱記憶體元件)操作速度日益提升的要求下，硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體(內(nèi)存，以下稱記憶體)是一種具有高積集度、低操作電壓、高速程序化與讀取的非揮發(fā)性記憶體，而且此種記憶體可以與CMOS制程整合在一起，因此已逐漸為人所重視。而關(guān)于硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體可參考Stefan Lai，Tyler Lowrey，”O(jiān)UM-A 180nm Nonvolatile Memory CellElement Technology For Stand Alone And Embedded Applications”，IEDMDiges t，pp803-806，2001。
典型的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體是利用硫?qū)倩衔?Ge-Sb-Te)作為其儲存媒介(storage media)，由于硫?qū)倩衔镌诓煌幕鼗饻囟?annealing temperature)條件下，會有非晶相(amorphous)以及結(jié)晶相(crystalline)兩種晶相的變化，而此兩種晶相會有不同的電阻值，因此利用高電阻的非晶相以及低電阻的結(jié)晶相即可以作為記憶體儲存“0”與“1”的數(shù)字資料。特別是，硫?qū)倩衔锏膬煞N晶相的變化是可逆(reversible)的，因此利用硫?qū)倩衔镒鳛橛洃涹w的儲存媒介，可以重復(fù)的進(jìn)行程序化、讀取、抹除等操作。
然而，硫?qū)倩衔锏慕Y(jié)晶速度會隨著硫?qū)倩衔锉∧ず穸鹊慕档投档?。倘若為了要達(dá)到高的記憶體操作速度(即要求硫?qū)倩衔镉懈呓Y(jié)晶速度)，而提高了硫?qū)倩衔锉∧さ暮穸?，卻會無法滿足元件高積集度以及元件尺寸縮小的要求。
由此可見，上述現(xiàn)有的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法仍存在有缺陷，而亟待加以進(jìn)一步改進(jìn)。為了解決現(xiàn)有的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法的缺陷，相關(guān)廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設(shè)計被發(fā)展完成，此顯然是相關(guān)業(yè)者急欲解決的問題。
有鑒于上述現(xiàn)有的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法存在的缺陷，本發(fā)明人基于從事此類產(chǎn)品設(shè)計制造多年豐富的實務(wù)經(jīng)驗及專業(yè)知識，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法，能夠改進(jìn)一般現(xiàn)有的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法，使其更具有實用性。經(jīng)過不斷的研究、設(shè)計，并經(jīng)反復(fù)試作樣品及改進(jìn)后，終于創(chuàng)設(shè)出確具實用價值的本發(fā)明。
發(fā)明內(nèi)容
本發(fā)明的目的在于，克服現(xiàn)有的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法存在的缺陷，而提供一種新的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法，所要解決的技術(shù)問題是使其可以在不需提高作為儲存媒介的硫?qū)倩衔锉∧さ暮穸鹊那疤嵯拢纯梢蕴嵘驅(qū)倩衔锵嘧兪椒菗]發(fā)性記憶體的操作速度，從而更加適于實用，且具有產(chǎn)業(yè)上的利用價值。
本發(fā)明的目的及解決其主要技術(shù)問題是采用以下的技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種記憶元件，是應(yīng)用于硫?qū)倩衔?Chalcogenide)相變式(Phase-Change)非揮發(fā)性記憶體，其包括一上電極；一下電極；以及一相變式薄膜，夾于該上電極以及該下電極之間，其中該相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，且該元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。
本發(fā)明的目的及解決其技術(shù)問題還可以采用以下的技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的記憶元件，其中所述的元素包括錫(Sn)。
前述的記憶元件，其中所述的摻雜于硫?qū)倩衔镏械脑撛氐谋壤墙橛?.1％至90％莫耳百分比。
前述的記憶元件，其中所述的摻雜于硫?qū)倩衔镏械脑撛氐谋壤堑陀?0％莫耳百分比。
前述的記憶元件，其中所述的硫?qū)倩衔锸菫镚e2Sb2Te5。
本發(fā)明的目的及解決其主要技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種記憶元件的制造方法，其是應(yīng)用于硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其包括以下步驟形成一下電極；在該下電極上形成一相變式薄膜，其中該相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，該元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快；以及在該相變式薄膜上形成一上電極。
本發(fā)明的目的及解決其技術(shù)問題還可以采用以下的技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的記憶元件的制造方法，其中形成該相變式薄膜的方法是利用已摻雜有該元素在其中的硫?qū)倩衔锇胁膩磉M(jìn)行濺鍍制程以形成。
前述的記憶元件的制造方法，其中形成該相變式薄膜的方法是利用含有該元素的靶材與硫?qū)倩衔锇胁膩磉M(jìn)行共濺鍍制程以形成。
前述的記憶元件的制造方法，其中將該元素?fù)诫s于硫?qū)倩衔镆孕纬稍撓嘧兪奖∧さ姆椒ㄊ抢秒x子植入法。
前述的記憶元件的制造方法，其中將該元素?fù)诫s于硫?qū)倩衔镆孕纬稍撓嘧兪奖∧さ姆椒ㄊ抢脭U(kuò)散法。
前述的記憶元件的制造方法，其中形成該相變式薄膜的方法是利用共蒸鍍硫?qū)倩弦约霸撛氐姆绞揭孕纬伞?br>
前述的記憶元件的制造方法，其中所述的該元素包括錫。
本發(fā)明的目的及解決其主要技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其包括一字元線；一位元線；一選擇元件，其是與該字元線以及該位元線電性連接；以及一記憶元件，其是與該選擇元件電性連接，其中該記憶元件是由一上電極、一下電極以及夾于該上電極以及該下電極之間的一相變式薄膜所構(gòu)成，且該相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，該元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。
本發(fā)明的目的及解決其技術(shù)問題還可以采用以下的技術(shù)措施來進(jìn)一步實現(xiàn)。
前述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其中所述的該元素包括錫。
前述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其中所述的摻雜于該硫?qū)倩衔镏械脑撛氐谋壤墙橛?.1％至90％莫耳百分比。
前述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其中所述的摻雜于該硫?qū)倩衔镏械脑撛氐谋壤堑陀?0％莫耳百分比。
前述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其中所述的硫?qū)倩衔锸菫镚e2Sb2Te5。
本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。由以上技術(shù)方案可知，為了達(dá)到前述發(fā)明目的，本發(fā)明的主要技術(shù)內(nèi)容如下本發(fā)明提出一種記憶元件(memory element)，其是應(yīng)用于硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，此記憶元件是由一上電極、一下電極以及夾于上電極以及下電極之間的一相變式薄膜所構(gòu)成，其中此相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，且此元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。在一較佳實施例中，此元素例如是錫(Sn)，且摻雜的比例例如是介于0.1％至90％莫耳百分比，較佳的是低于10％莫耳百分比。
本發(fā)明提出一種記憶元件的制造方法，其是應(yīng)用于硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，此方法是首先形成一下電極，接著，在下電極上形成一相變式薄膜，其中此相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，且此元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。之后，于相變式薄膜上形成一上電極。上述形成相變式薄膜的方法例如是是利用已摻雜有上述元素在其中的硫?qū)倩衔锇胁膩磉M(jìn)行濺鍍制程以形成相變式薄薄膜，或者是利用共蒸鍍硫?qū)倩衔锱c上述的元素的方式而形成相變式薄膜。
本發(fā)明提出一種硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體元件，其主要由一字元線、一位元線、一選擇元件以及一記憶元件所構(gòu)成。選擇元件是與字元線以及位元線電性連接，記憶元件是與選擇元件電性連接。其中，記憶元件是由一上電極、一下電極以及夾于上電極以及下電極之間的一相變式薄膜所構(gòu)成，此相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，且此元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。在一較佳實施例中，此元素例如是錫(Sn)，且摻雜的比例例如是介于0.1％至90％莫耳百分比，較佳的是低于10％莫耳百分比。
在本發(fā)明的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體元件中，因其記憶元件中的相變化薄膜的硫?qū)倩衔镏惺菗诫s了錫(Sn)，其可以使得硫?qū)倩衔锏墓倘隗w結(jié)晶速度加快，因此可以提高記憶體的操作速度。
本發(fā)明特殊結(jié)構(gòu)的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法，其中記憶元件，是應(yīng)用于硫?qū)倩衔?Chalcogenide)相變式(Phase-Change)非揮發(fā)性記憶體，此記憶元件是由一上電極、一下電極以及夾于上電極以及下電極之間的一相變式薄膜所構(gòu)成，其中，此相變式薄膜是為摻雜有錫在其中的硫?qū)倩衔铩Ｔ诒景l(fā)明的記憶元件中，因其相變化薄膜是使用摻雜有錫在其中的硫?qū)倩衔铮淇梢允沟昧驅(qū)倩衔锉∧さ墓倘隗w結(jié)晶速度加快，因此可提高記憶元件的操作速度。
綜上所述，本發(fā)明可以在不需提高作為儲存媒介的硫?qū)倩衔锉∧さ暮穸鹊那疤嵯拢纯梢蕴嵘驅(qū)倩衔锵嘧兪椒菗]發(fā)性記憶體的操作速度，從而更加適于實用，且具有產(chǎn)業(yè)上的利用價值。其具有上述諸多的優(yōu)點及實用價值，并在同類產(chǎn)品及制造方法中未見有類似的結(jié)構(gòu)設(shè)計及方法公開發(fā)表或使用而確屬創(chuàng)新，其不論在產(chǎn)品結(jié)構(gòu)、制造方法或功能上皆有較大的改進(jìn)，在技術(shù)上有較大的進(jìn)步，并產(chǎn)生了好用及實用的效果，且較現(xiàn)有的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法具有增進(jìn)的多項功效，從而更加適于實用，而具有產(chǎn)業(yè)的廣泛利用價值，誠為一新穎、進(jìn)步、實用的新設(shè)計。
上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細(xì)說明如后。
圖1是依照本發(fā)明一較佳實施例的記憶元件的結(jié)構(gòu)示意圖。
圖2是依照本發(fā)明一較佳實施例的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體的結(jié)構(gòu)示意圖。
102選擇元件 104記憶元件WL字元線BL位元線L導(dǎo)線 202鋁導(dǎo)線204下電極 206相變式薄膜208上電極具體實施方式
以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體及其記憶元件與制造方法其具體結(jié)構(gòu)、制造方法、步驟、特征及其功效，詳細(xì)說明如后。
請參閱圖1所示，是依照本發(fā)明一較佳實施例的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體的示意圖。本發(fā)明的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體元件，主要由數(shù)個記憶胞所構(gòu)成，其包括數(shù)條字元線(字符線，以下稱字元線)WL、數(shù)條位元線(位線，以下稱位元線)BL、數(shù)個選擇元件102以及數(shù)個記憶元件104。其中，每一記憶胞是包括一選擇元件102以及一記憶元件104，且每一選擇元件102是與對應(yīng)的字元線WL以及對應(yīng)的位元線BL電性連接，因此每一記憶胞是由其中一字元線WL以及其中一位元線BL所控制。在一較佳實施例中，選擇元件102例如是一金屬氧化半導(dǎo)體晶體管(MOStransistor)，而字元線WL是將相同一行的MOS晶體管的閘極串接起來，位元線BL是將相同一列的MOS晶體管的源極串接起來。
另外，每一記憶胞中的記憶元件104是與其選擇元件102電性連接。在一較佳實施例中，記憶元件104是形成在選擇元件102的上方，且兩元件之間是形成有層間介電層(ILD)，并透過內(nèi)聯(lián)機(jī)結(jié)構(gòu)的設(shè)計使選擇元件102的汲極與記憶元件104電性連接。因此，記憶元件104是于MOS制程之后并且于金屬內(nèi)聯(lián)機(jī)制程之前所形成的，其是屬于半導(dǎo)體制程之后段制程(backend process)的一部份。在此，對于相同一列的記憶元件104，更有一導(dǎo)線L將其串接起來。
關(guān)于圖1中的記憶元件104的結(jié)構(gòu)，將詳細(xì)說明如下，請參閱圖2，其是為依照本發(fā)明一較佳實施例的記憶元件的示意圖。此記憶元件是由一上電極208、一下電極204以及夾于上電極208以及下電極204之間的一相變式薄膜206所構(gòu)成。在一較佳實施例中，下電極204是為一金屬插塞，其例如是一鎢插塞，且下電極204更包括與一導(dǎo)線202(例如是鋁導(dǎo)線)連接，而下電極204是經(jīng)由導(dǎo)線202以及其它導(dǎo)線結(jié)構(gòu)而與圖1中的選擇元件102有電性連接的關(guān)系。在此，形成下電極204的方法是使用傳統(tǒng)的插塞制程來形成。而若本發(fā)明的記憶體是以180nm標(biāo)準(zhǔn)制程來制作，則下電極204的直徑例如是約220nm。
另外，形成在下電極206上方的相變式薄膜206是為記憶元件中的儲存媒介，在此，相變式薄膜206的材質(zhì)是為摻雜有一元素在其中的硫?qū)倩衔?Ge-Sb-Te)，且此元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。在一較佳實施例中，此硫?qū)倩衔锢缡荊e2Sb2Te5，而摻雜于硫?qū)倩衔镏械脑乩缡清a(Sn)，且摻雜的比例例如是介于0.1％至90％莫耳百分比，較佳的是低于10％莫耳百分比。在此，形成相變式薄膜206的方法可以利用已知的任何技術(shù)來形成，例如是利用已摻雜有上述元素在其中的硫?qū)倩衔锇胁膩磉M(jìn)行濺鍍制程以形成相變式薄膜206，或者是利用含有此元素的靶材與硫?qū)倩衔锇胁膩磉M(jìn)行共濺鍍制程以形成相變式薄膜206，或者是利用共蒸鍍此元素與硫?qū)倩衔锏姆绞絹硇纬上嘧兪奖∧?06。除此之外，將此元素?fù)诫s于硫?qū)倩衔镆孕纬上嘧兪奖∧?06的方法還可以利用離子植入法、擴(kuò)散法等等。若本發(fā)明的記憶體是以180nm標(biāo)準(zhǔn)制程來制作，則相變式薄膜206的厚度例如是約55nm。
請繼續(xù)參閱圖2所示，形成在相變式薄膜206上的上電極208例如是一鎢鈦合金，其例如是利用直流電濺鍍制程沈積金屬薄膜之后，再圖案化金屬薄膜而形成。若本發(fā)明的記憶體是以180nm標(biāo)準(zhǔn)制程來制作，則上電極208的厚度例如是約110nm。
因此，本發(fā)明所提出的用于硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體的記憶元件其相變式薄膜是使用摻雜有促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快的元素，其可以使得記憶體的操作速度(包括SET操作、RESET操作、讀取等操作)加快，以提高記憶體的效能。
以下表一是針對兩種硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體的電性差異作比較說明，其中第一記憶體是利用未摻雜的硫?qū)倩衔镒鳛槠鋬Υ婷浇?，而第二記憶體是利用有摻雜錫的硫?qū)倩衔镒鳛槠鋬Υ婷浇椤?br>
表一
由表一可知，本發(fā)明利用有摻雜錫的硫?qū)倩衔镒鳛槠鋬Υ婷浇榈挠洃涹w，其RESET操作速度與SET操作速度都明顯較無摻雜錫的硫?qū)倩衔镒鳛槠鋬Υ婷浇榈挠洃涹w快。而且，使用有摻雜錫的硫?qū)倩衔镒鳛槠鋬Υ婷浇榈挠洃涹w，其RESET/SET電阻比例，亦即非晶相/結(jié)晶相的電阻比例較為低，且其結(jié)晶相的電阻值也比較低。
以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的方法及技術(shù)內(nèi)容作出些許的更動或修飾為等同變化的等效實施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1.一種記憶元件，是應(yīng)用于硫?qū)倩衔?Chalcogenide)相變式(Phase-Change)非揮發(fā)性記憶體，其特征在于其包括一上電極；一下電極；以及一相變式薄膜，夾于該上電極以及該下電極之間，其中該相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，且該元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。
2.根據(jù)權(quán)利要求1所述的記憶元件，其特征在于其中所述的元素包括錫(Sn)。
3.根據(jù)權(quán)利要求1所述的記憶元件，其特征在于其中所述的摻雜于硫?qū)倩衔镏械脑撛氐谋壤墙橛?.1％至90％莫耳百分比。
4.根據(jù)權(quán)利要求3所述的記憶元件，其特征在于其中所述的摻雜于硫?qū)倩衔镏械脑撛氐谋壤堑陀?0％莫耳百分比。
5.根據(jù)權(quán)利要求1所述的記憶元件，其特征在于其中所述的硫?qū)倩衔锸菫镚e2Sb2Te5。
6.一種記憶元件的制造方法，其是應(yīng)用于硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其特征在于其包括以下步驟形成一下電極；在該下電極上形成一相變式薄膜，其中該相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔?，該元素可促進(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快；以及在該相變式薄膜上形成一上電極。
7.根據(jù)權(quán)利要求6所述的記憶元件的制造方法，其特征在于其中形成該相變式薄膜的方法是利用已摻雜有該元素在其中的硫?qū)倩衔锇胁膩磉M(jìn)行濺鍍制程以形成。
8.根據(jù)權(quán)利要求6所述的記憶元件的制造方法，其特征在于其中形成該相變式薄膜的方法是利用含有該元素的靶材與硫?qū)倩衔锇胁膩磉M(jìn)行共濺鍍制程以形成。
9.根據(jù)權(quán)利要求6所述的記憶元件的制造方法，其特征在于其中將該元素?fù)诫s于硫?qū)倩衔镆孕纬稍撓嘧兪奖∧さ姆椒ㄊ抢秒x子植入法。
10.根據(jù)權(quán)利要求6所述的記憶元件的制造方法，其特征在于其中將該元素?fù)诫s于硫?qū)倩衔镆孕纬稍撓嘧兪奖∧さ姆椒ㄊ抢脭U(kuò)散法。
11.根據(jù)權(quán)利要求6所述的記憶元件的制造方法，其特征在于其中形成該相變式薄膜的方法是利用共蒸鍍硫?qū)倩弦约霸撛氐姆绞揭孕纬伞?br>
12.根據(jù)權(quán)利要求6所述的記憶元件的制造方法，其特征在于其中所述的該元素包括錫。
13.一種硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其特征在于其包括一字元線；一位元線；一選擇元件，其是與該字元線以及該位元線電性連接；以及一記憶元件，其是與該選擇元件電性連接，其中該記憶元件是由一上電極、一下電極以及夾于該上電極以及該下電極之間的一相變式薄膜所構(gòu)成，且該相變式薄膜是為摻雜有一元素在其中的硫?qū)倩衔铮撛乜纱龠M(jìn)硫?qū)倩衔锕倘隗w結(jié)晶速度加快。
14.根據(jù)權(quán)利要求13所述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其特征在于其中所述的該元素包括錫。
15.根據(jù)權(quán)利要求13所述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其特征在于其中所述的摻雜于該硫?qū)倩衔镏械脑撛氐谋壤墙橛?.1％至90％莫耳百分比。
16.根據(jù)權(quán)利要求15所述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其特征在于其中所述的摻雜于該硫?qū)倩衔镏械脑撛氐谋壤堑陀?0％莫耳百分比。
17.根據(jù)權(quán)利要求13所述的硫?qū)倩衔锵嘧兪椒菗]發(fā)性記憶體，其特征在于其中所述的硫?qū)倩衔锸菫镚e2Sb2Te5。
全文摘要
本發(fā)明是關(guān)于一種記憶元件，其是應(yīng)用于硫?qū)倩衔?Chalcogenide)相變式(Phase－Change)非揮發(fā)性記憶體，此記憶元件是由一上電極、一下電極以及夾于上電極以及下電極之間的一相變式薄膜所構(gòu)成，其中，此相變式薄膜是為摻雜有錫在其中的硫?qū)倩衔?。在本發(fā)明的記憶元件中，因其相變化薄膜是使用摻雜有錫在其中的硫?qū)倩衔?，其可以使得硫?qū)倩衔锉∧さ墓倘隗w結(jié)晶速度加快，因此可提高記憶元件的操作速度。
文檔編號H01L45/00GK1599090SQ0315943
公開日2005年3月23日 申請日期2003年9月19日 優(yōu)先權(quán)日2003年9月19日
發(fā)明者陳逸舟, 龍翔瀾 申請人:旺宏電子股份有限公司