專利名稱：容易變更布局的半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及能夠隨著半導(dǎo)體集成電路內(nèi)的電路構(gòu)成元件的變更而容易進行布局變更的半導(dǎo)體集成電路。
背景技術(shù)：
一直以來，在微型計算機(以下，簡稱為微機)和ASIC(ApplicationSpecific Integrated Circuit專用集成電路)等半導(dǎo)體集成電路的芯片布局中，首先考慮的課題是通過盡量減小芯片面積來使芯片成本最小化。具體地說，一般的做法是在滿足接口信號的定時限制的條件下，從使芯片面積最小化的觀點出發(fā)使構(gòu)成芯片的CPU、ROM、RAM、定時器及UART(Universal Asynchronous Receiver Transmitter通用異步收發(fā)信機)等集成電路和焊盤單元等子模塊的配置方法(平面底圖)最優(yōu)化。
另外，在眾多情況下，在內(nèi)裝ROM/RAM的單片微機中，一般通過ROM/RAM的尺寸和附帶的外圍電路的變化來進行多個品種的連續(xù)開發(fā)。即使對這些單片微機，也基于使芯片面積最小化的觀點進行布局設(shè)計。
在如上述的只考慮使芯片面積最小化的半導(dǎo)體集成電路的布局變更中，每當(dāng)變更電路構(gòu)成元件的功能和性能時，必須變更整個電路的布局。因而，就存在這樣的問題因電路構(gòu)成元件的變更等而進行布局變更時需要花費大量人力。
作為解決上述問題的技術(shù)，人們提出了一種將很少變更功能的比較固定的電路和很容易追加變更功能的電路在芯片內(nèi)的縱、橫方向分離的布局(參照日本專利文獻1特開昭61-190969號公報)。
傳統(tǒng)技術(shù)中，在變更半導(dǎo)體集成電路的電路構(gòu)成元件時，為了使芯片面積達到最小化，就必須變更整個布局，而且，在此基礎(chǔ)上還得更改整個電路的特性評價。由此，在變更電路構(gòu)成元件的芯片布局設(shè)計和其特性的校驗與評價，需要很多的開發(fā)人員。
另外，在日本專利文獻1中所公開的發(fā)明中，使很少變更功能的比較固定的電路和很容易追加變更功能的電路分開進行布局，因此，布局設(shè)計中沒有考慮電路特性的校驗與評價。因此，就有可能在進行布局變更后要再對整個電路進行特性校驗與評價，從而不能減少變更電路構(gòu)成元件所需的人力。

發(fā)明內(nèi)容
本發(fā)明為解決上述問題而提出，目的在于提供一種能將布局變更以及伴隨該布局變更的電路特性校驗與評價所需的人力減少的半導(dǎo)體集成電路。
本發(fā)明的半導(dǎo)體集成電路中設(shè)有隨配置在內(nèi)部的電路構(gòu)成元件的變更而變更布局的可變區(qū)域；以及其布局不隨可變區(qū)域內(nèi)的電路構(gòu)成元件的變更而變更的、配置了與設(shè)為閉合電路時的信號傳送有關(guān)的特性已被了解的電路的固定區(qū)域。


圖1概略表示本發(fā)明第一實施例的半導(dǎo)體集成電路結(jié)構(gòu)。
圖2概略表示對圖1中的半導(dǎo)體集成電路作了伴隨RAM與ROM變更的布局變更的結(jié)果。
圖3概略表示對圖1中的半導(dǎo)體集成電路伴隨RAM與ROM變更而增補了附加外圍功能部的結(jié)果。
圖4概略表示本發(fā)明第二實施例的半導(dǎo)體集成電路的結(jié)構(gòu)。
圖5概略表示本發(fā)明第三實施例的半導(dǎo)體集成電路的結(jié)構(gòu)。
圖6表示在電源布線和接地布線上配置了噪聲防止用旁路電容器的示例。
圖7表示在焊盤的外側(cè)區(qū)域配置了擴展存儲器的示例。
具體實施例方式
第一實施例圖1概略表示本發(fā)明第一實施例的半導(dǎo)體集成電路的結(jié)構(gòu)。第一實施例的半導(dǎo)體集成電路1，大體上由配置了CPU核心部2和外圍功能部3的固定部分20和配置了RAM4與ROM5的可變部分30構(gòu)成。另外，在上述的內(nèi)部電路的周圍，配置了給這些提供電源電位的電源布線6和提供接地電位的接地布線7。另外，在其周圍，配置了用于將上述的內(nèi)部電路和外部電連接的接線端子即焊盤8，并分別設(shè)置了保護內(nèi)部電路的焊盤保護電路9，使之不受過電流等的影響。RAM4與ROM5的存儲容量，例如分別為10KB和64KB。
本發(fā)明目的是，減少在日本專利文獻1中公開的技術(shù)中不可避免地發(fā)生的布局變更后的內(nèi)部電路的特性校驗與評價所需的大量人力。
具體地說，將配置預(yù)定有半導(dǎo)體集成電路1內(nèi)的功能與性能變更的電路構(gòu)成元件(與第一實施例中的RAM4與ROM5相當(dāng))的區(qū)域設(shè)為可變部分30。另外，將配置了在閉合電路時的信號傳送的特性不隨可變部分30的布局變更變化的電路的區(qū)域設(shè)為固定部分20。通過以上結(jié)構(gòu)，在進行布局變更后不需要對固定部分20內(nèi)的電路進行特性的校驗與評價，因此，能夠減少進行特性校驗與評價所需的人力。
作為在該固定部分20配置的電路構(gòu)成元件，例如有構(gòu)成CPU核心部2的運算處理電路和寄存器等存儲電路。另外，作為構(gòu)成外圍功能部3的電路構(gòu)成元件，例如有在內(nèi)部總線和各電路構(gòu)成元件之間中繼信號傳送的總線接口部，對在CPU核心部2需要處理的指令實施中斷控制的中斷控制部，定時器，以及串行信號的I/O接口等。
這些電路構(gòu)成元件，可以構(gòu)成與閉合電路中信號傳送有關(guān)的特性不隨配置在可變部分30的電路構(gòu)成元件的變更而變化的電路。因此，通過對在該固定部分20配置的電路進行有關(guān)信號傳送的定時校驗與評價等，就可獲知該定時特性，如此，在進行布局變更時可以省略對固定部分20的定時校驗。
另外，在可變部分30中，配置如上述功能和性能之變更被預(yù)定的電路構(gòu)成元件。具體地說，如半導(dǎo)體集成電路1是由內(nèi)部設(shè)置了RAM4與ROM5的單片通用微機實現(xiàn)時，通過變更RAM4與ROM5的存儲容量，能夠?qū)崿F(xiàn)多品種的開發(fā)。這樣的RAM4與ROM5將成為在可變部分30配置的電路構(gòu)成元件。
圖2概略表示圖1中的半導(dǎo)體集成電路隨RAM與ROM的變更而進行布局變更的結(jié)果。圖2(a)表示了分別用2倍于RAM4與ROM5的存儲容量的RAM4a與ROM5a置換RAM4與ROM5的場合，圖2(b)表示了分別用存儲容量為32KB與256KB的RAM4b與ROM5b置換RAM4與ROM5的場合。如圖2(a)、(b)所示，固定部分20沒有作任何變更。
也就是說，從圖1中的布局，只對可變部分30進行縱方向(紙面的向上方向)延伸變更為如圖2(a)、(b)所示的布局。此時，焊盤8和焊盤保護電路9的相對配置關(guān)系不變，而且，在縱方向上統(tǒng)一移動和配置。另外，由于布局在縱方向上延長，因此，電源布線6和接地布線7在圖2(a)中變成電源布線6a和接地布線7a，在圖2(b)中變成電源布線6b和接地布線7b。
在布局變更后的半導(dǎo)體集成電路1中，在對RAM4a與ROM5a、RAM4b與ROM5b的動作進行定時校驗的基礎(chǔ)上，配置在可變部分30側(cè)的焊盤8和固定部分20側(cè)的電路構(gòu)成元件之間電連接時，進行與該電連接布線上的信號傳送有關(guān)的定時校驗。
如以上所述，根據(jù)本第一實施例，將配置半導(dǎo)體集成電路1內(nèi)的功能和性能之變更(品種開發(fā))被預(yù)定的的電路構(gòu)成元件(例如，RAM4與ROM5)的區(qū)域設(shè)為可變部分30，將配置由與設(shè)為閉合電路時的信號傳送有關(guān)的特性已被了解的CPU核心部2和外圍功能部3構(gòu)成的電路的區(qū)域設(shè)為固定部分20，只對可變部分30進行伴隨RAM4與ROM5的品種開發(fā)的布局變更。因此，在能夠省略對固定部分20的布局設(shè)計和布局校驗的基礎(chǔ)上，能夠省略與在固定部分20配置的電路的信號傳送有關(guān)的定時校驗等，能夠減少進行布局變更和伴隨該布局變更的電路的特性校驗與評價所需的人力。另外，在制造后的整個芯片的特性評價中，也可以省略對固定部分20的特性評價。
另外，在上述第一實施例中，就作為固定部分20的將CPU核心部2和外圍功能部3集中為單一部分的配置進行了說明，但是，也可以預(yù)先規(guī)定隨在可變部分30配置的電路構(gòu)成元件的變更而變更布局后的一個芯片的面積，然后按照可變部分30的布局變更之后的面積來設(shè)定固定部分20的面積。
以在可變部分30上配置RAM4與ROM5的單片通用微機為例，在芯片上配置時的面積幾乎相等的、存儲容量分別為31KB和384KB的RAM4與ROM5的組合和存儲容量分別為31KB和512KB的組合中，設(shè)置相同面積的固定部分20。此外，在芯片上配置時面積幾乎相等的、存儲容量分別為10KB與128KB的RAM4與ROM5的組合和存儲容量分別為4KB與64KB的組合中，設(shè)置相同面積的固定部分20。
另外，圖3概略表示對圖1中的半導(dǎo)體集成電路伴隨RAM與ROM的變更而增補了附加外圍功能部的結(jié)果。圖中的半導(dǎo)體集成電路1A，用存儲容量分別為20KB與192KB的RAM4c與ROM5c置換圖1中的RAM4與ROM5。并且，與圖2的示例相同地，變更為只對可變部分30進行縱方向延伸的布局，電源布線6和接地布線7在縱方向延長變成電源布線6c和接地布線7c。
在圖3的示例中，在布局變更之后的可變部分30上產(chǎn)生的空區(qū)域上配置附加外圍功能部(新附加的電路構(gòu)成元件)10。作為附加外圍功能部10，可以例舉具有CAN(Controller Area Network控制器區(qū)域網(wǎng))的通信功能的CAN電路(主要用于車載LAN等)。在本發(fā)明的半導(dǎo)體集成電路中，將提供新附加功能的電路作為配置在可變部分30的電路構(gòu)成元件。通過以上結(jié)構(gòu)，只要對含有附加外圍功能部10的可變部分30進行布局設(shè)計、布局校驗以及與其信號傳送有關(guān)的定時校驗即可，因此，能夠減少進行布局變更和隨該布局變更的電路的特性校驗與評價所需的人力。
第二實施例圖4概略表示本發(fā)明第二實施例的半導(dǎo)體集成電路的結(jié)構(gòu)，該圖表示了將圖1中的半導(dǎo)體集成電路的布局變更為圖2(b)的結(jié)構(gòu)的情況。而且，與圖2相同的構(gòu)成元件用相同的符號表示，并省略其重復(fù)說明。如圖4所示，本第二實施例中，在縱斷位于半導(dǎo)體集成電路1B的芯片中央附近的ROM5b的路徑上，設(shè)置將布局變更后的RAM4b或在可變部分30側(cè)配置的焊盤8與固定部分20內(nèi)的CPU核心部2或外圍功能部3電連接的布線。
具體地說，例如利用擴散圖案和多晶硅圖案等的主層和第一、二層鋁布線等，對ROM5b內(nèi)的存儲單元進行布局后，在這些層上再設(shè)置第三層鋁布線，由此，將RAM4b或在可變部分30側(cè)配置的焊盤8與固定部分20內(nèi)的CPU核心部2或外圍功能部3電連接。
此時，通過將在可變區(qū)域側(cè)配置的電路構(gòu)成元件和固定區(qū)域內(nèi)的電路構(gòu)成元件之間電連接的第三層鋁布線，沿著連接上述電路構(gòu)成元件之間的直線路徑配置，能夠以最短布線路徑實現(xiàn)這些電路構(gòu)成元件之間的電連接。因此，能夠省略或簡化與該布線上的信號傳送有關(guān)的定時校驗。
第三實施例圖5概略表示本發(fā)明第三實施例的半導(dǎo)體集成電路的結(jié)構(gòu)。再有，與圖2相同的構(gòu)成元件用相同的符號表示，并省略其重復(fù)說明。該圖的示例表示與上述第一實施例相同地由圖1中的半導(dǎo)體集成電路1布局變更為圖2(b)的結(jié)構(gòu)的情況，其不同之處在于設(shè)法有效利用由布局變更在可變部分30和固定部分20之間產(chǎn)生的空間來進行布局設(shè)計。
下面就其要點進行說明。
如果與上述第一實施例相同地將圖1中的半導(dǎo)體集成電路1變更為只對可變部分30進行縱方向(紙面的向上方向)延伸的布局時，焊盤8和焊盤保護電路9的相對配置關(guān)系不變，而且，在縱方向上統(tǒng)一移動和配置。另外，電源布線6和接地布線7也在縱方向上延長。此時，在圖5中用細線包圍的部分，沒有配置焊盤8和隨該焊盤8設(shè)置的焊盤保護電路9。
也就是說，在該部分，配置焊盤8和焊盤保護電路9的那部分芯片面積將處于閑置狀態(tài)。因而，在本實施例中，可將位于該空置區(qū)域附近的可變部分30內(nèi)的電路構(gòu)成元件，再布置于包含空置區(qū)域的被擴大的配置區(qū)域上。在圖示的例中，使電源布線6d和接地布線7d向芯片的外周側(cè)彎曲，以在因此而擴展的配置區(qū)域內(nèi)布置ROM5d。
由此，通過布局變更能夠有效利用在可變部分30和固定部分20之間產(chǎn)生的布局空間。
另外，在上述實施例中，如圖6所示在位于進行布局變更之后的可變部分30和固定部分20之間的電源布線6d和接地布線7d上，也可以配置旁路電容器12。因此，能夠防止由電源布線6d和接地布線7d所產(chǎn)生的噪聲。
另外，在上述實施例中，如果在可變部分30配置的RAM與ROM的存儲容量不足，或者，雖然在可變部分30配置的RAM與ROM的存儲容量大但進行布局變更之后的芯片形狀變得極度扁平，那么，如圖7所示，不是在可變部分30內(nèi)進行配置，而是在芯片外周部的焊盤8外側(cè)的區(qū)域配置擴展存儲器(新附加的電路構(gòu)成元件)13。另外，如果在可變部分30內(nèi)不能增補附加外圍功能部，也同樣可以在芯片外周部的焊盤8外側(cè)的區(qū)域配置附加外圍功能部(新附加的電路構(gòu)成元件)。
這種場合，伴隨可變部分30內(nèi)的電路構(gòu)成元件的變更而進行布局變更之后，只要對在可變部分30內(nèi)的電路以外的、在芯片外周部的焊盤8外側(cè)的區(qū)域上配置的電路進行布局設(shè)計、布局校驗、定時校驗以及芯片制造后的特性評價即可。這樣在芯片外周部的焊盤8外側(cè)的區(qū)域配置附加外圍功能部，能夠抑制進行布局變更之后的芯片形狀的扁平化程度，同時也能進行新功能的追加和性能的變更。
如上所述，依據(jù)本發(fā)明，設(shè)有伴隨配置在內(nèi)部的電路構(gòu)成元件的變更被變更布局的可變區(qū)域，以及不隨可變區(qū)域內(nèi)的電路構(gòu)成元件的變更而變更布局的、配置了與設(shè)為閉合電路時的信號傳送有關(guān)的特性已被了解的電路的固定區(qū)域，因此，可到達如下的效果即既可省略固定部分的布局設(shè)計和布局校驗，又可省略與配置在固定部分的電路的信號傳送有關(guān)的定時校驗等，而且可減少進行布局變更和伴隨該布局變更的電路的特性校驗與評價所需的人力。并且，在制造后的整個半導(dǎo)體集成電路的特性評價中，也可以達到省略對固定部分的特性評價的效果。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其中設(shè)有伴隨配置在內(nèi)部的電路構(gòu)成元件的變更而變更布局的可變區(qū)域；以及不隨所述可變區(qū)域內(nèi)的電路構(gòu)成元件的變更而變更布局的、配置了與設(shè)為閉合電路時的信號傳送有關(guān)的特性已被了解的電路的固定區(qū)域。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于新附加的電路構(gòu)成元件配置在可變區(qū)域內(nèi)。
3.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于將設(shè)在可變區(qū)域側(cè)的電路構(gòu)成元件和固定區(qū)域內(nèi)的電路構(gòu)成元件之間電連接的布線，沿著連接在所述電路構(gòu)成元件之間的直線路徑配置。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于在因布局變更在可變區(qū)域側(cè)產(chǎn)生未配置電路構(gòu)成元件的空置區(qū)域時，以填滿由該空置區(qū)域擴大的配置區(qū)域的方式配置所述可變區(qū)域內(nèi)的電路構(gòu)成元件。
5.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于位于可變區(qū)域和固定區(qū)域之間的布線上設(shè)置了防噪聲用的旁路電容器。
6.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于將新附加的電路構(gòu)成元件配置在可變區(qū)域和固定區(qū)域以外的別的區(qū)域。
全文摘要
本發(fā)明提供一種能夠減少進行布局變更和伴隨該布局變更的電路的特性校驗和評價所需的人力的半導(dǎo)體集成電路。該半導(dǎo)體集成電路中設(shè)有伴隨內(nèi)部配置的電路構(gòu)成元件的功能和性能的變更而變更布局的可變部分；以及不伴隨該可變部分內(nèi)的電路構(gòu)成元件的變更而變更布局的、配置了與設(shè)為閉合電路時的信號傳送有關(guān)的特性已被了解的CPU中心部(2)和外圍功能部(3)等構(gòu)成的電路的固定區(qū)域。
文檔編號H01L21/822GK1501496SQ03157930
公開日2004年6月2日 申請日期2003年8月29日 優(yōu)先權(quán)日2002年10月31日
發(fā)明者尾崎杰, 松井秀夫, 夫 申請人:株式會社瑞薩科技