專利名稱：半導(dǎo)體存儲器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造具有柵絕緣膜或者包含氮化膜的介電膜的半導(dǎo)體器件的方法，以及能夠通過在氮化膜中存儲電荷而保持信息的半導(dǎo)體存儲器件。
背景技術(shù)：
近來，將由二氧化硅膜上形成的氮化硅膜構(gòu)成的ON膜，以及由二氧化硅膜、氮化硅膜和二氧化硅膜按順序構(gòu)成的ONO膜用作半導(dǎo)體存儲器件的存儲單元。
在對于各個(gè)存儲單元具有作為電荷存儲部分的島形浮柵的浮柵型非易失性半導(dǎo)體存儲器(下文中簡稱為浮柵型存儲器)中，將諸如ON膜、ONO膜等等的多層絕緣膜(下文中簡稱為多層絕緣膜)用作具有高介電常數(shù)和低泄漏電流的電容絕緣膜。在具有氮化硅膜作為電荷存儲部分的SONOS型或者M(jìn)NOS型的非易失性半導(dǎo)體存儲器(下文中簡稱為SONOS型(MNOS型)存儲器)中，將多層絕緣膜用作電荷存儲部分的柵絕緣膜。
最近，對半導(dǎo)體存儲器的小型化和高性能要求的趨勢進(jìn)一步加強(qiáng)，從而出現(xiàn)了下面的與形成多層絕緣膜有關(guān)的嚴(yán)重問題。
—生成氫的影響—位于SONOS型存儲器、MNOS型存儲器等等中的ONO膜和ON膜的底層上的下層二氧化硅膜作為隧道氧化膜(tunnel oxide film)，并且需要很高的可靠性。因此，通常，在干氧化中，在1000℃或者更高的溫度條件下，而在濕氧化中，在800℃或者更高的溫度條件下，通過對硅表面的熱氧化而形成下層二氧化硅膜。
然后，在下層二氧化硅膜上形成用作電荷存儲部分的氮化硅膜。使用氨氣和硅烷作為原料氣、通過熱CVD方法而進(jìn)行沉積。除了需要較高的均勻性外，基于下面的原因，還將溫度條件設(shè)定為700℃至900℃。
此處，對于SONOS型存儲器，圖36顯示了使氮化硅膜置于高溫下而導(dǎo)致的閾值(Vt)偏移與氮化硅膜的沉積溫度之間關(guān)系的研究結(jié)果。此特征曲線表明氮化硅膜的沉積溫度越高，Vt偏移量越小，從而產(chǎn)生較好的結(jié)果。這可能是由下列原因造成的。
當(dāng)形成氮化硅膜時(shí)，從原料氣體中生成大量的氫，并且在沉積氮化硅膜的同時(shí)進(jìn)入下層二氧化硅膜中。同時(shí)，在氮化硅膜中也夾雜著大量的氫。此處，當(dāng)形成ONO膜作為多層絕緣膜時(shí)，通過對氮化硅膜的表面進(jìn)行進(jìn)一步的熱氧化而形成上層二氧化硅膜。然而，由于需要高溫和長時(shí)間的熱處理，使得夾雜在氮化硅膜中的氫得以擴(kuò)散，并且進(jìn)入下層二氧化硅膜。顯然，氫進(jìn)入下層二氧化硅膜導(dǎo)致惡化了下層二氧化硅膜的膜質(zhì)量。
當(dāng)?shù)枘さ某练e溫度較高時(shí)，夾雜在氮化硅膜中的氫的量會減少。另外，在后面的處理中，通過擴(kuò)散而進(jìn)入到下層二氧化硅膜中的氫量減少，這減小了Vt偏移量。因此，需要在盡可能高的溫度下形成氮化硅膜，以通過控制氫的生成而提高下層二氧化硅膜的膜質(zhì)量并獲得良好的Vt偏移。
對于浮柵型存儲器，也存在相同的情況。由于需要較高的溫度以形成多層絕緣膜，所以氫氣通過浮柵而到達(dá)下層二氧化硅膜，導(dǎo)致惡化了用作隧道氧化膜的下層二氧化硅膜的質(zhì)量。
—在高溫下進(jìn)行處理的影響—如上所述，當(dāng)形成包含用作電荷存儲膜或介電膜的氮化硅膜的多層絕緣膜時(shí)，需要高溫的溫度條件，從而如下所述，阻止了的單元的小型化。
在具有多層絕緣膜的存儲器中，例如，當(dāng)通過LOCOS方法或者STI(淺溝槽隔離)方法形成單元隔離結(jié)構(gòu)時(shí)，在襯底上注入雜質(zhì)而形成阱之后，形成多層絕緣膜。然而，通過上述的高溫處理，阱中的雜質(zhì)發(fā)生熱擴(kuò)散，導(dǎo)致很難實(shí)現(xiàn)單元的小型化。
尤其是，在源極/漏極也用作內(nèi)建位線的存儲器中，當(dāng)在形成多層絕緣膜之后形成源極/漏極，以避免由于高溫處理而導(dǎo)致的雜質(zhì)熱擴(kuò)散時(shí)，由于雜質(zhì)的離子注入而在多層絕緣膜中形成缺陷，導(dǎo)致泄漏電流增加或者可靠性降低等問題。
如上所述，即使通過熱CVD方法或者熱氧化方法形成ON膜、ONO膜等等的多層絕緣膜，以試圖進(jìn)一步獲得半導(dǎo)體存儲器的小型化和高性能，也需要高溫下的處理，從而阻止了單元的小型化。這造成了很難實(shí)現(xiàn)高性能的半導(dǎo)體存儲器的現(xiàn)狀。

發(fā)明內(nèi)容
本發(fā)明致力于解決上述問題。本發(fā)明的一個(gè)目的是提供一種制造高可靠性的半導(dǎo)體器件和半導(dǎo)體存儲器件的方法，其在低溫下高質(zhì)量地形成諸如ON膜、ONO膜等等的多層絕緣膜。
在經(jīng)過深思熟慮之后，本發(fā)明的發(fā)明人設(shè)計(jì)了本發(fā)明的如下方面。
根據(jù)本發(fā)明的一種制造半導(dǎo)體器件的方法包括形成下層二氧化硅膜的步驟；在下層二氧化硅膜上形成硅膜的步驟；以及通過等離子氮化方法在下層二氧化硅膜上形成氮化硅膜，對硅膜進(jìn)行完全氮化的步驟，其中形成了至少包含下層二氧化硅膜和氮化硅膜的多層絕緣膜。
根據(jù)本發(fā)明的一種制造半導(dǎo)體器件的方法包括通過等離子氮化方法形成氮化硅膜，對硅區(qū)域的表面進(jìn)行氮化的步驟；通過等離子氧化方法同時(shí)對氮化硅膜的表面和硅區(qū)域與氮化硅膜的界面進(jìn)行氧化，同時(shí)在所述表面上形成上層二氧化硅膜和在所述界面上形成下層二氧化硅膜的步驟，其中形成了由下層二氧化硅膜、氮化硅膜和上層二氧化硅膜構(gòu)成的多層絕緣膜。
根據(jù)本發(fā)明的一種制造半導(dǎo)體器件的方法包括形成下層二氧化硅膜的步驟；通過CVD方法在下層二氧化硅膜上形成氮化硅膜的步驟；通過等離子氧化方法對氮化硅膜的表面進(jìn)行氧化的步驟，其中形成了由下層二氧化硅膜、氮化硅膜和上層二氧化硅膜構(gòu)成的多層絕緣膜。
根據(jù)本發(fā)明的一種半導(dǎo)體存儲器件包含存儲單元，存儲單元包括半導(dǎo)體襯底；在半導(dǎo)體襯底上形成的包含具有電荷俘獲功能的氮化硅膜的絕緣膜；通過絕緣膜在半導(dǎo)體襯底上形成的柵極；以及在半導(dǎo)體襯底上形成的一對雜質(zhì)擴(kuò)散層，其中氮化硅膜是僅通過由微波激勵(lì)實(shí)現(xiàn)的等離子氮化，或者包含等離子氮化的一系列處理而形成的均勻而致密的氮化硅膜。
根據(jù)本發(fā)明的一種半導(dǎo)體存儲器件包括半導(dǎo)體襯底；在半導(dǎo)體襯底上形成的柵絕緣膜；通過該絕緣膜而在半導(dǎo)體襯底上形成的具有電荷俘獲功能的島形浮柵；在浮柵上形成的介電膜；通過介電膜而在浮柵上形成的控制柵；在半導(dǎo)體襯底上形成的一對雜質(zhì)擴(kuò)散層，其中氮化硅膜是僅通過由微波激勵(lì)實(shí)現(xiàn)的等離子氮化，或者包含等離子氮化的一系列處理而形成的均勻而致密的氮化硅膜。


圖1A至圖1C是用于解釋本發(fā)明的第一個(gè)方面的示意截面圖；圖2A和圖2B是用于解釋本發(fā)明的第二個(gè)方面的示意截面圖；圖3A和圖3B是用于解釋本發(fā)明的第三個(gè)方面的示意截面圖；圖4A和圖4B是示意截面圖，按照工藝順序顯示了第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖5A和圖5B接著圖4A和圖4B，按照工藝順序顯示了在第一個(gè)實(shí)施例中之后，制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖6A和圖6B接著圖5A和圖5B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖7A和圖7B接著圖6A和圖6B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖8A和圖8B接著圖7A和圖7B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；
圖9A和圖9B接著圖8A和圖8B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖10A和圖10B接著圖9A和圖9B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖11A和圖11B接著圖10A和圖10B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖12A和圖12B接著圖11A和圖11B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖13A和圖13B接著圖12A和圖12B，按照工藝順序顯示了在第一個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖14顯示了具有用于各個(gè)實(shí)施例的徑向線隙縫天線的等離子體處理器的示意結(jié)構(gòu)；圖15A和圖15B是示意截面圖，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖16A和圖16B接著圖15A和圖15B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖17A和圖17B接著圖16A和圖16B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖18A和圖18B接著圖17A和圖17B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖19A和圖19B接著圖18A和圖168之后，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖20接著圖19A和圖19B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖21A和圖21B接著圖20，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖22A和圖22B接著圖21A和圖21B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖23A和圖23B接著圖22A和圖22B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖24A和圖24B接著圖23A和圖23B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖25A和圖25B接著圖24A和圖24B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖26A和圖26B接著圖25A和圖25B，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法；圖27A和圖27B是示意截面圖，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖28A和圖28B接著圖27A和圖27B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖29A和圖29B接著圖28A和圖28B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖30A和圖30B接著圖29A和圖29B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖31A和圖31B接著圖30A和圖30B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖32A和圖32B接著圖31A和圖31B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖33A和圖33B接著圖32A和圖32B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖34A和圖34B接著圖33A和圖33B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖35A和圖35B接著圖34A和圖34B，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法；圖36是氮化硅膜的沉積溫度與將氮化硅膜置于高溫下而導(dǎo)致的閾值(Vt)偏移之間關(guān)系的研究結(jié)果的特征曲線。
具體實(shí)施例方式
—本發(fā)明的基本結(jié)構(gòu)—首先，對本發(fā)明的基本結(jié)構(gòu)進(jìn)行解釋。
根據(jù)本發(fā)明，在整個(gè)制造處理中需要在低溫條件下加熱處理幾分鐘，具體而言，除了諸如RTA等等的在一分鐘之內(nèi)進(jìn)行快速升溫和快速降溫的處理外，在600C或者更低的溫度下制造半導(dǎo)體存儲器件。考慮到上述處理，當(dāng)形成氮化硅膜時(shí)，采用了使用由激發(fā)等離子體形成的氮基的氮化處理(等離子氮化方法)，而不是需要高溫的CVD方法。更進(jìn)一步，除了氮化硅膜以外，多層絕緣膜中的二氧化硅膜也是通過等離子氧化方法形成的。
等離子氮化方法是一種進(jìn)行氮化處理的方法，其中，在除He、Ne、Ar、Kr、Xe和Rn中的一種或者多種惰性氣體之外還包含含有氮原子的源氣體的氣氛中由微波激發(fā)等離子體，例如，除惰性氣體之外還包含從NH3氣、N2和H2的混合氣以及N2氣中所選擇的一種，或者是NH3氣和N2氣的混合氣，或者NH3氣，N2和H2的混合氣，從而生成氮基(N*基或者NH*基)。根據(jù)本方法，可以在大約200℃至600℃之間的低溫下，獲得致密和高質(zhì)量的等離子氮化膜。應(yīng)當(dāng)注意，Ar和Kr適用于含有源氣體的惰性氣體；當(dāng)使用Kr時(shí)，可以獲得最佳質(zhì)量的等離子氮化膜。另外，當(dāng)使用包含氫的氣體時(shí)，氧化速度較高。
等離子氧化方法是進(jìn)行氧化處理的方法，在除He、Ne、Ar、Kr、Xe和Rn中的一種或者多種惰性氣體之外還包含含有氧原子的源氣體的氣氛中由微波激發(fā)等離子體，例如，除惰性氣體之外還包含從O2氣、O2和H2的混合氣以及H2O氣中所選擇的一種，或者是O2和H2O的混合氣，或者是O2、H2和H2O氣的混合氣，從而生成氧基(O*基或者OH*基)。根據(jù)本方法，可以在大約200℃至600℃的低溫下，獲得致密和高質(zhì)量的等離子氧化膜。應(yīng)當(dāng)注意，Ar和Kr是適于含有源氣體的惰性氣體；當(dāng)使用Kr時(shí)，可以獲得最佳質(zhì)量的等離子氧化膜。另外，當(dāng)使用包含氫的氣體時(shí)，氧化速度較高。
然而，當(dāng)采用等離子氮化方法和等離子氧化方法時(shí)會出現(xiàn)下面的問題。
通常，在制造半導(dǎo)體存儲器時(shí)，在包含存儲單元區(qū)域的整個(gè)表面上形成諸如ON膜、ONO膜等等的多層絕緣膜之后，去除外圍電路中的多層絕緣膜，并且在外圍電路區(qū)域中通過熱氧化而形成柵絕緣膜。在此情況下，使用多層絕緣膜覆蓋存儲單元區(qū)域。與襯底表面的氧化速度相比，氮化硅膜的氧化速度大約為1/30或者更低。另外，氮化硅膜不會使O2通過，從而，僅稍微地增厚了多層絕緣膜中的上層二氧化硅膜。當(dāng)形成作為柵絕緣膜的氮氧化膜時(shí)，也是相同的情況。因?yàn)榈枘げ粫筃2O或者NO通過，所以對存儲單元中的多層絕緣膜影響不大。
然而，當(dāng)在外圍電路區(qū)域中形成柵絕緣膜時(shí)，以及當(dāng)使用上述的等離子氧化方法或者等離子氮化方法時(shí)，由于O*基或者OH*基極強(qiáng)的氧化能力，或者N*基或者NH*基極強(qiáng)的氮化能力，當(dāng)形成作為柵絕緣膜的二氧化硅膜時(shí)，存儲單元中的多層絕緣膜中的氮化硅膜被氧化，并且在形成作為柵絕緣膜的氮氧化硅膜時(shí)，多層絕緣膜中的二氧化硅膜被進(jìn)一步氮化。例如，由多層絕緣膜中的氮化硅膜的氧化所形成的二氧化硅膜的生長速率大約是硅襯底的氧化所形成的二氧化硅膜的生長速率的0.8倍。因此，氮化硅膜被置換成了二氧化硅膜(或者二氧化硅膜被置換成了氮化硅膜)。
考慮到當(dāng)使用等離子氮化方法或者等離子氧化方法在較低的溫度下形成致密和高質(zhì)量的多層絕緣膜時(shí)，能夠通過等離子氮化方法成功地形成外圍電路，尤其是其中的柵絕緣膜，而不會產(chǎn)生氫，也不會導(dǎo)致與多層絕緣膜有關(guān)的問題，所以，本發(fā)明的發(fā)明人設(shè)計(jì)了如下方面。
—第一個(gè)方面—首先，對第一方面進(jìn)行解釋。圖1A至圖1C是用于解釋第一個(gè)方面的示意圖。其中，使用在存儲單元區(qū)域中形成ONO膜并在外圍電路區(qū)域中形成柵絕緣膜的實(shí)例進(jìn)行解釋。
首先，在本實(shí)施例中，如圖1A所示，當(dāng)在作為硅半導(dǎo)體襯底的存儲單元區(qū)域，或者作為存儲單元區(qū)域中的多晶硅膜或者非晶硅(a-Si)膜(例如，島形浮柵)的硅區(qū)域101上形成下層二氧化硅膜102之后，通過(例如)熱CVD方法在下層二氧化硅膜102上形成硅膜103?？梢詫⒍嗑Ч枘せ蛘遖-Si膜作為硅膜103。a-Si膜可以在575℃或更低的溫度下，例如低至530℃的溫度下生長。通常使用包含氫原子的硅烷作為原料氣體。然而，由于硅烷不包含氨，所以幾乎不生成氫。然而，需要形成膜厚度為5nm或者更厚的硅膜103，以防止產(chǎn)生由沉積不均勻所導(dǎo)致的“縫隙”。
然后，如圖1B所示，通過上述的等離子氮化方法對硅膜103進(jìn)行完全氮化，從而置換成氮化硅膜104。優(yōu)選的是在530℃或者更低的的溫度下，例如400℃的溫度條件下進(jìn)行處理。低溫處理可防止氮化硅膜中的氫氣釋放并擴(kuò)散到下層二氧化硅膜中。另外，僅生成N*基作為自由基，可以不使用氫作為原料氣體而進(jìn)行等離子體處理。
然后，如圖1C所示，通過上述的等離子氧化方法對氮化硅膜104的表面層進(jìn)行完全氧化，從而置換成上層二氧化硅膜105。從而形成了由下層二氧化硅膜102、氮化硅膜104和上層二氧化硅膜105構(gòu)成的作為多層絕緣膜的ONO膜111。當(dāng)形成上層二氧化硅膜105時(shí)，優(yōu)選的是在530℃或者更低的的溫度下，例如400℃的溫度條件下進(jìn)行處理。另外，僅生成O*基作為自由基，可以不使用氫作為原料氣體而進(jìn)行等離子體處理。
此時(shí)，通過上述的等離子氧化方法，在形成上層二氧化硅膜105的同時(shí)，在半導(dǎo)體襯底的外圍電路區(qū)域中形成柵絕緣膜112。這使得熱歷史(heat history)更低，時(shí)間更短，從而使得元件更小。在此情況下，與在形成ONO膜之后形成外圍電路區(qū)域中的柵絕緣膜的情況不同，在形成ONO膜111時(shí)(在已經(jīng)形成下層二氧化硅膜102和氮化硅膜104的狀態(tài)下)，通過用于形成上層二氧化硅膜105的等離子氧化而同時(shí)形成柵絕緣膜112。因此，不必考慮由于等離子氧化所造成的強(qiáng)氧化能力。
此處，盡管需要控制膜的厚度，但是因?yàn)樯鲜龈鱾€(gè)膜的同時(shí)氧化不會過度地進(jìn)行，所以不必考慮由于等離子氧化對上層二氧化硅膜105所造成的強(qiáng)氧化能力的影響。由于選擇了合適的膜厚度，所以不必考慮自由基到達(dá)作為基礎(chǔ)的下層二氧化硅膜102而導(dǎo)致的氧化。當(dāng)形成上層二氧化硅膜105時(shí)，下層二氧化硅膜102和氮化硅膜104的總厚度優(yōu)選的為15nm或者更厚。
—第二個(gè)方面—下一步，對第二個(gè)方面進(jìn)行解釋。圖2A和圖2B是用于解釋第二個(gè)方面的示意圖。此處，使用在存儲單元區(qū)域中形成ONO膜，而在外圍電路區(qū)域中形成柵絕緣膜的實(shí)例來進(jìn)行解釋。
首先，如圖2A所示，在本實(shí)施例中，通過上述的等離子氮化方法，對作為硅半導(dǎo)體襯底的存儲單元區(qū)域，或者作為存儲單元區(qū)域中的多晶硅膜或者a-Si膜(例如，島形浮柵)的硅區(qū)域201的表面層進(jìn)行完全氮化，從而形成氮化硅膜202。優(yōu)選的是在530℃或者更低的溫度下，例如400℃的溫度條件下進(jìn)行處理。低溫處理可防止氮化硅膜中的氫釋放并擴(kuò)散到下層二氧化硅膜中。另外，僅生成N*基作為自由基，可以不使用氫作為原料氣體而進(jìn)行等離子體處理。
然后，如圖2B所示，通過上述的等離子氧化方法對氮化硅膜202的表面層進(jìn)行氧化。通過上述的等離子氮化方法形成厚度為15nm或更薄的氮化硅膜202，從而不僅對氮化硅膜202的表面層進(jìn)行氧化，而且對硅區(qū)域201與氮化硅膜202的界面進(jìn)行氧化。從而，形成由下層二氧化硅膜203、氮化硅膜202和上層二氧化硅膜204構(gòu)成的作為多層絕緣膜的ONO膜211。當(dāng)形成下層二氧化硅膜203和上層二氧化硅膜204時(shí)，優(yōu)選的是在530℃或更低的溫度下，例如400℃的溫度條件下進(jìn)行處理。另外，僅生成O*基作為自由基，可以不使用氫作為原料氣體而進(jìn)行等離子體處理。
此時(shí)，與第一個(gè)實(shí)施例相似，通過上述的等離子氧化方法，在形成下層二氧化硅膜203和上層二氧化硅膜204的同時(shí)，在半導(dǎo)體襯底的外圍電路區(qū)域中形成柵絕緣膜212。這使得熱歷史更低，時(shí)間更短，從而使得元件更小。在此情況下，與在形成ONO膜之后形成外圍電路區(qū)域中的柵絕緣膜的情況不同，在形成ONO膜211時(shí)(在已經(jīng)形成氮化硅膜202的狀態(tài)下)，通過用于形成下層二氧化硅膜203和上層二氧化硅膜204的等離子氧化而同時(shí)形成柵絕緣膜212。因此，可以利用由等離子氧化所形成的強(qiáng)氧化能力。
在本實(shí)施例中，當(dāng)形成ONO膜時(shí)，不使用CVD方法而直接由硅形成氮化膜和氧化膜。因此，可以形成具有低泄漏電流和很高質(zhì)量的ONO膜。
—第三個(gè)方面—下一步，對第三個(gè)方面進(jìn)行解釋。圖3A和圖3B是用于解釋第三個(gè)方面的示意圖。此處，同樣使用在存儲單元區(qū)域中形成ONO膜，而在外圍電路區(qū)域中形成柵絕緣膜的實(shí)例來進(jìn)行解釋。
首先，如圖3A所示，在本實(shí)施例中，當(dāng)在作為硅半導(dǎo)體襯底的存儲單元區(qū)域，或者作為存儲單元區(qū)域中的多晶硅膜或者a-Si膜(例如，島形浮柵)的硅區(qū)域301上形成下層二氧化硅膜302之后，通過(例如)熱CVD方法或者等離子體CVD方法等等在下層二氧化硅膜302上形成氮化硅膜303。由CVD方法形成的氮化硅膜包含很多晶格缺陷，因此，其適用于電荷存儲膜。
然后，如圖3B所示，通過上述的等離子氧化方法，對氮化硅膜303的表面層進(jìn)行氧化，從而置換為上層二氧化硅膜304。從而，形成了由下層二氧化硅膜302、氮化硅膜303和上層二氧化硅膜304構(gòu)成的作為多層絕緣膜的ONO膜311。當(dāng)形成上層二氧化硅膜304時(shí)，優(yōu)選的是在530℃或更低的溫度下，例如400℃的溫度條件下進(jìn)行處理。另外，僅生成O*基作為自由基，可以不使用氫作為原料氣體而進(jìn)行等離子體處理。
此時(shí)，通過上述的等離子氧化方法，在形成上層二氧化硅膜304的同時(shí)，在半導(dǎo)體襯底的外圍電路區(qū)域中形成柵絕緣膜312。這使得熱歷史更低，時(shí)間更短，從而使得元件更小。在此情況下，與在形成ONO膜之后形成外圍電路區(qū)域中的柵絕緣膜的情況不同，在形成ONO膜311時(shí)(在已經(jīng)形成下層二氧化硅膜302和氮化硅膜303的狀態(tài)下)，通過用于形成上層二氧化硅膜304的等離子氧化而同時(shí)形成柵絕緣膜312。因此，可以利用由等離子氧化所形成的強(qiáng)氧化能力。
—具體實(shí)施例—下面基于本發(fā)明的上述基本結(jié)構(gòu)對具體實(shí)施例進(jìn)行解釋。
—第一個(gè)實(shí)施例—在本實(shí)施例中，對具有內(nèi)建位線型SONOS結(jié)構(gòu)的半導(dǎo)體存儲器件進(jìn)行解釋。為方便起見，通過其制造方法對該半導(dǎo)體存儲器件的結(jié)構(gòu)進(jìn)行解釋。
本半導(dǎo)體存儲器件的結(jié)構(gòu)為存儲單元區(qū)域中的SONOS晶體管為平面型，在外圍電路區(qū)域中形成CMOS晶體管。
圖4A至圖13B是示意截面圖，按照工藝順序顯示了在這個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法。其中，各個(gè)圖中的A表示的是存儲單元區(qū)域(核心區(qū)域)，而B表示的是外圍電路區(qū)域。A的左側(cè)對應(yīng)于與柵極(字線)平行的橫截面(X截面)，A的右側(cè)對應(yīng)于與柵極(字線)垂直的橫截面(Y截面)。
首先，如圖4A和圖4B所示，在外圍電路區(qū)域12中形成單元隔離結(jié)構(gòu)，以劃分單元活動(dòng)區(qū)域。
此處，通過所謂的STI(Shallow Trench Isolation，淺溝槽隔離)方法，在p型硅半導(dǎo)體襯底1的外圍電路區(qū)域12的單元隔離區(qū)域中形成溝槽。另外，使用絕緣體對溝槽進(jìn)行填充而形成STI單元隔離結(jié)構(gòu)2，從而劃分單元活動(dòng)區(qū)域。順便提及，由于本實(shí)施例中公布的是平面型存儲器，所以在核心區(qū)域沒有形成單元隔離結(jié)構(gòu)。
然后，在外圍電路區(qū)域12中形成阱3、4和5。
具體而言，在n型區(qū)域中，僅將諸如磷(P)、砷(As)等等的n型雜質(zhì)離子注入到外圍電路區(qū)域12的n型區(qū)域中，并且通過退火處理使雜質(zhì)熱擴(kuò)散，以在n型區(qū)域中形成n阱3。另一方面，在p型區(qū)域中，僅將諸如磷(P)、砷(As)等等的n型雜質(zhì)離子較深地注入到外圍電路區(qū)域12的p型區(qū)域中，而與n型雜質(zhì)相比，較淺地注入諸如硼(B)等的p型雜質(zhì)離子。然后，通過退火處理使雜質(zhì)熱擴(kuò)散，以形成較深的n阱4并在n阱4中形成p阱5，從而在p型區(qū)域中形成三阱結(jié)構(gòu)。
然后，在半導(dǎo)體襯底1的核心區(qū)域11中形成位線擴(kuò)散層6。
具體而言，通過光刻而形成位線形狀的抗蝕劑掩模(未顯示)，并且將其作為掩模，進(jìn)行n型雜質(zhì)的離子注入，在本實(shí)施例中，n型雜質(zhì)為砷(As)。此處，離子注入的劑量為2.0×1014(/cm2)或者更高，以降低位線電阻。通過這些處理，形成了也作為源極/漏極的位線擴(kuò)散層6。
然后，在通過灰化處理等等而去除抗蝕劑掩模之后，形成僅覆蓋外圍電路區(qū)域12的p型區(qū)域的抗蝕劑掩模(未顯示)。另外，將其作為掩模，進(jìn)行作為閾值調(diào)節(jié)的硼(B)離子注入(參見標(biāo)號41)。順便提及，此離子注入不限于p型區(qū)域，而可以用于n型區(qū)域。
然后，在通過灰化處理等等而去除抗蝕劑掩模，并且通過HF處理而露出核心區(qū)域11和外圍電路區(qū)域12中各個(gè)單元活動(dòng)區(qū)域的硅表面之后，形成作為多層絕緣膜的ONO膜。
此處，通過微波激勵(lì)而使用等離子氧化方法和等離子氮化方法來形成ONO膜。
具體而言，如圖14所示，將具有徑向線隙縫天線的等離子處理器用于等離子氧化和氮化。此等離子體處理器1000包括與聚集工具1001相連的閘閥1002；處理室1005，其中，處理室1005能夠容納一個(gè)基座，在基座上安裝所要進(jìn)行處理的物體(在本實(shí)施例中為半導(dǎo)體襯底1)，并且基座具有冷卻套管1003，用于在進(jìn)行等離子體處理時(shí)對所處理的物體進(jìn)行冷卻；與處理室1005相連的高真空泵1006；微波供應(yīng)源1010；天線部件1020；與天線部件1020一起構(gòu)成離子涂鍍設(shè)備的偏壓高頻電源1007和匹配箱1008；具有供氣環(huán)路1031、1041的供氣系統(tǒng)1030、1040；以及用于控制所要處理物體的溫度的溫度控制部分1050。
微波供應(yīng)源1010由(例如)磁控管構(gòu)成，通常能夠生成2.45GHz的微波(例如，5kW)。然后通過波型轉(zhuǎn)換器1012將微波的傳輸波型轉(zhuǎn)換為TM、TE、TEM等等。
天線部件1020具有溫度調(diào)節(jié)板1022、安裝部分1023和介電板。將溫度調(diào)節(jié)板1022連接到溫度控制單元1021，而安裝部分1023容納波長縮短材料1024和與微波縮短材料1024接觸的槽隙電極(slot electrode)(未顯示)。將此槽隙電極稱為徑向線隙縫天線(radial line slotantenna，RLSA)或者超高效率平面天線。然而，在本實(shí)施例中，可以使用不同類型的天線，例如，單層波導(dǎo)平面天線、介電基板平行板隙縫天線陣等等。
如圖5A和圖5B所示，在使用上述結(jié)構(gòu)的等離子體處理器形成本實(shí)施例的ONO膜時(shí)，首先通過等離子氧化方法在單元活動(dòng)區(qū)域的硅表面上形成下層二氧化硅膜21。
具體而言，使用包含Ar和O2但不包含氫的源氣體，通過在450℃的溫度條件下，使用3.5kW的微波對源氣體進(jìn)行照射而生成氧基(O*)，進(jìn)行氧化處理，從而形成下層二氧化硅膜21。應(yīng)當(dāng)注意，可以使用熱氧化方法或者CVD氧化方法而不是等離子氧化方法而形成下層二氧化硅膜。
然后，如圖6A和圖6B所示，使用SiH4為原料氣體，在530℃的溫度條件下，通過熱CVD方法在下層二氧化硅膜21上形成大約9nm厚的非晶硅(a-Si)膜31。此處，可以形成多晶硅膜而不是a-Si膜。
下一步，如圖7A和圖7B所示，通過等離子氮化方法對a-Si膜31進(jìn)行完全氮化，從而在下層二氧化硅膜21上形成氮化硅膜22。
具體而言，使用包含N2和Ar但不包含氫的源氣體，通過在450℃的溫度條件下，使用3.5kW的微波對源氣體進(jìn)行照射而生成氮基(N*)，從而進(jìn)行氮化處理。膜厚度大約為9nm的a-Si膜31被完全氮化，從而置換為厚度大約為18nm的氮化硅膜22。
然后，通過等離子氧化方法對氮化硅膜22的表面層進(jìn)行氧化，以形成上層二氧化硅膜。在本實(shí)施例中，通過等離子氧化，在核心區(qū)域11中形成上層二氧化硅膜的同時(shí)，分別在外圍電路區(qū)域12中形成柵絕緣膜。
具體而言，如圖8A和8B所示，僅在核心區(qū)域11上覆蓋抗蝕劑掩模(未顯示)，并且將其作為掩模，通過干蝕刻而去除在外圍電路區(qū)域12中所形成的氮化硅膜22。然后，通過HF處理而去除在外圍電路區(qū)域12中所形成的下層二氧化硅膜21，從而露出外圍電路區(qū)域12中的半導(dǎo)體襯底1的表面。
然后，如圖9A和圖9B所示，在通過灰化處理或者類似的處理而去除抗蝕劑掩模之后，使用包含Ar和O2但不包含氫的源氣體，通過在450℃的溫度條件下，使用3.5kW的微波對源氣體進(jìn)行照射而生成氧基(O*)，進(jìn)行氧化處理。通過對核心區(qū)域11中的氮化硅膜22的表面層進(jìn)行氧化而形成二氧化硅膜30。同時(shí)，在外圍電路區(qū)域12中，形成了膜厚度大約為8nm的二氧化硅膜32。
然后，如圖10A和圖10B所示，在外圍電路區(qū)域12中形成用于形成薄柵絕緣膜的部分，即僅露出n型區(qū)域的抗蝕劑掩模(未顯示)。將其作為掩模而進(jìn)行HF處理，從而去除n型區(qū)域中的二氧化硅膜32。
然后，如圖11A和11B所示，在通過灰化處理或者類似處理而去除抗蝕劑掩模之后，使用上述的等離子氧化方法進(jìn)行氧化處理，從而在露出的半導(dǎo)體襯底1的表面上，形成膜厚度大約為7nm的二氧化硅膜。此時(shí)，在核心區(qū)域11中，氮化硅膜22的表面層被進(jìn)一步氧化，從而置換為二氧化硅膜，結(jié)果，形成了膜厚度大約為10nm的上層二氧化硅膜23。同時(shí)，在外圍電路區(qū)域12中，在n型區(qū)域中形成了膜厚度大約為7nm的薄柵絕緣膜24。另外，在上述8nm膜厚的等離子氧化(二氧化硅膜32)之后，通過大約7nm膜厚的等離子氧化，在p型區(qū)域中形成膜厚度大約為13nm的柵絕緣膜25。
從而，在核心區(qū)域11中，ONO膜7具有通過等離子氧化形成的膜厚度大約為8nm的下層二氧化硅膜21；通過等離子氮化形成的膜厚度大約為8nm的氮化硅膜22，其作為電荷存儲膜，且其表面層由等離子氧化兩次削減；以及通過等離子氧化形成的上層二氧化硅膜23。另一方面，在外圍電路區(qū)域12中，分別在n型區(qū)域中形成膜厚度大約為8nm的薄柵絕緣膜24，在p型區(qū)域中形成膜厚度大約為13nm的柵絕緣膜25。
然后，如圖12A和圖12B所示，通過CVD方法在核心區(qū)域11和外圍電路區(qū)域12的整個(gè)表面上形成多晶硅膜33。
然后，如圖13A和圖13B所示，通過光刻，然后干蝕刻，在多晶硅膜33上形成圖案，從而分別在核心區(qū)域11、外圍電路區(qū)域12的n型區(qū)域和p型區(qū)域中形成柵極8。此時(shí)，核心區(qū)域11中的這些柵極8大致垂直地與位線擴(kuò)散層6交叉。
然后，僅在外圍電路區(qū)域12中形成源極/漏極9和10。
具體而言，將n型雜質(zhì)離子注入到n型區(qū)域中柵極8兩側(cè)的半導(dǎo)體襯底1的表面，以形成外延區(qū)26。同時(shí)，在p型區(qū)域中，將p型雜質(zhì)離子注入到柵極8兩側(cè)的半導(dǎo)體襯底1的表面，以形成外延區(qū)27。
下一步，在通過CVD方法在整個(gè)表面上沉積二氧化硅膜之后，對該二氧化硅膜的整個(gè)表面進(jìn)行各向異性蝕刻(深蝕刻，etch back)，以僅在各個(gè)柵極8的兩側(cè)留下二氧化硅膜，從而形成側(cè)壁28。
然后，在n型區(qū)域中，將n型雜質(zhì)離子注入到柵極8和側(cè)壁28兩側(cè)的半導(dǎo)體襯底1的表面中，以形成深源極/漏極9，其部分地與外延區(qū)26重疊。同時(shí)，在p型區(qū)域中，將p型雜質(zhì)離子注入到柵極8和側(cè)壁28兩側(cè)的半導(dǎo)體襯底1的表面中，以形成深源極/漏極10，其部分地與外延區(qū)27重疊。此時(shí)，可以露出源極/漏極9和10的表面，以通過硅化處理而在源極/漏極9和10上、以及外圍電路區(qū)域12的柵極8上形成硅化層。
然后，形成覆蓋整個(gè)表面、接觸孔、通孔、各種類型的配線層等等的多層層間絕緣，并且在頂層形成保護(hù)絕緣層(均未顯示)，從而在半導(dǎo)體襯底1上形成了許多具有包含SONOS型存儲單元和CMOS晶體管的外圍電路的半導(dǎo)體存儲器件。然后，通過對上述器件進(jìn)行分離和封裝，可以制造單獨(dú)的半導(dǎo)體存儲器件。
如上所述，根據(jù)本發(fā)明，在低溫下形成高質(zhì)量的作為電荷存儲膜的ONO膜7，另外，在形成ONO膜7時(shí)，成功地在外圍電路中形成了柵絕緣膜24和25。這使得能夠以高質(zhì)量和低成本而實(shí)現(xiàn)SONOS型的半導(dǎo)體存儲器件。
—第二個(gè)實(shí)施例—在本實(shí)施例中，對浮柵型半導(dǎo)體存儲器件進(jìn)行描述。為方便起見，通過其制造方法對該半導(dǎo)體存儲器件的結(jié)構(gòu)進(jìn)行解釋。
在存儲單元區(qū)域中形成浮柵型晶體管，而在外圍電路區(qū)域中形成CMOS晶體管。
圖15A至圖26B是示意截面圖，按照工藝順序顯示了在第二個(gè)實(shí)施例中制造包含浮柵型晶體管的半導(dǎo)體存儲器件的方法。應(yīng)當(dāng)注意，為了方便，用相同的標(biāo)號表示與第一個(gè)實(shí)施例相同或者類似的部分。此處，除了圖20以外，其他各個(gè)圖中的A部分顯示的是存儲單元區(qū)域(核心區(qū)域)，而B部分顯示的是外圍電路部分。A部分的左側(cè)對應(yīng)于與柵極(字線)平行的截面(X截面)，A部分的右側(cè)對應(yīng)于與柵極(字線)垂直的截面(Y截面)。圖20對應(yīng)于X截面。
首先，如圖15A和圖15B所示，分別在核心區(qū)域11和外圍電路區(qū)域12中形成單元隔離結(jié)構(gòu)，以劃分單元活動(dòng)區(qū)域。
此處，通過所謂的STI(淺溝槽隔離)方法，在p型硅半導(dǎo)體襯底1的核心區(qū)域11和外圍電路區(qū)域12的單元隔離區(qū)域中形成溝槽。另外，通過使用絕緣體對溝槽進(jìn)行填充而形成STI單元隔離結(jié)構(gòu)2，從而劃分單元活動(dòng)區(qū)域。
然后，在外圍電路區(qū)域12中形成阱3、4和5。
具體而言，在n型區(qū)域中，僅將諸如磷(P)、砷(As)等等的n型雜質(zhì)離子注入到外圍電路區(qū)域12的n型區(qū)域中，并且通過退火處理使雜質(zhì)熱擴(kuò)散，以在n型區(qū)域中形成n阱3。另一方面，在p型區(qū)域中，僅將諸如磷(P)、砷(As)等等的n型雜質(zhì)離子較深地注入到外圍電路區(qū)域12的p型區(qū)域，與n型雜質(zhì)相比，對諸如硼(B)等的p型雜質(zhì)進(jìn)行較淺的離子注入。然后，通過退火處理使雜質(zhì)熱擴(kuò)散，以形成較深的n阱4并在n阱4中形成p阱5，從而在p型區(qū)域中形成三阱結(jié)構(gòu)。
然后，形成僅覆蓋外圍電路區(qū)域12的p型區(qū)域的抗蝕劑掩模(未顯示)。另外，將其作為掩模，進(jìn)行用于閾值調(diào)節(jié)的硼(B)離子注入(參見標(biāo)號41)。順便提及，此離子注入不限于p型區(qū)域，而且可以用于n型區(qū)域。
然后，如圖16A和圖16B所示，在通過灰化處理或者類似處理而去除抗蝕劑掩模之后，通過HF處理而露出核心區(qū)域11和外圍電路區(qū)域12中各個(gè)單元活動(dòng)區(qū)域的硅表面。然后，通過熱氧化而在各個(gè)單元活動(dòng)區(qū)域中形成膜厚度大約為10nm的隧道氧化膜42。為了降低溫度，可以使用上述的等離子氧化方法而不是熱氧化方法來形成隧道氧化膜。
然后，如圖17A和圖17B所示，將SiH4和PH3作為原料氣體，在530℃的溫度條件下，使用熱CVD方法，整體地沉積一層通過摻磷(P)而形成的非晶硅(a-Si)，膜厚度大約為90nm。
然后，如圖18A和圖18B所示，通過光刻，然后干蝕刻，在a-Si膜43上形成圖案，以形成浮柵44，這些浮柵44分別在垂直于下面所述的字線的方向上劃分。同時(shí)，在外圍電路區(qū)域12中，整體地保留了a-Si膜43。
然后，形成多層絕緣膜的ONO膜，作為介電膜。
首先，如圖19A和圖19B所示，使用上述的等離子氮化方法形成氮化硅膜45。
具體而言，與第一個(gè)實(shí)施例的情況相同，使用圖14所示的具有徑向線隙縫天線的等離子體處理器，并且使用包含Ar和N2但不包含氫的源氣體，在450℃的溫度條件下，使用3.5kW的微波對源氣體進(jìn)行照射而生成氮基(N*)，進(jìn)行氮化處理，以形成膜厚度大約為12nm的氮化硅膜45。
然后，如圖20所示，使用上述的等離子氧化方法，在氮化硅膜45的上面和下面同時(shí)形成下層二氧化硅膜46和上層二氧化硅膜47。
具體而言，使用包含Ar和O2但不包含氫的源氣體，在450℃的溫度條件下，使用3.5kW的微波對源氣體進(jìn)行照射而生成氧基(O*)，從而進(jìn)行氧化處理。通過把a(bǔ)-Si膜43與氮化硅膜45面對的厚度大約為4nm的界面置換為氧化膜而形成下層二氧化硅膜46。同時(shí)，通過把氮化硅膜45的厚度大約為5nm的上層置換為氧化膜而形成上層二氧化硅膜47。此時(shí)，在核心區(qū)域11中形成了ONO膜51，其包括浮柵44上的厚度大約為4nm的下層二氧化硅膜46，浮柵44的膜厚度由上述的等離子氮化和等離子氧化處理而降低為大約81nm；氮化硅膜45，其膜厚度降低到大約6nm；以及厚度大約為4nm的上層二氧化硅膜47。應(yīng)當(dāng)注意，為方便起見，在圖21A至圖26B，將三層45、46和47簡化顯示為單層ONO膜51。
然后，如圖21A和圖21B所示，通過干蝕刻而去除外圍電路區(qū)域12中的ONO膜51和a-Si膜43。另外，通過HF處理而露出外圍電路區(qū)域12中的單元活動(dòng)區(qū)域的硅表面。
然后，如圖22A和圖22B所示，對外圍電路區(qū)域12中的單元活動(dòng)區(qū)域的硅表面進(jìn)行熱氧化，以形成厚度大約為8nm的二氧化硅膜48。此時(shí)，熱氧化方法的氧化能力不是很大，可以忽略核心區(qū)域11中ONO膜51的氧化。
然后，如圖23A和圖23B所示，通過HF處理，去除用于形成外圍電路區(qū)域12中的薄柵絕緣膜的部分，在本例中為n型區(qū)域中的二氧化硅膜48。
然后，如圖24A和圖24B所示，進(jìn)行熱氧化，以在外圍電路區(qū)域12的n型和p型區(qū)域的硅表面上形成厚度大約為7nm的二氧化硅膜。在n型區(qū)域中形成厚度大約為10nm的薄柵絕緣膜49。另外，在進(jìn)行上述的膜厚度為8nm的熱氧化之后，進(jìn)行膜厚度大約為10nm的熱氧化，使得在p型區(qū)域中形成厚度大約為16nm的柵絕緣膜50。
然后，如圖25A和圖25B所示，在通過CVD方法在整個(gè)表面上沉積一層a-Si膜52之后，如圖26A和圖26B所示，通過光刻，然后干蝕刻，在a-Si膜52(以及核心區(qū)域11中的a-Si膜43)上形成圖案。在核心區(qū)域11中，形成控制柵53，其作為字線，通過作為介電膜的ONO膜51而與浮柵44進(jìn)行電容耦合。在外圍電路區(qū)域12中，形成作為CMOS晶體管一部分的柵極54。此時(shí)，通過對a-Si膜52進(jìn)行干蝕刻，在形成控制柵53的同時(shí)，去除控制柵53從浮柵44中凸出的部分。
然后，僅在核心區(qū)域1 1中形成外延區(qū)81。
具體而言，將n型雜質(zhì)離子注入到控制柵53兩側(cè)的半導(dǎo)體襯底1的表面，以形成外延區(qū)81。
然后，僅在外圍電路區(qū)域12中形成外延區(qū)26和27。
具體而言，在n型區(qū)域中，將n型雜質(zhì)離子注入到柵極54兩側(cè)的半導(dǎo)體襯底1的表面，以形成外延區(qū)26。同時(shí)，在p型區(qū)域中，將p型雜質(zhì)離子注入到柵極54兩側(cè)的半導(dǎo)體襯底1的表面，以形成外延區(qū)27。
下一步，在通過CVD方法在整個(gè)表面上沉積一層二氧化硅膜之后，對該二氧化硅膜的整個(gè)表面進(jìn)行各向異性蝕刻(深蝕刻)，以僅在各個(gè)柵極54的兩側(cè)留下二氧化硅膜，從而形成側(cè)壁28。
然后，在核心區(qū)域11中，將n型雜質(zhì)離子注入到控制柵53和側(cè)壁28兩側(cè)的半導(dǎo)體襯底1的表面中，以形成源極/漏極82，其部分地與外延區(qū)81重疊。
然后，在外圍電路區(qū)域12中，在n型區(qū)域中，將n型雜質(zhì)離子注入到柵極54和側(cè)壁28兩側(cè)的半導(dǎo)體襯底1的表面中，以形成深源極/漏極9，其部分地與外延區(qū)26重疊。同時(shí)，在p型區(qū)域中，將p型雜質(zhì)離子注入到柵極54和側(cè)壁28兩側(cè)的半導(dǎo)體襯底1的表面中，以形成深源極/漏極10，其部分地與外延區(qū)27重疊。此時(shí)，可以露出源極/漏極9和10的表面，以通過硅化處理，在源極/漏極9和10上、以及外圍電路區(qū)域12的柵極54上形成硅化層。
然后，形成覆蓋整個(gè)表面、接觸孔、通孔、各種類型的配線層等等的多層層間絕緣，并且在頂層形成保護(hù)絕緣膜(均未顯示)，從而在半導(dǎo)體襯底1上形成了許多具有包含浮柵型存儲單元和CMOS晶體管的外圍電路的半導(dǎo)體存儲器件。然后，通過對上述器件進(jìn)行分離和封裝，可以制造單獨(dú)的半導(dǎo)體存儲器件。
如上所述，根據(jù)本實(shí)施例，在低溫下形成高質(zhì)量的作為介電膜的ONO膜51，另外，同時(shí)形成氮化硅膜上面和下面的二氧化硅膜。這減少了處理的次數(shù)，并使得能夠?qū)崿F(xiàn)高可靠性和低成本的浮柵型半導(dǎo)體存儲器件。
—第三個(gè)實(shí)施例—在本實(shí)施例中，對具有內(nèi)建位線型SONOS結(jié)構(gòu)的半導(dǎo)體存儲器件進(jìn)行描述。為方便起見，通過其制造方法對該半導(dǎo)體存儲器件的結(jié)構(gòu)進(jìn)行解釋。
本半導(dǎo)體存儲器件的結(jié)構(gòu)為存儲單元區(qū)域中的SONOS晶體管為平面型，在外圍電路區(qū)域中形成有CMOS晶體管。
圖27A至圖35B是示意截面圖，按照工藝順序顯示了在第三個(gè)實(shí)施例中制造包含內(nèi)建位線型SONOS晶體管的半導(dǎo)體存儲器件的方法。應(yīng)當(dāng)注意，為了方便，用相同的標(biāo)號指示與第一個(gè)實(shí)施例相同或者類似的部分。此處，各個(gè)圖中的A部分顯示的是存儲單元區(qū)域(核心區(qū)域)，而B部分顯示的是外圍電路區(qū)域。A部分的左側(cè)對應(yīng)于與柵極(字線)平行的截面(X截面)，A部分的右側(cè)對應(yīng)于與柵極(字線)垂直的截面(Y截面)。
首先，如圖27A和圖27B所示，在外圍電路區(qū)域12中形成阱3、4和5。
具體而言，在n型區(qū)域中，僅將諸如磷(P)、砷(As)等等的n型雜質(zhì)離子注入到外圍電路區(qū)域12的n型區(qū)域中，并且通過退火處理使雜質(zhì)熱擴(kuò)散，以在n型區(qū)域中形成n阱3。另一方面，在p型區(qū)域中，僅將諸如磷(P)、砷(As)等等的n型雜質(zhì)離子較深地注入到外圍電路區(qū)域12的p型區(qū)域中，與n型雜質(zhì)相比，將諸如硼(B)等的p型雜質(zhì)進(jìn)行較淺的離子注入。然后，通過退火處理使雜質(zhì)熱擴(kuò)散，以形成較深的n阱4并在n阱4中形成p阱5，從而在p型區(qū)域中形成三阱結(jié)構(gòu)。
然后，在外圍電路區(qū)域12中形成單元隔離結(jié)構(gòu)，以劃分單元活動(dòng)區(qū)域。
此處，通過所謂的LOCOS方法，在p型硅半導(dǎo)體襯底1的外圍電路區(qū)域12的單元隔離區(qū)域中形成場效氧化膜(field oxide film)61，以劃分單元活動(dòng)區(qū)域。順便提及，由于在本實(shí)施例中對平面型存儲器進(jìn)行解釋，所以在核心區(qū)域沒有形成單元隔離結(jié)構(gòu)。
然后，形成僅覆蓋外圍電路區(qū)域12的p型區(qū)域的抗蝕劑掩模(未顯示)。另外，將其作為掩模，進(jìn)行用于閾值調(diào)節(jié)的硼(B)離子注入(如標(biāo)號41所示)。順便提及，此離子注入不限于p型區(qū)域，而可以用于n型區(qū)域。
然后，在半導(dǎo)體襯底1的核心區(qū)域11中形成位線擴(kuò)散層6。
具體而言，通過光刻而形成位線形狀的抗蝕劑掩模(未顯示)，并且將其作為掩模，進(jìn)行n型雜質(zhì)的離子注入，在本實(shí)施例中，n型雜質(zhì)為砷(As)。此處，離子注入的劑量為2.0×1014(/cm2)或者更高，以降低位線電阻。通過這些處理，形成了也作為源極/漏極的位線擴(kuò)散層6。
然后，在通過灰化處理等等而去除抗蝕劑掩模，并且通過HF處理而露出核心區(qū)域11和外圍電路區(qū)域12中各個(gè)單元活動(dòng)區(qū)域的硅表面之后，形成作為多層絕緣膜的ONO膜。
具體而言，如圖28A和圖28B所示，通過上述的等離子氧化方法而在單元活動(dòng)區(qū)域的硅表面上形成下層二氧化硅膜62。
具體而言，使用如圖14所示的具有徑向線隙縫天線的等離子體處理器，并且使用包含Ar和O2但不包含氫的源氣體，在450℃的溫度條件下，使用3.5kW的微波對源氣體進(jìn)行照射而生成氧基(O*)，進(jìn)行氧化處理，從而形成下層二氧化硅膜62。當(dāng)使用等離子氧化方法而不是熱氧化方法而形成下層二氧化硅膜62時(shí)，可以在低溫下形成致密的膜，從而控制位線擴(kuò)散層6的雜質(zhì)擴(kuò)散。
然后，如圖29A和圖29B所示，通過熱CVD方法而在下層二氧化硅膜62上形成氮化硅膜63。
具體而言，在730℃的溫度條件下，使用SiH2Cl2和NH3作為原料氣體，通過熱CVD方法沉積一層厚度大約為15nm的氮化硅膜63。此處，使用熱CVD而不是等離子氮化，可以形成適用于SONOS型存儲單元的作為具有許多陷阱(trap)的電荷存儲膜的氮化硅膜。
然后，如圖30A和圖30B所示，僅在核心區(qū)域11上覆蓋抗蝕劑掩模(未顯示)，并且將其作為掩模，通過干蝕刻而去除在外圍電路區(qū)域12中形成的氮化硅膜63。然后，通過HF處理而去除在外圍電路區(qū)域12中形成的下層二氧化硅膜62，從而露出外圍電路區(qū)域12中的半導(dǎo)體襯底1的表面。
然后，在通過灰化處理或者類似的處理而去除抗蝕劑掩模之后，通過等離子氧化方法而在核心區(qū)域11中形成上層二氧化硅膜64，在外圍電路區(qū)域12中形成柵絕緣膜24和25。
具體而言，如圖31A和圖31B所示，使用包含Ar和O2但不包含氫的源氣體，在450℃的溫度條件下，使用3.5kW的微波對源氣體進(jìn)行照射而生成氧基(O*)，進(jìn)行氧化處理。通過對核心區(qū)域11中的氮化硅膜63的表面層進(jìn)行氧化而形成二氧化硅膜70。同時(shí)，在外圍電路區(qū)域12中形成膜厚度大約為8nm的二氧化硅膜32。
然后，如圖32A和圖32B所示，在外圍電路區(qū)域12中形成用于形成薄柵絕緣膜的部分，即僅露出n型區(qū)域的抗蝕劑掩模(未顯示)。將其作為掩模進(jìn)行HF處理，從而去除n型區(qū)域中的二氧化硅膜32。
然后，如圖33A和圖33B所示，在通過灰化處理或者類似處理而去除抗蝕劑掩模之后，使用上述的等離子氧化方法進(jìn)行氧化處理，從而在露出的半導(dǎo)體襯底1上形成膜厚度大約為7nm的二氧化硅膜。此時(shí)，在核心區(qū)域11中，氮化硅膜63的表面層被進(jìn)一步氧化，從而被取代為二氧化硅膜，結(jié)果，形成了膜厚度大約為10nm的上層二氧化硅膜64。同時(shí)，在外圍電路區(qū)域12中，在n型區(qū)域中形成膜厚度大約為7nm的薄柵絕緣膜24。另外，在p型區(qū)域中，在上述的膜厚度大約為8nm的等離子氧化之后，進(jìn)行膜厚度大約為7nm的等離子氧化處理，從而形成膜厚度大約為13nm的柵絕緣膜25。
在核心區(qū)域11中形成了ONO膜71，其包括通過等離子氧化形成的膜厚度大約為8nm的下層二氧化硅膜62；通過熱CVD形成的膜厚度大約為10nm的氮化硅膜63，其作為電荷存儲膜，且其表面層由等離子氧化兩次削減；以及通過等離子氧化形成的上層二氧化硅膜64。另一方面，在外圍電路區(qū)域12中，分別在n型區(qū)域中形成膜厚度大約為8nm的薄柵絕緣膜24，在p型區(qū)域中形成膜厚度大約為13nm的柵絕緣膜25。
然后，如圖34A和圖34B所示，在核心區(qū)域11和外圍電路區(qū)域12的整個(gè)表面上，通過CVD方法，首先形成多晶硅膜33，然后形成硅化鎢膜72。
然后，如圖35A和圖35B所示，通過光刻，然后干蝕刻，在多晶硅膜33和硅化鎢膜72上形成圖案，從而分別在核心區(qū)域11、外圍電路區(qū)域12的n型區(qū)域和p型區(qū)域中形成柵極73。此時(shí)，核心區(qū)域11中的這些柵極73大致垂直地與位線擴(kuò)散層6交叉。
然后，僅在外圍電路區(qū)域12中形成源極/漏極9和10。
具體而言，將n型雜質(zhì)離子注入到n型區(qū)域的柵極73兩側(cè)的半導(dǎo)體襯底1的表面中，以形成外延區(qū)26。同時(shí)，在p型區(qū)域中，將p型雜質(zhì)離子注入到柵極73兩側(cè)的半導(dǎo)體襯底1的表面中，以形成外延區(qū)27。
下一步，在通過CVD方法在整個(gè)表面上沉積一層二氧化硅膜之后，對二氧化硅膜的整個(gè)表面進(jìn)行各向異性蝕刻(深蝕刻)，以僅在各個(gè)柵極73的兩側(cè)留下二氧化硅膜，從而形成側(cè)壁28。
然后，在n型區(qū)域中，將n型雜質(zhì)離子注入到柵極73和側(cè)壁28兩側(cè)的半導(dǎo)體襯底1的表面中，以形成深源極/漏極9，其部分地與外延區(qū)26重疊。同時(shí)，在p型區(qū)域中，將p型雜質(zhì)離子注入到柵極73和側(cè)壁28兩側(cè)的半導(dǎo)體襯底1的表面中，以形成深源極/漏極10，其部分地與外延區(qū)27重疊。
然后，形成覆蓋整個(gè)表面、接觸孔、通孔、各種類型的配線層等等的多層層間絕緣，并且在頂層形成保護(hù)絕緣膜(均未顯示)，從而在半導(dǎo)體襯底1上形成了許多具有包含SONOS型存儲單元和CMOS晶體管的外圍電路的半導(dǎo)體存儲器件。然后，通過對上述器件進(jìn)行分離和封裝，可以制造單獨(dú)的半導(dǎo)體存儲器件。
如上所述，根據(jù)本實(shí)施例，高質(zhì)量地形成了作為電荷存儲膜的ONO膜71，同時(shí)保持了高的電荷存儲功能，另外，與ONO膜71同時(shí)形成了外圍電路中的柵絕緣膜。這使得可以實(shí)現(xiàn)高可靠性和低成本的SONOS型半導(dǎo)體存儲器件。
應(yīng)當(dāng)注意，本發(fā)明不局限于上述的實(shí)施例。例如，在如上所述的實(shí)施例中，將ONO膜解釋為多層絕緣膜；然而，該實(shí)施例也適用于由二氧化硅膜上的氮化硅膜構(gòu)成的ON膜。例如，在此情況下認(rèn)為，在通過上述的等離子氧化方法形成二氧化硅膜之后，沉積一層硅膜，并且通過上述的等離子氮化方法對該硅膜進(jìn)行完全氮化，從而形成氮化硅膜。同時(shí)認(rèn)為，在通過CVD方法或者類似的方法形成二氧化硅膜之后，對二氧化硅膜的表面層進(jìn)行完全氮化，以形成氮化硅膜。
根據(jù)本發(fā)明，能夠在低溫下形成高質(zhì)量的諸如ON膜、ONO膜等等的多層絕緣膜，而不會生成氫，能夠?qū)崿F(xiàn)高可靠性的半導(dǎo)體存儲器件。
上述的實(shí)施例僅僅是示例性，不是限制性的。在權(quán)利要求所限定的范圍內(nèi)可以有各種變化。在不脫離本發(fā)明實(shí)旨或者根本特征的情況下，本發(fā)明可以實(shí)施為其它的具體形式。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，包括形成下層二氧化硅膜的步驟；在下層二氧化硅膜上形成硅膜的步驟；通過等離子氮化方法在下層二氧化硅膜上形成氮化硅膜，使硅膜完全氮化的步驟，其中形成了至少包含所述下層二氧化硅膜和氮化硅膜的多層絕緣膜。
2.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，還包括通過等離子氧化方法形成上層二氧化硅膜，對氮化硅膜的表面進(jìn)行氧化的步驟，其中形成了至少包含所述下層二氧化硅膜、氮化硅膜和上層二氧化硅膜的多層絕緣膜。
3.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中在700℃或者更低的溫度條件下形成硅膜。
4.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中氮化硅膜是存儲單元的電荷存儲膜。
5.根據(jù)權(quán)利要求2的制造半導(dǎo)體器件的方法，其中所述的多層絕緣膜形成為存儲單元中的浮柵和控制柵之間的介電膜。
6.根據(jù)權(quán)利要求2的制造半導(dǎo)體器件的方法，其中通過等離子氧化方法，與所述上層二氧化硅膜同時(shí)地在外圍電路區(qū)域中形成柵絕緣膜。
7.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中硅膜的膜厚度為5nm或者更厚。
8.根據(jù)權(quán)利要求1的制造半導(dǎo)體器件的方法，其中通過進(jìn)行氮化處理而形成氮化硅膜，在氮化處理中，在包含氮的源氣體的氣氛中由微波激勵(lì)等離子體，從而生成氮基。
9.根據(jù)權(quán)利要求8的制造半導(dǎo)體器件的方法，其中源氣體不包含氫。
10.根據(jù)權(quán)利要求2的制造半導(dǎo)體器件的方法，其中通過進(jìn)行氧化處理而形成上層二氧化硅膜，在氧化處理中，在包含氧的源氣體的氣氛中由微波激勵(lì)等離子體，從而生成氧基。
11.根據(jù)權(quán)利要求10的制造半導(dǎo)體器件的方法，其中源氣體不包含氫。
12.一種制造半導(dǎo)體器件的方法，包括通過等離子氮化方法而形成氮化硅膜，對硅區(qū)域的表面進(jìn)行氮化的步驟；以及使用等離子氧化方法同時(shí)對氮化硅膜的表面和硅區(qū)域表面與氮化硅膜的界面進(jìn)行氧化，同時(shí)在所述的表面上形成上層二氧化硅膜并在所述的界面上形成下層二氧化硅膜的步驟，其中形成了由下層二氧化硅膜、氮化硅膜和上層二氧化硅膜構(gòu)成的多層絕緣膜。
13.根據(jù)權(quán)利要求12的制造半導(dǎo)體器件的方法，其中所述硅區(qū)域是在各個(gè)存儲單元中形成的島形浮柵，而所述多層絕緣膜是位于存儲單元中的浮柵和控制柵之間的介電膜。
14.根據(jù)權(quán)利要求12的制造半導(dǎo)體器件的方法，其中所述硅區(qū)域是半導(dǎo)體襯底，而所述多層絕緣膜是存儲單元的電荷存儲膜，并且該方法還包括在形成多層絕緣膜之后，在多層絕緣膜上形成柵極的步驟。
15.根據(jù)權(quán)利要求12的制造半導(dǎo)體器件的方法，其中通過等離子氧化方法，與所述二氧化硅膜同時(shí)地在外圍電路區(qū)域中形成柵絕緣膜。
16.根據(jù)權(quán)利要求12的制造半導(dǎo)體器件的方法，其中通過等離子氮化方法所形成的氮化硅膜的膜厚度為15nm或者更薄。
17.根據(jù)權(quán)利要求12的制造半導(dǎo)體器件的方法，其中通過進(jìn)行氮化處理而形成氮化硅膜，在氮化處理中，在包含氮?dú)獾脑礆怏w的氣氛中由微波激勵(lì)等離子體，從而生成氮基。
18.根據(jù)權(quán)利要求17的制造半導(dǎo)體器件的方法，其中源氣體不包含氫。
19.根據(jù)權(quán)利要求12的制造半導(dǎo)體器件的方法，其中通過進(jìn)行氧化處理而形成上層二氧化硅膜，在氧化處理中，在包含氧的源氣體的氣氛中由微波激勵(lì)等離子體，從而生成氧基。
20.根據(jù)權(quán)利要求19的制造半導(dǎo)體器件的方法，其中源氣體不包含氫。
21.一種制造半導(dǎo)體器件的方法，包括形成下層二氧化硅膜的步驟；通過CVD方法在下層二氧化硅膜上形成氮化硅膜的步驟；通過等離子氧化方法對氮化硅膜的表面進(jìn)行氧化的步驟，其中形成了由下層二氧化硅膜、氮化硅膜和上層二氧化硅膜構(gòu)成的多層絕緣膜。
22.根據(jù)權(quán)利要求21的制造半導(dǎo)體器件的方法，其中所述氮化硅膜是存儲單元的電荷存儲膜。
23.根據(jù)權(quán)利要求21的制造半導(dǎo)體器件的方法，其中所述多層絕緣膜是位于存儲單元中的浮柵和控制柵之間的介電膜。
24.根據(jù)權(quán)利要求21的制造半導(dǎo)體器件的方法，其中通過等離子氧化方法與所述上層二氧化硅膜同時(shí)地在外圍電路區(qū)域中形成柵絕緣膜。
25.根據(jù)權(quán)利要求21的制造半導(dǎo)體器件的方法，其中通過CVD方法所形成的氮化硅膜的膜厚度為5nm或者更厚。
26.根據(jù)權(quán)利要求21的制造半導(dǎo)體器件的方法，其中通過進(jìn)行氮化處理而形成氮化硅膜，在氮化處理中，在包含氮?dú)獾脑礆怏w的氣氛中由微波激勵(lì)等離子體，從而生成氮基。
27.根據(jù)權(quán)利要求26的制造半導(dǎo)體器件的方法，其中源氣體不包含氫。
28.根據(jù)權(quán)利要求21的制造半導(dǎo)體器件的方法，其中通過進(jìn)行氧化處理而形成上層二氧化硅膜，在氧化處理中，在包含氧的源氣體的氣氛中由微波激勵(lì)等離子體，從而生成氧基。
29.根據(jù)權(quán)利要求28的制造半導(dǎo)體器件的方法，其中源氣體不包含氫。
30.一種半導(dǎo)體存儲器件，包括存儲單元，包括半導(dǎo)體襯底；在半導(dǎo)體襯底上形成的包含具有電荷俘獲功能的氮化硅膜的絕緣膜；通過絕緣膜在半導(dǎo)體襯底上形成的柵極；以及在半導(dǎo)體襯底上形成的一對雜質(zhì)擴(kuò)散層，其中所述的氮化硅膜是僅通過由微波激勵(lì)實(shí)現(xiàn)的等離子氮化、或者通過包括等離子氮化在內(nèi)的一系列處理而形成的均勻和致密的氮化硅膜。
31.根據(jù)權(quán)利要求30的半導(dǎo)體存儲器件，其中所述的絕緣膜是由下層二氧化硅膜上的氮化硅膜構(gòu)成的多層絕緣膜。
32.根據(jù)權(quán)利要求30的半導(dǎo)體存儲器件，其中所述的絕緣膜是由下層二氧化硅膜、氮化硅膜和上層二氧化硅膜構(gòu)成的多層絕緣膜。
33.根據(jù)權(quán)利要求31的半導(dǎo)體存儲器件，其中下層二氧化硅膜和/或上層二氧化硅膜中之一或兩者都是通過由微波激勵(lì)實(shí)現(xiàn)的等離子氧化而形成的均勻和致密的氧化膜。
34.根據(jù)權(quán)利要求33的半導(dǎo)體存儲器件，其中作為外圍電路部分的晶體管的柵絕緣膜是通過由微波激勵(lì)實(shí)現(xiàn)的等離子氧化而形成的均勻和致密的氧化膜，與所述的上層二氧化硅膜同時(shí)形成。
35.一種半導(dǎo)體存儲器件，包括半導(dǎo)體襯底；在所述的半導(dǎo)體襯底上形成的柵絕緣膜；具有電荷俘獲功能的島形浮柵，通過所述的絕緣膜而在所述的半導(dǎo)體襯底上形成電荷俘獲功能；在所述浮柵上形成的介電膜；通過所述的介電膜在所述的浮柵上形成的控制柵；以及在所述的半導(dǎo)體襯底上形成的一對雜質(zhì)擴(kuò)散層，其中所述的介電膜包括僅通過由微波激勵(lì)實(shí)現(xiàn)的等離子氮化、或者通過包括等離子氮化在內(nèi)的一系列處理而形成的均勻和致密的氮化硅膜。
36.根據(jù)權(quán)利要求35的半導(dǎo)體存儲器件，其中所述的絕緣膜是由下層二氧化硅膜上形成的氮化硅膜構(gòu)成的多層絕緣膜。
37.根據(jù)權(quán)利要求35的半導(dǎo)體存儲器件，其中所述的絕緣膜是由下層二氧化硅膜、氮化硅膜和上層二氧化硅膜構(gòu)成的多層絕緣膜。
38.根據(jù)權(quán)利要求36的半導(dǎo)體存儲器件，其中下層二氧化硅膜和/或上層二氧化硅膜中之一或兩者都是通過由微波激勵(lì)實(shí)現(xiàn)的等離子氧化而形成的均勻和致密的氧化膜。
全文摘要
在硅區(qū)域上形成下層二氧化硅膜之后，通過，例如，熱CVD方法而在下層二氧化硅膜上形成硅膜。然后，通過等離子氮化方法對硅膜進(jìn)行完全氮化，從而置換為氮化硅膜。然后，通過等離子氧化方法對氮化硅膜的表面層進(jìn)行氧化，從而置換為上層二氧化硅膜。從而形成由下層二氧化硅膜、氮化硅膜和上層二氧化硅膜構(gòu)成的多層絕緣膜的ONO膜。
文檔編號H01L29/788GK1485891SQ0315608
公開日2004年3月31日 申請日期2003年8月29日 優(yōu)先權(quán)日2002年8月30日
發(fā)明者南晴宏之, 中村學(xué), 太郎, 世良賢太郎, 五大, 東雅彥, 雄, 宇津野五大, 達(dá)也, 高木英雄, 鍛治田達(dá)也 申請人:富士通Amd半導(dǎo)體有限公司