專利名稱：半導(dǎo)體結(jié)構(gòu)及形成具有縮小間距的晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體器件的制造方法，且特別是有關(guān)于一種具有縮小間距的晶體管器件的制造方法。
而晶體管的柵極導(dǎo)電物是利用公知的微影技術(shù)定義出的。通常光阻膜，其例如是先將一光阻旋涂至多晶硅材料上，之后利用投射光線(典型的是紫外光)穿透光罩上透光區(qū)域，以將影像轉(zhuǎn)移至至光阻上。之后利用光化學(xué)反應(yīng)改變光阻層被曝光的區(qū)域的溶解度，再利用溶劑，諸如顯影液清洗光阻，以移除其高溶解度的區(qū)域，然后再烘烤保留下來的光阻。而這些保留下來的光阻將具有高的抗蝕刻能力，而能移除多晶硅材料。多晶硅材料未被光阻層覆蓋的區(qū)域?qū)晃g刻，而定義出晶體管器件的柵極導(dǎo)電物。
然而，器件尺寸的最小值將受到光阻特征圖案的限制，其可能影響的因素包括投射系統(tǒng)的分辨率，所謂分辨率指的是光學(xué)系統(tǒng)分辨靠近的兩物體的距離。另外，當光通過光罩上狹縫似的透光區(qū)域時，繞射效應(yīng)也可能會非預(yù)期的發(fā)生，此外，光的散射也可能會影響光學(xué)系統(tǒng)的分辨率。如此一來，光罩上的圖案將可能無法成功的轉(zhuǎn)移到光阻，而造成光阻特征圖案產(chǎn)生偏斜。因此，微影工藝限制了公知集成電路的特征圖案的最小寬度。這就是為何利用微影工藝來定義時，要縮小兩晶體管的柵極導(dǎo)電物的線寬或距離會如此困難的因素。
由于微影工藝的限制，以公知方法要縮小晶體管器件之間距并無法輕易的達到。在此，所謂間距指的是兩相鄰且相同型態(tài)的結(jié)構(gòu)，譬如是相鄰的柵極導(dǎo)電物，其相同點之間的距離。由于器件的間距無法輕易的縮小，因此器件的集成度便無法提高，以符合集成電路小尺寸且速度快的需求。
因此集成電路中的器件間距縮小化的需求是存在的。另一種需求也是存在的，即發(fā)展出一種制造集成電路的方法，以使柵極導(dǎo)電物之間的距離或其寬度不再受到微影工藝的限制。
在一較佳實施例中，于一基底上形成一導(dǎo)電層、一終止層以及一多晶硅層，且在多晶硅層上形成一圖案化的光阻層，并在光阻層表面上形成一第一高分子材料層。接著利用第一高分子材料層作為蝕刻罩幕定義多晶硅層、終止層以及導(dǎo)電層。之后在基底上形成氧化層，并且回蝕刻氧化層直到多晶硅層暴露出來。隨后移除多晶硅層，并且在氧化層的表面上形成第二高分子材料層。然后利用第二高分子材料層作為蝕刻罩幕定義導(dǎo)電層。再將第二高分子材料層移除。
依據(jù)本發(fā)明的目的，晶體管利用多個工藝步驟而形成的。首先在一半導(dǎo)體基底上連續(xù)沉積一第一導(dǎo)電層、一終止層以及一第二導(dǎo)電層。其中第一以及第二導(dǎo)電層可以是一導(dǎo)電或是半導(dǎo)體材料構(gòu)成，其較佳的是多晶硅。而終止層可以是一介電材料，其蝕刻速率小于第二導(dǎo)電層的蝕刻速率，也就是即當使用一蝕刻劑(蝕刻液)時，對第二導(dǎo)電層具有較高的蝕刻選擇性。例如是，導(dǎo)電層包括多晶硅，終止層可以是氮化硅或是氮氧化硅。接著，利用一微影工藝圖案化第二導(dǎo)電層上的一光阻層。之后，第一介電層將會選擇性的形成在光阻層的表面上。第一介電層可以是由一高分子材料所構(gòu)成，其利用電漿增益型化學(xué)氣相沉積法所形成。隨后，利用第一介電層做為一蝕刻罩幕定義第二導(dǎo)電層，然后再將光阻層以及第一介電層移除。
接著，在基底上方沉積一絕緣層，其形成至第二導(dǎo)電層上方。絕緣層可以是由氧化硅所構(gòu)成，其例如是一旋涂氧化層，且其蝕刻速率小于第二導(dǎo)電層的蝕刻速率，意即當使用一蝕刻物時，其對第二導(dǎo)電層具有高的蝕刻選擇性。之后，移除絕緣層至第二導(dǎo)電層的上表面，以使第二導(dǎo)電層暴露出來。移除絕緣層的方法可以利用干式蝕刻工藝或是化學(xué)機械研磨工藝。隨后，移除第二導(dǎo)電層，暴露出終止層，然后再于絕緣層的表面上形成第二介電層，其例如是一高分子材料層，以作為一蝕刻罩幕。形成第二介電層的方法可以是利用電漿增益型化學(xué)氣相沉積法。之后，移除未被第二介電層覆蓋的終止層以及第一導(dǎo)電層。
移除第二介電層，而留下一基底上分離開來的數(shù)個柵極導(dǎo)電物，以及位于柵極導(dǎo)電物上的蝕刻終止材料。在基底以及數(shù)個柵極導(dǎo)電物之間還包括形成有一柵極介電層。而后續(xù)在柵極導(dǎo)電物之間的基底中植入雜質(zhì)以形成源極/漏極，即可以形成晶體管器件。而每一柵極導(dǎo)電物的寬度實質(zhì)上小于公知特征圖案(圖案化光阻層)的寬度。另外，柵極導(dǎo)電物之間的間距實質(zhì)上小于公知特征圖案(圖案化光阻層)之間的間距。依據(jù)本發(fā)明的方法所形成的晶體管器件的間距相較于公知晶體管器件的間距明顯縮小許多。
任何結(jié)合本發(fā)明特征的特征都包含在本發(fā)明的范圍之內(nèi)。為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明。
圖4是描繪圖3的剖面示意圖，其依照本發(fā)明一較佳實施例而將一第一高分子材料層形成在光阻層的表面上；圖5是描繪圖4的剖面示意圖，其依照本發(fā)明一較佳實施例而利用第一高分子材料層作為一蝕刻罩幕以定義第一多晶硅層、終止層以及第二多晶硅層；圖6是描繪圖5的剖面示意圖，其依照本發(fā)明一較佳實施例而在基底上方形成一氧化層；圖7是描繪圖6的剖面示意圖，其依照本發(fā)明一較佳實施例而移除絕緣層至第二多晶硅層的上表面；圖8是描繪圖7的剖面示意圖，其依照本發(fā)明一較佳實施例而移除第二多晶硅層以暴露出終止層；圖9是描繪圖8的剖面示意圖，其依照本發(fā)明一較佳實施例而在氧化層的表面上形成一第二高分子材料層；以及

圖10是描繪圖9的剖面示意圖，其依照本發(fā)明一較佳實施例而利用第二高分子材料層作為蝕刻罩幕，以定義第一多晶硅層以及終止層。標示說明2、10基底 4、12柵氧化層6、14、18多晶硅層 8、20光阻層16終止層 22、26高分子材料層24氧化層 a、b間距雖然在本實施例中以特定圖標以詳細說明之，但并非用以限定本發(fā)明。以下詳細的描述，雖然為一較佳實施例，但在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許之更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。例如一熟習(xí)該項技術(shù)的人依據(jù)本發(fā)明實行本發(fā)明的半導(dǎo)體制造方法包括選擇性蝕刻一導(dǎo)電多晶硅層，其對蝕刻物具有一選擇性大于底下的終止層的選擇性(對于相同依蝕刻物而言)，因此不同的導(dǎo)電材料，不同的終止層材料、不同的蝕刻物以及不同的組合，皆可以依據(jù)本發(fā)明而執(zhí)行。
在此所描述的工藝步驟以及結(jié)構(gòu)并非一完整的流程以制造一晶體管器件。本發(fā)明可以與許多公知已在使用的集成電路制造技術(shù)結(jié)合，且一般已在實行的工藝步驟亦包括在本發(fā)明中。
請參照圖1以及圖2，其繪示是公知制造晶體管器件的柵極導(dǎo)電物的剖面圖。請參照圖1，一柵氧化層4包括二氧化硅，形成在一硅基底2上。形成柵氧化層4的方法利用熱氧化法以在基底2的表面成長出二氧化硅層，意即加熱基底并使其暴露在氧氣中而形成。之后，通入硅烷氣體源而利用化學(xué)氣相沉積法(CVD)在柵氧化層4上形成一多晶硅層6。接著，進行一微影工藝以在多晶硅層6上圖案化一光阻層8。但是，微影工藝限制了光阻特征圖案8的最小尺寸。
之后，請參照圖2，利用一蝕刻技術(shù)，諸如干式蝕刻、電漿蝕刻，以移除未被光阻層8覆蓋的多晶硅層6，其中光阻層8具有高的抗蝕刻能力而對多晶硅具有高蝕刻選擇性。意即在圖案化多晶硅層6的過程中，光阻層8作為一蝕刻罩幕。在此，定義的多晶硅層6即為柵極導(dǎo)電層，且其寬度大致等于光阻特征圖案的寬度。在蝕刻工藝之后，光阻層將會由多晶硅層6的表面剝除。在圖2中，兩柵極導(dǎo)電物的垂直左側(cè)表面之間的距離”a”，表示柵極導(dǎo)電物的間距，其為公知晶體管器件的間距。而間距“a”的最小值受限于微影工藝的限制，因此無法輕易的利用公知制造方法縮小間距。
請參照圖3，繪示形成一圖案化光阻層于一多層堆棧膜層的圖標。較詳細的說明是，一柵氧化層12、一第一多晶硅層14、一終止層16以及一第二多晶硅層18依序形成在一基底10上。雖然基底10較佳的是包括單晶硅材質(zhì)，但是基底10也可以以氮化鎵、砷化鎵或是公知技術(shù)中其它任何適用的材質(zhì)取代。基底10可以輕微摻雜有p型雜質(zhì)(例如砷、磷以及銻)，或是n型雜質(zhì)(例如硼以及二氟化硼)。柵氧化層12較佳的是包括二氧化硅，其利用熱氧化法形成。在熱氧化工藝過程中，基底10被暴露在氧氣相關(guān)的環(huán)境中，以在基底表面形成二氧化硅。在另一實施例中，柵氧化層12亦可以以公知技術(shù)中其它適合的介電材料取代。
而第一多晶硅層14以CVD方法沉積在柵氧化層12上，且第二多晶硅層1 8亦可以以CVD方法沉積在終止層16上。多晶硅層的CVD包括將硅烷氣體分解成固態(tài)硅以及氫氣?；?0將被放置在一CVD反應(yīng)的腔室中，并控制反應(yīng)氣體的狀況，之后硅烷氣體將會通入反應(yīng)腔室中，而在基底的表面形成一固態(tài)硅層。同樣的，多晶硅層14、18也可以以其它導(dǎo)電或半導(dǎo)體材料取代。而多晶硅層14在沉積過程或是沉積之后可以摻雜p型或是n型的雜質(zhì)，以提高多晶硅層14的導(dǎo)電性。
終止層16材質(zhì)的蝕刻速率需小于多晶硅層18的蝕刻速率，亦即當使用一蝕刻物時，其必須對多晶硅具有高蝕刻選擇性。較佳的是，終止層16的材質(zhì)包括氮化硅，其利用含有二氯硅烷以及氨氣或是氮氣的電漿以CVD沉積而形成。此外，終止層16亦可以是氮氧化硅，其利用含有硅烷以及氨氣或一氧化二氮的電漿以CVD沉積而形成。另外，終止層16亦可以是氧化硅。
利用光學(xué)微影工藝在第二多晶硅層18上形成圖案化的光阻層20。在一般公知技術(shù)中，其先將一光阻層旋涂到晶圓上，之后將晶圓放置在一圖案化的工具中，諸如步進機，且對齊于一光罩，并以紫外光照射以曝光之，此光罩的尺寸可以是只足夠大到覆蓋晶圓的一小部份，因此需步進且多次的對晶圓進行曝光，直到晶圓整個部分或是預(yù)定的部分都被紫外光曝光為止；之后晶圓會被移至一顯影溶液中以溶解未被紫外光曝光的光阻，即可形成圖案化的光阻層20。在本實施例中，圖案化光阻層20的最小間距”a”為微影工藝允許的最小值。
請參照圖4，一第一高分子材料層22選擇性的形成在光阻層20的表面上，其以電漿增益型化學(xué)氣相沉積法所形成。第一高分子材料層22可以利用如美國申請案第09/978,546號所公開的方法及設(shè)備來形成。關(guān)于第一高分子材料層22的形成，可以是用蝕刻機來進行，其工藝參數(shù)在反應(yīng)中控制其沉積/蝕刻率，以使第一高分子材料22形成在光阻層20的頂部及/或側(cè)壁。在此，反應(yīng)氣體較佳的是使用與底下的多晶硅層18(圖4)或終止層16(圖9)不反應(yīng)的氣體。在本實施例中，第一高分子材料層22是在雙重電漿蝕刻機臺中使用二氟化碳以及八氟化四碳作為反應(yīng)氣體而形成的。
請參照圖5，第一高分子材料層22作為一蝕刻罩幕以圖案化多晶硅層14、18以及終止層16，而暴露出部分柵介電層12。圖案化多晶硅層14、18以及終止層16利用已知的蝕刻技術(shù)。在一較佳實施例中，是使用非等向高壓電漿蝕刻(離子轟擊在垂直方向大于水平方向)來蝕刻多晶硅層以及終止層，其對高分子材料層的蝕刻相對低。在本實施例中，蝕刻反應(yīng)在柵氧化層12被移除之前就可以終止。較適當?shù)膶嵗?，蝕刻化學(xué)物是碳氟化合物/氧氣/氫氣。然而，其它材料，諸如其它介電材料，亦可以取代第一高分子材料層22，而這些材料可以選擇性的形成在光阻層20上且可以作為蝕刻罩幕。在定義多晶硅層14、18以及終止層16之后，晶圓將會被移至一化學(xué)浴溶液中，以移除第一高分子材料層22以及光阻層20，而形成圖5的結(jié)構(gòu)。
接著，請參照圖6，在圖5的結(jié)構(gòu)上形成一氧化層24，覆蓋多晶硅層14、18以及終止層16。氧化層24可以是一旋涂氧化層，其以旋轉(zhuǎn)涂怖的方式而形成在第二多晶硅層18上方。而氧化層24的蝕刻速率較佳的是小于第二多晶硅層18的蝕刻速率，意即當使用一蝕刻物時，其對多晶硅層具有高蝕刻選擇性。在另一實施例中，其它材料，諸如其它絕緣材料，也可以用來取代絕緣層24。
請參照圖7，回蝕刻氧化層24直到第二多晶硅層18暴露出來，其是將晶圓放置在干式蝕刻機臺中以移除氧化層24，而蝕刻物可以是四氟化碳/氬氣電漿。另外，氧化層24可以利用化學(xué)機械研磨(CMP)工藝移除至第二多晶硅層18的上表面。CMP工藝是在含有膠體硅(二氧化硅研磨料的懸浮物)以及蝕刻劑(例如稀釋氫氟酸)的堿性研磨液中機械性的磨耗晶圓。在此，可達到全面性的平坦表面，如圖7所繪示。
之后，請參照圖8，利用原位工藝移除第二多晶硅層18，其中晶圓留在先前用來移除氧化系24的蝕刻機臺中。較詳細的說明是，利用電漿而非等向性的蝕刻第二多晶硅層18，其例如是使用相較于介電材料，對硅具有高蝕刻選擇性的溴化氫/氦氣/氧氣。在較佳實施例中，選擇性電漿對第二多應(yīng)硅層18具有高選擇性，其相較于氧化層24以及終止層16而言。換言之，蝕刻第二多晶硅層18時能有充分的時間以完全移除第二多晶硅層，而且在終止層16被移除之前，就會終止電漿蝕刻步驟。
請參照圖9，第二高分子材料層26形成在氧化層24的表面上，其同樣是以先前所述的電漿增益型化學(xué)氣相沉積法所形成。之后利用第二高分子材料層26作為一蝕刻罩幕圖案化終止層16以及第一多晶硅層14，其例如是利用四氟化碳/氧氣/氫氣電漿的非等向性高壓電漿蝕刻工藝。此蝕刻物較佳的是對底下的第二高分子材料層26不反應(yīng)。此蝕刻步驟可以選擇在移除柵氧化層26之前就終止。同樣的，第二高分子材料層26可以以其它材料取代，例如其它介電材料，其只要是可以選擇性形成在氧化層24上，且能作為蝕刻罩幕之用即可。
之后，移除第二高分子材料層26，其例如是利用灰化技術(shù)，而留下復(fù)數(shù)個具有縮小間距的柵極導(dǎo)電物，如圖10所示。接下來，移除終止層16以及氧化層24，并且在第一多晶硅14的柵極導(dǎo)電物之間的基底10中植入雜質(zhì)以形成源極/漏極，即形成晶體管器件。在本實施例中，兩相鄰柵極導(dǎo)電物之間隙幾乎相同，而距離”b”表示柵極導(dǎo)電物的間距，而形成依據(jù)本發(fā)明的晶體管器件。比較圖2的間距“a”與圖10的間距“b”，間距“b”幾乎只有間距“a”的一半。另外，還可以比較圖2、圖3以及圖10，本發(fā)明的柵極導(dǎo)電物的寬度小于微影工藝允許的最小寬度。因此，本發(fā)明提供一種利用現(xiàn)有微影工藝以形成縮小晶體管器件間距的方法，其相較于公知晶體管器件的間距明顯縮小許多。由于器件的間距可以縮小，因此器件的集成度便可以提升。
雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何熟悉此技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許之更動與潤飾，因此本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求
1.一種形成具有縮小間距的晶體管的方法，其特征在于，包括提供一基底，該基底上已形成有一第一導(dǎo)電層、一終止層以及一第二導(dǎo)電層；在該第二導(dǎo)電層上形成一圖案化的光阻層；在該光阻層的表面上形成一第一介電層；利用該第一介電層為一蝕刻罩幕定義該第一導(dǎo)電層、該終止層以及該第二導(dǎo)電層；移除該光阻層以及該第一介電層；在該基底上方形成一絕緣層；移除該絕緣層至該第二導(dǎo)電層的上表面，以使該第二導(dǎo)電層暴露出來；移除該第二導(dǎo)電層；在該絕緣層的表面上形成一第二介電層；利用該第二介電層作為一蝕刻罩幕定義該終止層以及該第一導(dǎo)電層；以及移除該第二介電層。
2.如權(quán)利要求1所述的方法，其特征在于，移除該第二導(dǎo)電層的方法包括蝕刻該第二導(dǎo)電層，其中該絕緣層的蝕刻速率小于該第二導(dǎo)電層的蝕刻速率。
3.如權(quán)利要求2所述的方法，其特征在于，該終止層選自氧化硅、氮化硅以及氮氧化硅所組成的族群其中之一。
4.如權(quán)利要求1所述的方法，其特征在于，該第一以及第二導(dǎo)電層包括多晶硅。
5.如權(quán)利要求1所述的方法，其特征在于，該第一以及第二介電層包括一高分子材料層，其于一蝕刻機臺中形成。
6.如權(quán)利要求5所述的方法，其特征在于，該絕緣層包括氧化層。
7.如權(quán)利要求1所述的方法，其特征在于，移除該第二導(dǎo)電層的方法包括利用一干式蝕刻工藝。
8.如權(quán)利要求1所述的方法，其特征在于，移除該絕緣層的方法包括利用一干式蝕刻工藝。
9.如權(quán)利要求1所述的方法，其特征在于，移除該絕緣層的方法包括利用化學(xué)機械研磨工藝研磨該絕緣層。
10.一種形成具有縮小間距的晶體管的方法，其特征在于，包括提供一基底，該基底上已形成有被一定義的終止層覆蓋的一定義的第一導(dǎo)電層以及一定義的絕緣層，其中該絕緣層與該第一導(dǎo)電層以及該終止層相互布置，以使至少一部份的該定義的絕緣層的高度大于該第一導(dǎo)電層與該終止層的總高度；在該定義的絕緣層暴露的表面上形成一高分子材料層；利用該高分子材料層做為一蝕刻罩幕定義該終止層以及該第一導(dǎo)電層；以及移除該高分子材料層。
11.如權(quán)利要求10所述的方法，其特征在于，提供一基底的步驟包括在一基底上形成該第一導(dǎo)電層、該終止層以及一第二導(dǎo)電層；在該第二導(dǎo)電層上形成一圖案化的光阻層；在該光組層的表面上形成一高分子材料層；利用該光阻層上的該高分子材料層作為一蝕刻罩幕，定義該第一導(dǎo)電層該終止層以及該第二導(dǎo)電層；從該光阻層上移除該高分子材料層，并移除該光阻層；在該基底上形成一絕緣層；移除該絕緣層至該第二導(dǎo)電層的上表面，以形成該定義的絕緣層，并暴露出該第二導(dǎo)電層；以及移除該第二導(dǎo)電層。
12.如權(quán)利要求11所述的方法，其特征在于，移除該第二導(dǎo)電層的方法包括蝕刻該第二導(dǎo)電層，其中該絕緣層的蝕刻速率小于該第二介電層的蝕刻速率。
13.如權(quán)利要求11所述的方法，其特征在于，該終止層選自氧化硅、氮化硅以及氮氧化硅所組成的族群其中之一；以及該絕緣層包括氧化層。
14.如權(quán)利要求11所述的方法，其特征在于，形成該圖案化光阻層的步驟包括利用一微影工藝形成光阻特征圖案；以及該光阻特征圖案的間距為該微影工藝允許的最小值。
15.一種利用權(quán)利要求14所述的方法而形成的結(jié)構(gòu)。
16.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括復(fù)數(shù)個柵極導(dǎo)電物，分開配置在一基底上；以及一蝕刻終止材料，配置在該些柵極導(dǎo)電物上，其中該些柵極導(dǎo)電物的間距實質(zhì)上小于一微影工藝允許的最小值。
17.如權(quán)利要求16所述的結(jié)構(gòu)，其特征在于，該些柵極導(dǎo)電物包括多晶硅；以及該結(jié)構(gòu)還包括一絕緣材料，其配置在交替的該些柵極導(dǎo)電物之間。
18.如權(quán)利要求16所述的結(jié)構(gòu)，其特征在于，該蝕刻終止材料選自氧化硅、氮化硅以及氮氧化硅所組成的族群其中之一。
19.如權(quán)利要求16所述的結(jié)構(gòu)，其特征在于，還包括一柵極介電層，配置在該基底以及該些柵極導(dǎo)電物之間。
20.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括復(fù)數(shù)個柵極導(dǎo)電物，分開配置在一基底上；以及一蝕刻終止材料，配置在該些柵極導(dǎo)電物上，其中每一該些柵極導(dǎo)電物的寬度實質(zhì)上小于一微影工藝允許的最小值。
21.如權(quán)利要求20所述的結(jié)構(gòu)，其特征在于，該些柵極導(dǎo)電物包括多晶硅。
22.如權(quán)利要求20所述的結(jié)構(gòu)，其特征在于，該蝕刻終止材料選自氧化硅、氮化硅以及氮氧化硅所組成的族群其中之一。
23.如權(quán)利要求20所述的結(jié)構(gòu)，其特征在于，還包括一柵極介電層，配置在該基底以及該些柵極導(dǎo)電物之間。
24.如權(quán)利要求23所述的結(jié)構(gòu)，其特征在于，還包括一絕緣材料，其配置在交替的該些柵極導(dǎo)電物之間。
全文摘要
本發(fā)明提供一種形成具有縮小間距的晶體管的方法，其利用現(xiàn)有的微影工藝即可以使所形成的器件間距縮小至公知器件的一半。因為器件間距的縮小，器件集成度便可以提高，以使集成電路更小且更快。在一較佳實施例中，在一基底上形成導(dǎo)電層、終止層以及多晶硅層，且在多晶硅層上形成光阻層，并在光阻層表面上形成第一高分子材料層。接著利用第一高分子材料層作為蝕刻罩幕定義多晶硅層、終止層以及導(dǎo)電層。之后在基底上形成氧化層，并且回蝕刻氧化層直到多晶硅層暴露出來。隨后移除多晶硅層，并且在氧化層的表面上形成第二高分子材料層。然后利用第二高分子材料層作為蝕刻罩幕定義導(dǎo)電層，再將第二高分子材料層移除。
文檔編號H01L21/033GK1471129SQ03145408
公開日2004年1月28日 申請日期2003年6月12日 優(yōu)先權(quán)日2002年6月12日
發(fā)明者賴俊仁, 陳建維 申請人:旺宏電子股份有限公司