專利名稱：存儲器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲器件，并且具體涉及具有不同負(fù)電阻器件的存儲器件中存儲單元的排列。
背景技術(shù)：
已公知半導(dǎo)體隨機(jī)訪問存儲器(在下文中也僅稱為“RAM”)，特別是包括一個(gè)晶體管與一個(gè)電容元件的1T/1C(1晶體管/1電容)型動(dòng)態(tài)RAM(DRAM)。因?yàn)樵摻Y(jié)構(gòu)簡單，所以1T/1C型DRAM達(dá)到千兆位水平的柵極密度。然而，在電容元件中積累的作為位數(shù)據(jù)的電荷由于漏極電流以預(yù)定的時(shí)間比率衰減。因此，在1T/1C型DRAM中，需要以每秒幾次到每秒幾千次的比率周期性地執(zhí)行刷新操作。
另一方面，靜態(tài)RAM(SRAM)不需要刷新操作，并且通常操作速度快于DRAM。然而，SRAM需要觸發(fā)器電路，并且通常包括六個(gè)晶體管，或四個(gè)晶體管與兩個(gè)多晶硅負(fù)載電阻。結(jié)果，在SRAM的情況下，與DRAM比較，SRAM結(jié)構(gòu)變得復(fù)雜，并且柵極密度通常低于DRAM。
因此，需要存儲配置，該配置具有象DRAM一樣大的柵極密度，并且象SRAM一樣不需要進(jìn)行刷新操作。
在此存儲結(jié)構(gòu)中，使用RTD(共振隧道二極管)與隧道二極管的SRAM單元公開于日本專利申請未決(JP-A-Heisei 10-69766)。
圖1是示出了此傳統(tǒng)例子中存儲單元的電路配置的示意圖。圖2是示出了圖1中示出的存儲單元的鎖存器電路的操作的示意圖。如圖1所示，存儲單元包括n-溝道FET904、單元電容906和負(fù)電阻器件905與907。n-溝道FET904的柵極與漏極分別連接字線902與位線901。單元電容906連接在n-溝道FET904的源極與電池板(Cell Plate)CP之間。負(fù)電阻器件905與907在電源電位VDD與VSS之間串聯(lián)連接。串聯(lián)連接的負(fù)電阻器件905與907之間的公共節(jié)點(diǎn)連接到存儲節(jié)點(diǎn)SN，該存儲節(jié)點(diǎn)SN為n-溝道FET904的源極與單元電容906之間連接的節(jié)點(diǎn)。
當(dāng)存儲單元處于等待狀態(tài)時(shí)，即當(dāng)字線電位為低并且n-溝道FET904處于斷開狀態(tài)時(shí)，存儲單元保持?jǐn)?shù)據(jù)作為單元電容906中積累的電荷。在通常的DRAM的情況下，漏極電流改變在單元電容中積累的一些電荷，并且不能靜態(tài)地保持?jǐn)?shù)據(jù)。另一方面，如圖2所示，在包括負(fù)電阻器件905與907的列電路(column circuit)中，存在兩個(gè)穩(wěn)定的工作點(diǎn)912與913。因此，包括負(fù)電阻器件905與907的串聯(lián)電路形成鎖存器電路，并且對應(yīng)兩個(gè)穩(wěn)定的工作點(diǎn)912與913的兩個(gè)電壓的任何之一決定存儲節(jié)點(diǎn)SN的電壓。這樣，靜態(tài)地保持?jǐn)?shù)據(jù)是可能的。
在上述傳統(tǒng)的存儲單元中，從功率消耗的觀點(diǎn)來看，需要負(fù)電阻器件905與907的電流電平盡可能的低。然而，為了保證上述的雙向穩(wěn)定性，負(fù)電阻器件905與907的峰值電流值至少大于漏極電流是必需的。峰值電流值越大，操作容限變得越大。為了滿足這些條件，需要峰值谷值比率(PV比率)，即負(fù)電阻器件905與907的峰值電流值與谷值電流值的比率盡可能的大。然而，當(dāng)前公開作為負(fù)電阻器件的PV比率最多為10左右，該負(fù)電阻器件用作上述傳統(tǒng)例子中的存儲單元。
并且，諸如RTD與隧道二極管之類的負(fù)電阻器件為雙極器件，并且通常在半導(dǎo)體存儲器件中使用的MOS結(jié)構(gòu)的集成電路的性能不好。
使用MOS晶體管作為負(fù)電阻器件的存儲單元公開于日本專利申請未決(JP-P2001-15757A)。在MOS晶體管中，得到幾個(gè)的PV比率是可能的，并且MOS結(jié)構(gòu)的半導(dǎo)體存儲器件的性能好。
另外，在半導(dǎo)體存儲器件中，因?yàn)榕帕性S多存儲單元，所以單個(gè)存儲單元的尺寸對于半導(dǎo)體存儲器件的整個(gè)布局區(qū)域尺寸的影響很大。因此，在半導(dǎo)體存儲器件中，盡可能小尺寸的安排存儲單元十分重要。
在現(xiàn)有DRAM的存儲單元中，使用稱作折疊的位線系統(tǒng)的排列系統(tǒng)。假定最小尺寸(設(shè)計(jì)規(guī)則)為F，理論上最小的單元面積為8F2。因此，在通過使用負(fù)電阻器件不需進(jìn)行刷新操作的存儲器件中，需要存儲單元面積盡可能接近8F2，8F2為理論上電流存儲單元的最小單元面積，并且電流存儲單元被限制到小于等于16F2。
結(jié)合上述內(nèi)容，一種靜態(tài)RAM公開于日本專利申請未決(JP-A-Heisei 4-214289)。在此傳統(tǒng)例子的靜態(tài)RAM中，電阻與負(fù)電阻器件在電源與地之間串聯(lián)連接。MOSFET的源極與漏極之一連接到位線，并且MOSFET的源極與漏極的另一極連接到電阻與負(fù)電阻器件之間的節(jié)點(diǎn)。MOSFET的柵極連接到字線。
并且，一種半導(dǎo)體器件公開于日本專利申請未決(JP-A-Heisei 5-291533)。在此傳統(tǒng)例子的半導(dǎo)體器件中，具有柵極、源極與漏極的第一MOSFET在半導(dǎo)體襯底上形成。柵極通過電阻連接到電源。第二MOSFET的源極與漏極之一連接到位線，并且第二MOSFET的源極與漏極的另一極連接到第一MOSFET的柵極。第二MOSFET的柵極連接到字線。電容在第一MOSFET的柵極和襯底之間連接以保持存儲單元數(shù)據(jù)。
并且，一種半導(dǎo)體器件公開于日本專利申請未決(JP-P2001-15757)。此傳統(tǒng)例子的半導(dǎo)體器件具有在半導(dǎo)體襯底中形成的溝道部分。柵極絕緣膜在溝道區(qū)域上形成，并且柵極在柵極絕緣膜上形成。形成源極區(qū)域與漏極區(qū)域以在源極區(qū)域與漏極區(qū)域之間放置溝道區(qū)域。漏極區(qū)域具有第一區(qū)域與第二區(qū)域。第一區(qū)域具有低于第二區(qū)域的雜質(zhì)密度，并且第二區(qū)域連接到地。第一區(qū)域在柵極下面，并且第二區(qū)域在第一區(qū)域下面。

發(fā)明內(nèi)容
因此，本發(fā)明的一個(gè)目的是提供一種存儲器件，其中不需進(jìn)行刷新操作，并且使用具有大PV比率的負(fù)電阻器件。
并且，本發(fā)明的另一個(gè)目的是提供一種存儲器件，該存儲器件的存儲單元與現(xiàn)有DRAM的存儲單元具有相同的單元面積，并且其中不需進(jìn)行刷新操作。
并且，本發(fā)明的另一個(gè)目的是提供一種存儲器件，其中使用具有大PV比率的負(fù)電阻器件，存儲單元具有大約8F2的芯片面積，8F2是現(xiàn)有DRAM的存儲單元的最小理論單元面積，并且芯片面積即使最大也小于等于16F2，并且不需進(jìn)行刷新操作。
本發(fā)明的第一方面，存儲器件包括第一MOSFET、電阻器件與第二MOSFET。多個(gè)存儲單元類似于矩陣進(jìn)行排列，每個(gè)存儲單元連接到字線與位線，并且具有存儲電容。第一MOSFET在襯底上形成，源極區(qū)域連接到位線，柵極連接到字線，并且漏極區(qū)域連接到存儲電容。第二MOSFET具有電隔離襯底的溝道區(qū)域。第二MOSFET的源極區(qū)域通過電阻器件連接到第一電壓，并且所述源極區(qū)域還連接到第一MOSFET的漏極區(qū)域。第二MOSFET的柵極連接到第二電壓，并且漏極區(qū)域連接到第三電壓。
這時(shí)，第二MOSFET具有負(fù)電阻特性。
并且，存儲器件可包括在襯底中形成的溝槽；以及絕緣膜，其連接到溝槽，并且在襯底中形成以將第二MOSFET的溝道區(qū)域和襯底電隔離。第二MOSFET可在由溝槽與絕緣膜圍繞的區(qū)域中形成。
并且，存儲器件還可包括中間層絕緣膜，在襯底上形成以覆蓋第一MOSFET，并且第二MOSFET可在中間層絕緣膜上形成。這樣，可以第一MOSFET的源極區(qū)域與另一個(gè)第一MOSFET的源極區(qū)域公用，并且第二MOSFET的漏極區(qū)域與另一個(gè)第二MOSFET的漏極區(qū)域公用。
并且，存儲器件還可包括在襯底中形成的溝槽，并且第二MOSFET的漏極區(qū)域可連接到溝槽，并且可在襯底中形成以將第二MOSFET的溝道區(qū)域和襯底電隔離。
并且，存儲器件還可包括在襯底中形成的溝槽。可以第二MOSFET的源極區(qū)域、溝道區(qū)域與漏極區(qū)域從襯底的表面順序形成以連接到溝槽，并且第二MOSFET的柵極形成以通過柵極氧化膜連接到源極區(qū)域一側(cè)與溝道區(qū)域一側(cè)，并且連接到漏極區(qū)域的表面。
這時(shí)，襯底與第二MOSFET的漏極區(qū)域?yàn)橄嗤膶?dǎo)電類型，并且第二MOSFET的漏極區(qū)域可通過襯底連接到第三電壓。此外，襯底與第二MOSFET的漏極區(qū)域可為不同的導(dǎo)電類型。
并且，存儲器件可包括漏極雜質(zhì)區(qū)域，其在襯底上形成為第一MOSFET的漏極與第二MOSFET的漏極區(qū)域，并且第一MOSFET的溝道區(qū)域與源極區(qū)域可在漏極雜質(zhì)區(qū)域上順序形成，第一MOSFET的柵極通過柵極氧化膜連接到源極區(qū)域一側(cè)與溝道區(qū)域一側(cè)，并且連接到漏極雜質(zhì)區(qū)域的表面。第二MOSFET的溝道區(qū)域與源極區(qū)域可在漏極雜質(zhì)區(qū)域上順序形成，并且第二MOSFET的柵極可形成以通過柵極氧化膜連接到源極區(qū)域一側(cè)與溝道區(qū)域一側(cè)，并且連接到漏極雜質(zhì)區(qū)域的表面。
電阻器件可以是電阻器。并且，電阻器件可以是反向偏壓的二極管。電阻器件可以是在飽和區(qū)域操作的晶體管。
當(dāng)電阻器件為在飽和區(qū)域操作的第三MOSFET時(shí)，第三MOSFET的溝道區(qū)域與源極區(qū)域可在漏極雜質(zhì)區(qū)域上順序形成，第三MOSFET的柵極可形成以通過柵極氧化膜連接到源極區(qū)域一側(cè)與溝道區(qū)域一側(cè)，并且連接到漏極雜質(zhì)區(qū)域的表面。這樣，可以第二MOSFET的柵極與第三MOSFET的柵極公用。
第一MOSFET中源極區(qū)域、溝道區(qū)域與漏極區(qū)域的第一方向平行于第二MOSFET中源極區(qū)域、溝道區(qū)域與漏極區(qū)域的第二方向，并且第一MOSFET的漏極區(qū)域與第二MOSFET的源極區(qū)域的第三方向可垂直于第一方向。
并且，多個(gè)存儲單元可以以折疊的位型連接到位線。
第一電壓與第二電壓可以是相同的電壓，并且第二電壓與第三電壓可以是相同的電壓。
本發(fā)明的第二方面，存儲器件包括類似于矩陣進(jìn)行排列的多個(gè)存儲單元，每個(gè)存儲單元連接到字線與位線，并且具有電容元件；第一MOSFET，其源極區(qū)域連接到位線，柵極連接到字線，并且漏極區(qū)域連接到電容元件；以及雙穩(wěn)態(tài)電路，其連接到第一MOSFET的漏極，并且具有負(fù)電阻特性。
可以雙穩(wěn)態(tài)電路的電流值小于第一MOSFET的電流值。
并且，可以雙穩(wěn)態(tài)電路包括負(fù)載與具有負(fù)電阻特性的負(fù)電阻器件。
負(fù)電阻特性中的峰值谷值電流比率大于等于10。
電阻器件可以是電阻器。并且，電阻器件可以是反向偏壓的二極管。電阻器件可以是在飽和區(qū)域操作的晶體管。


圖1是示出了傳統(tǒng)存儲單元的電路結(jié)構(gòu)的示意圖；圖2是示出了圖1中示出的存儲單元中的鎖存器電路的操作的示意圖；圖3是示出了根據(jù)本發(fā)明第一實(shí)施例的存儲器件的存儲單元的結(jié)構(gòu)的剖視圖；圖4A是示出了根據(jù)本發(fā)明第一實(shí)施例的存儲器件的存儲單元的平面圖，并且圖4B是示出了存儲器件的布局的示意圖；圖5A是示出了根據(jù)本發(fā)明第一實(shí)施例用作存儲器件的存儲單元的場效應(yīng)晶體管中源極與漏極之間電壓-電流特性曲線的圖，并且圖5B是示出了鎖存器電路的操作的示意圖；圖6是示出了根據(jù)本發(fā)明第二實(shí)施例的存儲器件的兩個(gè)存儲單元的剖視圖；圖7是示出了根據(jù)本發(fā)明第二實(shí)施例的存儲器件的存儲單元的布局示意圖；圖8是示出了根據(jù)本發(fā)明第三實(shí)施例的存儲器件的存儲單元的剖視圖；圖9A是示出了根據(jù)本發(fā)明第三實(shí)施例的存儲器件的存儲單元的平面圖，并且圖9B是示出了第三實(shí)施例中存儲單元的布局的示意圖；圖10是示出了根據(jù)本發(fā)明第四實(shí)施例的存儲器件的存儲單元結(jié)構(gòu)的剖視圖；
圖11A是示出了根據(jù)本發(fā)明第四實(shí)施例用作存儲器件的存儲單元的場效應(yīng)晶體管的源極與漏極之間的電壓-電流特性曲線的示意圖，并且圖11B是示出了鎖存器電路的操作的示意圖；圖12是示出了根據(jù)本發(fā)明第五實(shí)施例的存儲器件的存儲單元結(jié)構(gòu)的剖視圖；圖13是示出了根據(jù)本發(fā)明第六實(shí)施例的存儲器件的存儲單元結(jié)構(gòu)的剖視圖；圖14A是示出了根據(jù)本發(fā)明第六實(shí)施例的存儲器件的存儲單元的平面圖，并且圖14B是示出了第六實(shí)施例中存儲單元的布局的示意圖；以及圖15A是示出了根據(jù)本發(fā)明第六實(shí)施例用作存儲器件的存儲單元的場效應(yīng)晶體管的源極與漏極之間的電壓-電流特性曲線的示意圖，并且圖15B是示出了鎖存器電路的操作的示意圖。
具體實(shí)施例方式
在下文中，本發(fā)明的存儲器件將參照附圖詳細(xì)描述。
圖3是示出了根據(jù)本發(fā)明第一實(shí)施例的存儲器件的存儲單元的結(jié)構(gòu)的剖視圖。圖4A是示出了圖3的存儲單元的平面圖，并且圖4B是示出了圖3的存儲單元的布局示意圖。圖5A是示出了圖3中用作存儲單元的場效應(yīng)晶體管中源極與漏極之間電壓-電流特性曲線的圖，并且圖5B是示出了圖3的存儲單元的鎖存器電路的操作的示意圖。
如圖3所示，第一實(shí)施例中存儲器件的存儲單元包括場效應(yīng)晶體管104、場效應(yīng)晶體管105、單元電容106與電阻器件107。場效應(yīng)晶體管104在襯底103上形成。在相鄰于場效應(yīng)晶體管104的位置提供場效應(yīng)晶體管105，并且場效應(yīng)晶體管105的溝道區(qū)域具有電隔離襯底103的結(jié)構(gòu)。在場效應(yīng)晶體管105的源極區(qū)域105S上提供了電阻器件107，并且電阻器件107在其一末端處連接到源極區(qū)域105S。場效應(yīng)晶體管104的柵極104G 接到字線102，其源極區(qū)域104S連接到位線101，并且其漏極區(qū)域104D連接到單元電容106與場效應(yīng)晶體管105的源極區(qū)域105S。電阻器件107另一末端與場效應(yīng)晶體管105的柵極105G全部固定到第一電位，并且場效應(yīng)晶體管105的漏極區(qū)域105D固定在第二電位。
圖4A是示出了圖3的存儲單元的平面圖。圖3是沿著圖4A的A-A線看存儲單元的剖視圖。場效應(yīng)晶體管104的源極區(qū)域104S、柵極104G與漏極區(qū)域104D的排列方向平行于場效應(yīng)晶體管105的源極區(qū)域105S、柵極105G與漏極區(qū)域105D的排列方向。并且，場效應(yīng)晶體管104的漏極區(qū)域104D與場效應(yīng)晶體管105的源極區(qū)域105S的排列方向垂直于上述方向。以此排列關(guān)系形成了場效應(yīng)晶體管104與場效應(yīng)晶體管105。電阻器件107在場效應(yīng)晶體管105的源極區(qū)域105S上提供以連接源極區(qū)域105S。
將描述在場效應(yīng)晶體管104為n-溝道MOSFET，場效應(yīng)晶體管105為p-溝道MOSFET，第一電壓為電源電壓VDD并且第二電壓為接地電壓(0V)的情況下，存儲單元的操作。比如二氧化硅(SiO2)層的絕緣層116與溝槽109在場效應(yīng)晶體管105的溝道部分與襯底103之間形成，并且場效應(yīng)晶體管105的溝道部分和襯底103電隔離。
圖5A是示出了當(dāng)電源電壓VDD施加到場效應(yīng)晶體管105的柵極105G時(shí)，場效應(yīng)晶體管105中源極與漏極之間電壓-電流特性曲線的圖。在此狀態(tài)下，適當(dāng)?shù)卦O(shè)計(jì)諸如柵極絕緣膜的厚度之類的場效應(yīng)晶體管105的器件結(jié)構(gòu)與雜質(zhì)摻雜量，以致在靠近溝道表面處，在接觸溝道區(qū)域的漏極末端的電場強(qiáng)度為一電場強(qiáng)度(大約大于等于1MV/cm)，該電場強(qiáng)度使得當(dāng)正電壓VDD施加到柵極105G時(shí)，諸如電子與空穴之類的載流子實(shí)現(xiàn)波段隧道效應(yīng)成為可能。圖5A是示出了當(dāng)電源電壓VDD為3.3V并且柵極絕緣膜的膜厚度為5 nm時(shí)的特性曲線的圖。
因?yàn)樽銐蛴糜趯?shí)現(xiàn)波段隧道效應(yīng)的電場強(qiáng)度在漏極的末端形成，所以當(dāng)正電壓施加到源極區(qū)域時(shí)，在漏極區(qū)域價(jià)帶(valence band)的電子容易穿過溝道區(qū)域的導(dǎo)電帶。溝道區(qū)域中已穿入導(dǎo)電帶的電子通過源極區(qū)域與溝道區(qū)域之間的能量勢壘，并且向外流動(dòng)以形成隧道電流[圖5A的區(qū)域1]。
當(dāng)施加到源極區(qū)域的電壓進(jìn)一步增加時(shí)，在漏極末端的電場強(qiáng)度變?nèi)?。因此，隧道可能性降低，并且源極與漏極之間的電流降低[圖5A的區(qū)域2]。如果在柵極末端的電場強(qiáng)度弱于能夠支持的波段隧道效應(yīng)的電場強(qiáng)度，則源極與漏極之間的電流不會完全地流動(dòng)。
而且，當(dāng)施加到源極區(qū)域的電壓再進(jìn)一步增加時(shí)，擴(kuò)散電流通過由源極區(qū)域與溝道區(qū)域形成的PN結(jié)流動(dòng)[圖5A的區(qū)域3]。
在上述描述中，溝道表面內(nèi)由柵極電壓產(chǎn)生的電場強(qiáng)度越強(qiáng)，溝道電流越大。因此，當(dāng)電源電壓VDD較高或柵極絕緣膜較薄時(shí)，增加溝道電流是有效的。并且，通過適當(dāng)?shù)卦O(shè)定諸如雜質(zhì)的摻雜量與漏極區(qū)域的柵極寬度之類的器件參數(shù)，將負(fù)電阻器件的峰值谷值電流比率增加到兩位數(shù)或更大值是可能的。
假定電阻器件107的一末端連接到具有負(fù)電阻特性的場效應(yīng)晶體管105的源極區(qū)域105S，柵極105G連接到電阻器件107的另一末端，并且電源電壓VDD與接地電位分別施加到柵極105G與漏極區(qū)域105D。并且，假定施加到場效應(yīng)晶體管105的源極區(qū)域105S的電壓從0V增加到VDD。在此情況下，如圖5B所示，通過調(diào)節(jié)電阻器件107的電阻值，設(shè)定電阻器件107與場效應(yīng)晶體管105的操作是可能的，以致電阻器件107的電流曲線111和場效應(yīng)晶體管105的源極與漏極之間的電流曲線110相交三個(gè)點(diǎn)。這時(shí)，來自存儲節(jié)點(diǎn)108的漏極電流分量IL包含在電阻器件107的電流曲線111中。其中電阻器件107的電流曲線111與場效應(yīng)晶體管105的源極與漏極之間的電流曲線110相交的兩點(diǎn)112與113為穩(wěn)定的工作點(diǎn)。因此，通過連接場效應(yīng)晶體管105的源極與電阻器件107，鎖存器電路能夠形成以具有兩點(diǎn)112與113作為穩(wěn)定的工作點(diǎn)。
當(dāng)存儲單元處于等待狀態(tài)時(shí)，連接到場效應(yīng)晶體管105的源極區(qū)域105S的存儲節(jié)點(diǎn)108通過此鎖存器電路保持兩個(gè)穩(wěn)定點(diǎn)112與113的任何一個(gè)電壓。這樣，第一實(shí)施例中的存儲器件能夠作為SRAM操作。
從功率消耗的觀點(diǎn)看，需要鎖存器電路的保持電流電平盡可能的低。然而，為了保證雙穩(wěn)態(tài)操作，場效應(yīng)晶體管105的負(fù)電阻特性曲線的峰值電流值必需設(shè)定為至少大于存儲單元的漏極電流分量IL。考慮到存儲單元之間的漏極電流值的改變，峰值電流值需要設(shè)定為平均漏極電流值(大約1到10fA)的50到100倍左右。如上所述，這時(shí)，將作為負(fù)電阻器件的場效應(yīng)晶體管105的峰值谷值電流比率增加到兩位數(shù)或更大值是可能的。因此，例如，谷值電流能夠設(shè)定為等于漏極電流值的較小值。這樣，與使用峰值谷值電流(PV)比率大約為10的傳統(tǒng)負(fù)電阻器件的存儲單元比較，等待的功率消耗能夠變小。并且，與進(jìn)行刷新操作的傳統(tǒng)DRAM比較，假定電源電壓VDD為3.3V，相應(yīng)地，位線電容為270fF，并且單元電容為27fF，存儲單元的平均漏極電流電平為1fA，并且相應(yīng)地，峰值電流值為100fA，場效應(yīng)晶體管的峰值谷值電流比率為100。這樣，與具有相同電源電壓VDD、相同位線電容、相同單元電容與相同單元漏極電流電平以及每128毫秒進(jìn)行刷新操作的傳統(tǒng)DRAM比較，在等待狀態(tài)下，此實(shí)施例存儲單元的功率消耗減少了大約三位數(shù)。
圖4B是示出了存儲單元陣列的示意圖，其中圖4A中示出的存儲單元以4×4的矩陣方式排列。在每個(gè)存儲單元中，每個(gè)場效應(yīng)晶體管104的源極區(qū)域、柵極與漏極區(qū)域和場效應(yīng)晶體管105沿著位線101排列。場效應(yīng)晶體管104的柵極104G連接到字線102，并且源極區(qū)域104S連接到位線101。并且，場效應(yīng)晶體管105的柵極105G連接到電源電位VDD。一對平行位線連接到相同的讀出放大器以形成折疊型位線。由于存儲單元以行向或列向排列的一個(gè)周期為4F，因此在此排列中，由每個(gè)存儲單元占據(jù)的單元面積為4F×4F(＝16F2)。
對存儲單元的讀/寫操作與傳統(tǒng)的1T/1C型DRAM完全相同。也就是說，在讀取操作中，在位線101預(yù)充電并且場效應(yīng)晶體管104接通的狀態(tài)下，選擇的字線102的電壓升壓到電源電壓VDD。此時(shí)，由于通過單元電容106積累的電荷，因此在位線101中出現(xiàn)電位改變，并且此電位改變被讀出放大器放大。通過讀出放大器放大的位線101上的數(shù)據(jù)根據(jù)單元電容106積累的電荷量，作為“H”狀態(tài)或“L”狀態(tài)從存儲單元陣列中讀出。同時(shí)，進(jìn)行數(shù)據(jù)的重寫，并且電荷通過場效應(yīng)晶體管104返回到存儲單元。并且，在寫操作中，類似于讀操作，在寫數(shù)據(jù)保持并且場效應(yīng)晶體管104接通的狀態(tài)下，選擇的字線102的電壓升壓到電源電壓VDD。涉及其中進(jìn)行寫操作的存儲單元的位線電壓根據(jù)輸入數(shù)據(jù)強(qiáng)制改變，并且數(shù)據(jù)寫入存儲單元中。
當(dāng)讀操作與寫操作期間字線102的電位變?yōu)閂DD時(shí)，由于包括場效應(yīng)晶體管105與電阻器件107的鎖存器電路的電壓為VDD，因此鎖存器電路進(jìn)行操作以將存儲節(jié)點(diǎn)108的電位提高到VDD。然而，如上所述，因?yàn)殒i存器電路的電流電平充分地小于場效應(yīng)晶體管104與讀出放大器的驅(qū)動(dòng)電流，所以當(dāng)存儲節(jié)點(diǎn)108的電位提高到VDD時(shí)的時(shí)間常數(shù)變得比存儲單元的訪問時(shí)間長。例如，當(dāng)鎖存器電路的峰值電流電平為100fA并且位線電容為270fA時(shí)，當(dāng)存儲節(jié)點(diǎn)108的電位提高到VDD時(shí)的時(shí)間常數(shù)大于等于3秒。與存儲單元中80納秒的平均訪問時(shí)間比較，此時(shí)間常數(shù)足夠的長，并且在此情況下，可忽略鎖存器電路對于存儲單元的訪問操作的影響。
如上所述，在第一實(shí)施例的存儲器件中，場效應(yīng)晶體管105的電流電平在沒有破壞鎖存器電路的雙穩(wěn)態(tài)的范圍內(nèi)設(shè)定為盡可能的小。結(jié)果，在第一實(shí)施例的存儲器件中，可忽略鎖存器電路對于讀操作與寫操作的影響。因此，存儲單元可得到(1)等價(jià)于普通DRAM的訪問時(shí)間；以及(2)低于DRAM的等待功率消耗。
并且，因?yàn)閳鲂?yīng)晶體管105具有高的峰值谷值電流比率，所以與傳統(tǒng)的存儲器件比較，可得到操作容限的延長與低消耗功率操作。
而且，第一實(shí)施例的存儲器件實(shí)現(xiàn)上述效果，同時(shí)維持等價(jià)于現(xiàn)有DRAM由每個(gè)存儲單元占據(jù)的16F2的芯片面積。
應(yīng)當(dāng)注意施加到場效應(yīng)晶體管105的柵極105G的電位與相對于存儲節(jié)點(diǎn)108一側(cè)施加到電阻器件107終端的電位可不總相同。
圖6是示出了用于兩個(gè)存儲單元根據(jù)本發(fā)明第二實(shí)施例的存儲器件的剖視圖。圖7是示出了圖6中示出的存儲單元的布局示意圖。
如圖6所示，第二實(shí)施例中作為存儲器件的存儲單元的每個(gè)存儲單元1與存儲單元2包括場效應(yīng)晶體管204、場效應(yīng)晶體管205、單元電容206與電阻器件207。場效應(yīng)晶體管204在襯底203上形成。場效應(yīng)晶體管205在場效應(yīng)晶體管204上通過絕緣層216形成。電阻器件207在場效應(yīng)晶體管205的源極區(qū)域205S上形成以在一末端處接觸源極區(qū)域205S。場效應(yīng)晶體管204的柵極204G連接到字線202，其源極區(qū)域204S連接到位線201，并且其漏極區(qū)域204D連接到場效應(yīng)晶體管205的源極區(qū)域205S與單元電容206。電阻器件207另一末端與場效應(yīng)晶體管205的柵極205G全部固定到第一電壓，并且場效應(yīng)晶體管205的漏極區(qū)域205D固定在第二電壓上。
圖7示出了存儲單元陣列，其中圖6中示出的存儲單元以8×8的行向與列向排列。由粗線圍繞的區(qū)域示出了用于圖6的層疊結(jié)構(gòu)的場效應(yīng)晶體管205的區(qū)域。著色的圓圈與沒有著色的圓圈分別示出了場效應(yīng)晶體管204的漏極區(qū)域204D與單元電容206的連接部分，以及場效應(yīng)晶體管205的源極區(qū)域205S與單元電容206的連接部分。場效應(yīng)晶體管204的源極區(qū)域204S與場效應(yīng)晶體管205的漏極區(qū)域205D由存儲單元1與存儲單元2共享。在全部存儲單元上面，場效應(yīng)晶體管204的源極區(qū)域204S、柵極204G與漏極區(qū)域204D的排列方向平行于場效應(yīng)晶體管205的源極區(qū)域205S、柵極205G與漏極區(qū)域205D的排列方向。并且，場效應(yīng)晶體管204的漏極區(qū)域204D與場效應(yīng)晶體管205的源極區(qū)域205S的排列方向垂直于上述方向。這樣，形成了場效應(yīng)晶體管204與場效應(yīng)晶體管205。在場效應(yīng)晶體管205的源極區(qū)域205S上提供了電阻器件207，該電阻器件207鄰接源極區(qū)域205S連接到單元電容206的部分。
每個(gè)場效應(yīng)晶體管204與場效應(yīng)晶體管205的源極區(qū)域、柵極與漏極區(qū)域沿著位線201排列。場效應(yīng)晶體管204的柵極204G連接到字線202，并且源極區(qū)域204S連接到位線201。并且，場效應(yīng)晶體管205的柵極205G連接到電源電位VDD。因?yàn)橛糜趦蓚€(gè)存儲單元以行向和列向排列的一個(gè)周期分別為2F與8F，所以在此排列中，每個(gè)存儲單元的單元面積為(8F×2F)/2＝8F2。
在第二實(shí)施例的存儲器件中，假定場效應(yīng)晶體管204為n-溝道MOSFET，場效應(yīng)晶體管205為p-溝道MOSFET，第一電壓為電源電壓VDD并且第二電壓為接地電壓(0V)。在此情況下，電路元件之間的連接與第一實(shí)施例相同，并且操作變得與第一實(shí)施例相同。而且，在第二實(shí)施例的存儲器件中，包括場效應(yīng)晶體管205與電阻器件207的鎖存器電路在場效應(yīng)晶體管204上面形成。因此，與第一實(shí)施例的情況比較，單元面積變小，可實(shí)現(xiàn)等價(jià)于普通DRAM的8F2的單元面積。
圖8是示出了根據(jù)本發(fā)明第三實(shí)施例的存儲器件的存儲單元的剖視圖。圖9A是示出了圖8的存儲單元的平面圖，并且圖9B是示出了圖8的存儲單元的布局示意圖。圖8是示出了沿著圖9A的線B-B看存儲器件的剖視圖。
如圖8所示，類似于第一實(shí)施例，第三實(shí)施例中存儲器件的存儲單元包括場效應(yīng)晶體管304、場效應(yīng)晶體管305、單元電容306與電阻器件307。場效應(yīng)晶體管304在襯底303上形成。在相鄰于場效應(yīng)晶體管304的位置提供場效應(yīng)晶體管305，并且溝道區(qū)域電隔離襯底303。在場效應(yīng)晶體管305的源極區(qū)域305S上形成了電阻器件307，以在一末端處連接到源極區(qū)域305S。場效應(yīng)晶體管304的柵極304G連接到字線302，其源極區(qū)域304S連接到位線301，并且其漏極區(qū)域304D連接到場效應(yīng)晶體管305的源極區(qū)域305S與單元電容306。電阻器件307另一末端與場效應(yīng)晶體管305的柵極305G全部固定到第一電壓。第三實(shí)施例不同于第一實(shí)施例在于場效應(yīng)晶體管305的漏極區(qū)域305D在溝道區(qū)域與襯底303之間形成，并且場效應(yīng)晶體管305的漏極區(qū)域305D通過襯底303固定到第二電壓。
圖9A是示出了圖8的存儲單元的平面圖。場效應(yīng)晶體管304的源極區(qū)域304S、柵極304G與漏極區(qū)域304D的排列方向平行于場效應(yīng)晶體管305的源極區(qū)域305S與柵極305G的排列方向。并且，場效應(yīng)晶體管304的漏極區(qū)域304D與場效應(yīng)晶體管305的源極區(qū)域305S的排列方向垂直于上述方向。這樣，形成了場效應(yīng)晶體管304與場效應(yīng)晶體管305。在場效應(yīng)晶體管的源極區(qū)域305S上連接電阻器件307。
圖9B示出了存儲單元陣列，圖9A中示出的存儲單元以4×4的行向與列向排列。在全部存儲單元上面，場效應(yīng)晶體管304的源極區(qū)域304S、柵極304G與漏極區(qū)域304D和場效應(yīng)晶體管305的源極區(qū)域305S與柵極305G沿著位線301排列。場效應(yīng)晶體管304的柵極304G連接到字線302，并且源極區(qū)域304S連接到位線301。并且，場效應(yīng)晶體管305的柵極305G連接到電源電位VDD。一對位線平行于相同的讀出放大器排列并形成折疊型位線。用于兩個(gè)存儲單元以行向和列向排列的一個(gè)周期為4F與(5F+2F)，在此排列下，每個(gè)存儲單元的單元面積為(4F×7F)/2＝14F2。
假定場效應(yīng)晶體管304為n-溝道MOSFET，場效應(yīng)晶體管305為p-溝道MOSFET，第一電壓為電源電壓VDD并且第二電壓為接地電壓(0V)。這樣，第二晶體管305的漏極區(qū)域305D與襯底303為p型。因此，部分襯底303可設(shè)定為場效應(yīng)晶體管305的漏極區(qū)域305D。此時(shí)，當(dāng)襯底303連接到接地電壓(0V)時(shí)，場效應(yīng)晶體管305的漏極區(qū)域305D連接到接地電壓(0V)。第三實(shí)施例不同于第一實(shí)施例在于場效應(yīng)晶體管305的溝道區(qū)域電隔離襯底303而在場效應(yīng)晶體管305與襯底303之間沒有形成絕緣層。因此，在場效應(yīng)晶體管305的源極與漏極之間的電流電壓特性曲線中出現(xiàn)負(fù)電阻特性。
如上所述，電路元件之間的連接與第一實(shí)施例中的相同，并且第三實(shí)施例中的存儲器件示出了與第一實(shí)施例中相同的電路操作。第三實(shí)施例中的存儲器件可在這些電路操作中14F2的單元面積內(nèi)實(shí)現(xiàn)。
圖10是示出了根據(jù)本發(fā)明第四實(shí)施例的存儲器件的存儲單元的剖視圖。如圖10所示，第四實(shí)施例中存儲器件的存儲單元包括場效應(yīng)晶體管404、場效應(yīng)晶體管405、單元電容406與電阻器件407。場效應(yīng)晶體管404在襯底403上形成。在相鄰于場效應(yīng)晶體管404的位置提供場效應(yīng)晶體管405，并且溝道區(qū)域電隔離襯底403。在場效應(yīng)晶體管405的源極區(qū)域405S上形成了電阻器件407，以在一末端處連接到源極區(qū)域405S。場效應(yīng)晶體管404的柵極404G連接到字線402，其源極區(qū)域404S連接到位線401，并且其漏極區(qū)域404D連接到場效應(yīng)晶體管405的源極區(qū)域405S與單元電容406。電阻器件407另一末端與場效應(yīng)晶體管405的柵極405G全部固定到第一電壓，并且場效應(yīng)晶體管405的漏極區(qū)域405D固定到第二電壓。第四實(shí)施例中的存儲單元不同于第一實(shí)施例在于場效應(yīng)晶體管405的漏極區(qū)域405D在溝道區(qū)域與襯底403之間形成。
第四實(shí)施例中存儲器件的存儲單元的平面圖與布局示意圖與圖4A與圖4B中示出的第一實(shí)施例相同，并且單元面積為16F2。
假定場效應(yīng)晶體管404與場效應(yīng)晶體管405為n-溝道MOSFET，第一電壓為電源電壓VDD并且第二電壓為接地電壓(0V)。這樣，反相偏壓電壓施加到場效應(yīng)晶體管405的漏極區(qū)域405D與襯底403之間形成的PN結(jié)，以將場效應(yīng)晶體管405的漏極區(qū)域405D和襯底403電隔離。因此，在第四實(shí)施例的存儲單元中，場效應(yīng)晶體管405的溝道區(qū)域隔離襯底403。
如圖11A所示，在場效應(yīng)晶體管405中，類似于第一實(shí)施例，通過適當(dāng)?shù)卦O(shè)計(jì)諸如柵絕緣膜與雜質(zhì)摻雜量之類的器件結(jié)構(gòu)，在漏極電壓與柵極電壓分別固定為電源電壓VDD與0V的狀態(tài)下，源極與漏極之間的電流電壓特性曲線示出了負(fù)電阻特性。在具有適當(dāng)電阻值的電阻器件407在場效應(yīng)晶體管405的源極區(qū)域405S與柵極405G之間插入并且場效應(yīng)晶體管405的漏極電壓與柵極電壓分別固定為電源電壓VDD與0V的狀態(tài)下，施加到場效應(yīng)晶體管405的源極區(qū)域405S的電壓從0V到電源電壓VDD擺動(dòng)。此時(shí)，如圖11B所示，電阻器件407的電流曲線411與場效應(yīng)晶體管405的電流曲線410相交三個(gè)點(diǎn)。這時(shí)，來自存儲節(jié)點(diǎn)408的漏極電流IL包含在電阻器件407的電流曲線411中。因此，通過在場效應(yīng)晶體管405的源極區(qū)域405S與柵極405G之間插入具有適當(dāng)電阻值的電阻器件407，可形成鎖存器電路以具有兩個(gè)穩(wěn)定的工作點(diǎn)412與413。第四實(shí)施例中的存儲器件類似于上述實(shí)施例操作。
圖12是示出了根據(jù)本發(fā)明第五實(shí)施例的存儲器件的存儲單元的剖視圖。如圖12所示，類似于第三實(shí)施例，第五實(shí)施例中存儲器件的存儲單元包括場效應(yīng)晶體管504、場效應(yīng)晶體管505、單元電容506與電阻器件507。場效應(yīng)晶體管504在襯底503上形成。在相鄰于場效應(yīng)晶體管504的位置提供場效應(yīng)晶體管505，并且其具有溝道區(qū)域電隔離襯底503的結(jié)構(gòu)。在場效應(yīng)晶體管505的源極區(qū)域505S上形成了電阻器件507，以在一末端處連接到源極區(qū)域505S。場效應(yīng)晶體管504的柵極504G連接到字線502，其源極區(qū)域504S連接到位線501，并且其漏極區(qū)域504D連接到場效應(yīng)晶體管505的源極區(qū)域505S與單元電容506。電阻器件507另一末端與場效應(yīng)晶體管505的柵極505G全部固定到第一電壓。場效應(yīng)晶體管505的漏極區(qū)域505D在溝道區(qū)域與襯底503之間形成，并且場效應(yīng)晶體管505的漏極區(qū)域505D通過襯底503固定到第二電壓。第五實(shí)施例不同于第三實(shí)施例在于提供了場效應(yīng)晶體管505的柵極505G以接觸溝道的側(cè)壁。
第五實(shí)施例中存儲器件的存儲單元的平面圖與布局示意圖分別與圖9A與圖9B中示出的第三實(shí)施例的相同，并且單元面積為14F2。
第五實(shí)施例的存儲器件示出了與上述實(shí)施例的存儲器件相同的電路操作。
圖13是示出了根據(jù)本發(fā)明第六實(shí)施例的存儲器件的存儲單元的剖視圖。圖14A是示出了圖13的存儲單元的平面圖。圖13是示出了沿著圖14A的線C-C看存儲器件的剖視圖。
如圖13所示，第六實(shí)施例中存儲器件的存儲單元包括襯底603、三個(gè)垂直型場效應(yīng)晶體管即場效應(yīng)晶體管604、場效應(yīng)晶體管605與場效應(yīng)晶體管614以及單元電容606。在三個(gè)垂直型場效應(yīng)晶體管中，漏極、溝道與源極區(qū)域在襯底603上面順序堆疊，并且柵極接觸溝道的側(cè)壁形成。場效應(yīng)晶體管604、場效應(yīng)晶體管605與場效應(yīng)晶體管614的漏極區(qū)域相互連接，并且在襯底上形成以具有公共漏極區(qū)域615。單元電容606的一末端連接到公共漏極區(qū)域615，場效應(yīng)晶體管604的柵極604G連接到字線602，并且其源極區(qū)域604S連接到位線601。和場效應(yīng)晶體管614的柵極共用的場效應(yīng)晶體管605的柵極605G以及場效應(yīng)晶體管614的源極區(qū)域614S全部固定到第一電壓。場效應(yīng)晶體管605的源極區(qū)域605S固定到第二電壓。這樣，場效應(yīng)晶體管604、場效應(yīng)晶體管605與場效應(yīng)晶體管614的公共漏極區(qū)域615連接到單元電容606的一末端。并且，全部三個(gè)場效應(yīng)晶體管采用垂直型結(jié)構(gòu)并密致地形成。
如圖14A所示，場效應(yīng)晶體管604的源極區(qū)域604S、柵極604G與公共漏極區(qū)域615的排列方向平行于場效應(yīng)晶體管605的源極區(qū)域605S與柵極605G的排列方向。并且，公共漏極區(qū)域615與場效應(yīng)晶體管605的源極區(qū)域605S的排列方向垂直于上述方向。這樣，形成了場效應(yīng)晶體管604與場效應(yīng)晶體管605。場效應(yīng)晶體管614相鄰于場效應(yīng)晶體管605的柵極605G形成。
圖14B示出了存儲單元陣列，圖14A中示出的存儲單元以4位×4位的行向與列向排列。在全部存儲單元上面，場效應(yīng)晶體管604的源極區(qū)域604S、柵極604G與漏極區(qū)域604D和場效應(yīng)晶體管605的源極區(qū)域605S與柵極605G沿著位線601排列。場效應(yīng)晶體管604的柵極604G連接到字線602，并且源極區(qū)域604S連接到位線601。并且，場效應(yīng)晶體管605的柵極605G連接到第一電壓。平行于相同的讀出放大器排列的一對位線形成折疊型位線。類似于第一實(shí)施例，在此排列下，每個(gè)存儲單元的單元面積為16F2。
假定場效應(yīng)晶體管604、場效應(yīng)晶體管605與場效應(yīng)晶體管614為n-溝道MOSFET，第一電壓為接地電壓并且第二電壓為電源電壓VDD。并且，如圖15A所示，在源極電壓與柵極電壓分別固定為電源電壓VDD與0V的狀態(tài)下，場效應(yīng)晶體管605的源極與漏極之間的電流-電壓特性曲線中示出了負(fù)電阻特性。另一方面，在場效應(yīng)晶體管614中，源極電壓與柵極電壓固定為0V，并且源極與漏極之間的電流-電壓特性曲線示出了飽和特性。
圖14B示出了電流610與電流611，在圖13中示出的包括場效應(yīng)晶體管605與場效應(yīng)晶體管614的電路中，當(dāng)公共漏極615的電壓從0V到電源電壓VDD擺動(dòng)時(shí)，電流610在場效應(yīng)晶體管605的源極與漏極之間流動(dòng)，并且電流611在場效應(yīng)晶體管614的源極與漏極之間流動(dòng)。柵極605G與場效應(yīng)晶體管614的源極區(qū)域614S全部連接到接地電壓，并且因此，反向飽和電流僅在源極與漏極之間流動(dòng)。圖13中示出的包括在場效應(yīng)晶體管605與場效應(yīng)晶體管614的電路形成了具有兩個(gè)穩(wěn)定的工作點(diǎn)612與613的鎖存器電路。
第六實(shí)施例的存儲器件還示出了類似于上述實(shí)施例的電路操作。
而且，在第六實(shí)施例的存儲器件中，在場效應(yīng)晶體管605的漏極605D與柵極605G之間沒有插入電阻器件與場效應(yīng)晶體管。因此，由于飽和特性能夠減少保持電流電平。
在本發(fā)明的第一與第二實(shí)施例中，已描述下列情況場效應(yīng)晶體管104與204為n-溝道MOSFET，場效應(yīng)晶體管105與205為p-溝道MOSFET，第一電壓為電源電壓VDD并且第二電壓為接地電壓(0V)。然而，另外，下列情況是可能的將n-溝道MOSFET用作場效應(yīng)晶體管104與204，將p-溝道MOSFET用作場效應(yīng)晶體管105與205，接地電壓作為第一電位，并且電源電壓VDD作為第二電位。并且，下列情況是可能的將n-溝道MOSFET用作場效應(yīng)晶體管104與204以及場效應(yīng)晶體管105與205，接地電壓作為第一電壓，并且電源電壓VDD作為第二電壓。而且，下列情況是可能的將p-溝道MOSFET用作場效應(yīng)晶體管104與204以及場效應(yīng)晶體管105與205，電源電壓VDD作為第一電壓，并且接地電壓作為第二電壓。
在本發(fā)明的第三與第五實(shí)施例中，已描述下列情況將n-溝道MOSFET用作場效應(yīng)晶體管304與504，將p-溝道MOSFET用作場效應(yīng)晶體管305與505，將電源電壓VDD用作第一電壓，并且將接地電壓(0V)用作第二電壓。然而，另外，下列情況是可能的將p-溝道MOSFET用作場效應(yīng)晶體管304與504，將n-溝道MOSFET用作場效應(yīng)晶體管305與505，接地電壓(0V)作為第一電壓，并且電源電壓VDD作為第二電壓。在此情況下，襯底為n型，并且場效應(yīng)晶體管305與505的漏極區(qū)域的導(dǎo)電類型和襯底的導(dǎo)電類型相同，部分襯底可用作場效應(yīng)晶體管的漏極區(qū)域。并且，因?yàn)楫?dāng)電源電壓VDD通過襯底施加時(shí)，電源電壓VDD施加到場效應(yīng)晶體管305與505的漏極區(qū)域，所以可得到與上述存儲單元相同的操作。
在本發(fā)明第四實(shí)施例的存儲單元中，已描述下列情況將n-溝道MOSFET用作場效應(yīng)晶體管404與405，將接地電壓(0V)用作第一電壓，并且將電源電壓VDD用作第二電壓。然而，另外，下列情況是可能的將p-溝道MOSFET用作場效應(yīng)晶體管404與405，電源電壓VDD作為第一電位，并且接地電壓(0V)作為第二電位。
對于第一到第五實(shí)施例中的電阻器件，使用二極管是可能的。此時(shí)，二極管連接反向施加的電壓。
在本發(fā)明的第六實(shí)施例中，已描述下列情況將n-溝道MOSFET用作場效應(yīng)晶體管604到614，將接地電壓(0V)用作第一電壓，并且將電源電壓VDD用作第二電壓。然而，另外，下列情況是可能的將p-溝道MOSFET用作場效應(yīng)晶體管604到614，電源電壓VDD作為第一電位，并且接地電壓(0V)作為第二電位。
本發(fā)明已基于上述優(yōu)選實(shí)施例描述。然而，本發(fā)明的存儲器件不僅僅限于上述實(shí)施例。其中在不脫離本發(fā)明范圍內(nèi)進(jìn)行各種修改的存儲器件也包含在本發(fā)明的范圍內(nèi)。例如，襯底不限于硅(Si)襯底，并且可使用最優(yōu)半導(dǎo)體襯底。并且，單元電容在半導(dǎo)體襯底上面形成。然而，單元電容可在半導(dǎo)體襯底中形成以具有溝槽結(jié)構(gòu)。
如上所述，在本發(fā)明的存儲器件中，具有場效應(yīng)晶體管結(jié)構(gòu)并表示高峰值谷值電流比率的電阻器件與負(fù)電阻器件在兩參考電壓與具有普通1T/1C結(jié)構(gòu)的DRAM的存儲單元的存儲節(jié)點(diǎn)之間連接。這樣，與可靜態(tài)地保持?jǐn)?shù)據(jù)的傳統(tǒng)存儲器件比較，可實(shí)現(xiàn)寬的操作容限與低功耗操作，并且存儲器件可在等價(jià)于現(xiàn)有DRAM的16F2到8F2的單元面積中實(shí)現(xiàn)。
權(quán)利要求
1.一種存儲器件，包括以矩陣進(jìn)行排列的多個(gè)存儲單元，其中所述多個(gè)存儲單元的每個(gè)連接到字線與位線，并且具有存儲電容；在襯底上形成的第一MOSFET，其中所述第一MOSFET的源極區(qū)域連接到所述位線，其柵極連接到所述字線，并且其漏極區(qū)域連接到所述存儲電容；電阻器件；第二MOSFET，其具有溝道區(qū)域，并且與所述襯底電隔離，其中所述第二MOSFET的源極區(qū)域通過所述電阻器件連接到第一電位，并且所述源極區(qū)域連接到所述第一MOSFET的所述漏極區(qū)域，所述第二MOSFET的柵極連接到第二電位，并且所述第二MOSFET的漏極區(qū)域連接到第三電位。
2.如權(quán)利要求1所述的存儲器件，其中所述第二MOSFET為具有負(fù)電阻特性的存儲器件。
3.如權(quán)利要求1或2所述的存儲器件，還包括在所述襯底中形成的溝槽；以及絕緣膜，其連接到所述溝槽，并且在所述襯底上形成以將所述第二MOSFET的所述溝道區(qū)域和所述襯底電隔離，其中所述第二MOSFET在由所述溝槽與所述絕緣膜圍繞的區(qū)域中形成。
4.如權(quán)利要求1或2所述的存儲器件，還包括中間層絕緣膜，其在所述襯底上形成以覆蓋所述第一MOSFET，其中所述第二MOSFET在所述中間層絕緣膜上形成。
5.如權(quán)利要求4所述的存儲器件，其中所述第一MOSFET的所述源極區(qū)域與另一個(gè)第一MOSFET的源極區(qū)域公用，并且所述第二MOSFET的所述漏極區(qū)域與另一個(gè)第二MOSFET的漏極區(qū)域公用。
6.如權(quán)利要求1或2所述的存儲器件，還包括在所述襯底中形成的溝槽，其中所述第二MOSFET的所述漏極區(qū)域連接到所述溝槽，并且在所述襯底中形成以將所述第二MOSFET的所述溝道區(qū)域和所述襯底電隔離。
7.如權(quán)利要求1或2所述的存儲器件，還包括在所述襯底中形成的溝槽，其中所述第二MOSFET的所述源極區(qū)域、所述溝道區(qū)域與所述漏極區(qū)域從所述襯底的表面順序形成以連接到所述溝槽，以及形成的所述第二MOSFET的柵極通過柵極氧化膜連接到所述源極區(qū)域一側(cè)與所述溝道區(qū)域一側(cè)，并且連接到所述漏極區(qū)域的表面。
8.如權(quán)利要求6或7所述的存儲器件，其中所述襯底與所述第二MOSFET的所述漏極區(qū)域?yàn)橄嗤膶?dǎo)電類型，并且所述第二MOSFET的所述漏極區(qū)域通過所述襯底連接到所述第三電位。
9.如權(quán)利要求6或7所述的存儲器件，其中所述襯底的導(dǎo)電類型不同于所述第二MOSFET的所述漏極區(qū)域的導(dǎo)電類型。
10.如權(quán)利要求1或2所述的存儲器件，其中漏極雜質(zhì)區(qū)域在所述襯底上形成為所述第一MOSFET的所述漏極區(qū)域與所述第二MOSFET的所述漏極區(qū)域，所述第一MOSFET的所述溝道區(qū)域與所述源極區(qū)域在所述漏極雜質(zhì)區(qū)域上順序形成，形成的所述第一MOSFET的所述柵極通過所述柵極氧化膜連接到所述源極區(qū)域一側(cè)與所述溝道區(qū)域一側(cè)，并且連接到所述漏極雜質(zhì)區(qū)域的表面，并且所述第二MOSFET的所述溝道區(qū)域與所述源極區(qū)域在所述漏極雜質(zhì)區(qū)域上順序形成，形成的所述第二MOSFET的所述柵極通過所述柵極氧化膜連接到所述源極區(qū)域一側(cè)與所述溝道區(qū)域一側(cè)，并且連接到所述漏極雜質(zhì)區(qū)域的表面。
11.如權(quán)利要求1到10的任何之一所述的存儲器件，其中所述電阻器件為電阻器。
12.如權(quán)利要求1到10的任何之一所述的存儲器件，其中所述電阻器件為反向偏壓的二極管。
13.如權(quán)利要求1到9的任何之一所述的存儲器件，其中所述電阻器件為在飽和區(qū)域操作的晶體管。
14.如權(quán)利要求10所述的存儲器件，其中所述電阻器件為在飽和區(qū)域操作的第三MOSFET，所述第三MOSFET的溝道區(qū)域與源極區(qū)域在所述漏極雜質(zhì)區(qū)域上順序形成，并且形成的所述第三MOSFET的柵極通過柵極氧化膜連接到所述源極區(qū)域一側(cè)與所述溝道區(qū)域一側(cè)，并且連接到所述漏極雜質(zhì)區(qū)域的表面。
15.如權(quán)利要求10所述的存儲器件，其中所述第二MOSFET的所述柵極與所述第三MOSFET的所述柵極公用。
16.如權(quán)利要求1到15的任何之一所述的存儲器件，其中所述第一MOSFET中所述源極區(qū)域、所述溝道區(qū)域與所述漏極區(qū)域的第一方向平行于所述第二MOSFET中所述源極區(qū)域、所述溝道區(qū)域與所述漏極區(qū)域的第二方向，所述第一MOSFET的所述漏極區(qū)域與所述第二MOSFET的所述源極區(qū)域的第三方向垂直于所述第一方向。
17.如權(quán)利要求1到15的任何之一所述的存儲器件，其中所述多個(gè)存儲單元以折疊的位系統(tǒng)連接到位線。
18.如權(quán)利要求1到9的任何之一所述的存儲器件，其中所述第一電位與所述第二電位為相同的電位。
19.如權(quán)利要求9所述的存儲器件，其中所述第二電位與所述第三電位為相同的電位。
20.一種存儲器件，包括以矩陣進(jìn)行排列的多個(gè)存儲單元，其中所述多個(gè)存儲單元的每個(gè)連接到字線與位線，并且具有電容元件；所述第一MOSFET，其具有連接到所述位線的源極區(qū)域，連接到所述字線的柵極，和連接到所述電容元件的漏極區(qū)域；以及雙穩(wěn)態(tài)電路，其連接到所述第一MOSFET的所述漏極，并且具有負(fù)電阻特性。
21.如權(quán)利要求20所述的存儲器件，其中所述雙穩(wěn)態(tài)電路的電流值小于所述第一MOSFET的電流值。
22.如權(quán)利要求20所述的存儲器件，其中所述雙穩(wěn)態(tài)電路包括負(fù)載；具有所述負(fù)電阻特性的負(fù)電阻器件。
23.如權(quán)利要求22所述的存儲器件，其中所述負(fù)電阻特性的峰值谷值電流比率大于等于10。
24.如權(quán)利要求23所述的存儲器件，其中所述負(fù)載為電阻器。
25.如權(quán)利要求22或23所述的存儲器件，其中所述負(fù)載為反向偏壓的二極管。
26.如權(quán)利要求22或23所述的存儲器件，其中所述負(fù)載為進(jìn)行飽和操作的晶體管。
全文摘要
一種存儲器件包括多個(gè)存儲單元、第一MOSFET、電阻器件與第二MOSFET。多個(gè)存儲單元以矩陣進(jìn)行排列，并且多個(gè)存儲單元的每個(gè)連接到字線與位線，并且具有存儲電容。第一MOSFET在襯底上形成，并且第一MOSFET的源極區(qū)域連接到所述位線，其中的柵極連接到所述字線，并且其中的漏極區(qū)域連接到存儲電容。第二MOSFET具有與所述襯底電隔離的溝道區(qū)域。第二MOSFET的源極區(qū)域通過電阻器件連接到第一電壓，并且所述源極區(qū)域連接到第一MOSFET的漏極區(qū)域。第二MOSFET的柵極連接到第二電壓，并且第二MOSFET的漏極區(qū)域連接到第三電壓。
文檔編號H01L21/8244GK1586007SQ02822389
公開日2005年2月23日 申請日期2002年11月12日 優(yōu)先權(quán)日2001年11月12日
發(fā)明者植村哲也 申請人:日本電氣株式會社