專利名稱：用于形成觸點的方法及封裝的集成電路組件的制作方法
技術領域：
本發(fā)明涉及一種符合權利要求1所述技術特征的、產(chǎn)生用于集成在基質(zhì)材料中的至少一個元件的電觸點連接的方法，還涉及一種符合權利要求29所述技術特征的、將至少一個元件安裝到外殼中的方法，還涉及一種符合權利要求64所述技術特征的、帶有觸點連接的裝置，所述裝置包括集成在基質(zhì)材料中的至少一個元件，還涉及一種符合權利要求40的生產(chǎn)具有三維結(jié)構的集成電路的方法和符合權利要求68的集成電路配置。
在已知的方法中，半導電材料芯片上或者與半導電材料晶片相連接的元件或集成電路設置有一個外殼以及電連接觸點。如果開始安裝芯片或集成電路，并且芯片的接觸區(qū)域與伸向外部的外殼觸點相連接，而該設置仍連接到晶片，則這種類型的安裝方法通常被稱為“晶片級封裝工藝”。
現(xiàn)有技術中有許多這樣的方法。這些方法的基礎通常在于，與芯片上或集成電路中的接觸區(qū)域的連接可以直接形成，例如在存儲器片的情況下這是沒有問題的。
然而，這些方法沒有考慮到在安裝狀態(tài)下，例如在帶有集成傳感器或光學元件的芯片的情況下，例如在印刷電路板上的光學活性表面必須保持清潔。
為此，WO99/40624公開了一種方法，試圖解決上述問題，其中將位于活性元件處的連接觸點從具有活性的一側(cè)引向晶片或芯片的相反的下側(cè)。被向下引導的連接觸點的其他連接可以通過已知的方法來實現(xiàn)。此外，在“Wafer Level Chip Scale PackagingBenefits forIntegrated Passive Devices”，Clearfield，H.M.；Young，J.L.；Wijeyesekera，S.D.；Logan，E.A.；IEEE Transactions on AdvancedPackaging，第23卷，第2期，第247-251頁中描述了一種類似的方法。
上述方法的特征在于，在晶片具有光學活性的上側(cè)面敷設了玻璃保護層之后，沿著晶片的下側(cè)面形成了溝道，這些溝道將晶片劃分成獨立的芯片區(qū)域。在形成溝道的過程中，晶片具有活性的側(cè)面上的、分別位于兩個芯片之間的過渡區(qū)域中的連接觸點位置被分開，從而被暴露在溝道中。在溝道形成之后，為了對晶片或芯片進行完全的封裝，將一塊玻璃板粘合到溝道上方，并且以適當?shù)姆椒▉砬懈畈ＡО澹沟镁瑑?nèi)的溝道和連接觸點位置可以再次自由地接觸到。然后，在已經(jīng)形成的溝道內(nèi)沉積出接觸軌道，從而可以實現(xiàn)連接觸點位置的接觸，并且可以在封裝后的芯片的背面上設置觸點。
盡管所建議的方法實現(xiàn)了從芯片或晶片的具有活性的前表面至非活性的背面的連接觸點的所謂貫穿接觸(through-contact)，然而其中出現(xiàn)了很多明顯的缺點，使得按照所要求保護的方法生產(chǎn)的芯片非常昂貴。此外，用已知方法產(chǎn)生的溝道比標準劃分或切割晶片時得到的正常溝道要寬得多。其結(jié)果是，芯片或集成電路之間的間距必須相當大，這樣為較少的芯片留出了晶片空間。由于這個原因，用已知的方法從晶片或半導電材料片得到芯片的產(chǎn)量相當?shù)?。此外，所建議的生產(chǎn)工藝還相當費時。一方面，這是因為溝道必須按照順序磨刻出來，另一方面，這是由于在形成溝道時切割刀具只能在相當慢的進給速度下工作。除此之外，必需的切割刀具非常昂貴。WO99/40624中所述方法的另外一個主要問題在于，當溝道被刻開時，通過分割將連接觸點暴露出來。這種對連接觸點的分割所需的尺寸精度水平很高，否則至少一部分觸點可能會被破壞。然而，即使實現(xiàn)了連接觸點的精確切割，要用這種方式暴露出來的連接觸點形成觸點連接也是很困難的。其原因尤其在于，根據(jù)現(xiàn)有技術形成的接觸是通過將接觸軌道沉積到溝道內(nèi)壁上來實現(xiàn)的，所述溝道內(nèi)壁在晶片中是傾斜的，均勻的、面向目標的沉積只能垂直于沉積方向進行。與芯片形成貫穿接觸的其他方法還在“Future Systems-on-Silicon LSI Chips”，Koyanagi，M；Kurino，H；Lee，K.W.；Sakuma，K，IEEE Micro，1998年七月至八月刊，第17-22頁，WO98/52225和DE 19746641中進行了描述。但是這些方法并不適用于光學芯片的封裝。
考慮到所述背景技術，本發(fā)明所基于的目標是避免現(xiàn)有技術中的上述缺點，以通過這種方法提供一種尤其在對光學芯片進行封裝的過程中用于形成電觸點連接的更廉價和更簡單的方法。
非常令人驚訝地，該目標通過具有權利要求1所述技術特征的形成電觸點連接的方法實現(xiàn)。
此外，本發(fā)明還要求保護一種具有權利要求31所述特征的、用于將至少一種元件安裝到外殼中的方法，在獨立權利要求66中限定了一種特別使用本發(fā)明所述方法制造的裝置。
特別地，在相應的從屬權利要求中描述了具有優(yōu)點的改進方案。
本發(fā)明具有優(yōu)點地提出了一種用于為集成在基質(zhì)材料中的至少一種元件形成電觸點連接的方法，所述基質(zhì)材料具有第一表面區(qū)域，至少一個連接觸點至少部分地設置在對應于每個元件的第一表面區(qū)域中，其特征在于，將一個涂層涂敷到第一表面區(qū)域上，并且形成至少一個接觸通道，所述接觸通道在基質(zhì)材料中相對于第一表面區(qū)域橫向延伸，或者在基本垂直于該區(qū)域的方向上延伸，在這種方法中，為了在相應接觸通道上方在將要設置的第二表面區(qū)域中形成至少一個觸點位置，形成了從該觸點位置到至少一個連接觸點的至少一個電觸點連接。
非常具有優(yōu)點的是，用這種方法可以使觸點位置在基質(zhì)材料面向連接觸點的一側(cè)上形成，并由此使得一個與該連接觸點電氣連接的觸點位置在基質(zhì)材料背對著具有活性的表面的一側(cè)上形成。其中可以省去現(xiàn)有技術中沿著基質(zhì)材料延伸的溝道，還可以省去圍繞著元件走向的側(cè)面接觸。
根據(jù)該方法具有優(yōu)點的改進方案，集成有元件的基質(zhì)材料被劃分成芯片區(qū)域，這些芯片區(qū)域?qū)⒏鶕?jù)元件的排列來限定。根據(jù)本發(fā)明，用于觸點連接的接觸通道可以通過多種不同的方式引入到基質(zhì)材料中。首先，這樣來規(guī)定將要設置在基質(zhì)材料中的接觸通道，使得它們基本與連接觸點相鄰地引入到基質(zhì)材料中。其次，本發(fā)明這樣來規(guī)定將要引入到基質(zhì)材料中的接觸通道，使得它們特別地從第二表面區(qū)域出發(fā)，基本上與連接觸點直接連接。后一種方案所提供的特別優(yōu)點在于，不需要在第一表面區(qū)域內(nèi)再次敷設連接觸點。這里所說的再次敷設是指在連接觸點與接觸通道之間形成電連接的接觸軌道在第一表面區(qū)域上形成。如果集成到基質(zhì)材料中的元件的具有活性的區(qū)域部分例如位于連接觸點下方，則在引入連接觸點之后引入接觸通道是特別具有優(yōu)點的。
根據(jù)本發(fā)明的另外一種具有優(yōu)點的實施例，接觸通道或至少其一部分在這樣的位置被引入基質(zhì)材料中，即在接下來的處理步驟中，在這些位置處基質(zhì)材料被切割為不同的芯片區(qū)域。根據(jù)本發(fā)明，由于可以使用一個接觸通道生成多于一個的電觸點連接，因此可以通過一種簡單的方式，通過相應的連接通道，例如在不同的芯片區(qū)域上或者對于不感到元件，構造至多個連接觸點的觸點連接。
根據(jù)本發(fā)明，特別具有優(yōu)點的是可以通過不同的方法來生成接觸通道。舉例來說，根據(jù)本發(fā)明的一個實施例，通過對基質(zhì)材料進行摻雜來形成接觸通道。在這種情況下，最好使用元素周期表中第三和第五主族中的化學元素，最好利用離子注入或熱擴散作為摻雜工藝，將元素摻入基質(zhì)材料中，以形成接觸通道。
根據(jù)本發(fā)明的另一個優(yōu)選實施例，接觸通道的形成特別包括提供開孔。開孔所具有的特別優(yōu)點在于，不只一個觸點連接可以通過這些開孔，而且多個接觸軌道可以設置在開孔中，當然這取決于開孔的大小。在生產(chǎn)過程中，以及通常在生產(chǎn)接觸通道的過程中，對于特別在側(cè)向方向上與基質(zhì)材料電絕緣的開孔或接觸通道來說，這是具有優(yōu)點的。
在本發(fā)明的范圍內(nèi)，可以具有優(yōu)點地使用不同的工藝來形成接觸通道或開孔。例如，用于使觸點穿過半導電材料或基質(zhì)材料的通道最好可以借助于干腐蝕工藝和/或濕腐蝕工藝來制造。
根據(jù)本發(fā)明，干腐蝕工藝通過包括以光刻方法在要處理的表面上形成圖案，并且進行各相異性的干腐蝕。最好采用基于SF6自由基的“ASE(高級硅蝕刻)工藝”或者采用“Bosch工藝”。一種合適的濕腐蝕工藝是利用KOH溶液進行蝕刻。后一種工藝特別具有價格上的優(yōu)勢。
正如已經(jīng)說明的，在本發(fā)明的范圍內(nèi)，要形成從基質(zhì)材料或晶片的一個表面區(qū)域到另一個表面區(qū)域的貫穿接觸嚙合的接觸通道可以設置在基質(zhì)材料或芯片或晶片中的不同位置處。因此根據(jù)本發(fā)明，為了形成電觸點連接或多個觸點連接，位于表面區(qū)域內(nèi)的連接觸點可能需要在相應的接觸通道上再次敷設。在這種情況下，當進行標準的光刻構圖和相應的腐蝕以及沉積導電材料時，這種續(xù)接可能會受到影響。根據(jù)本發(fā)明，具有優(yōu)點的是可以使用多種已知的沉積或涂層工藝。例如最好用鋁、銅或鎳進行噴鍍、CVD和/或PVD沉積和/或非電鍍沉積。
如果例如通過開孔形成了根據(jù)本發(fā)明的接觸通道，這些開孔也可以使用上述的工藝用導電材料來進行填充，例如填充鋁和/或銅和/或鎳和/或類似的金屬，通過這種方法來形成從第一表面區(qū)域到第二表面區(qū)域的觸點連接。同時，形成接觸通道的結(jié)果是在第二表面區(qū)域中形成了觸點位置，可以將至少一個焊珠敷設到觸點位置上，以特別形成外部的、即指向外部的觸點連接。這樣，可以通過一種簡單的方法，例如為印刷電路板形成連接觸點。
根據(jù)所述印刷電路板或類似物的連接位置，具有優(yōu)點的是還可以在第二表面區(qū)域上再次敷設已形成的觸點位置。
特別地，如果多個導體軌道僅穿過一個接觸通道，則根據(jù)本發(fā)明的方法，可以用絕緣材料填充其余的接觸通道或者帶有導體軌道的開孔，以使觸點之間相互絕緣。如果用這種方法填充的開孔在此之后被劃分到各個芯片中，作為晶片分割的一部分，則用這種方法可以確保各個芯片的側(cè)向絕緣。
在根據(jù)本發(fā)明的方法的一個具有優(yōu)點的改進方案中，最好用玻璃或類似的塑料作為覆蓋層。如果要覆蓋光學活性元件時，特別推薦采用玻璃或塑料。根據(jù)本發(fā)明的一種實施例，覆蓋層與第一和/或第二表面區(qū)域之間的連接借助于一種增附劑而形成。然而，特殊的機械特性和光學特性也可以通過例如由玻璃-塑料復合材料或分層材料構成的覆蓋層來實現(xiàn)。
根據(jù)本發(fā)明，表面區(qū)域這一概念應理解為基質(zhì)材料上基本上為平面的表面或區(qū)域，它包含有連接觸點，這些連接觸點設置在基質(zhì)材料的半導電材料上，或者凸出到該材料之外，另外，這些連接觸點中的至少一部分可以位于一個鈍化層上，這個鈍化層連接到基質(zhì)材料的基質(zhì)或半導電材料上。
具有優(yōu)點地，可以使用環(huán)氧樹脂和/或石蠟和/或可溶凝膠作為增附劑。使用石蠟提供了特別的優(yōu)點，即以這種方法形成的連接可以被再次去除，而不會對基質(zhì)材料造成破壞。在最好由玻璃制成的覆蓋層和基于可溶凝膠的基質(zhì)材料之間形成連接被證明是特別具有優(yōu)點的，因為凝膠具有相當高的透明度，另外，利用玻璃特別形成了具有很高溫度穩(wěn)定性的連接。由于可溶凝膠本身是呈玻璃狀的，即它本身就可以被稱為玻璃，因此它相對于玻璃具有特別好的匹配特性或過渡特性。
在這里具有優(yōu)點的另外一種實施例是用一種已知的、被稱為粘合(bonding)的工藝來代替用于將覆蓋層連接到基質(zhì)材料的增附劑。最好使用陽極粘合。一般來講，粘合需要基質(zhì)材料具有基本上為平面的表面或平坦的表面區(qū)域。因此，當基質(zhì)材料或晶片上的形狀差別過大的時候，建議首先具有優(yōu)點地將一個氧化層沉積到基質(zhì)材料的晶片表面或表面區(qū)域上。為此可以使用的工藝例如為“LTO(低溫氧化物)”和“TEOS(四乙基原硅酸鹽)”工藝。另外，作為將覆蓋層粘合到基質(zhì)材料上的過程的一部分，所沉積的氧化層借助于化學-機械拋光工藝來平整化處理，通過這種方法提供了粘合所需的微觀平整性和宏觀平整性。
根據(jù)連接通道是從所要提供的第一表面區(qū)域開始形成還是從第二表面區(qū)域開始形成，根據(jù)本發(fā)明的“敷設覆蓋層”和“形成至少一個連接通道”的處理步驟的順序可以是不同的。
在根據(jù)本發(fā)明的方法的一個具有優(yōu)點的改進方案中，在將連接通道引入到基質(zhì)材料中之前，首先將覆蓋層敷設到基質(zhì)材料的第一表面區(qū)域上，具有活性的模塊最好設置到第一表面區(qū)域中。敷設覆蓋層所提供的優(yōu)點是，位于基質(zhì)材料中的元件得到了保護，并且該設置獲得了附帶的穩(wěn)定性。然后基質(zhì)材料或半導電材料晶片可以在后表面上削薄，例如通過研磨工藝用機械方法削薄，而不會喪失其機械穩(wěn)定性，因為通過覆蓋層確保了其機械穩(wěn)定性。然后，貫穿接觸的形成，即在削薄后的基質(zhì)材料中形成至少一個連接通道，按照上述的任一種可能的方案，在形成摻雜通道的基礎上，或者借助于用導電材料所提供的開孔來實現(xiàn)。請注意，特別是在上面所述的過程中，位于具有活性的上面一側(cè)的連接觸點可以被設計為貫穿接觸，這些觸點直接從通過相應連接通道所提供的第二表面區(qū)域出發(fā)，即從下面一側(cè)出發(fā)。
在根據(jù)本發(fā)明的用于形成連接通道或觸點接觸的方法的另外一種改進方案中，在敷設覆蓋層以及將基質(zhì)材料或晶片在后表面削薄之前，在基質(zhì)材料中形成盲通道，這些盲通道從前面表面或第一表面區(qū)域開始出發(fā)。選擇盲通道這一術語是因為這些通道通常沒有延伸到第二表面區(qū)域。如果這些盲通道以盲孔的形式形成，即形成為深度小于基質(zhì)材料厚度的開孔的形式，用于使開孔與基質(zhì)材料電絕緣的絕緣體通常被敷設到盲孔的內(nèi)壁上，并且設置或沉積在在這些連接軌道上，然后，并且/或者用導電材料來填充這些盲孔。在此之后，將一個覆蓋層敷設到晶片或基質(zhì)材料的第一表面區(qū)域上。特別地，由于覆蓋層對于基質(zhì)材料的穩(wěn)定作用，現(xiàn)在可以從基質(zhì)材料非活性的一側(cè)出發(fā)，并且最好借助于機械研磨工藝來削薄基質(zhì)材料。削薄過程至少在盲孔區(qū)域處持續(xù)進行，直到引入到盲孔中的導體軌道或?qū)щ姴牧媳槐┞冻鰜?，這樣在基質(zhì)材料或晶片或芯片或基質(zhì)中形成了貫穿接觸。
如果接觸通道在摻雜通道的基礎上形成的話，也可以采用相應的方法，這些摻雜通道原本沒有完全穿透基質(zhì)材料。
正如開始處已經(jīng)說明的，將至少一種元件安裝到外殼中的方法也落入本發(fā)明的保護范圍中。在這種方法中，首先在一種基質(zhì)材料中形成或設置至少一種半導電材料元件，它包括與一個第二表面區(qū)域相對設置的第一表面區(qū)域，至少一個連接觸點為每個集成電路至少部分地設置在第一表面區(qū)域中。此外，利用上面所述的方法，形成了在第一表面區(qū)域上設置有第一覆蓋層的基質(zhì)材料，它具有在第二表面區(qū)域中形成的至少一個觸點位置，然后將一個第二覆蓋層敷設到第二表面區(qū)域上。借助于這個第二覆蓋層，可以具有優(yōu)點地對半導電材料元件進行保護，使其免受外界的損傷。另外，當已經(jīng)將第一覆蓋層敷設到第一表面區(qū)域上時，通過這個第二覆蓋層例如可以用石蠟再次去除第一覆蓋層，用于進一步的處理步驟，而不會使可能被削薄了的芯片或晶片喪失穩(wěn)定性。
在本發(fā)明所述主題的一個具有優(yōu)點的改進方案中，在第二覆蓋層中引入了開孔，這些開孔特別設置在這樣的位置即已經(jīng)設置在第二表面區(qū)域上的半導電材料元件的連接觸點所處的位置。當然，可以在實際敷設之前將穿透覆蓋層的開孔引入到覆蓋層中。在將開孔引入基質(zhì)材料中的一種類似方法中，覆蓋層中的開孔可以用導電材料來填充，例如用鋁、銅或鎳來填充，以在向外設置的連接觸點之間形成連接。
根據(jù)本發(fā)明，當然還可以具有優(yōu)點地通過適當?shù)拇胧﹣碓O置位于第二表面區(qū)域上的觸點位置，使得這些觸點位置與穿過第二覆蓋層的開孔的位置相匹配。在一種相應的方法中，穿過覆蓋層開孔的觸點位置還可以設置在覆蓋層未被覆蓋的一側(cè)上。
此外，如果基質(zhì)材料或半導電材料晶片包含多個元件或集成電路，根據(jù)本發(fā)明的方法另一種改進方案中涉及到所述元件或集成電路之間的絕緣溝道的形成。這些溝道最好用于使不同芯片區(qū)域上的各個元件電氣隔離或絕緣。為此目的，已經(jīng)創(chuàng)建的溝道還可以用絕緣材料來填充。一種可能采用的絕緣材料例如為環(huán)氧樹脂或BCB(苯環(huán)乙烯)。在此方法中，絕緣溝道以這樣的方式排列在半導電材料晶片上即絕緣溝道的分布基本對稱，晶片被劃分為基本上具有相同大小的不同芯片區(qū)域。通過這種方式，非常具有優(yōu)點的是位于芯片上的元件也可以在側(cè)面被密封，或者相對于外界被隔絕。
如上面的說明中已描述的，根據(jù)本發(fā)明，連接觸點的設置和元件在外殼內(nèi)的安裝是晶片組裝過程的一部分。
此外，在本發(fā)明的范圍內(nèi)還提出了一種用于生產(chǎn)集成電路的方法，它還特別適用于生產(chǎn)具有多層結(jié)構的集成電路。該方法還特別適用于生產(chǎn)多層集成電路，或者用于將根據(jù)本發(fā)明所生產(chǎn)的電路安裝到合適的基底上。
在很多情況下，集成半導電材料電路單獨地、或者與其他電路元件或其他電路一起設置到專用的半導電材料基質(zhì)和半導電材料晶片上，用于使電子元件微型化。這種類型的半導電材料基質(zhì)具有一個電子元件或者最好具有至少一個電子電路組件，為了簡便起見，本文中提到這種半導電材料基質(zhì)時將其稱為芯片。特別是在光電子領域或者微光機電系統(tǒng)(“MOEMS”)中，這種類型的電路設置有著多種可能的應用。例如，這種類型的光學元件或傳感器元件以及非光學元件可以堆疊到另一個元件的上面。特別地，通過CMOS和CCD芯片的組合可以得到多種可能性。
此外，通常使用CMOS技術用于邏輯應用和處理器應用。然而，利用這種類型的CMOS芯片很難得到光學元件或傳感器元件。通過將光學CCD芯片與CMOS芯片相結(jié)合，例如可以將大規(guī)模集成存儲電路具有優(yōu)點地集成到圖像單元中。也可以將CCD芯片與用于數(shù)據(jù)壓縮的處理器模塊相結(jié)合，這樣在設備的其他電子元件中只需處理壓縮后的數(shù)據(jù)。
用于將電子模塊安裝到相應的基底上的一系列方法是現(xiàn)有技術中已知的，例如在US6171887中所描述的。在這些方法中，芯片具有活性的一側(cè)被面向基底安裝。在US6171887所公開的方法中，將焊珠設置在芯片的接觸表面上。然后芯片的這個側(cè)面被覆蓋了一個絕緣的保護層，保護層的厚度使得焊珠也能夠被完全覆蓋。這個保護層在另一個步驟中被打磨和拋光，直到觸點的一部分被暴露出來。然后，以這種方式被處理過的芯片通過電極和保護膜的部分熔化連接到基底上，電極與基底的相應接觸表面形成連接。這種方法通常不能用于生產(chǎn)帶有光電元件的堆疊元件，由于這類堆疊元件能夠被獨立地處理，在下文中也將這類元件稱為電子模塊，因為具有光活性或傳感器活性的一側(cè)已經(jīng)被基底所覆蓋，或者被連接到光學元件的單元所覆蓋。
因此，本發(fā)明提出了一種用于生產(chǎn)集成電路的方法，其中使用了具有一個基質(zhì)、至少一個連接觸點以及在第一側(cè)面上具有一個活性層的晶片，活性層包含有芯片的電路。該方法包括以下步驟1.將一個透明的覆蓋層固定到晶片的第一個側(cè)面，2.將晶片上與包含活性層的側(cè)面相反的一側(cè)削薄，3.將至少一個導電通道引入到晶片中，所述導電通道從晶片的第二個側(cè)面出發(fā)基本上垂直于第一個側(cè)面的表面延伸，這里第二個側(cè)面是與包含活性層的側(cè)面相反的一側(cè)，并且在晶片電路的至少一個連接端與導電通道之間形成一個電氣觸點。
通過這種方式，該方法還可以具有優(yōu)點地進一步改進為用于生產(chǎn)具有至少兩個芯片的多層結(jié)構的集成電路，其中的每個芯片具有至少一個連接觸點，并且在第一個側(cè)面上具有包含芯片電路的活性層。為此目的，該方法建議將一個覆蓋層固定到至少兩個芯片中的第一個芯片的一個側(cè)面上。為了形成從芯片一側(cè)到另一側(cè)的連接，在基本垂直于芯片表面或者垂直于芯片第一個側(cè)面的方向上延伸的一個導電通道被引入到基質(zhì)中。在芯片的另一個側(cè)面上形成了一個接觸表面，它與導電通道電氣連接。類似地，第一個芯片的電路的至少一個連接端在第一個側(cè)面上連接到導電通道。然后，第一個芯片和至少一個另外的芯片以這樣的方式相互固定使得在第一個芯片的導電通道與另一個芯片的至少一個相應的連接表面之間形成一個電氣觸點。
參照名為“形成連接并安裝集成電路的方法”的德國專利申請，該申請的主題包含在本發(fā)明中。這一個參考文件特別用于形成穿過一個晶片或芯片的導電通道。
可以通過多種方法形成至少一條導電通道。根據(jù)本方法的一個實施例，通過引入一個開孔來形成通道，這個開孔用導電材料來填充，例如用金屬或?qū)щ姷沫h(huán)氧樹脂來填充。
也可以采用適當?shù)膿诫s來形成通道。例如可以采用離子注入或熱擴散來實現(xiàn)摻雜。
根據(jù)本方法一個具有優(yōu)點的改進方案，第一個芯片的第二個側(cè)面被削薄，所述的第二個側(cè)面是與包含活性層的第一個側(cè)面相反的一側(cè)。如果開孔形成的深度小于基質(zhì)的厚度，則形成了盲孔。類似地，在特定的環(huán)境下，摻雜的滲透深度可能不足以形成從基質(zhì)的一向延伸到另一側(cè)的導電通道。根據(jù)這一改進方案，通過削薄步驟，至少在開孔或摻雜的區(qū)域內(nèi)，使得基質(zhì)的厚度小于開孔的深度或者小于摻雜微粒的滲透深度，從而形成了穿透基質(zhì)的貫穿接觸。在這種情況下，最好通過腐蝕方法形成開孔，從而在基質(zhì)上形成蝕刻疤痕。
根據(jù)本發(fā)明的這一方法的其他具有優(yōu)點的實施例的特征還將在從屬權利要求中給出。
根據(jù)本發(fā)明的方法允許芯片以下列方式連接到基質(zhì)，特別是連接到另外一個芯片，使基質(zhì)面向芯片的后表面，另外，在芯片的上側(cè)面或具有活性的一側(cè)與基質(zhì)之間形成電氣連接。為此目的，為芯片設置了從上側(cè)面延伸到下側(cè)面的導電通道。該通道設置有導電層或者用導電材料來填充，以形成貫穿接觸。
可選地，可以這樣來對芯片的表面區(qū)域進行摻雜，使得通過摻雜形成了能夠延伸到相反一側(cè)的導電區(qū)域，從而形成了導電通道。借助于導電通道引導穿過芯片的觸點可以設置有焊珠，芯片通過這些焊珠連接到基質(zhì)。芯片的連接例如可以通過與US 6171887中所述類似的方法來實現(xiàn)?？蛇x地，觸點當然也可以敷設到另外一個芯片上，或者敷設在這兩個芯片上。
另外，用于引導觸點穿過半導電材料的通道可以通過干腐蝕工藝來形成。特別是采用各向異性的干腐蝕工藝，例如基于SF6自由基的“ASE工藝”，尤其適用于該目的。在這里一種廉價的替代方案是使用KOH溶液的各向異性腐蝕，該方案建議用于具有(100)晶向的硅晶片。當然，也可以采用上述工藝的組合來形成通道。此外，這些工藝也可以用于形成絕緣溝道，在這種情況下絕緣溝道例如可以在一個步驟中與通道一起被蝕刻出來。但是，也可以在每種情況下采用上述工藝中的一種不同的工藝或者采用這些工藝的不同組合分別來腐蝕出絕緣溝道以及腐蝕出通道。
要連接到光學芯片或傳感器芯片的模塊本身需要具有連接到電路板或其他芯片的貫穿接觸。因此，這種芯片以與上述的光學芯片或傳感器芯片類似的方法來提供，該模塊具有兩組接觸表面。其中一組接觸表面在方向和位置上與光學芯片的相應貫穿接觸相適配，而第二組接觸表面用于形成連接到電路板或下一個后續(xù)模塊的貫穿接觸。
在根據(jù)本發(fā)明的方法步驟中，這些模塊最好仍連接到晶片，即在生產(chǎn)過程中不會與晶片分離。
根據(jù)本發(fā)明的一個優(yōu)選實施例，晶片在光學側(cè)面粘合到一個透明覆蓋層上，例如一個薄玻璃板。通過這種方法，晶片上的模塊受到保護，并且系統(tǒng)獲得了附加的穩(wěn)定性。所使用的粘合劑可以是合適的環(huán)氧樹脂。然后可以通過研磨工藝以機械方式削薄晶片的后表面，通過透明覆蓋層始終確保了機械穩(wěn)定性。在這種情況下貫穿接觸可以通過兩種不同的方式來形成。在該方法的第一種變型中，光學芯片的上側(cè)面通過光刻方法形成圖案，并形成蝕刻疤痕。在這種變型中，導電通道位于芯片上的接觸表面或者用于連接的粘合襯墊旁邊。然后用導電材料來填充蝕刻疤痕，并敷設一條從蝕刻疤痕到粘合襯墊的導體軌道。然后可以敷設透明覆蓋層，在此之后晶片的后表面被削薄，直到蝕刻疤痕中的導電填充材料在后表面上顯露出來。
根據(jù)另一種可選替代方案，覆蓋層被預先敷設，并且晶片被削薄。用光刻來形成圖案以及蝕刻在這種情況下從芯片的下側(cè)面開始，蝕刻疤痕位于粘合襯墊的下面，粘合襯墊位于上側(cè)面上，并且對蝕刻疤痕進行腐蝕直到粘合襯墊暴露出來。
以類似的方法來提供非光學芯片；在這種情況下，當芯片仍然構成晶片組件的一部分時，來實施該方法。光學芯片要被敷設到非光學芯片上，這種非光學芯片如上所述具有兩組接觸表面或粘合襯墊，用于貫穿接觸或用于連接光學芯片或位于其上方的芯片。帶有非光學芯片的晶片以類似的方式被削薄，而不會影響到穩(wěn)定性。削薄后的晶片然后通過光刻方法來形成圖案，并且在將要形成貫穿接觸的位置進行腐蝕。如在光學芯片的情況下，這些形成圖案以及進行蝕刻的方法步驟既可以從上側(cè)面或具有活性的側(cè)面開始進行，也可以從下側(cè)面開始進行。然后，這些通過蝕刻疤痕形成的、穿過晶片的通道被金屬化處理，或者用導電材料來填充。當通道與相應的接觸表面相鄰時，接觸表面通過導體軌道連接到填充后的通道。接觸表面在兩面上都設置有焊珠。如果適當?shù)脑?，也可以省去用于連接光學芯片或其上方的芯片的觸點的敷設步驟，建議令這類可熔的觸點已經(jīng)位于上方芯片的相應觸點上。
然后，以這種方法提供的芯片可以相互連接。如果芯片以這種方法設置在晶片上，使得當一個晶片位于另一個晶片上方時，相應的觸點彼此相疊，當芯片仍然連接到晶片時，這些芯片可以被連接。否則，帶有較小芯片的晶片通過切割刀具被鋸斷，然后芯片被設置到另一個晶片上。然后，通過焊珠焊劑的熔化和重熔使兩個晶片或芯片連接到這個晶片，以形成芯片間的接觸。為了使晶片或芯片相互連接，最好使用熔點比用于連接電路板的焊劑高的高熔點焊劑。這避免了芯片堆中的芯片之間的連接在連接到電路板時被再此中斷。舉例來說，可以使用純錫來使芯片彼此連接。在最后一個步驟中，使用切割刀具來將芯片切斷。
在晶片上設置芯片的過程中，在敷設了透明覆蓋層之后，可以使用多種不同的晶片層封裝工藝來封裝芯片。
根據(jù)本發(fā)明的方法也允許連接多于兩層的組件或芯片，在這種情況下，分別提供的部件同時或者先后彼此連接。
如果根據(jù)一個示例性的實施例，多層集成的半導體系統(tǒng)的單元彼此間先后固定，最后通過附帶的組件賦予給晶片或芯片機械穩(wěn)定性，使其可以被進一步削薄。因此該實施例的基礎是晶片或芯片被先后地彼此固定，然后被削薄。這樣做的結(jié)果是芯片中的開孔或蝕刻疤痕必須被蝕刻得穿過較薄的基質(zhì)，因此它們的直徑保持得很小。
另外，應注意到，使用該方法得到的芯片堆的上層芯片不一定是光學芯片。相反，本發(fā)明可以用于將任意所希望的半導體模塊相互連接，以形成緊湊的三維芯片堆。舉例來說，該方法尤其適用于堆疊的存儲模塊，這類存儲模塊可以相互連接，而在芯片之間沒有絕緣的夾層。不同基質(zhì)，如Ge、Si和GaAs上的集成電路也可以具有優(yōu)點地以節(jié)省空間的方式相互結(jié)合。同樣利用該方法，不同的傳感器芯片可以與其他組件相互結(jié)合。傳感器芯片例如可以包括放射性傳感器、壓力傳感器、溫度傳感器或濕度傳感器。也可以使用對某些氣體或液體成分產(chǎn)生響應的化學敏感的傳感器。
透明覆蓋層也可以具有優(yōu)點地形成圖案。通過這種方法，舉例來說，光學元件，如棱鏡、光柵或濾光鏡，可以集成在覆蓋層中。
如果透明覆蓋層不是應當或者必須設置在最上層的芯片上，例如如果最上層的芯片不是光學芯片，該芯片也可以通過可去除的石蠟固定到基質(zhì)上，在生產(chǎn)過程中，尤其是在削薄的過程中，所述的石蠟提供了附加的強度。可選地，覆蓋層例如也可以通過環(huán)氧樹脂在生產(chǎn)過程中被固定，這種環(huán)氧樹脂可以在紫外線的作用下被再次去除。
根據(jù)本發(fā)明的方法，本發(fā)明還涉及了一種多層集成電路配置，它包括至少兩個相互重疊設置的芯片，所述芯片分別具有一個基質(zhì)、至少一個連接觸點以及在一個側(cè)面上具有一個包含芯片電路的活性層。電路配置中所述芯片中的至少一個芯片具有優(yōu)點地具有一個導電通道，一方面在具有通道的芯片電路的至少一個連接端與導電通道之間、另一方面在其與由導電材料構成的其他芯片的連接表面之間設置有電觸點。
完全組裝好的多層集成半導體配置可以附帶地設置有一個保護外殼。根據(jù)本發(fā)明的方法得到的、并且在生產(chǎn)過程中具有優(yōu)點地設置有保護外殼的這種類型的多層集成電路配置構成權利要求76所述的封裝在外殼內(nèi)的(housed)多重密封組件(multipackage)。因此封裝在外殼內(nèi)的多重密封組件同樣具有至少兩個芯片，其中這些芯片相互重疊設置，并且分別在一個側(cè)面上具有至少一個連接觸點和一個包含有芯片電路的活性層。以這種方式設置的芯片具有優(yōu)點地至少部分地由一個外殼來封裝。特別具有優(yōu)點的是至少一個芯片具有一個導電通道，其中一方面在具有通道的芯片電路的至少一個連接端與導電通道之間、另一方面在其與帶有導電通道的其他芯片的連接表面之間同樣具有電觸點。
根據(jù)本發(fā)明的方法，本發(fā)明還涉及一種裝置，它最好包括一個具有傳感器或者具有光學活性或相應外部活性的元件，通過在該元件的第一個和第二表面上設置的兩個覆蓋層以及一個側(cè)面的隔離層，該元件相對于外界受到保護或者隔離。
下面參照各個示例性的實施例詳細描述本發(fā)明。這里參考了附圖，在各個附圖中，用相同的附圖標記來標識相同的元件，在圖中

圖1A至1B，根據(jù)穿過半導體芯片或半導體晶片的不同截面圖示出了根據(jù)本發(fā)明的用于生成電觸點連接的方法的第一種變型的順序。
圖2A至2C，與圖1所示相對應，示出了圖1中所述與本發(fā)明的方法相關的其他可能的方法步驟。
圖3A至3D，示出了根據(jù)本發(fā)明所述方法的另外一種實施例的方法步驟。
圖4A至4D，示出了參照圖3A至3D所示的方法的一種變型，其中重新分配了連接端。
圖5A至5C，示出了根據(jù)本發(fā)明的觸點連接方法的另外一種變型的對應于上面所示的截面圖。
圖6A至6B，示出了本發(fā)明的另外一種示例性的實施例，其中從不具有活性的側(cè)面開始，在晶片上的芯片區(qū)域之間設置了絕緣溝道。
圖7A至7B，示出了根據(jù)本發(fā)明的一種實施例，其中用于至少兩個粘合襯墊的貫穿接觸位置沿著晶片上芯片之間的分隔線形成。
圖8A至8C，示出了用于芯片堆的芯片的不同實施例的截面圖，在三維的多層電子模塊中，這些芯片位于最上面的芯片之下。
圖9A至9D，在截面圖的基礎上示出了一個示例性實施例的步驟，其中特別地，最上面的芯片可以與它下面的芯片相組合，形成一個芯片堆。
圖10A至10E，在簡略的截面圖的基礎上示出了根據(jù)本發(fā)明的方法的另外一個示例性的實施例。
圖11A至11C，示出了完全組裝好的多層電子模塊的實施例的截面圖。
圖12，示出了另外一個實施例的截面圖。
下面詳細描述優(yōu)選實施例，首先參考圖1A至1E所示的示例性實施例。圖1A至1E在半導體晶片10或半導體芯片10的不同截面圖的基礎上，示出了根據(jù)本發(fā)明的用于形成電觸點連接方法的第一種變型的方法步驟。其中，上述半導體芯片最好是傳感器芯片，例如光學芯片或壓敏芯片或?qū)穸让舾械男酒?，其中特別重要的是，在觸點已經(jīng)形成之后，或者例如在將芯片固定到或者觸點連接到一個電路板或者其他設備或裝置上之后，具有活性的傳感器一側(cè)可以或者應當被暴露出來。圖1A至1E中所示的方法步驟還利用截面圖示出了適用于提供芯片的方法步驟，用于進行連接以形成一個三維的芯片堆。
圖1A中所示的光學芯片或傳感器芯片被排列在晶片組件10中，并且與半導體晶片10一樣，包括基質(zhì)1，在基質(zhì)最頂上的一側(cè)4上是一個光學活性層11，例如CCD芯片的傳感器層。該芯片最頂上的一側(cè)4上還另外覆蓋有一層鈍化層13。此外，在該表面上具有形成觸點的表面或粘合襯墊12，它們用于芯片的連接，并通過導體軌道連接到光學敏感層11。
在準備好晶片之后，首先，在該方法的一個后續(xù)步驟中，如圖1B所示，在鈍化層中希望用來提供貫穿接觸的位置處形成或者引入開孔16，并且在所述的位置處使基質(zhì)暴露出來。該步驟例如可以通過光刻圖案方法以及后續(xù)的離子束腐蝕來實現(xiàn)。
在隨后的腐蝕步驟過程中，蝕刻疤痕或盲孔17被腐蝕到基質(zhì)中，鈍化層13保護基質(zhì)免于在開孔16以外受到腐蝕。為了進行進一步處理，假設整個基質(zhì)厚度約為500微米，盲孔的深度大約在50至200微米的范圍內(nèi)就足夠了，一種適合用于形成蝕刻疤痕的方法是使用KOH在Si(100)基質(zhì)上進行各向異性的腐蝕，在該過程中形成了孔徑角約為70°的蝕刻疤痕，在具有活性的表面上的疤痕的直徑或橫截面取決于腐蝕的深度和/或孔徑角。
然后，在蝕刻疤痕和粘合襯墊之間形成觸點。圖1C示出了上述生產(chǎn)步驟之后的芯片截面圖。為了形成觸點，蝕刻疤痕17和蝕刻疤痕之間最頂上的一側(cè)14的區(qū)域用金屬來涂層。結(jié)果是形成了金屬層18，該層位于蝕刻疤痕的內(nèi)壁上，并且位于蝕刻疤痕之間導體形式的區(qū)域上，該層至少部分地覆蓋了粘合襯墊，以形成可靠的觸點。適合的形成觸點的金屬例如為鋁、銅或鎳。接下來，用金屬涂層的蝕刻疤痕用一種金屬來填充，使得疤痕以一種固體導電結(jié)構19來填充。
作為圖1C所示的一種替代方案，還可以先用一種導體材料來填充疤痕，然后設置一條從接觸表面25到填充物19的導體軌道，以形成電觸點。
在下一個步驟中，芯片1最頂上的一側(cè)14設置有一個透光的覆蓋層20，用于保護光學敏感層11。這一生產(chǎn)階段的結(jié)果在圖1D中示出。除了保護芯片最頂上的一側(cè)14上的半導體電路之外，這個覆蓋層還具有增強整體結(jié)構機械穩(wěn)定性的功能，這對于后面的處理步驟是很重要的，特別是對于從非活性一側(cè)開始削薄晶片的步驟是很重要的，該步驟還將進一步說明。覆蓋層20最好通過環(huán)氧樹脂層21以粘著方式粘合到芯片上。適當?shù)母采w層例如為玻璃板或類似的透明塑料。為了形成穿過芯片的貫穿接觸，芯片的下側(cè)或非活性側(cè)22被磨削，直至到達蝕刻疤痕17的導電填充物19，結(jié)果是在芯片的下側(cè)22上形成了觸點位置或觸點表面23。在這種情況下，根據(jù)多種可能的實施例之一，觸點位置的寬度例如可以約為50微米。假設在這種情況下，晶片的整體厚度例如約為500微米，盲孔的穿透深度略為超過200微米，則在基質(zhì)被削薄之后，盲孔的末端所暴露出來的寬度達到50微米。這一生產(chǎn)狀態(tài)在圖1E中示出。
在這里應注意，將晶片磨削得盡可能薄是具有優(yōu)點的，尤其是磨削得比上面的例子中還要薄，因為這樣的話特別是開孔的橫截面和孔深可以保持得非常小，晶片的穩(wěn)定性通過覆蓋層或玻璃20來保證。
現(xiàn)在晶片的形狀是粘合襯墊位于晶片具有活性一側(cè)的上面。然后可以通過相同的方法進一步將晶片處理為非傳感器芯片，例如使用眾所周知的晶片級封裝(WLP)工藝來處理。
因此，該方法允許對非傳感器芯片的WLP范圍進行很大的擴展。以這種方式提供的、設置有觸點位置23的芯片可以在封裝或開放狀態(tài)下，通過常規(guī)的SMT(表面安裝技術)在電路板或印刷電路板上形成觸點。
在這一方面，圖2A至2E示出了其他可能的方法步驟，這些方法步驟可在圖1E所示的方法步驟之后進行。
特別地，在穿過芯片的截面圖的基礎上，圖2A至2E還示出了其他可能的處理步驟之后，圖1E中所示芯片的多種實施例，這些處理步驟適用于在根據(jù)本發(fā)明所形成的芯片進行連接以形成芯片堆之前作為準備步驟。
為了可以將芯片連接到其下面的其他模塊上，有利的是，例如敷設連接到觸點表面的焊珠。在如圖1A所示的最簡單的情況下，焊珠24直接敷設到觸點表面22上。如果希望的話，芯片下側(cè)上的連接位置也可以重新分配。例如當其他模塊(芯片需要在該模塊上進行堆疊，或者芯片需要連接到該模塊)的觸點表面位置與芯片的觸點表面不匹配的時候，上述的重新分配可能是必要的。在圖2B中示出了一種在芯片的活性側(cè)上設置重新分配的觸點的可行的方法。在這一實施例中，首先在所希望的位置處將所有粘合襯墊25都設置到芯片的后表面上。然后，敷設從粘合襯墊25到觸點表面23的導體軌道，所述的觸點表面23已通過在填充物19處對后表面進行磨削和/或腐蝕而得到，并且將焊珠24敷設到粘合襯墊25上。
為了更接近將芯片封裝到或者安裝到仍然與芯片相連接的外殼中的步驟，在芯片的下側(cè)22敷設了另外一層覆蓋層27。如圖2C所示，這種類型的芯片在兩個覆蓋層20和27之間形成了“三明治”的形式。由于覆蓋層玻璃20與例如芯片或基質(zhì)1的半導體材料的熱膨脹系數(shù)可能是不同的，當芯片被加熱或冷卻時可能會發(fā)生雙金屬效應，其結(jié)果是芯片發(fā)生輕微的彎曲。在這種情況下，下側(cè)的材料27(BCB，塑料，玻璃等)必須與上側(cè)材料在機械上相匹配，盡可能使材料的硬度，包括厚度、彈性系數(shù)及熱膨脹系數(shù)能夠相互補償。因此，完全不需要使上層的材料20與下層的材料27相同。
如果需要組裝到一起的芯片的基質(zhì)具有不同的熱膨脹系數(shù)，或者在不同的溫度下工作，還建議在芯片之間使用夾層，考慮到夾層的柔韌性，可以減少基質(zhì)間產(chǎn)生的溫度應力。圖2C中所示的實施例還可設置有一個這種類型的彈性夾層，用于對芯片進行堆疊。在該方法的這種實施例中，首先在芯片的下側(cè)或者非活性側(cè)22設置一個夾層27。
通過舉例，在圖2C所示的彈性覆蓋層的情況下，在圖1E所示方法步驟完成之后，首先夾層27可以通過粘接的方式粘合到芯片的下側(cè)或非活性側(cè)25，該層25具有通道28，在覆蓋層中通道的設置與觸點表面23相匹配。與蝕刻疤痕17相類似，通道也可以用導體29來填充。適合的方法例如包括電解沉積銅或鎳?？蛇x地，也可以將導電的環(huán)氧樹脂壓入到蝕刻疤痕中。由此出發(fā)，使用焊珠24所形成的觸點可以通過與上述實施例中相同的方法來形成。
根據(jù)下面所描述的實施例，如圖1A所示準備好的芯片1的最頂上的一側(cè)14首先通過粘接層21，以粘接方式粘合到透明的覆蓋層20。
圖3A至3E同樣利用半導體晶片的芯片區(qū)域的截面圖示出了本發(fā)明所述方法的另一個實施例所涉及的方法步驟。圖3A至3E中所示的本發(fā)明的另外這個實施例的方法步驟同樣適用于提供芯片連接，以形成多層集成電路系統(tǒng)。
相應地，圖1A中已提出的芯片1的最頂上的一側(cè)14最初通過一層粘合劑21以粘接方式粘合到一個薄的透明覆蓋層20。該方法的這個中間步驟在圖3A中示出。通過這種方式提供的芯片或晶片然后可以被削薄，而不會損害到它的下側(cè)22，如參照圖3B所示的，由于與覆蓋層之間的連接，這種結(jié)構獲得了足夠的穩(wěn)定性。
如上所述，在腐蝕和/或磨削之后，晶片的厚度應盡可能的低。
然后，如圖3C所示，將蝕刻疤痕30引入到芯片中，但是與前面的實施例不同，現(xiàn)在是從下側(cè)22開始進行腐蝕，直到蝕刻疤痕與位于芯片最頂上的一側(cè)14上的粘合襯墊相接觸。在這種情況下粘合襯墊12的金屬層起到的作用是使腐蝕過程停止。腐蝕過程或深度腐蝕最好利用光刻構圖工藝和各向異性干腐蝕工藝(例如使用SF6的“ASE工藝”)共同進行。通過這種方式形成的開孔通常向內(nèi)逐漸變細，或者向外變寬。此外，以這種方式形成的盲孔在盲孔的末端、或者在這種情況下在粘合襯墊處是圓形的。
然后，蝕刻疤痕或開孔30的邊緣或內(nèi)壁通過等角的等離子體氧化物沉積與基質(zhì)1相絕緣。這種絕緣的隔離層32在理論上是可選的。但是在很多情況下，當基質(zhì)被高摻雜時上述絕緣層是必需的，以避免短路。在這個方面上，適用的工藝是基于SiH4的LTO(低溫氧化物)工藝或基于TEOS氧化物(TEOS，四乙基正硅酸鹽)的工藝。此外，在等離子體氧化物沉積之后通常執(zhí)行一個背面腐蝕(etch-back)步驟，以使粘合襯墊12的后表面再次暴露出來。然后，如圖3D所示，用一種導電材料來填充蝕刻疤痕或開孔30。填充物31也可以通過在蝕刻疤痕中電解沉積金屬來實現(xiàn)，或者利用絲網(wǎng)印刷/焊補技術通過用導電的粘合劑(導電的環(huán)氧樹脂)來填充開孔來實現(xiàn)。
通過以這種方式形成填充物31，隨后該方法可以通過與上述實施例中類似的方式繼續(xù)進行。因此，如圖2A中所示，焊珠24可以直接敷設到填充物31上，并且通過與圖2B所示相類似的重新分配來移位。此外，根據(jù)圖2C，可以將另外一個覆蓋層涂敷到后表面22上，并且可以穿過覆蓋層與通過填充物31所提供的觸點位置形成外部連接。圖4A至4D示出了參照圖3A至3D所示方法的一種變型，以與圖2C所示實施例相類似的方式對連接點進行了重新分配，敷設有焊珠24的粘合襯墊25相對于貫穿接觸設置得縱向偏移，并通過所敷設的導體軌道26與貫穿接觸相連接。如圖3C和3D所示，為了清楚起見，省略了絕緣層32的敷設。由于進行了各向異性腐蝕，蝕刻疤痕30的形狀朝著第一個表面14的方向呈圓錐狀逐漸變細。
作為填充后的蝕刻疤痕的替代方案，圖中的區(qū)域31也可以表示導電的摻雜區(qū)域，它同樣形成了穿過基質(zhì)的貫穿接觸。
通過晶片組件1中的芯片1a和1b的整個外殼的圖示，圖5A至5C示出了可能的其他方法步驟。為此目的，一方面，執(zhí)行上面已經(jīng)說明的、用于形成貫穿接觸并形成觸點表面23的方法步驟。另外，通過適當?shù)母g工藝沿著晶片上的相鄰芯片之間的隔離線附帶地形成了溝道。這樣在芯片之間形成溝道的結(jié)果是，例如可以用環(huán)氧樹脂從側(cè)向密封芯片，使得不再有裸露的硅。晶片1或芯片1a、1b的具有活性的前表面和非活性的后表面用前面所述的覆蓋層來涂敷。前表面最好敷設一層玻璃20，后表面最好也敷設一層玻璃，或者敷設一個可以進行光刻的層(例如BCB或苯環(huán)丁烯)，后者也可以流入到溝道35中。這里也通過舉例方式參考圖6A和6B。根據(jù)該實施例，以與開孔一致的方式，通過磨削或腐蝕，將溝道35從晶片1的后表面引入到基質(zhì)1中(圖6A)。如果如圖6B中所討論和描述的，隨后將一個BCB層敷設到后表面上，則也用BCB以絕緣的方式來填充溝道，并形成側(cè)向的密封。然后在溝道35處進行切割，即將晶片分隔成單個的芯片。
類似地，為了形成導電通道，以與形成蝕刻疤痕相同的方式，溝道35也可以使用各向異性的干腐蝕工藝來形成，例如通過ASE工藝或使用KOH溶液的各向異性腐蝕。一般來說，對蝕刻疤痕和絕緣溝道35的腐蝕也可以通過將各種腐蝕工藝結(jié)合起來進行。例如，蝕刻疤痕或絕緣溝道例如可以在第一個步驟中通過濕腐蝕來形成，然后進一步通過各向異性的干腐蝕來形成。通常來說，既可以使用相同的腐蝕工藝也可以使用不同的腐蝕工藝，或者將各種腐蝕工藝結(jié)合使用，以形成溝道和蝕刻疤痕。例如，一種可行實施例建議用濕化學方法對絕緣溝道進行預腐蝕，然后通過各向異性的干腐蝕方法對用于形成絕緣溝道和導電通道的表面區(qū)域進行共同腐蝕。因此，結(jié)合不同的腐蝕工藝可以對腐蝕出的結(jié)構的形狀(例如內(nèi)壁的陡峭程度)、大小和深度進行有利的控制。圖7A和7B示出了根據(jù)本發(fā)明的貫穿接觸的另外一種可能的實施例。在這個方面，圖7B示出了在方向A上的截面圖。在這種情況下貫穿接觸通道17和19沿著晶片上的芯片分隔線36設置。以這種方式，通過將觸點位置相對于貫穿接觸位置19進行適當?shù)闹匦路峙洌梢院苋菀椎赝ㄟ^蝕刻疤痕17形成與兩個或更多的粘合襯墊12a、12b的接觸。為此目的，在對盲孔的內(nèi)壁進行電絕緣之后，將觸點軌道18設置到這個開孔中。然而，與圖1A至1E中所示的方法不同，沒有附帶地用導電材料來填充盲孔，而是用絕緣材料37來填充。這樣做的積極作用在于，在晶片沿著分隔線和/或沿著貫穿接觸位置被分隔之后，各個芯片在側(cè)向上與外界隔離。
以與上述上層的芯片相類似的方式來提供下面的模塊。在圖8A至8C中以截面圖的方式示出了可能的實施例。在頂層模塊下面的芯片堆中的芯片需要兩組或兩種類型的粘合襯墊，其中的一組用于形成與其上方的芯片的接觸，另一組用于形成與下方芯片的連接，或者，如果該芯片是芯片堆中最底層的芯片的話，則這組粘合襯墊用于形成與電路板或基座的連接。
為此目的，該芯片在非活性一側(cè)被削薄到生產(chǎn)過程中穩(wěn)定性約束條件所允許的最大程度。如果該芯片仍連接到晶片，則無支撐的晶片可以被削薄到大約200微米到300微米。圖8A示出了這種類型的芯片2的第一種可能的實施例，它例如可以是一個存儲模塊。與上面所述的芯片1一樣，芯片2具有一個活性層11，它位于鈍化層13下面，其中設置了集成電路的元件。焊珠24敷設到第一組粘合襯墊12上，隨后用于連接到上面的芯片，例如最頂層的芯片1。
根據(jù)圖8A中所示的實施例，蝕刻疤痕30被腐蝕到下側(cè)22中，并延伸到第二組觸點表面的粘合襯墊42。與最頂層的芯片1相類似地，以這種方式形成的通道用導電材料31來填充。為了與芯片堆的下一層形成接觸，焊珠33再一次被焊接到觸點表面上，所述的觸點表面在進行填充之后在芯片的下側(cè)22上形成。
如果芯片堆中沒有其他的層，即芯片2是芯片堆中的最底層芯片，則用于焊珠33的焊劑可以有利地比用于其他焊珠24的材料具有更低的熔點。其結(jié)果是，通過使焊珠33熔化，組裝而成的芯片堆可以固定到電路板或其他的基座上，而不會使其他焊珠24熔化。
圖8B示出了另一個實施例，其中，與圖3E所示配置類似地，包括帶有焊珠33的粘合襯墊25的連接觸點被重新分配，并通過導體軌道26連接到填充物31的觸點表面34。
圖8C示出了芯片2的另外一種實施例，其中以與圖2C所示相類似的方式，敷設了一層較低的覆蓋層27，并可起到保護封裝和/或彈性夾層的作用，以吸收芯片之間的熱應力。如先前的例子以及圖2C所示，該芯片被表示為重新分配的觸點，包含帶有焊珠33的粘合襯墊25。
在這種情況下，通道28也是用一種導電的填充物29來填充，以向下完全穿過位于覆蓋層27內(nèi)的通道28，與覆蓋層的下側(cè)進行接觸，在這種配置中，有利的是可以這樣來重新分配觸點使得位于芯片下側(cè)和頂側(cè)的觸點相互匹配。通過這種方法，可以使多個芯片2以與芯片堆的順序和數(shù)目相關的任何所希望的方式彼此組合在一起。例如當這種類型的芯片堆包含多個存儲模塊時，這樣做是具有優(yōu)點的。此外，通過這種方式，僅僅在堆疊的存儲模塊的數(shù)目方面有所不同的多個不同變型可以由相同的單個模塊形成，而不會造成不必要的很高的開銷。圖9A至9C在截面圖的基礎上示出了一種示例性的實施例步驟，允許最頂層的芯片連接到其下面的芯片，以形成芯片堆。
從例如在圖3D中所示的光學芯片開始，所述光學芯片通過一層粘合劑21連接到覆蓋層20，并在下側(cè)上形成的觸點處具有焊珠24，模塊在其下側(cè)22上覆蓋了一層粘合劑45，如圖9A所示?？梢允褂靡环N熱塑性材料來構成該層。如此選擇該層的厚度使得焊珠24被完全地覆蓋。
然后，該層45被磨削，直到焊珠24突出出來并與該層一起被磨平，這樣，如圖9B所示，形成了平面狀的觸點表面36。反之焊珠37被設置在這些表面上。
圖9C示出了連接到另外一個芯片2的光學芯片1。為了進行連接，焊珠的焊劑通過加熱在兩個芯片的粘合襯墊25上熔化，并且在兩個芯片1、2的觸點表面上的焊珠結(jié)合起來形成了一個焊點39。加熱的結(jié)果是熱塑性材料層48也被軟化，并以粘接方式將兩個模塊粘合。此外，當芯片一個疊一個地放置時，由熔化的焊劑的表面張力產(chǎn)生了自排列效應。由于這種表面張力，芯片被拉到一個方向上，使得通過焊劑彼此連接的觸點表面25在芯片之間的側(cè)向間距最小。
下面參照圖10A至10E所示的截面圖來解釋根據(jù)本發(fā)明的方法的另外一個實施例。這個示例性的實施例是基于晶片或芯片的連續(xù)固定，并隨后將其削薄，這個組件已經(jīng)設置到一起，為先前已設置的模塊或晶片提供了附帶的穩(wěn)定性，使得后者能夠被進一步削薄。
根據(jù)圖10A，首先再次將一個覆蓋層20設置到第一個或最頂層的芯片1上。芯片1的基質(zhì)100然后被削薄(圖6B)，并且根據(jù)參照圖3A至3E已經(jīng)描述的方法來形成貫穿接觸(這些步驟這里沒有示出)。然后，如圖6C中所示，在貫穿接觸之后將下一個芯片2適配并固定到第一個芯片上，第一個芯片1與另一個芯片2上相應的連接端相連接。此時，已經(jīng)安裝好的第二個芯片還不具有任何用于貫穿接觸的蝕刻疤痕、開孔或摻雜區(qū)域。但是，由于已經(jīng)安裝好的晶片或芯片現(xiàn)在固定連接到第一個芯片，并由于第一個芯片1和覆蓋層20所構成的組件，已經(jīng)安裝好的芯片2具有一個機械穩(wěn)定的基座，并可以被削薄到與芯片堆中第一個芯片1相同的程度，而不會發(fā)生危險。
然后，在另外一個步驟中，在已經(jīng)安裝好的芯片2中形成貫穿接觸，如參照圖3A至3D、圖4A至4D或者圖8A或8C所描述的，并且可以安裝另一個芯片3或晶片。這一生產(chǎn)狀態(tài)在圖10D中示出。
根據(jù)單獨的或者連接到晶片的元件的任意所希望的數(shù)目，這些步驟可以重復進行，形成了如圖10E中所示的芯片堆，其中三個芯片1、2和3相互適配。這些芯片可以直接地或者通過絕緣的和/或具有彈性的夾層相互連接。
目前所描述的所有這些步驟都可以實現(xiàn)，同時芯片仍然構成晶片的組成部分。因此，還可以至少部分地或者在各個步驟中，將各種不同的晶片級封裝工藝集成到根據(jù)本發(fā)明的方法中。
此外，將芯片進行粘合或粘合到一起或者進行連接以形成芯片堆也可以實現(xiàn)，同時它們?nèi)匀贿B接到晶片。其實現(xiàn)的前提是芯片以相同的方式在側(cè)向方向上設置到不同的晶片上，使得當晶片一個疊一個地設置時，一個芯片堆中的芯片也一個疊一個地排列。
然后，連接到晶片上的一個疊一個設置的芯片可以用切割刀具來分隔。
圖11A至11C示出了通過上述方法得到的具有三層的芯片堆6的實施例。
具體來說，圖11A示出了芯片堆的一個實施例，其中最頂層的芯片1不是光學模塊，而是由一種不同的集成電路組成，承載著活性層11的一側(cè)面對著其下面的模塊2。因此在該實施例中，不要求最頂層芯片的貫穿接觸。
相反，它下面的芯片2和3具有使用根據(jù)本發(fā)明的方法形成的貫穿接觸。芯片2和3的貫穿接觸的導電填充物31通過焊點39連接到分別位于其上的芯片1或2的相應粘合襯墊25。在芯片之間是夾層45，它將芯片彼此相連，并可作為具有彈性的補償層，以減少芯片間產(chǎn)生的熱應力。
另一方面，在該實施例中，芯片堆6最底層的芯片3的下側(cè)沒有被密封。因此，芯片堆6可以被進一步應用在已知的觸發(fā)器技術中，并可以通過使焊珠24熔化而連接到例如為電路板所提供的基質(zhì)的觸點表面。在芯片已經(jīng)組裝好之后，芯片仍然連接到從晶片堆分隔出來的晶片，以這種方式形成的多層集成模塊或芯片堆6可以用一個環(huán)氧樹脂覆蓋層40來密封。
圖11B示出了使用一個光學芯片作為最頂層單元的芯片堆6的一種可行實施例。
在這種情況下，根據(jù)圖1A至1E所示的方法步驟來提供光學芯片1，其中，穿過基質(zhì)的腐蝕從最上面的一側(cè)，即具有活性的一側(cè)開始進行，然后通過一個光學環(huán)氧樹脂層21將一個透明的覆蓋層20敷設到晶片上。然后將該芯片與參照圖40A至40C所說明的方式提供的較低的芯片2和3粘合到一起。這種粘合方式參照圖9A至9D的說明進行。
在這種示例性的實施例中，芯片堆的下側(cè)也提供了一個覆蓋層，它一方面用作芯片堆最底層的芯片與基座之間的彈性夾層或補償層，并且/或者另一方面用作保護封裝。
圖11C示出了圖11B中所示的芯片堆的一種變型。圖11C中所示的這種變型描述了一種特別優(yōu)選的實施例。該實施例與圖11B中所示實施例之間的區(qū)別在于，在這種情況下，導電通道31沒有從具有活性層11的一側(cè)引入，而是對于所有已提供貫穿接觸的芯片堆的芯片來說，都從相反的一側(cè)引入。在這種情況下，為了清楚起見，圖3C和3D中所示的絕緣層32被省略掉了。
參照圖11A至11C所示的、并且還至少部分地提供有保護層的、或者由一個外殼所包圍的多層集成電路系統(tǒng)表示封裝在外殼內(nèi)的多重封裝。外殼由覆蓋芯片的多重封裝的所有部分構成，例如透明覆蓋層20、環(huán)氧樹脂覆蓋層40或較低的粘合劑層45。
圖12示出了一個示例性實施例的截面圖，其中多個芯片結(jié)合到一起作為晶片的一部分，并劃分出一個貫穿接觸。芯片堆中最頂上位置的芯片已經(jīng)在晶片110上形成，并仍然作為晶片的組成部分，這些芯片根據(jù)參照圖1A至1E所解釋的方法來提供。但是還敷設了一個金屬層18，它將觸點表面25A、25B連接到蝕刻疤痕17，觸點表面25A和25B連接到兩個不同模塊的活性層11A、11B，這兩個模塊仍然連接到晶片。
如圖2B或2C所示，在下側(cè)22上觸點被重新分配。在連接晶片110、120的過程中，重新分配的觸點分別連接到位于下面的晶片的模塊的觸點表面25。在連接完成之后，晶片可以沿著分隔線41從晶片組件被分隔開，分隔線41從中央穿過整個貫穿接觸。在芯片堆被分隔之后，并非得到一個貫穿接觸，而是得到一個圍繞芯片堆中芯片基質(zhì)的邊緣的觸點。
完成之后，使用上述任一項實施例所形成的芯片堆可以使用已知的工藝來進一步處理。例如，芯片堆或多層半導體配制可以利用SMD技術方法直接連接到電路板，或者可以利用SMD工藝或貫穿孔技術澆鑄到適當?shù)耐鈿ぶ小?br> 權利要求
1.用于為集成在基質(zhì)材料(1，10)中的至少一個元件形成電觸點連接的方法，基質(zhì)材料(1，10)具有第一表面區(qū)域(13)，并且a)至少一個連接觸點(12)至少部分地設置在每個元件的第一表面區(qū)域中，其中b)一個透光的覆蓋層(20)被敷設到第一表面區(qū)域上，并且c)形成至少一個接觸通道(31)，它在基質(zhì)材料中相對于第一表面區(qū)域橫向穿過，在該方法中，為了d)在將要提供的第二表面區(qū)域中形成至少一個觸點位置(24)，e)通過相應的接觸通道(31)形成至少一個從觸點位置(224)到至少一個連接觸點(12)的電觸點連接，其中，在形成至少一個接觸通道(30)或至少一個觸點位置(24)之前敷設覆蓋層(20)，其中提供第二表面區(qū)域的過程包括從第二表面區(qū)域開始，基本上直接與連接觸點相鄰，削薄基質(zhì)材料，尤其是接觸通道(31)的步驟。
2.如權利要求1所述的方法，其中，基質(zhì)材料(1，10)相對于各個元件被劃分為所要限定的芯片區(qū)域(1a，1b)，并且接觸通道(31)在連接觸點(12)旁邊被引入基質(zhì)材料相應的芯片區(qū)域中。
3.如權利要求1或2所述的方法，其中，這樣將接觸通道引入到基質(zhì)材料(1，10)中使得它們與連接觸點相鄰接。
4.如以上權利要求中任一項所述的方法，其中，至少一些接觸通道(31)位于芯片區(qū)域(1a，1b)的將要被限定的分隔線(36)上。
5.如以上權利要求中任一項所述的方法，其中，形成接觸通道(31)的過程包括使接觸通道與基質(zhì)材料(1，10)側(cè)向隔離(32)。
6.如以上權利要求中任一項所述的方法，其中，形成接觸通道(31)的過程包括用元素周期表中的第三或第五主族中的化學元素來對基質(zhì)進行摻雜。
7.如以上權利要求中任一項所述的方法，其中，形成接觸通道(31)的過程中通過離子注入來摻雜元素。
8.如以上權利要求中任一項所述的方法，其中，形成接觸通道(31)的過程通過熱擴散來摻雜元素。
9.如以上權利要求中任一項所述的方法，其中，形成接觸通道(31)的過程包括提供開孔(17，30)。
10.如以上權利要求中任一項所述的方法，其中，借助于干腐蝕工藝和/或濕腐蝕工藝來形成接觸通道(19，31)。
11.如以上權利要求中任一項所述的方法，其中，開孔(17，30)的干腐蝕使用光刻構圖工藝和/或使用最好基于SF6自由基的各向異性的干腐蝕。
12.如以上權利要求中任一項所述的方法，其中，開孔(17，30)的濕腐蝕使用光刻構圖工藝和/或使用最好利用KOH溶液的各向異性的濕腐蝕。
13.如以上權利要求中任一項所述的方法，其中，形成電觸點連接(19，31)的過程包括在第一表面區(qū)域上再次敷設(18)連接觸點(12)。
14.如以上權利要求中任一項所述的方法，其中，形成電觸點連接(19，31)的過程通過蒸發(fā)鍍層和/或噴鍍和/或CVD和/或PVD來沉積最好是鋁、銅或鎳，隨后通過構圖來實現(xiàn)。
15.如以上權利要求中任一項所述的方法，其中，形成電觸點連接(19，31)的過程中通過非電解沉積最好是鋁、銅或鎳。
16.如以上權利要求中任一項所述的方法，其中，形成電觸點連接(19，31)的過程包括填充接觸通道或開孔(17，30)。
17.如以上權利要求中任一項所述的方法，其中，連接至不同連接觸點的多個電觸點連接穿過相應的接觸通道(19，31)或開孔(17，30)。
18.如以上權利要求中任一項所述的方法，其中，用絕緣材料來填充接觸通道(19，30)或開孔(17，30)的過程發(fā)生在電觸點連接已經(jīng)形成之后。
19.如以上權利要求中任一項所述的方法，其中，穿過相應的接觸通道(19，31)或開孔(17，30)的電觸點連接被引至不同芯片區(qū)域(1a，1b)內(nèi)的連接觸點。
20.如以上權利要求中任一項所述的方法，其中，形成電觸點連接的過程中將焊珠(24)敷設到第二表面區(qū)域上的接觸通道(19，31)的區(qū)域中。
21.如以上權利要求中任一項所述的方法，其中，形成電觸點連接的過程包括在第二表面區(qū)域上再次敷設(26)電觸點連接。
22.如以上權利要求中任一項所述的方法，其中，覆蓋層(20)是由玻璃或塑料或玻璃-塑料復合材料構成的。
23.如以上權利要求中任一項所述的方法，其中，使用增附劑(21)來敷設覆蓋層。
24.如以上權利要求中任一項所述的方法，其中，增附劑(21)由粘合劑構成，最好為環(huán)氧樹脂和/或石蠟和/或可溶凝膠。
25.如以上權利要求中任一項所述的方法，其中，借助于熱粘合或陽極粘合來敷設覆蓋層(20)。
26.如以上權利要求中任一項所述的方法，其中，敷設覆蓋層和粘合覆蓋層(20)包括在基質(zhì)材料(1，10)上沉積一個氧化層。
27.如以上權利要求中任一項所述的方法，其中，敷設覆蓋層和粘合覆蓋層(20)包括借助于化學-機械拋光工藝來進行平整。
28.如以上權利要求中任一項所述的方法，其中，削薄過程包括從基質(zhì)材料上進行腐蝕和/或磨削。
29.特別是用于將至少一個元件安裝到外殼中的方法，包括下列步驟a)在包含第一表面區(qū)域的基質(zhì)材料(1，10)中生成至少一個半導體元件，第一表面區(qū)域與第二表面區(qū)域相對設置，至少一個連接觸點(12)被至少部分地設置在每個集成電路(11)的第一表面區(qū)域中，b)執(zhí)行上述權利要求中任一項所述的方法，以形成在第一表面區(qū)域上帶有第一個覆蓋層、而在第二表面區(qū)域內(nèi)具有至少一個觸點位置(23，24)的基質(zhì)材料，c)在第二表面區(qū)域上敷設第二個覆蓋層(27)。
30.如權利要求29所述的方法，其中，敷設覆蓋層(27)的過程包括引入開孔(28)，這些開孔完全穿過該覆蓋層。
31.如權利要求29或30所述的方法，其中，敷設步驟包括填充貫穿開孔(28)。
32.如權利要求29至31中任一項所述的方法，包括設置至少一個穿過覆蓋層內(nèi)的開孔、連接至觸點位置和/或再次敷設的觸點位置的電氣連接，并且通過在第二個覆蓋層背對基質(zhì)材料的一側(cè)上進行敷設，形成了至少一個外殼觸點位置(38)。
33.如權利要求29至32中任一項所述的方法，包括在第二表面區(qū)域上再次敷設觸點位置(23)。
34.如權利要求29至33中任一項所述的方法，其中，敷設步驟包括在第二個覆蓋層背對基質(zhì)材料的一側(cè)上再次敷設外殼觸點位置(38)。
35.如權利要求29至34中任一項所述的方法，其中，基質(zhì)材料包括至少兩個元件或集成電路(1a，1b)，在所述元件或集成電路之間形成了至少一個絕緣溝道(35)。
36.如權利要求29至35中任一項所述的方法，其中，以這樣的方式來形成絕緣溝道(35)在與絕緣溝道相鄰接的基質(zhì)材料區(qū)域之間進行電氣絕緣。
37.如權利要求29至36中任一項所述的方法，包括用絕緣材料來填充絕緣溝道(35)。
38.如權利要求29至37中任一項所述的方法，其中，在其上安裝有元件(11)或集成電路的半導體晶片作為基質(zhì)材料(1，10)來提供。
39.如權利要求29至38中任一項所述的方法，其中，以這樣的方式將絕緣溝道(35)設置在基質(zhì)材料中使得基質(zhì)材料可以沿著絕緣溝道被劃分成包括至少一個元件的芯片區(qū)域。
40.用晶片(1)制造集成電路(6)的方法，所述晶片具有一個基質(zhì)，至少一個連接觸點(25)，以及在第一個側(cè)面(14)上具有一個活性層(11)，活性層包含了芯片(1，2，3)的電路，該方法包括下列步驟1.將一個透明的覆蓋層(20)固定到晶片(1)的第一個側(cè)面(14)上，2.在與包含活性層(11)的側(cè)面(14)相反的一側(cè)(22)上削薄晶片(1)，3.引入至少一個導電通道，它基本上垂直于第一個側(cè)面(14)的表面，從晶片(1)的第二個側(cè)面(22)延伸到晶片(1)中，所述的第二個側(cè)面(22)是與包含活性層(11)的側(cè)面(14)相反的一側(cè)，并且在晶片(1)的電路的至少一個連接端與導電通道(31)之間形成一個電觸點。
41.如權利要求40所述的方法，其中通過對基質(zhì)(101)進行摻雜來形成導電通道。
42.如權利要求40所述的方法，其中通過引入至少一個開孔(17)，并用導電材料(19，31)來填充這個開孔(17)來形成導電通道。
43.如權利要求42所述的方法，其中通過腐蝕到芯片的基質(zhì)中來形成至少一個開孔。
44.如權利要求42或43所述的方法，其中通過干腐蝕來引入至少一個開孔(17)。
45.如權利要求42至44中任一項所述的方法，其中通過利用KOH的腐蝕來引入至少一個開孔(17)。
46.如權利要求42至45中任一項所述的方法，其中導電材料(31)由導電的環(huán)氧樹脂構成。
47.如權利要求42至46中任一項所述的方法，其中導電材料(31)由一種金屬構成，這種金屬通過電解沉積方法沉積到至少一個開孔中。
48.如權利要求40至47中任一項所述的方法，其中電氣連接到導電通道的至少一個觸點表面(25)被敷設到晶片(1)的第二個側(cè)面上，所述的第二個側(cè)面與包含活性層(11)的側(cè)面(14)相反。
49.如權利要求40至48中任一項所述的方法，其中在晶片的第二個側(cè)面上敷設另外一個覆蓋層(27)。
50.如權利要求49所述的方法，其中另外一個覆蓋層(27)包括至少一個開孔(28)，其中的一個開孔碰到導電通道。
51.如權利要求50所述的方法，其中至少一個開孔(28)提供有導電的填充物(29)，并且在導電通道和導電填充物(29)之間的覆蓋層(27)內(nèi)形成一個電觸點。
52.如權利要求50或51所述的方法，其中在至少一個開孔(28)內(nèi)電氣連接到導電填充物(29)的至少一個觸點表面(25)被敷設到另一個覆蓋層(27)上與面對著晶片(1)的覆蓋層的側(cè)面相反的一側(cè)。
53.如權利要求40至52中任一項所述的方法，其中包括將晶片(1)與至少一個其他的晶片(2，3)相互固定或者一個疊一個地設置的步驟，使得在晶片(1)的導電通道(31)與其他晶片(2)的至少一個相應的觸點表面(25)之間形成一個電觸點。
54.如權利要求53所述的方法，其中將晶片(1，2，3)一個疊一個地設置的步驟包括將焊珠(24)在晶片(1，2，3)的觸點表面(25，26)上熔接的步驟。
55.如權利要求53或54所述的方法，其中一個基本上垂直于晶片(2)的第一個側(cè)面(14)延伸的導電通道被引入到至少一個其他的晶片(2)中。
56.如權利要求55所述的方法，其中至少一個其他的晶片(2，3)在與包含活性層(11)的側(cè)面相反的一側(cè)上被削薄。
57.如權利要求55或56所述的方法，其中通過形成開孔(17)，并用導電材料(31)來填充開孔(17)，在至少一個其他的晶片(2，3)中形成了至少一個導電通道。
58.如權利要求55至57中任一項所述的方法，其中通過摻雜在至少一個其他的晶片(2，3)中形成了至少一個導電通道。
59.如權利要求55至58中任一項所述的方法，其中從至少一個其他的晶片(2，3)的電路到至少一個導電通道形成了一個電氣連接。
60.如權利要求55至59中任一項所述的方法，其中具有多層結(jié)構的集成電路(6)的晶片(1，2，3)通過絕緣的夾層(45)相互連接。
61.如權利要求60所述的方法，其中將晶片(1，2，3)一個疊一個設置的步驟包括下列步驟a)將焊珠敷設到晶片(1，2，3)的觸點表面(23，25)上，b)將絕緣層(45)敷設到包括觸點表面(23，25)并覆蓋了焊珠的表面(14，22)上，c)對所述的層(45)進行磨削，直到焊珠(24)暴露出來并具有觸點表面(36)，d)將焊珠(24)敷設到觸點表面(36)上，e)通過使焊珠(24)部分熔化來連接芯片。
62.如權利要求40至61中任一項所述的方法，其中使用切割刀具來分割芯片(1，2，3)。
63.如權利要求40至62中任一項所述的方法，其中集成電路(6)被澆鑄到一個貫穿開孔或SMT外殼中。
64.一種包括至少一個集成到基質(zhì)材料中的元件的裝置，基質(zhì)材料(1)包括一個第一表面區(qū)域(13)，它與一個第二表面區(qū)域相對設置，并且至少一個連接觸點(12)被至少部分地設置在每個集成電路的第一表面區(qū)域中，其中該裝置包括在第二表面區(qū)域內(nèi)的至少一個另外的觸點位置，通過至少一個電觸點連接使該觸點位置與連接觸點相連接，通過引入到基質(zhì)中、相對于第一表面區(qū)域橫向設置的接觸通道形成觸點連接。
65.如權利要求64所述的裝置，包括一個在第一表面區(qū)域內(nèi)具有傳感器或者具有光活性的元件。
66.如權利要求64或65所述的裝置，在第一和/或第二表面區(qū)域上包括覆蓋層(20，27)。
67.如權利要求64至66中任一項所述的裝置，在元件之間具有絕緣溝道(35)，絕緣溝道用絕緣材料來填充。
68.一種集成電路配置，包括芯片(1，2，3)，所述芯片包括一個基質(zhì)，至少一個連接觸點(25)，并且在一個側(cè)面(14)上具有一個包含芯片(1，2，3)的電路的活性層(11)，其中將由玻璃或透明塑料構成的覆蓋層(20)設置到芯片(1)的一個側(cè)面(14，22)上，并在相反的一側(cè)將基質(zhì)削薄，芯片具有一個導電通道(19)，所述的導電通道從第一個芯片(1)的、與包含活性層的一側(cè)相反的第二個側(cè)面被引入，覆蓋層在削薄過程及引入通道之前被設置好，在芯片(1)的電路的至少一個連接端與導電通道之間形成一個電觸點。
69.如權利要求68所述的集成電路配置，其中該配置的芯片(1)是一個光學模塊，它對光敏感的側(cè)面(14)覆蓋了一層透明的覆蓋層(20，21)。
70.如權利要求68或69所述的集成電路配置，其中覆蓋層包括光學元件，特別是棱鏡、光柵或濾光鏡。
71.如權利要求68至70中任一項所述的集成電路配置，其中芯片(1)包括對氣體或液體成分做出反應的輻射、壓力、溫度、濕度和/或化學傳感器。
72.如權利要求68至71中任一項所述的集成電路配置，包括至少兩個芯片(1，2，3)，這些芯片一個疊一個地設置，并且分別包括一個基質(zhì)、至少一個連接觸點(25)，在一個側(cè)面(14)上還具有包含芯片(1，2，3)的電路的活性層(11)。
73.如權利要求72所述的集成電路配置，其中在該配置的芯片(1，2，3)之間設置了絕緣夾層(45)。
74.如權利要求68至73中任一項所述的集成電路配置，其中該配置用環(huán)氧樹脂(40)來封裝。
75.如權利要求70至74中任一項所述的集成電路配置，其中覆蓋層(20)通過透明的環(huán)氧樹脂(21)連接到芯片(1)。
76.封裝在外殼中的多重密封組件(6)，特別是使用權利要求1至25中任一項所述的方法形成的多重密封組件，包括一個疊一個設置的至少兩個芯片(1，2，3)，分別在一個側(cè)面(14)上具有至少一個連接觸點(25)和一個包含芯片(1，2，3)的電路的活性層(11)，并且這些芯片至少部分地由一個外殼(20，27，45，40)所包圍，其中一個覆蓋層(20)被設置到芯片(1，2)中的第一個芯片的一個側(cè)面(14，22)上，該芯片(1)的基質(zhì)在與包含活性層(11)的側(cè)面(14)相反的一側(cè)(22)上被削薄，該芯片還具有一個從第一個芯片(1)的這個側(cè)面(22)引入的導電通道(19)，這個側(cè)面(22)是與包含活性層的側(cè)面相反的一側(cè)，并且覆蓋層在削薄過程及引入通道之前已經(jīng)設置好，一方面在芯片電路的至少一個包含通道(1)的連接端與導電通道之間、另一方面在其與其他芯片(2，3)的帶有具有導電通道的觸點表面(25)之間具有一個電觸點。
全文摘要
本發(fā)明涉及一種用于為集成在基質(zhì)材料中的至少一個元件形成電觸點連接的方法，所述基質(zhì)材料包括一個第一表面區(qū)域，以及至少一個連接觸點，至少部分地設置在用于每個元件的所述第一表面區(qū)域中。該方法的特征在于在第一表面區(qū)域上敷設一個覆蓋層，并且至少一個接觸通道垂直于第一表面區(qū)域在基質(zhì)材料中延伸。為了在所要提供的第二表面區(qū)域內(nèi)形成至少一個觸點，通過相應的接觸通道在該觸點與至少一個連接觸點之間形成至少一個電觸點連接。非常有利的是，這種類型的觸點可以在基質(zhì)材料背對著連接觸點的表面上形成，這樣在基質(zhì)材料背對著活性層的一側(cè)上一個觸點電氣連接到連接觸點。所述的方法替代了現(xiàn)有技術，在現(xiàn)有技術的方案中溝道沿著基質(zhì)材料延伸，并且觸點在側(cè)向上圍繞著元件形成。
文檔編號H01L21/00GK1547778SQ02816578
公開日2004年11月17日 申請日期2002年8月26日 優(yōu)先權日2001年8月24日
發(fā)明者弗羅瑞恩·比克, 弗羅瑞恩 比克, 竹金·雷比, 雷比 申請人:肖特·格拉斯公司, 肖特 格拉斯公司