專利名稱：形成絕緣體上的應(yīng)變硅(ssoi)的方法及其形成的結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于包括一應(yīng)變半導(dǎo)體層的集成電路(IC)的結(jié)構(gòu)以及方法。更特別的是，本發(fā)明是有關(guān)于直接位于絕緣體上的應(yīng)變硅層，從而產(chǎn)生一絕緣體上的應(yīng)變硅(strained silicon-on-insulator，SSOI)結(jié)構(gòu)，該結(jié)構(gòu)對(duì)于制造IC器件，比如互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管以及其它金屬氧化物半導(dǎo)體場效晶體管(MOSFET)的應(yīng)用，是很有用的。
背景技術(shù)：
應(yīng)變硅CMOS基本上是指在基底上制造的CMOS器件，該基底在松弛SiGe層上具有薄的應(yīng)變硅(應(yīng)變Si)層。應(yīng)變Si層內(nèi)的電子與空穴遷移率已經(jīng)顯示出比體硅層還要高出很多，而且具有應(yīng)變Si溝道的MOSFET已經(jīng)由實(shí)驗(yàn)證實(shí)，與在傳統(tǒng)(無應(yīng)變)硅基底上制造的器件相比，具有更強(qiáng)的器件性能。潛在的性能改進(jìn)包括增加器件驅(qū)動(dòng)電流與互導(dǎo)率，以及增加調(diào)整電壓、而不用犧牲掉電路速度來降低功率消耗的能力。
應(yīng)變Si層是在基底上生長出來的硅所誘發(fā)出來之雙軸拉伸應(yīng)力的結(jié)果，該基底是用晶格常數(shù)大于硅的材料來形成。鍺的晶格常數(shù)大于硅約百分之4.2，而硅-鍺合金的晶格常數(shù)相對(duì)于鍺的濃度是成線性的。結(jié)果，包含五十原子百分比之鍺的SiGe合金，其晶格常數(shù)是硅之晶格常數(shù)的大約1.02倍。在這種SiGe基底上外延生成出硅是會(huì)產(chǎn)生拉伸應(yīng)變下的硅層，具有底下基本上是沒有應(yīng)變或″松弛″的SiGe基底。用于MOSFET的，實(shí)現(xiàn)了應(yīng)變Si溝道結(jié)構(gòu)之優(yōu)點(diǎn)的結(jié)構(gòu)與方法在授予Chu等人的共同轉(zhuǎn)讓的美國專利6,059,895中有教導(dǎo)，該專利揭示出一種技術(shù)，用于形成在SiGe層上具有應(yīng)變Si溝道的CMOS器件，且都是在絕緣基底上。
完全實(shí)現(xiàn)應(yīng)變硅CMOS技術(shù)的困難是有松弛的SiGe層在應(yīng)變Si層底下出現(xiàn)。該SiGe層會(huì)與各種處理步驟，比如熱氧化、自對(duì)準(zhǔn)硅化(salicide)之形成與退火，相互作用，使得在CMOS制造期間很難保持住材料的完整性，而且最后可能會(huì)限制器件性能的增強(qiáng)以及能達(dá)到的器件生產(chǎn)率。另一缺點(diǎn)是，SiGe層會(huì)增加MOSFET本體區(qū)的總厚度。增加的厚度對(duì)于絕緣體上硅(SOI)的FET結(jié)構(gòu)來說特別的不合人意，因?yàn)樗鼤?huì)阻礙形成非常薄SOI器件的能力，而非常薄SOI器件作為用于非常短溝道長度之MOSFET結(jié)構(gòu)的優(yōu)點(diǎn)已經(jīng)有詳細(xì)的文獻(xiàn)說明。因此，可以利用不包括應(yīng)變誘發(fā)層但是具有直接位于另一層比如絕緣層上之應(yīng)變Si層以產(chǎn)生應(yīng)變Si結(jié)構(gòu)的應(yīng)變Si結(jié)構(gòu)，來實(shí)現(xiàn)顯著的優(yōu)點(diǎn)。然而，傳統(tǒng)的技術(shù)是，SiGe層必須一直出現(xiàn)，以維持硅層內(nèi)的應(yīng)變，因?yàn)樵陔S后處理時(shí)暴露到升高的溫度中，會(huì)產(chǎn)生除掉未支撐之應(yīng)變Si層內(nèi)的應(yīng)變的效果。

發(fā)明內(nèi)容
本發(fā)明提供一種SOI結(jié)構(gòu)以及制造該結(jié)構(gòu)的方法，其中應(yīng)變硅層是直接位于絕緣層上。如此，本發(fā)明能克服現(xiàn)有技術(shù)中要求在絕緣基底上的應(yīng)變Si結(jié)構(gòu)必須包括應(yīng)變Si層與絕緣層之間的應(yīng)變誘發(fā)(比如SiGe)層的缺點(diǎn)。本發(fā)明的方法一般是指在應(yīng)變誘發(fā)層上形成硅層，以便形成多層結(jié)構(gòu)，其中應(yīng)變誘發(fā)層具有與硅不相同的晶格常數(shù)，使得應(yīng)變誘發(fā)層會(huì)因晶格失配的結(jié)果而誘發(fā)出硅層內(nèi)的應(yīng)變。然后將多層結(jié)構(gòu)接合到基底上，使得絕緣層位于應(yīng)變硅層與基底之間，而且應(yīng)變硅層會(huì)直接接觸到絕緣層。為此，絕緣層可以提供在基底上或是在與應(yīng)變誘發(fā)層相反側(cè)的應(yīng)變硅層表面上。然后去除掉應(yīng)變誘發(fā)層，產(chǎn)生絕緣體上應(yīng)變硅(SSOI)結(jié)構(gòu)，該結(jié)構(gòu)包括絕緣層上的應(yīng)變硅層，而絕緣層是位于基底與應(yīng)變硅層之間。結(jié)果是，最后的SSOI結(jié)構(gòu)并不包括額外的應(yīng)變誘發(fā)層。而是，本發(fā)明所依據(jù)的決定是，對(duì)已經(jīng)在硅層內(nèi)被誘發(fā)出來的應(yīng)變，在本質(zhì)上可以用不具有誘發(fā)應(yīng)變的與硅的晶格失配之基底來保持住。SSOI結(jié)構(gòu)中，絕緣層(單獨(dú)或是結(jié)合基底一起)在某些方面能以物理的方式阻礙應(yīng)變硅層的松弛。
依據(jù)本發(fā)明，最后的SSOI結(jié)構(gòu)是特別的適用于IC器件的半導(dǎo)體基底。為此，源極區(qū)與漏極區(qū)是在應(yīng)變硅層的表面內(nèi)形成的，而硅層定義源極區(qū)與漏極區(qū)之間的溝道。作為制造SSOI結(jié)構(gòu)之方法的結(jié)果是，應(yīng)變Si溝道會(huì)直接接觸到絕緣層。通過去除掉應(yīng)變Si溝道底下的應(yīng)變誘發(fā)層，本發(fā)明使得應(yīng)變Si之CMOS技術(shù)的優(yōu)點(diǎn)更加完全地實(shí)現(xiàn)。例如，去除掉應(yīng)變誘發(fā)層(比如SiGe)會(huì)減少M(fèi)OSFET器件的總厚度，并避免與不同的處理步驟發(fā)生相互作用，使得材料整體性在CMOS制程中能保持住。
本發(fā)明的其它目的與優(yōu)點(diǎn)將從以下的詳細(xì)說明中變得更能被了解。


圖1表示依據(jù)本發(fā)明形成絕緣體上應(yīng)變硅(SSOI)結(jié)構(gòu)的幾個(gè)不同技術(shù)。
圖2與3顯出二種利用圖1的SSOI結(jié)構(gòu)的MOSFET應(yīng)用。
具體實(shí)施例方式
圖1表示出本發(fā)明范圍內(nèi)的工藝，其中多層結(jié)構(gòu)16可以形成，在該結(jié)構(gòu)中應(yīng)變硅(應(yīng)變Si)層12是直接位于絕緣體層14上，使得結(jié)構(gòu)16能被進(jìn)一步的處理，產(chǎn)生絕緣體上應(yīng)變硅(SSOI)結(jié)構(gòu)10，該SSOI結(jié)構(gòu)適合制造MOSFET或其它IC器件，比如圖2所示的。圖1顯示出四種不同技術(shù)(“不同技術(shù)”(A)、(B)、(C)與(D))，用于圖1所示第一處理步驟。在圖1所示的每個(gè)方法中，多層結(jié)構(gòu)會(huì)被接合到基底上，使得絕緣體14是位于應(yīng)變Si層12與基底之間，而且應(yīng)變Si層12是直接接觸到絕緣體14。盡管以下將顯示并討論四種技術(shù)，但是可以預(yù)見的是，可以設(shè)計(jì)并使用其它技術(shù)，來產(chǎn)生圖1的中間多層結(jié)構(gòu)16，而且這種修改是在本發(fā)明的范圍內(nèi)。此外，盡管圖1與2顯示出包括有限層數(shù)的多層結(jié)構(gòu)，熟知該技術(shù)的人士會(huì)了解到，額外的不同材料層是可以加到結(jié)構(gòu)中，而在本質(zhì)上不改變本發(fā)明。重要的是，圖1所示的每種技術(shù)都會(huì)產(chǎn)生應(yīng)變Si層12，該應(yīng)變Si層12是被原來在Si層12內(nèi)誘發(fā)出應(yīng)變的層以外的層(比如14/24)所支撐。因此，額外的層是可以包括在結(jié)構(gòu)16內(nèi)，只要滿足本發(fā)明的這種基本特性即可。這四種技術(shù)主要是在相接合的材料上不相同，比如硅對(duì)絕緣體(技術(shù)(A))，絕緣體對(duì)絕緣體(技術(shù)(B))，絕緣體對(duì)半導(dǎo)體(技術(shù)(C))或半導(dǎo)體對(duì)半導(dǎo)體(技術(shù)(D))。
圖1的技術(shù)(A)表示多層結(jié)構(gòu)16是將一對(duì)結(jié)構(gòu)18與20接合在一起所制造出來的。第一結(jié)構(gòu)18包括應(yīng)變Si層12，其位于松弛SiGe基底22上?；?2的功能是要誘發(fā)出雙軸拉伸應(yīng)力，該應(yīng)力在硅層12內(nèi)產(chǎn)生所需的應(yīng)變程度，并因此能用具有與硅不相同之晶格常數(shù)的另一材料來形成。因?yàn)殒N濃度與晶格常數(shù)的關(guān)系對(duì)于SiGe合金來說是線性的，所以在應(yīng)變Si層12內(nèi)所誘發(fā)出來的應(yīng)變量是可以用SiGe合金內(nèi)的鍺含量來做調(diào)整。鍺具有大于硅約4個(gè)百分比的晶格常數(shù)，該值因此是應(yīng)變Si層12與SiGe基底22之間晶格失配的上限。據(jù)信，較佳的晶格失配是約0.2至約2個(gè)百分比，用包含有約5至約50個(gè)原子百分比之鍺的SiGe合金來達(dá)成，雖然可以預(yù)見的是，可以用比較低與比較高的晶格失配。此外，大于4個(gè)百分比的晶格失配對(duì)于是用SiGe合金以外的材料來形成的基底22是可能的。
依據(jù)該領(lǐng)域中的已知技術(shù)，基底22最好是單晶材料，而且應(yīng)變Si層12是外延生長在SiGe基底22上。SiGe基底22可以用如外延生長以及直拉(Czhochralski)生長法等的已知方法來形成，雖然其它方法是可預(yù)見的。因?yàn)镾iGe基底22具有比硅更大的晶格常數(shù)，所以應(yīng)變Si層12是在雙軸拉伸下，而底下的SiGe基底22在本質(zhì)上仍是未應(yīng)變的或″松弛的″。應(yīng)變Si層12的適當(dāng)厚度達(dá)到約500埃，而SiGe基底的適當(dāng)厚度約1000至約50000埃。
圖1技術(shù)(A)的第二結(jié)構(gòu)20包括基底24上的絕緣體14，該基底24至少在一開始是用作絕緣體14的操作晶片(handle wafer)。如同從以下說明中會(huì)變得明顯的，可以預(yù)見的是，一個(gè)或多個(gè)不同材料的層是可以包括在絕緣體14與基底24之間，或是在基底24的背面(與絕緣體14相反)。用于絕緣體14的適當(dāng)材料包括氧化硅(硅土，SiO2)、氮化硅(SiN)以及氧化鋁(礬土，Al2O3)，雖然可以使用其它電氣絕緣(″高k值″)材料，包括氧氮化硅、氧化鉿(鉿土，HfO2)、氧化鋯(鋯土，ZrO2)以及摻雜的氧化鋁。高達(dá)約一個(gè)微米的厚度據(jù)信是很適合絕緣體14的。適合基底24的材料是與該基底24在最后的SSOI結(jié)構(gòu)10中發(fā)揮的作用--如果有的話--有關(guān)。如同以下將做更詳細(xì)說明的，基底24后來是可以當(dāng)作MOSFET器件的柵極用，使得基底24的較佳材料包括單晶硅、多晶硅、諸如鎢等金屬。其它用于基底24的適當(dāng)材料一般是包括SOI、SiGe、GaAs與其它III-V族半導(dǎo)體。盡管絕緣體14與基底24的個(gè)別厚度一般對(duì)于本發(fā)明并不是很關(guān)鍵的，但是仍要支撐住應(yīng)變Si層12(包括圖1的絕緣體14與基底24)之結(jié)構(gòu)的總厚度必須足夠在應(yīng)變Si層12內(nèi)保持所需的應(yīng)變程度。
圖1技術(shù)(A)中，結(jié)構(gòu)18與20是將應(yīng)變Si層12與絕緣體14安置成相互接觸，而接合在一起，然后進(jìn)行該領(lǐng)域中已知任何適當(dāng)?shù)木雍霞夹g(shù)。晶片接合技術(shù)的結(jié)果是圖1所示的多層結(jié)構(gòu)16，其中應(yīng)變Si層12是在絕緣體14與SiGe基底22之間，使得絕緣體14有效地成為結(jié)構(gòu)16內(nèi)的掩埋層。然后完全去除掉SiGe基底22，最好是用如化學(xué)機(jī)械拋光(CMP)、晶片切割(wafercleaving)(比如可以從LETI取得的SmartCut處理)、對(duì)硅具有選擇性的化學(xué)蝕刻處理、或結(jié)合這些技術(shù)的方法。完全去除掉SiGe基底22的較佳方法是利用選擇性化學(xué)蝕刻處理，比如會(huì)優(yōu)先蝕刻掉SiGe基底22的HHA(過氧化氫、氫氟酸、醋酸)蝕刻。如果是使用SmartCut處理，則可以在圖1所示三個(gè)處理步驟中的不同點(diǎn)上，進(jìn)行該處理所需的氫離子注入步驟。去除掉SiGe基底22的結(jié)果是圖1所示的SSOI結(jié)構(gòu)10，該結(jié)構(gòu)是顯示成只包括應(yīng)變Si層12、絕緣體14與基底24，但是如上所述的是，在絕緣體14與基底24之間或是在基底24的背面(與絕緣體14相反側(cè))可以出現(xiàn)一個(gè)或多個(gè)額外的層。
圖1技術(shù)(B)、(C)與(D)可以使用與技術(shù)(A)相同的材料。技術(shù)(B)與技術(shù)(A)的不同點(diǎn)是在于絕緣體14是由應(yīng)變Si層12與基底24上形成的兩個(gè)別層14a與14b構(gòu)成。應(yīng)變Si層12上形成的層14a是可以用已知方法而熱成長或沉積出來。技術(shù)(B)中，接合步驟是絕緣體對(duì)絕緣體(14a對(duì)14b)。再一次，在絕緣層14b與基底24之間或是在基底24的背面(與絕緣層14b相反側(cè))可以出現(xiàn)一個(gè)或多個(gè)額外的層。
圖1技術(shù)(C)的不同點(diǎn)是在于，絕緣體14是完全直接在應(yīng)變Si層12上生長或沉積出來的，而不是在基底24上。如此，基底24(可以包括多層的不同材料)可以是結(jié)構(gòu)20的單獨(dú)組成部分。技術(shù)(C)一般是代表利用絕緣體對(duì)半導(dǎo)體(14對(duì)24)接合操作所形成的多層結(jié)構(gòu)16。
類似于技術(shù)(C)，技術(shù)(D)所提供的是，絕緣體14是完全直接在應(yīng)變Si層12上生長或沉積出來的，而不是在基底24上。技術(shù)(D)進(jìn)一步的不同點(diǎn)是使用兩個(gè)別層24a與24b來形成基底24，其中層24a是沉積在絕緣體14上。晶片接合操作涉及要配合層24a與24b(后者是顯示成結(jié)構(gòu)20的單獨(dú)組成部分)使得這些層24a與24b在晶片接合后會(huì)形成基底24。層24a與24b可以用相同的材料構(gòu)成，比如上述用于基底24的材料其中之一，雖然有些應(yīng)用是，層24a與24b最好用不同材料來形成，比如二種或更多種的上述用于基底24的材料。如果層24a與24b是用硅來形成，則結(jié)構(gòu)18與20可以用已知的硅直接接合技術(shù)而接合在一起。層24a可以利用諸如化學(xué)氣相沉積(CVD)等已知方法，而沉積在絕緣體14上。
在圖1所示的每個(gè)技術(shù)中，所產(chǎn)生的多層結(jié)構(gòu)16被進(jìn)一步處理，以去除掉SiGe基底22，而留下SSOI結(jié)構(gòu)10。最要注意的是，本發(fā)明去除掉原來在硅層12內(nèi)誘發(fā)出所需拉伸應(yīng)力的基底22。依據(jù)本發(fā)明，應(yīng)變Si層12內(nèi)的拉伸應(yīng)力是用SOI結(jié)構(gòu)10保持住，更特別地說，是被絕緣體14以及可能地被基底24所保持住?；?4對(duì)保持住應(yīng)變Si層12的貢獻(xiàn)程度，是取決于絕緣體14的特點(diǎn)。例如，如果絕緣體14很薄，則基底24很可能會(huì)具有影響力。重要的是要注意，已經(jīng)在硅層內(nèi)被誘發(fā)出來的應(yīng)變會(huì)被不具有誘發(fā)應(yīng)變的與硅之晶格失配的基底所保持住，這種能力是不為人所知的，直到為導(dǎo)致了本發(fā)明的研究所確定為止。
圖2與3表示本發(fā)明使其變得可能的兩個(gè)SSOI MOSFET結(jié)構(gòu)。圖2中，SSOIMOSFET 40是通過適當(dāng)?shù)負(fù)诫s應(yīng)變Si層12而定義源極區(qū)與漏極區(qū)26與28而形成的，該源極區(qū)與漏極區(qū)26與28是被源極區(qū)與漏極區(qū)26與28之間應(yīng)變Si層12區(qū)域所定義之溝道30分隔開的。源極區(qū)與漏極區(qū)26與28可以用傳統(tǒng)的n+或p+摻雜之摻雜方法來形成。然后藉沉積或生長出柵極氧化物32，緊接著形成柵極34，而形成溝道30的柵極結(jié)構(gòu)，其中柵極34可以是金屬、多晶硅、硅或其它適當(dāng)?shù)膶?dǎo)體或半導(dǎo)體材料。形成柵極氧化物32與柵極34的適當(dāng)方法在領(lǐng)域中是眾所周知的，因此這里不做詳細(xì)的說明。圖2的器件中，基底24主要是當(dāng)作操作晶片。相對(duì)的，圖3的器件是雙柵極MOSFET 50，其中基底24被構(gòu)圖，而形成被絕緣體14與溝道30絕緣開的第二柵極36。為承擔(dān)此功能，基底24必須是用適當(dāng)?shù)娜珂u或另一金屬之導(dǎo)電材料，或如硅、多晶硅等之半導(dǎo)體材料來形成。如圖2的MOSFET 40一樣，圖3的雙柵極MOSFET 50是可以使用已知的MOSFET工藝來制造。因?yàn)闇系?0內(nèi)電子與空穴會(huì)因應(yīng)變Si層12而有較大的遷移率，所以與類似結(jié)構(gòu)的傳統(tǒng)MOSFET器件比較起來，圖2與3中的每個(gè)器件40與50都會(huì)具有加強(qiáng)的性能。預(yù)期的性能改善包括增加器件的驅(qū)動(dòng)電流與互導(dǎo)率，以及增加調(diào)整電壓、而不需犧牲掉電路速度來達(dá)到減少功率消耗的能力。
本發(fā)明已經(jīng)用較佳實(shí)施例的方式做了說明，但是很明顯的，熟知該技術(shù)領(lǐng)域的人士也可以采用其它的形式。例如，可以使用不同的工藝與工藝參數(shù)，除了已顯示出的以外，開始、中間與最后的多層結(jié)構(gòu)都可以包含其它半導(dǎo)電性的及/或絕緣性的層，而且可以用適當(dāng)?shù)牟牧蟻砣〈龅牟牧?。因此，本發(fā)明的范圍只受限于以下的權(quán)利要求。
權(quán)利要求
1.一種絕緣體上硅結(jié)構(gòu)(10)，包括直接在絕緣層(14)上的應(yīng)變硅層(12)。
2.如權(quán)利要求1之絕緣體上硅結(jié)構(gòu)(10)，其中應(yīng)變硅層(12)是在拉伸應(yīng)變下。
3.如權(quán)利要求1之絕緣體上硅結(jié)構(gòu)(10)，其中絕緣層(14)是由選自二氧化硅、氮化硅、氧氮化硅、氧化鉿、氧化鋯、氧化鋁或摻雜氧化鋁的一種材料構(gòu)成。
4.如權(quán)利要求1之絕緣體上硅結(jié)構(gòu)(10)，其中絕緣層(14)是掩埋氧化物層，該層位于應(yīng)變硅層(12)與第三層(24)之間。
5.如權(quán)利要求1之絕緣體上硅結(jié)構(gòu)(10)，進(jìn)一步包括應(yīng)變硅層(12)中的源極區(qū)與漏極區(qū)(26、28)，該應(yīng)變硅層(12)定義了位于源極區(qū)(26、28)與漏極區(qū)(26、28)之間的溝道(30)，因而定義了場效晶體管器件(40、50)，該溝道(30)是直接接觸到絕緣層(14)。
6.如權(quán)利要求5之絕緣體上硅結(jié)構(gòu)(10)，進(jìn)一步包括柵極(36)，該柵極(36)通過絕緣層(14)而與該溝道(30)分隔開。
7.如權(quán)利要求5之絕緣體上硅結(jié)構(gòu)(10)，進(jìn)一步包括被溝道(30)分隔開的一對(duì)柵極(34、36)。
8.如權(quán)利要求7之絕緣體上硅結(jié)構(gòu)(10)，其中第一柵極(36)通過絕緣層(14)而與溝道(30)分隔開。
9.如權(quán)利要求8之絕緣體上硅結(jié)構(gòu)(10)，其中第二柵極(34)通過第二絕緣層(32)而與溝道(30)分隔開。
10.如權(quán)利要求1之絕緣體上硅結(jié)構(gòu)(10)，進(jìn)一步包括半導(dǎo)體層(24)，該半導(dǎo)體層(24)接觸到絕緣層(14)，并通過絕緣層(14)而與應(yīng)變硅層(12)分隔開。
11.如權(quán)利要求1之絕緣體上硅結(jié)構(gòu)(10)，其中所述應(yīng)變硅層(12)不與具有與硅不同之晶格常數(shù)的一應(yīng)變誘發(fā)層(22)接觸。
12.一種形成絕緣體上應(yīng)變硅結(jié)構(gòu)(10)的方法，該方法包括的步驟有在應(yīng)變誘發(fā)層(22)上形成硅層(12)，以便形成多層結(jié)構(gòu)(18)，應(yīng)變誘發(fā)層(22)具有與硅不相同的晶格常數(shù)，使得硅層(12)會(huì)因與應(yīng)變誘發(fā)層(22)之間的晶格失配而具有應(yīng)變；將多層結(jié)構(gòu)(18)接合到基底(24)，使得一絕緣層(14)位于應(yīng)變硅層(12)與基底(24)之間，應(yīng)變硅層(12)直接接觸到絕緣層(14)；以及接著去除掉應(yīng)變誘發(fā)層(22)，將應(yīng)變硅層(12)的一表面暴露出來而產(chǎn)生絕緣體上應(yīng)變硅結(jié)構(gòu)(10)，該結(jié)構(gòu)包括基底(24)、基底(24)上的絕緣層(14)、以及絕緣層(14)上的應(yīng)變硅層(12)。
13.如權(quán)利要求12之方法，其中基底(24)是由半導(dǎo)體材料形成的。
14.如權(quán)利要求12之方法，其中應(yīng)變誘發(fā)層(22)是由SiGe合金來形成，而應(yīng)變硅層(12)是在拉伸應(yīng)變之下。
15.如權(quán)利要求12之方法，其中SiGe合金具有與硅的晶格常數(shù)相比大出約0.2至約2個(gè)百分比的晶格常數(shù)。
16.如權(quán)利要求12之方法，其中應(yīng)變硅層(12)是通過外延生長法而在應(yīng)變誘發(fā)層(22)上形成的。
17.如權(quán)利要求12之方法，其中絕緣層(14)系在基底(24)上，而接合步驟包括將基底(24)的絕緣層(14)接合到多層結(jié)構(gòu)(18)的應(yīng)變硅層(12)上。
18.如權(quán)利要求12之方法，其中絕緣層(14b)系在基底(24)上，多層結(jié)構(gòu)(16)包括應(yīng)變誘發(fā)層(22)、在應(yīng)變誘發(fā)層(22)上并接觸到應(yīng)變誘發(fā)層(22)的應(yīng)變硅層(12)、以及在應(yīng)變硅層(12)上的第二絕緣層(14a)，而接合步驟包括將基底(24)的絕緣層(14b)接合到多層結(jié)構(gòu)(18)第二絕緣層(14a)上。
19.如權(quán)利要求12之方法，其中多層結(jié)構(gòu)(18)包括應(yīng)變誘發(fā)層(22)、在應(yīng)變誘發(fā)層(22)上并接觸到應(yīng)變誘發(fā)層(22)的應(yīng)變硅層(12)、以及在應(yīng)變硅層(12)上的絕緣層(14)，而接合步驟包括將多層結(jié)構(gòu)(18)的絕緣層(14)接合到基底上(24)。
20.如權(quán)利要求12之方法，其中多層結(jié)構(gòu)(18)包括應(yīng)變誘發(fā)層(22)，在應(yīng)變誘發(fā)層(22)上并接觸到應(yīng)變誘發(fā)層(22)的應(yīng)變硅層(12)，應(yīng)變硅層(12)上的絕緣層(14)，以及絕緣層(14)上的半導(dǎo)體層(24a)，而接合步驟包括將多層結(jié)構(gòu)(18)的半導(dǎo)體層(24a)接合到基底(24b)上。
21.如權(quán)利要求20之方法，其中基底(24、24a、24b)是由半導(dǎo)體材料形成的。
22.如權(quán)利要求12之方法，其中去除步驟包括選取自化學(xué)機(jī)械拋光、晶片切割或?qū)杈哂羞x擇性之化學(xué)蝕刻中之一個(gè)或多個(gè)技術(shù)。
23.如權(quán)利要求12之方法，進(jìn)一步包括在應(yīng)變硅層(12)的表面內(nèi)形成集成電路器件(40、50)之步驟。
24.如權(quán)利要求23之方法，其中形成集成電路器件(40、50)之步驟包括在應(yīng)變硅層(12)表面內(nèi)形成源極區(qū)與漏極區(qū)(26、28)之步驟，使得應(yīng)變硅層(12)定義出位于源極區(qū)(26、28)與漏極區(qū)(26、28)之間之溝道(30)，該溝道(30)直接接觸到絕緣層(14)。
25.如權(quán)利要求24之方法，進(jìn)一步包括使用半導(dǎo)體層(24)形成柵極(36)，該柵極(36)通過絕緣層(14)而與溝道(30)分隔開。
26.如權(quán)利要求24之方法，進(jìn)一步包括在應(yīng)變硅層(12)表面上形成柵極氧化物(32)、并在該柵極氧化物(32)上形成柵極(34)之步驟。
27.如權(quán)利要求24之方法，進(jìn)一步包括以下步驟使用半導(dǎo)體層(24)形成第一柵極(36)，該第一柵極(36)通過絕緣層(14)而與溝道(30)分隔開；在應(yīng)變硅層(12)的表面上形成柵極氧化物(32)；以及在柵極氧化物(32)上形成第二柵極(34)；其中該方法會(huì)產(chǎn)生雙柵極MOSFET(50)。
全文摘要
本發(fā)明提供一種SOI(絕緣體上硅)結(jié)構(gòu)與其制造方法，其中應(yīng)變硅層(12)直接位于絕緣體層(14)上。該方法需要在應(yīng)變誘發(fā)層(22)上形成硅層(12)，其中應(yīng)變誘發(fā)層(22)具有與硅不相同的晶格常數(shù)，使得由于與應(yīng)變誘發(fā)層(22)之晶格失配而硅層(12)會(huì)有應(yīng)變。由此形成的多層結(jié)構(gòu)(18)接合到基底(24)上，使得絕緣層(14)在應(yīng)變硅層(12)與基底(24)之間，而且使得應(yīng)變硅層(12)直接接觸到絕緣層(14)。然后去除掉應(yīng)變誘發(fā)層(22)，而產(chǎn)生應(yīng)變的SOI之結(jié)構(gòu)(10)，該結(jié)構(gòu)包括直接位于絕緣層(14)上的應(yīng)變硅層(12)，其中硅層(12)內(nèi)的應(yīng)變由SOI結(jié)構(gòu)(10)保持。
文檔編號(hào)H01L21/02GK1500288SQ02807649
公開日2004年5月26日 申請(qǐng)日期2002年3月21日 優(yōu)先權(quán)日2001年3月31日
發(fā)明者K·里姆, K 里姆 申請(qǐng)人:國際商業(yè)機(jī)器公司