專利名稱：卷帶式半導體封裝結(jié)構(gòu)的制作方法
技術(shù)領域：
本實用新型涉及半導體封裝結(jié)構(gòu)，尤指一種具有懸空外接腳于電路薄膜的卷帶式半導體封裝結(jié)構(gòu)。
臺灣專利第478124號《輸送膠帶型半導體裝置》，揭示了另一種薄膜封裝結(jié)構(gòu)，晶片的金凸塊接合于一薄膜的內(nèi)導線(上表面)，該等內(nèi)導線鍍金，使得熱壓合時晶片的金凸塊能透入該內(nèi)導線以產(chǎn)生接合，內(nèi)導線的一端延伸有一外接線，該外接線亦粘固于該薄膜，該外接線的上表面呈裸露，以供反面的外部表面接合，適用液晶驅(qū)動晶片的卷帶式封裝，作為一液晶模組，然而該晶片與該薄膜之間需要涂抹一層填充樹脂，為了避免樹脂污染至外接線的上表面，該薄膜應覆蓋有一阻隔層在上表面。
因此，不同的簿膜封裝型態(tài)需要針對不同的半導體產(chǎn)品，無法一體通用。如

圖1所示，一種習知記憶體晶片的封裝結(jié)構(gòu)為TSOP(薄小尺寸外觀封裝，即Thin Small Outline Package之簡稱)封裝型態(tài)，包含有一晶片10，該晶片10粘固于一LOC導線架20(Lead-On-Chip，無晶片座墊的導線架)的內(nèi)接腳21下表面，并以搭線形成的焊線11連接晶片10與內(nèi)接腳21的上表面，一模封(molding)的封膠體30密封該晶片10、焊線11與內(nèi)接腳21，該LOC導線架20具有連接對應內(nèi)接腳21的外接腳22，由封膠體30的側(cè)邊延伸出并經(jīng)適當彎折，以外接腳22表面接合至一外部電路板40，如記憶體模組基板、通訊板或主機板等等，相對于薄膜封裝的樹脂而言，習知導線架的外接腳必須具備約為0.2mm的厚度，用以支撐龐大的封膠體30與導線架20，然而隨著晶片的高頻寬(bandwidth)化的發(fā)展，特別是頻寬高于400MHZ的晶片已無法再使用習知搭線的半導體封裝結(jié)構(gòu)進行封裝，針對先進晶片如何以批量模式生產(chǎn)，提出一種新的封裝結(jié)構(gòu)，且能依循習知的腳位架結(jié)構(gòu)顯然有其急迫性。
本實用新型的次要目的，在于提供一種卷帶式半導體封裝結(jié)構(gòu)，利用電路薄膜的懸空外接腳具有裸露的第一表面與第二表面，以供兩方向的表面接合或疊設的表面接合。
本實用新型的再一目的，在于提供一種卷帶式半導體封裝結(jié)構(gòu)，利用晶片、電路薄膜與填充樹脂的輕量組合構(gòu)造及延伸的懸空外接腳的預設厚度，以該等懸空外接腳承載該卷帶式半導體封裝。
本實用新型的另一目的，在于提供一種卷帶式半導體封裝結(jié)構(gòu)，利用電路薄膜的懸空外接腳，以避免填充樹脂在涂膠過程的覆蓋。
本實用新型的更一目的，在于提供一種卷帶式半導體封裝結(jié)構(gòu)，其電路薄膜的懸空外接腳具有與習知記憶體晶片封裝結(jié)構(gòu)相同的腳位，以供表面接合，當記憶體晶片以凸塊接合于電路薄膜，該卷帶式半導體封裝則具有短電性傳導路徑、質(zhì)量輕、卷帶式封裝的功效，以達到有效地封裝高頻記憶體晶片。
為達上述目的，本實用新型所提供的一種卷帶式半導體封裝結(jié)構(gòu)，主要包括一卷帶式電路薄膜、一晶片及一填充樹脂；其特征在于一卷帶式電路薄膜，其包含有一軟性介電層及復數(shù)個金屬線路，其中該介電層具有一表面，且該等金屬線路設于該介電層的該表面，每一金屬線路具有一內(nèi)連接端及一懸空外接腳，該等懸空外接腳延伸過該介電層并具有顯露的第一表面與對應的第二表面；一晶片，具有一主動面及一背面，其中該主動面形成有復數(shù)個導電凸塊，該等凸塊接合于該等金屬線路的內(nèi)連接端；一填充樹脂，其填充于該晶片與該介電層之間并密封該等凸塊，且顯露該晶片的背面。其中所述該等金屬線路的懸空外接腳具有一厚度，介于8-20μm之間，用以彎折時支撐該電路薄膜、晶片與填充樹脂。
所述該等金屬線路的懸空外接腳具有一厚度，介于15-18μm之間。
所述介電層的厚度介于25-75μm之間。
所述晶片為記憶體晶片。
所述介電層的該表面大于該晶片的主動面。
所述晶片的凸塊可為金、錫鉛、銅、鋁、銀膠或?qū)щ娝苣z。
所述晶片的凸塊以金凸塊為佳。
所述卷帶式電路薄膜可卷收于一卷輪。
由于本實用新型適用于先進高頻晶片低成本批量生產(chǎn)的封裝；利用電路薄膜的懸空外接腳具有裸露的第一表面與第二表面，以供兩方向的表面接合或疊設的表面接合；利用晶片、電路薄膜與填充樹脂的輕量組合構(gòu)造及延伸的懸空外接腳的預設厚度，以該等懸空外接腳承載該卷帶式半導體封裝；利用電路薄膜的懸空外接腳，以避免填充樹脂在涂膠過程的覆蓋；其電路薄膜的懸空外接腳具有與習知記憶體晶片封裝結(jié)構(gòu)相同的腳位，以供表面接合，當記憶體晶片以凸塊接合于電路薄膜，該卷帶式半導體封裝結(jié)構(gòu)具有短電性傳導路徑、質(zhì)量輕、卷帶式封裝的功效，故可達到有效地封裝高頻記憶體晶片。
圖2，為本實用新型的剖面示意圖。
圖3，為本實用新型另一應用狀態(tài)的剖面示意圖。
圖4，為本實用新型又一應用狀態(tài)的剖面示意圖。
圖5，為本實用新型卷收于一卷輪的示意圖。
晶片50為一積體電路晶片，較佳的，其為一記憶體晶片，如SDRAM(同步動態(tài)隨機存取記憶體)、DDR DRAM(倍率資料傳輸動態(tài)隨機存取記憶體)、QDR DRAM(四倍率資料傳輸動態(tài)隨機存取記憶體)、Rambus memory或flash(快閃記憶體)等等，其中該晶片50為頻寬(bandwidth)高于400MHz的Rambus、QDR或DDR等高頻記憶體為尤佳，該晶片50具有一主動面52(active surface)及一對應的背面53，在主動面52上形成有導電凸塊51，如金、錫鉛、銅、鋁、銀膠或?qū)щ娝苣z等凸塊，而金凸塊較佳，該晶片50以主動面52朝向該介電層70的該表面71并熱壓接合凸塊51與該等金屬線路80之內(nèi)連接端81，例如，晶片50在上的覆晶接合(flip-chipbonding)或晶片50在下的卷帶自動壓合(Tape Automated bonding)方式，較佳地，該介電層70的該表面71大于該晶片50的主動面52，以利于填充樹脂90的涂覆。
在接合晶片50與電路薄膜60之后，在該介電層70的該表面71對應于該晶片50的周邊涂劃一熱固性填充樹脂90，該填充樹脂90在未熱固前施以一預定加熱溫度，使其具有適當?shù)牧鲃有?，藉由毛細管作用填充于該介電?0與該晶片50之間，并密封該等凸塊51，且顯露該晶片50的背面53之后，再烘烤固化該填充樹脂90，由于該等懸空外接腳82懸空于該介電層70，故填充樹脂90在涂膠過程中不會有覆蓋外接腳82的現(xiàn)象。
上述的卷帶式半導體封裝結(jié)構(gòu)適用于卷帶式封裝，即晶片壓合、涂膠、烘烤過程均可在一包含有復數(shù)個電路薄膜60的卷帶上實施，封裝后該卷帶式電路薄膜60能被卷收于一卷輪100(reel)，而呈卷帶狀，如圖5所示，該卷帶式電路薄膜60在單離(singulation)前形成于一可繞性卷帶，該卷帶兩側(cè)邊形成有固定間距的鏈穴61，并形成有連接該等金屬線路80的電鍍線路62，以及用以形成懸空外接腳82的鏤空區(qū)63，在單離為個別卷帶式半導體封裝之后，該卷帶式半導體封裝相當輕質(zhì)，如圖2所示，可將懸空外接腳82往下適當彎折，以其第二表面84表面接合至一外部電路板40，懸空外接腳82的一預定厚度(8-20μm)是能承載該晶片50、電路薄膜60與填充樹脂90，或者，如圖3所示，懸空外接腳82可往上適當彎折，以其第一表面83表面接合至一外部電路板40，較佳地，晶片背面53與外部電路板40之間形成有一導熱膏41(thermal grease)，以增進晶片50的散熱。甚者，如圖4所示，利用該電路薄膜60的可繞性，將多個卷帶式半導體封裝疊設在一起，其腳位可對應疊設接合，更顯實用性，以達到先進晶片封裝的低成本批量生產(chǎn)的功效。
以上所述僅為本實用新型的較佳實施例而已，任何熟知此項技藝者，在不脫離本實用新型的精神和范圍內(nèi)，所作的任何變化與修飾，皆應涵蓋于本實用新型權(quán)利要求書所界定的專利保護范疇之內(nèi)。
權(quán)利要求1.一種卷帶式半導體封裝結(jié)構(gòu)，主要包括一卷帶式電路薄膜、一晶片及一填充樹脂；其特征在于一卷帶式電路薄膜，其包含有一軟性介電層及復數(shù)個金屬線路，其中該介電層具有一表面，且該等金屬線路設于該介電層的該表面，每一金屬線路具有一內(nèi)連接端及一懸空外接腳，該等懸空外接腳延伸過該介電層并具有顯露的第一表面與對應的第二表面；一晶片，具有一主動面及一背面，其中該主動面形成有復數(shù)個導電凸塊，該等凸塊接合于該等金屬線路的內(nèi)連接端；一填充樹脂，其填充于該晶片與該介電層之間并密封該等凸塊，且顯露該晶片的背面。
2.根據(jù)權(quán)利要求1所述的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述該等金屬線路的懸空外接腳具有一厚度，介于8-20μm之間，用以彎折時支撐該電路薄膜、晶片與填充樹脂。
3.根據(jù)權(quán)利要求1所述的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述該等金屬線路的懸空外接腳具有一厚度，介于15-18μm之間。
4.根據(jù)權(quán)利要求1至3所述之一的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述介電層的厚度介于25-75μm之間。
5.根據(jù)權(quán)利要求1至3所述之一的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述晶片為記憶體晶片。
6.根據(jù)權(quán)利要求1至3所述之一的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述介電層的該表面大于該晶片的主動面。
7.根據(jù)權(quán)利要求1至3所述之一的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述晶片的凸塊可為金、錫鉛、銅、鋁、銀膠或?qū)щ娝苣z。
8.根據(jù)權(quán)利要求7所述之一的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述晶片的凸塊以金凸塊為佳。
9.根據(jù)權(quán)利要求1至3所述之一的卷帶式半導體封裝結(jié)構(gòu)，其特征在于所述卷帶式電路薄膜可卷收于一卷輪。
專利摘要一種卷帶式半導體封裝結(jié)構(gòu)，晶片的凸塊接合至一卷帶式電路薄膜，且在兩者之間形成有填充樹脂，該電路薄膜的金屬線路形成有復數(shù)個懸空外接腳，每一懸空外接腳具有顯露的第一表面與第二表面，以供表面接合，該等懸空外接腳的厚度介于8－20μm的間，用以彎折時承載該晶片、電路薄膜與填充樹脂。
文檔編號H01L23/28GK2570978SQ0225185
公開日2003年9月3日 申請日期2002年9月6日 優(yōu)先權(quán)日2002年9月6日
發(fā)明者沈更新 申請人:南茂科技股份有限公司, 百慕達南茂科技股份有限公司