專利名稱：繞線型芯片線圈及其特性調(diào)整方法
技術(shù)領(lǐng)域：
本發(fā)明涉及繞線型芯片線圈，特別是涉及在高頻電路中使用的小型繞線型芯片線圈及其特性調(diào)整方法。


圖12是現(xiàn)有的繞線型芯片線圈的外觀透視圖。
在圖12中，100是芯片線圈，1是線芯部，11是軛部，2是導(dǎo)電性導(dǎo)線，21是導(dǎo)電性導(dǎo)線端部，3是端子電極，4是包覆樹脂。
芯片線圈100通過在由磁性體構(gòu)成的線芯1上卷繞一條導(dǎo)電性導(dǎo)線2，在設(shè)于線芯1的軛部11上的端子電極3上分別固定其兩端21而形成。
但是，在現(xiàn)有的繞線型芯片線圈中，存在以下所示的應(yīng)當(dāng)解決的課題。
在最近的高頻電路中，電路元件和傳輸線路間的匹配非常困難，具有微小電感值(10nH以下)的線圈的種類必須是豐富的。
但是，在現(xiàn)有的繞線型芯片線圈的構(gòu)造中，只能通過繞線圈數(shù)為一圈、兩圈這樣的整數(shù)卷繞連接在電極上，只能取得與此相對(duì)應(yīng)的電感值。
在此，表示了1005尺寸(底面尺寸為1.0mm×0.5mm)的繞線型芯片線圈的電感值的例子。圖11表示該現(xiàn)有的繞線型芯片線圈能夠得到的電感值的例子。(在該圖中，也合并表示了本發(fā)明的實(shí)施方式中說明的繞線型芯片線圈的電感值的例子)例如，當(dāng)在1005尺寸上卷繞直徑50μm的一條導(dǎo)電性導(dǎo)線時(shí)，只能得到一圈的1.5nH、兩圈的2.7nH這樣跳躍的值。因此，不能得到E12系列的不足1.5nH的電感值或1.8nH和2.2nH這樣的電感值，另外，不能得到E24系列的不足1.5nH的電感值或1.6、1.8、2.0、2.2、2.4nH這樣的電感值。
而且，例如，在1608尺寸(底面尺寸為1.6mm×0.8mm)的繞線型芯片線圈中，卷繞直徑80μm的導(dǎo)電性導(dǎo)線的情況下，也只能得到一圈的2.2nH、兩圈的2.7nH這樣跳躍的值。
因此，在這樣的構(gòu)成中，只要使用相同的導(dǎo)電性導(dǎo)線，例如，在上述例子中，不能取得不足2.2nH的電感值或2.2nH與2.7nH之間的電感值。
本發(fā)明通過至少兩條導(dǎo)電性導(dǎo)線構(gòu)成繞線型芯片線圈。由此，其特征在于，得到與一條導(dǎo)電性導(dǎo)線的情況不同的電感值。
另外，本發(fā)明在線芯部上單層整列卷繞多個(gè)導(dǎo)線構(gòu)成繞線型芯片線圈。由此，以簡(jiǎn)單的構(gòu)造構(gòu)成繞線型芯片線圈。
另外，本發(fā)明把擰成一條的多個(gè)導(dǎo)線卷繞在線芯部上，構(gòu)成繞線型芯片線圈。由此，進(jìn)一步得到不同的電感值。
另外，本發(fā)明通過把多條導(dǎo)線分散卷繞在上述線芯部上，構(gòu)成繞線型芯片線圈。由此，能夠得到與導(dǎo)電性導(dǎo)線為一條的情況不同并且與單層整列繞制的情況也不同的電感值。
另外，本發(fā)明在進(jìn)行于線芯部的兩端部上設(shè)有形成端子電極的軛部，在線芯部上卷繞多條導(dǎo)電性導(dǎo)線，在端子電極表面上固定導(dǎo)電性導(dǎo)線的兩端的繞線型芯片線圈的特性調(diào)整時(shí)，在線芯部限定相鄰的導(dǎo)線相互的間隔，來調(diào)整端子電極間的電感。
圖2是該繞線型芯片線圈的仰視圖。
圖3是表示電極涂敷工序的圖。
圖4是表示把導(dǎo)電性導(dǎo)線卷繞在線芯上的工序的圖。
圖5是表示施加包覆樹脂的工序的圖。
圖6是第二實(shí)施方式的繞線型芯片線圈的外觀透視圖。
圖7是表示該繞線型芯片線圈的導(dǎo)線間隔與電感值的關(guān)系的圖。
圖8是第三實(shí)施方式的繞線型芯片線圈的外觀透視圖。
圖9是表示該繞線型芯片線圈的導(dǎo)線間隔與電感值的關(guān)系的圖。
圖10是表示第四實(shí)施方式的將導(dǎo)電性導(dǎo)線卷繞到線芯上的工序的圖。
圖11是表示各種繞線型芯片線圈能夠得到的電感值的例子的圖。
圖12是現(xiàn)有的繞線型芯片線圈的外觀透視圖。
其中，1-線芯，11-軛部，12-線芯部，2、2a、2b-導(dǎo)電性導(dǎo)線，21、21a、21b-導(dǎo)電性導(dǎo)線端部，3-端子電極，4-包覆樹脂，51-支架，53-導(dǎo)電膏，54、71-平板，61-線芯部用的卡盤，62-繞線用噴嘴，100-芯片線圈。
圖1是繞線型芯片線圈的外觀透視圖，圖2是其仰視圖。在圖1、圖2中，1是在其兩端部分別形成軛部11而成的線芯部，2a、2b是繞制在線芯1上的導(dǎo)電性導(dǎo)線，21a、21b是導(dǎo)電性導(dǎo)線端部，3是設(shè)在上述軛部11的端部上的端子電極，4是在導(dǎo)電性導(dǎo)線2a、2b所繞制的線芯1的一個(gè)主面上形成的包覆樹脂，100是芯片線圈。
下面參照?qǐng)D3～圖5對(duì)該芯片線圈100的形成方法進(jìn)行說明。
圖3是表示端子電極3的涂敷工序的圖，(a)是涂敷前的圖，(b)是涂敷后的圖。
在圖3中，51是保持線芯1的支架，53是包含例如Ag的導(dǎo)電膏，54是平板。
圖4是表示把導(dǎo)電性導(dǎo)線2a、2b繞制到線芯1上的工序的圖。在圖4中，61是用于保持線芯1的一個(gè)端部并且以預(yù)定方向旋轉(zhuǎn)的卡盤，62是繞線用噴嘴。
圖5是表示由支架51保持繞制了導(dǎo)電性導(dǎo)線的線芯1并且在其一個(gè)主面上施加包覆樹脂4的工序的圖，(a)是涂敷前的圖，(b)是涂敷后的圖，(c)是UV光照射狀態(tài)的圖。
在圖5中，71是平板。
由氧化鋁等比導(dǎo)磁率1的材料構(gòu)成的線芯1由卷繞導(dǎo)電性導(dǎo)線2a、2b的部分和其兩端的軛部11組成，通過沖壓成型等形成外形。
在線芯1的軛部11的頂端部上，通過浸泡法或者印刷法設(shè)置導(dǎo)電膏，形成端子電極3。在此，端子電極3的膜厚在干燥·燒結(jié)后為10～30μm左右。
例如，當(dāng)以浸泡法形成電極時(shí)，如圖3所示，線芯1通過支架51把其另一個(gè)主面?zhèn)龋窜棽?1的頂端部保持在下方。另一方面，在平板54上，導(dǎo)電膏53以比軛部11的突出高度薄的厚度(例如0.5～1.0mm程度)進(jìn)行設(shè)置。在此狀態(tài)下，使支架51向下方移動(dòng)，浸漬到導(dǎo)電膏53中，直到線芯1的軛部11與平板54接觸為止。由此，在軛部11的底面和相鄰的四個(gè)側(cè)面上涂敷了導(dǎo)電膏。然后，通過提起·干燥·燒結(jié)形成端子電極3。
接著，如圖4所示，把在軛部11上形成了端子電極3的線芯1的一個(gè)端部固定在卡盤61上，把從繞線用噴嘴62抽出的平行的兩條導(dǎo)電性導(dǎo)線2a、2b各自的端部21a、21b同時(shí)固定到一個(gè)端子電極上。在導(dǎo)電性導(dǎo)線2a、2b上施加絕緣性被膜，但是，該絕緣性被膜也可以通過例如固定時(shí)的加熱而從固定部附近除去。
而且，可以以圖4所示的紡錠方式把這兩條導(dǎo)電性導(dǎo)線2a、2b繞制到線芯1上。即，使線芯1旋轉(zhuǎn)，把從固定的繞線用噴嘴62抽出的導(dǎo)電性導(dǎo)線卷繞在線芯部上。此時(shí)，卡盤61以線芯1的長(zhǎng)度方向作為轉(zhuǎn)軸進(jìn)行旋轉(zhuǎn)，同時(shí)，在長(zhǎng)度方向上稍稍移動(dòng)。由此，把從固定位置的繞線用噴嘴62抽出的兩條導(dǎo)電性導(dǎo)線2a、2b平行整列地以預(yù)定圈數(shù)繞制到線芯1上。
接著，與上述相同，把繞制了預(yù)定圈數(shù)的兩條導(dǎo)電性導(dǎo)線2a、2b同時(shí)固定到另一個(gè)端子電極上，并切下。在此，導(dǎo)電性導(dǎo)線2a、2b通過在直徑20～120μm范圍中從線芯1的大小、取得的電感值所算出的匝數(shù)等適當(dāng)決定進(jìn)行使用。而且，導(dǎo)電性導(dǎo)線2a、2b可以是不同的線徑，作為其材料，可以使用例如由Cu構(gòu)成的磁體導(dǎo)線或者Cu合金線。而且，作為絕緣性被膜，可以使用聚氨酯類或者聚酯類材料。
卷繞了這樣構(gòu)成的導(dǎo)電性導(dǎo)線2a、2b的線芯1在此狀態(tài)下具有作為芯片線圈的作用，但是，為了保護(hù)導(dǎo)電性導(dǎo)線或者為了作為線圈的處理性的便利，在一個(gè)主面?zhèn)仍O(shè)置包覆樹脂。
如圖5所示，芯片線圈100通過端子電極底面使芯片線圈100的頂面在下方而保持在支架51上(圖5(a))。另一方面，在平板71上以預(yù)定深度設(shè)置作為包覆樹脂的例如UV固化樹脂膏4，把芯片線圈100浸漬到距頂面預(yù)定的深度中后提升(圖5(b))。然后，從涂敷樹脂膏4的方向向涂敷了樹脂膏4的芯片線圈照射UV，使樹脂固化。包覆樹脂的厚度可以設(shè)定為高于向軛部11的頂面方向突出的高度，例如，如果突出的高度為0.1mm，包覆厚度可以為0.15～0.3mm的程度。而且，包覆樹脂可以涂敷在除電極3之外的整個(gè)表面上。
這樣，通過平行地單層整列卷繞兩條導(dǎo)電性導(dǎo)線，與一條的情況相比，不僅電流容量增加，而且磁路長(zhǎng)度變長(zhǎng)，因此，電感值降低。
圖11的「實(shí)施例1」表示在1005尺寸的線芯上分別單層整列卷繞兩條直徑50μm的導(dǎo)電性導(dǎo)線時(shí)的電感值。與把一條導(dǎo)電性導(dǎo)線繞一圈時(shí)的1.5nH、繞兩圈時(shí)的2.7nH的「現(xiàn)有例」相對(duì)，把兩條導(dǎo)電性導(dǎo)線繞一圈時(shí)能夠降低到1.2nH，當(dāng)繞兩圈時(shí)能夠降低到2.4nH。
另外，如上述那樣，在1608尺寸的線芯上用一條直徑80μm的導(dǎo)電性導(dǎo)線繞一圈時(shí)的電感值為2.2nH，通過使該導(dǎo)電性導(dǎo)線為兩條，電感值能夠降低到1.8nH。通過增加平行的導(dǎo)電性導(dǎo)線的條數(shù)，能夠使該電感值進(jìn)一步降低。這樣，通過多樣地設(shè)定平行的導(dǎo)電性導(dǎo)線數(shù)和匝數(shù)，能夠不改變外形尺寸而容易地構(gòu)成具有現(xiàn)有技術(shù)中不能獲得的電感值的芯片線圈。
另外，通過平行地卷繞兩條導(dǎo)電性導(dǎo)線，能夠降低作為線圈的電阻值，構(gòu)成高Q值的線圈。這樣，能夠大幅度改善匹配電路中的損失。
另外，在把兩條導(dǎo)電性導(dǎo)線擰成一條的情況下，電感值的降低率減少，與一條單體的導(dǎo)電性導(dǎo)線的情況相比，能夠降低電感值。由此，能夠進(jìn)一步取得多種電感值。
下面參照?qǐng)D6和圖7說明第二實(shí)施方式的繞線型芯片線圈的構(gòu)成。
圖6是繞線型芯片線圈的外觀透視圖。在圖1所示的例子中，把端子電極3的形成面作為上表面進(jìn)行表示，但是，該圖6使端子電極3的形成面向下進(jìn)行表示。在圖6中，1是線芯，11是其兩端部的軛部，12是線芯部，2a、2b是卷繞在線芯部12上的導(dǎo)電性導(dǎo)線。該兩條導(dǎo)電性導(dǎo)線2a、2b的端部與第一實(shí)施方式的情況相同，連接在端子電極3上。另外，4是形成在導(dǎo)電性導(dǎo)線2a、2b所繞制的線芯1的一個(gè)主面上的包覆樹脂。
該第二實(shí)施方式的繞線型芯片線圈，在線芯1的線芯部12上分散并且以相等的間隔繞制導(dǎo)電性導(dǎo)線2a、2b。圖11所示的「實(shí)施例2」表示在1005尺寸的線芯上分別分散并且等間隔地繞制直徑50μm的兩條導(dǎo)電性導(dǎo)線時(shí)的電感值。把該兩條導(dǎo)線繞一圈時(shí)，能夠得到1.1～1.3nH。繞兩圈時(shí)，能夠得到1.8～2.4nH。
這樣，在兩圈的單層整列繞制的情況下，具有2.4nH，但是，通過展寬這兩條導(dǎo)電性導(dǎo)線的間隔，能夠使得到的電感值降低到1.8nH。另外，在一圈的整列繞制的情況下，具有1.2nH，但是，通過展寬這兩條導(dǎo)電性導(dǎo)線的間隔，能夠使得到的電感值降低到1.1nH。這樣，在相同尺寸下得到了以前不能得到的E12系列和E24系列的低電感值的繞線型芯片線圈。
圖7表示把直徑50μm的導(dǎo)電性導(dǎo)線繞兩圈時(shí)其各導(dǎo)電性導(dǎo)線的間隔與電感值的關(guān)系。該各導(dǎo)電性導(dǎo)線的間隔為50μm時(shí)，電感值為約2.2nH，間隔為70μm時(shí)，電感值為2.0nH，間隔為120μm時(shí)，電感值為1.8nH，能夠獲得E12系列和E24系列。
下面參照?qǐng)D8和圖9說明第三實(shí)施方式的繞線型芯片線圈。
圖8是繞線型芯片線圈的外觀透視圖。在圖8中，1是線芯，11是其兩端部的軛部，12是線芯部，2a、2b是卷繞在線芯部12上的導(dǎo)電性導(dǎo)線。該兩條導(dǎo)電性導(dǎo)線2a、2b的端部與第一實(shí)施方式的情況相同，連接在端子電極3上。另外，4是形成在導(dǎo)電性導(dǎo)線2a、2b所繞制的線芯1的一個(gè)主面上的包覆樹脂。
與第二實(shí)施方式所示的繞線型芯片線圈不同，單層整列繞制兩條導(dǎo)電性導(dǎo)線2a、2b的同時(shí)，在線芯部12中，通過限定繞一圈不同而與相鄰的兩條導(dǎo)電性導(dǎo)線的間隔，從而能夠限定要得到的電感值。圖11所示的「實(shí)施例3」表示在1005尺寸的線芯上分別繞制直徑50μm的兩條導(dǎo)電性導(dǎo)線時(shí)的電感值。把該兩條導(dǎo)線繞兩圈時(shí)，能夠得到2.0～2.4nH。
圖9表示把直徑50μm的導(dǎo)電性導(dǎo)線繞兩圈時(shí)該兩條導(dǎo)電性導(dǎo)線的間隔與電感值的關(guān)系。該兩條導(dǎo)電性導(dǎo)線繞一圈不同而相鄰的間隔為70m時(shí)，電感值為約2.2nH，間隔為330μm時(shí)，電感值為約2.0nH。
下面作為第四實(shí)施方式，根據(jù)圖10說明用于得到所希望的電感值的繞線型芯片線圈的特性調(diào)整方法。
圖10(A)表示在線芯1上繞制導(dǎo)電性導(dǎo)線2a、2b的工序。(B)、(C)對(duì)繞線用噴嘴62進(jìn)行表示。
在(B)的例子中，為了規(guī)定兩條導(dǎo)電性導(dǎo)線2a、2b的間隔，而規(guī)定設(shè)在繞線用噴嘴62上的導(dǎo)電性導(dǎo)線通過的兩個(gè)孔的間隔x。即，準(zhǔn)備幾個(gè)該x不同的繞線用噴嘴62，通過對(duì)其進(jìn)行更換，從而使用同一線芯11得到所希望的電感值。
另外，在(C)的例子中，為了使用相同的繞線用噴嘴62來改變兩條導(dǎo)電性導(dǎo)線2a、2b的間隔，如圖10(C)所示，在使該繞線用噴嘴62以其縱向的中心軸為旋轉(zhuǎn)中心僅轉(zhuǎn)動(dòng)預(yù)定角度的狀態(tài)下，拉出導(dǎo)電性導(dǎo)線2a、2b。通過該繞線用噴嘴62的轉(zhuǎn)動(dòng)角度，在卷繞到線芯1上的狀態(tài)下，把兩條導(dǎo)電性導(dǎo)線2a、2b的間隔限定在變窄的方向上。由此，不必更換繞線用噴嘴62，就能得到所希望的電感值。由此，制造出第二實(shí)施方式所示構(gòu)造的繞線型芯片線圈。
另外，卡盤61在使線芯1轉(zhuǎn)動(dòng)的同時(shí)，使繞線用噴嘴62在圖中箭頭的方向上直線移動(dòng)，但是，通過控制其移動(dòng)速度，把兩個(gè)導(dǎo)電性導(dǎo)線2a、2b的預(yù)定繞制位置以及與其相鄰的下一個(gè)繞制位置的間隔限定為預(yù)定量。由此，制造出第三實(shí)施方式所示構(gòu)造的繞線型芯片線圈。但是，由于兩個(gè)端子電極的間隔一定，則使繞線用噴嘴62的移動(dòng)速度模型在從線圈首部到線圈尾部之間進(jìn)行變化。由此，使導(dǎo)電性導(dǎo)線2a、2b的兩端位置一定，把相鄰的導(dǎo)電性導(dǎo)線間的間隔限定為預(yù)定量。
根據(jù)本發(fā)明，通過至少用兩條來構(gòu)成導(dǎo)電性導(dǎo)線，能夠以統(tǒng)一的形狀構(gòu)成具有比現(xiàn)有技術(shù)更細(xì)致分化的電感值種類的繞線型芯片線圈。而且，提高了元件的Q值，能夠大幅度降低直流電阻，因此，能夠大幅度改善匹配電路中的損失。
另外，根據(jù)本發(fā)明，通過把多個(gè)導(dǎo)電性導(dǎo)線單層整列繞制在線芯部上，能夠以統(tǒng)一的形狀用簡(jiǎn)單的構(gòu)造容易地構(gòu)成具有比現(xiàn)有技術(shù)更細(xì)致分化的電感值種類的繞線型芯片線圈。
另外，根據(jù)本發(fā)明，通過把擰成一條的多個(gè)導(dǎo)電性導(dǎo)線(絞線)繞制在線芯部上，能夠構(gòu)成具有更多種電感值的繞線型芯片線圈。
另外，根據(jù)本發(fā)明，通過把多條導(dǎo)線分散繞制在線芯部上，能夠在導(dǎo)電性導(dǎo)線為一條的情況下、單層整列繞制的情況下、絞線的情況下得到均不相同的電感值。
權(quán)利要求
1.一種繞線型芯片線圈，在線芯部的兩端部上設(shè)有形成端子電極的軛部，在上述線芯部上卷繞導(dǎo)電性導(dǎo)線，在上述端子電極表面上固定上述導(dǎo)電性導(dǎo)線的兩端，其特征在于，上述導(dǎo)電性導(dǎo)線由多條構(gòu)成。
2.根據(jù)權(quán)利要求1所述的繞線型芯片線圈，其特征在于，上述多條導(dǎo)線單層整列卷繞在上述線芯部上。
3.根據(jù)權(quán)利要求1所述的繞線型芯片線圈，其特征在于，上述多條導(dǎo)線被擰成一條，該擰成的導(dǎo)線卷繞在上述線芯部上。
4.根據(jù)權(quán)利要求1所述的繞線型芯片線圈，其特征在于，上述多條導(dǎo)線分散卷繞在上述線芯部上。
5.一種繞線型芯片線圈的特性調(diào)整方法，該繞線型芯片線圈在線芯部的兩端部上設(shè)有形成端子電極的軛部，在上述線芯部上卷繞多條導(dǎo)電性導(dǎo)線，在上述端子電極表面上固定上述導(dǎo)電性導(dǎo)線的兩端，其特征在于，在所述線芯部限定相鄰的導(dǎo)線相互的間隔，從而調(diào)整上述端子電極間的電感。
全文摘要
本發(fā)明提供一種能夠獲得的電感值為多種并具有統(tǒng)一的外形尺寸的繞線型芯片線圈。芯片線圈100通過把兩條導(dǎo)電性導(dǎo)線2單層整列繞制在由磁性體構(gòu)成的線芯1上，將其兩端21分別固定在設(shè)置于線芯1的軛部11上的端子電極3上而形成。由此，不僅電流容量增加，而且，由于磁路長(zhǎng)度變長(zhǎng)，因而電感值降低。這樣，通過把平行的導(dǎo)電性導(dǎo)線的條數(shù)、導(dǎo)電性導(dǎo)線的直徑、匝數(shù)作為參數(shù)，能夠容易地得到多個(gè)電感值。
文檔編號(hào)H01F27/29GK1405803SQ0212852
公開日2003年3月26日 申請(qǐng)日期2002年8月9日 優(yōu)先權(quán)日2001年8月9日
發(fā)明者平井真哉, 問井孝臣, 津花克彥, 安澤裕之 申請(qǐng)人:株式會(huì)社村田制作所