專利名稱：電路基板的圖案化制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路基板的圖案化制程，特別是一種有關(guān)于通過吸附具有抑制金屬成核特性的薄膜，如自組裝單層膜(Self-AssembledMonolayers，也稱自組裝分子層)的印模(stamp)，對電路基板進行金屬層選擇性沉積步驟，以形成微小通孔及線路圖案的制程。
圖1A至圖1E是現(xiàn)有技術(shù)于集成電路基板的圖案化制程，其步驟包括(a)提供一基材作為集成電路基板10的主體，在該集成電路基板10的上、下側(cè)表面分別覆蓋有上、下金屬層11、12，以作為后續(xù)定義電路布線之用；(b)在集成電路基板10表面預(yù)定位置處定位出通孔位置，以機械鉆孔等方式穿透，形成多個貫穿該集成電路基板10的通孔13；(c)在上述通孔13的內(nèi)側(cè)表面上鍍上一層完整面銅14，以形成具導(dǎo)通作用的導(dǎo)通孔13a；(d)對集成電路基板10的上、下側(cè)表面的上、下金屬層11、12依所設(shè)計的電路布線形態(tài)進行微影、蝕刻等步驟，以定義出上、下電路層11a、12a；(e)以填充材如緣漆等材質(zhì)，對所述各導(dǎo)通孔13a進行塞孔，以形成完整的導(dǎo)電栓15結(jié)構(gòu)。最后通常會再以將保護層(圖中未示)覆蓋于集成電路基板10的上、下電路層11a、12a表面作保護。
以上所述僅為單層集成電路基板的一般制程，在多層集成電路基板的趨勢下，只要將各單層電路基板施以定義通孔的上述標準制程，疊合各該電路基板，即可制成多層復(fù)雜的集成電路基板。
以上所述是現(xiàn)有技術(shù)的集成電路基板10的制程，但即使發(fā)展多年，現(xiàn)有技術(shù)的集成電路基板10的可靠度和良好率仍須提高，其原因主要在于1.現(xiàn)有技術(shù)的電路布線線路制作一般皆須使用曝光顯影制程，不僅生產(chǎn)成本高，且制作極為耗時，生產(chǎn)效率太低。
2.優(yōu)良通孔制作難度高，制程極為煩雜，生產(chǎn)時間過長，且機臺設(shè)備費用非常昂貴，成本過高。
由上述說明可知，利用現(xiàn)有技術(shù)的制程所制造的集成電路的基板具有可靠度不佳、導(dǎo)電栓塞孔強度差等缺點，經(jīng)常無法滿足客戶所要求的標準，不僅影響了市場的競爭力也造成生產(chǎn)成本的浪費，由此從事基板生產(chǎn)的廠商莫不致力于通孔制程的改良，以提高基板的可靠度進而實現(xiàn)增加市場競爭力和降低生產(chǎn)成本的目標。
(b)提供一已完成前段制作步驟的電路基板，將上述印模與該電路基板的表面接觸。
(c)移開所述印模，以使該印模上吸附的抑制金屬成核特性的薄膜轉(zhuǎn)印在該電路基板上，使電路基板上吸附有抑制金屬成核特性的薄膜。
(d)接著于該電路基板被圖案轉(zhuǎn)印的表面上沉積一金屬層，因為電路基板上的薄膜具有抑制金屬成核的特性，故金屬層生成在該電路基板未吸附有該薄膜的部分，因而可直接形成已圖案化的金屬層。
(e)進行表面處(surface treatment)，移除未被金屬層覆蓋的部分薄膜。
本發(fā)明可應(yīng)用于增層法制程(build-up process)。在該核心(core)電路基板的至少一面疊上若干介電層，各該介電層由此印模接觸，使得其吸附抑制金屬成核特性的薄膜，再沉積金屬層，而直接形成圖案化金屬層、盲孔(blind via)或不等程度貫穿基板的導(dǎo)通孔等，以制作出更多層電路基板形式，可廣泛應(yīng)用。
另一方面，本發(fā)明亦可無須先對印模進行圖案化，而是對覆蓋在電路基板、電路板或核心板的介電層進行圖案化，因此進行轉(zhuǎn)印時，抑制金屬成核特性的薄膜就被吸附于已圖案化的介電層上，省去了以圖案化母模形成圖案化印模的步驟，改為以形成圖案化較易的介電層來實現(xiàn)。


圖1A至圖1E是現(xiàn)有技術(shù)集成電路基板的圖案化示意圖；圖2A至圖2N是本發(fā)明第一實施例電路基板的圖案化制程示意圖；圖3A至圖3G是本發(fā)明第二實施例電路基板的圖案化制程示意圖。
(b)將該印模1移離開所述自組裝分子溶液2，該印模1上已吸附有一抑制金屬成核特性的薄膜、也即一自組裝單層膜2a在其上，如圖2B所示。
(c)提供一電路基板20，該電路基板20可為如一般單位電路薄板、硬性陶瓷基板或塑料基板、軟性基板等，亦可為電路板或核心板(coresheet)等，其上下表面形成有一銅箔21，并在該電路基板20的預(yù)定位置處，形成若干貫穿電路基板20并已填實的通孔22。其中銅箔21可視實際制程而采用，并非必須形成的，圖2C所示為形成銅箔21的電路基板20；接著將上述的印模1與該電路基板2的表面接觸。
(d)移開所述印模1，以使該印模1上吸附的自組裝單層膜2a轉(zhuǎn)印在該電路基板20上，而造成電路基板20上吸附有自組裝分子2b，且所述自組裝分子2b被吸附于該電路基板20的位置同印模1上的圖案1a，如圖2D所示。
(e)接著在該電路基板20被圖案轉(zhuǎn)印的表面上沉積一第一金屬層，如銅(Cu)、鋁(Al)、鋅(Zn)或其它金屬等，因為電路基板20轉(zhuǎn)印上的自組裝分子2b具有抑制金屬成核的特性，故第一金屬層則選擇性生成于該電路基板20未吸附有自組裝分子2b的部分，而直接形成已圖案化的金屬層23，如圖2E所示。
(f)進行表面處理(surface treatment)，如電漿蝕刻(plasma etching)，以移除自組裝分子2b，如圖2F所示。
(g)以快閃蝕刻方式(flash etching)移除未被覆蓋的銅箔21，如圖2G所示；如果實際制程不需制作該銅箔21，則此步驟可省略。
(h)在所述金屬層23外覆上一介電層24，其是一感光介電層(photo-dielectric)或可激光加工層(Laser processable dielectric layer)，如圖2H所示。
(i)若介電層24為一感光介電層，則以曝光、顯影等步驟；若介電層24為一可激光加工層，則以激光鉆孔方式，以圖案化該介電層24，使該介電層24形成若干電路布線位置，可包括有圖案化金屬層及導(dǎo)通孔等，如圖2I所示。
(j)接著再沉積一以濺鍍(sputtering)或蒸鍍方式形成的薄金屬層25于介電層24表面上，如銅、鋁、鋅或其它金屬等，該薄金屬層25的形成是可根據(jù)實際制程而選擇的非必要性步驟。接著再使用另一第二印模(圖中未示)與電路基板表面接觸，使得所述薄金屬層25上吸附有自組裝分子2c，如圖2J所示。
(k)接著在該電路基板20的最外表面上沉積一第二金屬層，如銅、鋁、鋅或其它金屬等，因電路基板20的薄金屬層25上吸附自組裝分子2c具有抑制金屬成核的特性，第二金屬層會選擇性生成在該電路基板20未吸附有自組裝分子2c的部分，亦即介電層24的電路布線位置處，而直接形成已圖案化填實于開孔中的金屬層26，如圖2K所示。
(l)移除未被金屬層26覆蓋的部分自組裝分子2c，并以快閃蝕刻方式移除薄金屬層25，如圖2L所示；當然如果實際制程不需制作該薄金屬層25，則此移除薄金屬層25的步驟可省略。
(m)本實施例的另一實施形態(tài)，在該電路基板20的最外表面上沉積所述金屬層時，可采取更為精細的沉積方式，再加上薄金屬層25上吸附自組裝分子2c具有抑制金屬成核的特性，使極細微的金屬層28可形成于介電層14的電路布線位置處的邊壁上的模式，如圖2M所示。
(n)本實施例的再一實施形態(tài)，如圖2N所示，可應(yīng)用于增層法制程。在一作為核心的電路基板20上下表面疊上若干介電層24，以形成一多層電路基板形式，各該介電層24由此印模轉(zhuǎn)印方式，使得其吸附有自組裝分子，再沉積金屬層，如銅、鋁、鋅或其它金屬等，而形成若干圖案化金屬路層、盲孔或不等程度貫穿基板的導(dǎo)通孔29等。圖中僅以上下兩層介電層24表示，當然，視實際情況所需，以增層法制程可制作出可制作出更多層線路的多層電路基板形式，因而可廣泛應(yīng)用。
第二實施例圖3A至圖3G是本發(fā)明第二實施例電路基板的圖案化制程示意圖，其技術(shù)要點與第一實施例相同，而詳細實施步驟不盡相同，其步驟包括(a)首先提供一電路基板31，同上述實施例，該電路基板31可以是如一般單位電路薄板、硬性陶瓷基板或塑料基板、軟性基板等，也可是電路板或核心板等，該電路基板31的預(yù)定位置處已形成若干貫穿電路基板31并已填實的通孔32；在所述電路基板31表面上覆上一介電層33，其為一感光介電層或可激光加工層，如圖3A所示。
(b)若介電層33為一感光介電層，則以曝光、顯影等步驟，若介電層33為一可激光加工層，則以激光鉆孔方式，以圖案化該介電層33，使該介電層33形成若干電路布線位置，至少包括金屬層位置處34a及通孔位置處32a，如圖3B所不。
(c)接著提供一印模30，該印模30的材質(zhì)為彈性基材，如二甲基硅烷聚合物等；與前述實施例不同的是，該印模30上并未作圖案化處理形成圖案，而是一具有平整表面的印模，將該印模30均勻涂布上一抑制金屬成核特性的薄膜，如一自組裝單層膜3a，該自組裝分子3a如OTS、RSiCl3、Rsi(OCH3)等類溶液分子，其具有抑制金屬成核的特性；接著將上述的印模30與該電路基板31的表面接觸，如圖3C所示。
(d)移開所述印模30，以使該印模30上吸附的自組裝單層膜3a轉(zhuǎn)印在該電路基板31的介電層33上，而使已圖案化的介電層33的表面吸附有自組裝分子3a，如圖3D所示。
(e)接著沉積一第一金屬層在該電路基板31的最外表面上，如銅、鋁、鋅或其它金屬等，因介電層33上的自組裝分子3a具有抑制金屬成核的特性，故第一金屬層是選擇性生成在該電路基板31上未吸附有自組裝分子3a的部分，而直接形成已圖案化的電路布線，包括金屬層34以及導(dǎo)通孔35等，如圖3E所示。
(f)再進行表面處理，如電漿蝕刻等技術(shù)，以移除自組裝分子3a，如圖3F所示。
(g)接下步驟則如同前述實施例一樣，接續(xù)形成需要的圖案化金屬層、或通孔等。當然本實施例亦可應(yīng)用在另一形態(tài)一增層法制程。如圖3G所示，在一核心電路基板31上下表面疊上若干介電層33，以形成一多層電路基板形式，各該介電層33是先進行圖案化，再以印模接觸，使其吸附有自組裝分子，再沉積金屬層，如銅、鋁、鋅或其它金屬等，而直接形成若干金屬層34、盲孔或不等程度貫穿基板的導(dǎo)通孔36等。圖中僅以上下兩層介電層33表示，當然，視實際需要，以增層法制程可制作出更多層線路的多層電路基板形式，進而可廣泛應(yīng)用。
第一實施例與第二實施例不同的是，第一實施例將印模先進行圖案化，再使其吸附自組裝分子，因此轉(zhuǎn)印在電路基板、電路板或核心板時，所述自組裝分子已通過圖案化方式被吸附；而第二實施例則無須對印模進行圖案化，而是對覆在電路基板、電路板或核心板的介電層進行圖案化，因此進行轉(zhuǎn)印時，自組裝分子就被吸附于已圖案化的介電層上，省略了利用圖案化母模形成圖案化印模的步驟，而改以圖案化較易的介電層實現(xiàn)。
本發(fā)明與現(xiàn)有技術(shù)的最大不同處在于舍棄了一般以沉積或電鍍金屬層進行電路基板的制程，而改用彈性基材印模轉(zhuǎn)印圖案的方式，該印模吸附有抑制金屬成核特性的薄膜，如一自組裝分子溶液，再轉(zhuǎn)印于電路基板上。該自組裝分子是有抑制金屬成核的特性，為選擇性沉積阻抗(selectivedeposition resist)，能夠限制金屬層沉積的位置，而直接形成已圖案化的金屬層、盲孔或通孔等構(gòu)造。
如此，可應(yīng)用在極小線路的制程，如100μm以下，甚至可達10μm左右，可接生更多布線空間，同時具備優(yōu)良品質(zhì)的電路基板結(jié)構(gòu)，且不需再額外設(shè)計通孔的外環(huán)(或稱面環(huán)，capture pad)，不僅制制程簡易方便、應(yīng)用范圍廣，且適于各種尺寸的集成電路構(gòu)成、良品率高，完全克服了現(xiàn)有技術(shù)的各種缺點。
以上所述是為利用本發(fā)明電路基板的圖案化制程，以印模方式制作電路基板的詳細說明，本發(fā)明所揭露的制程可以事先形成微細圖案的印模，快速轉(zhuǎn)印出極微細的電路布線線路，不需以一般曝光顯影制程同時制作線路及通孔，不需昂貴的設(shè)備機臺，不僅大幅節(jié)省制作成本，且縮短生產(chǎn)時間，出貨速率快，大幅提高導(dǎo)電線路的布線密度，相對地基板的品質(zhì)可更加提高。
權(quán)利要求
1.一種電路基板的圖案化制程，其特征在于該制程至少包括以下步驟(a)提供一已完成前段制程的電路基板；(b)提供一印模，該印模表面已圖案化并吸附有一層具有抑制金屬成核特性的薄膜；(c)將該印模接觸于該電路基板的至少一表面，使該印模表面的薄膜轉(zhuǎn)印在該電路基板上；(d)沉積一金屬層于該電路基板被該印模轉(zhuǎn)印的表面上，以直接形成圖案化的金屬層；以及(e)移除該電路基板表面的該薄膜。
2.如權(quán)利要求1所述電路基板的圖案化制程，其特征在于所述的印模的材質(zhì)是一彈性基材。
3.如權(quán)利要求1所述電路基板的圖案化制程，其特征在于所述的印模是二甲基硅烷聚合物。
4.如權(quán)利要求1所述電路基板的圖案化制程，其特征在于所述的薄膜是自組裝單層膜。
5.一種電路基板的圖案化制程，其特征在于該制程至少包括以下步驟(a)提供一已完成前段制程的電路基板，其特征在于所述的電路基板的至少一表面具有一已圖案化的介電層；(b)提供一印模，該印模的表面吸附有一層具有抑制金屬成核特性的薄膜；(c)將該印模接觸于該已圖案化的介電層，使該印模表面的薄膜轉(zhuǎn)印在該電路基板的圖案化介電層上。(d)沉積一金屬層于該電路基板表面，以直接形成圖案化的金屬層；以及(e)移除該電路基板表面的該薄膜。
6.如權(quán)利要求5所述電路基板的圖案化制程，其特征在于所述的印模的材質(zhì)是一彈性基材。
7.如權(quán)利要求5所述電路基板的圖案化制程，其特征在于所述的印模是二甲基硅烷聚合物。
8.如權(quán)利要求5所述電路基板的圖案化制程，其特征在于所述的薄膜是自組裝單層膜。
全文摘要
一種電路基板的圖案化制程，適用于電路基板上的極細微線路及微小通孔的制作。是利用至少一印模，其表面吸附有可抑制金屬成核特性的薄膜，在需要形成圖案化金屬層的步驟時，先將該印模接觸于基板表面，使該薄膜轉(zhuǎn)印至基板上，然后進行金屬層沉積步驟，則金屬將選擇性沉積于未被自組裝分子覆蓋的部分，而直接形成圖案化的金屬層。
文檔編號H01L23/12GK1460000SQ0212016
公開日2003年12月3日 申請日期2002年5月21日 優(yōu)先權(quán)日2002年5月21日
發(fā)明者宮振越, 何昆耀 申請人:威盛電子股份有限公司