專利名稱：半導(dǎo)體元件的封裝模組及其制程方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體元件的封裝模組及其制作方法。
其中所述封裝基板1通常是多層金屬(4層或6層)基板，其包含第一表面1a與第二表面1b，更包含復(fù)數(shù)個(gè)導(dǎo)電塞(via)6與復(fù)數(shù)個(gè)焊接墊(solderpads)7。所述半導(dǎo)體元件2具有復(fù)數(shù)個(gè)金屬墊(die Pads)，在封裝制程中首先在該金屬墊形成突塊下金屬膜(Under Bump Metallurgy；UBM)(未免圖形過(guò)于復(fù)雜，未顯示在圖上)，再形成突塊3，再將所述半導(dǎo)體元件2粘著在所述封裝基板1的第一表面1a上。所述填隙層4系用以加強(qiáng)所述半導(dǎo)體元件2和封裝基板1間的機(jī)械粘著強(qiáng)度。所述焊接球5系位于所述封裝基板1的第二表面1b的焊接墊7上。
上述習(xí)知技藝具有下列的缺點(diǎn)1、習(xí)知的封裝制程必須先在該金屬墊形成突塊下金屬膜(UMB)，再形成突塊，再將所述半導(dǎo)體元件粘著在所述封裝基板的第一表面上。其中形成突塊下金屬膜與突塊都是成本很高的制程。
2、習(xí)知技藝所使用的封裝基板通常是多層金屬(4層或6層)基板，其制作成本很高。
3、對(duì)于用以進(jìn)行電性量測(cè)的偵測(cè)卡(probe card)而言，適用于有突塊的半導(dǎo)體元件的偵測(cè)卡的成本較高。由上述三點(diǎn)可以得知，習(xí)知的覆晶封裝因?yàn)楸仨氈谱魍粔K下金屬膜與突塊，使得封裝制程的成本大幅提高，相對(duì)地降低產(chǎn)品的競(jìng)爭(zhēng)力。
4、因?yàn)榱?xí)知技藝必須使用多層的封裝基板，其大多為有機(jī)材質(zhì)(organicmaterial)，其熱膨脹系數(shù)通常高達(dá)18ppm/℃，遠(yuǎn)高于矽半導(dǎo)體元件的4ppm/℃。此一熱膨脹系數(shù)的不同造成溫度循環(huán)可靠度(temperature-cyclereliability)的威脅，特別是對(duì)于大面積的半導(dǎo)體元件更是嚴(yán)重。
5、因?yàn)樗鎏钕秾颖仨氁粤黧w流動(dòng)的方式填入半導(dǎo)體元件和封裝基板之間，其粘滯性(viscosity)不可過(guò)高，相對(duì)地使其材質(zhì)選擇性受到限制。
因此，如何開(kāi)發(fā)出一種全新的半導(dǎo)體元件的封裝模組以及其制程方法，以大幅降低制造成本并提升良率，便成為半導(dǎo)體封裝產(chǎn)業(yè)一項(xiàng)十分重要的課題。
本發(fā)明的次要目的為提供一種具有復(fù)數(shù)個(gè)半導(dǎo)體元件的封裝模組。
本發(fā)明的再一目的在于提供一種半導(dǎo)體元件的封裝模組的制作方法。
為實(shí)現(xiàn)上述目的本發(fā)明采用如下所述的技術(shù)方案半導(dǎo)體元件的封裝模組，其包含一封裝基板，其包含第一表面及第二表面；所述封裝基板更包含復(fù)數(shù)個(gè)貫穿并連接其第一表面及第二表面的金屬導(dǎo)電塞；
一半導(dǎo)體元件，其位于所述封裝基板的第一表面；該半導(dǎo)體元件更包含有復(fù)數(shù)個(gè)金屬墊，其中每一金屬墊皆連接至一個(gè)所述金屬導(dǎo)電塞；一金屬連接層，其位于該封裝基板的第二表面；所述金屬連接層包含復(fù)數(shù)條金屬導(dǎo)線與復(fù)數(shù)個(gè)接觸墊，其中每一金屬導(dǎo)電塞皆連接至一個(gè)所述金屬導(dǎo)線。
其中所述封裝基板系由熱膨脹系數(shù)與所述半導(dǎo)體元件相近的絕緣材質(zhì)所組成。
其中更包含一膠質(zhì)層，其位于所述封裝基板的第一表面，用以將所述封裝基板與半導(dǎo)體元件粘合；所述膠質(zhì)層具有粘著性，其熱膨脹系數(shù)小于15ppm/℃。
其中更包含一金屬層，其位于該封裝基板的第一表面上，并且覆蓋所述半導(dǎo)體元件。
其中更包含一絕緣層，其位于該封裝基板的第二表面并覆蓋所述金屬導(dǎo)線。
其中在每一所述接觸墊上更包含一焊接球。
形成上述的半導(dǎo)體元件的封裝模組的方法，其包含提供一封裝基板，其包含第一表面及第二表面；將至少一個(gè)半導(dǎo)體元件固定在所述封裝基板的第一表面上，其中該半導(dǎo)體元件包含有復(fù)數(shù)個(gè)金屬墊；利用光學(xué)對(duì)準(zhǔn)機(jī)進(jìn)行對(duì)準(zhǔn)程序，再利用雷射鉆孔制程由第二表面對(duì)該封裝基板進(jìn)行鉆孔，針對(duì)每一金屬墊均在該封裝基板上形成一個(gè)導(dǎo)電塞通孔；在所述封裝基板的第二表面形成一層金屬層，同時(shí)將每一導(dǎo)電塞通孔填滿而形成復(fù)數(shù)個(gè)金屬導(dǎo)電塞，其中每一個(gè)金屬導(dǎo)電塞并連接至一個(gè)所述金屬墊；以及利用微影與蝕刻制程在所述封裝基板的第二表面形成金屬連接層，其包含復(fù)數(shù)條金屬導(dǎo)線與復(fù)數(shù)個(gè)接觸墊。
該方法，更包含在所述封裝基板的第二表面形成絕緣層以覆蓋所述金屬導(dǎo)線的步驟，以及在所述接觸墊上形成焊接球的步驟。
該方法，更同時(shí)在所述封裝基板的第一表面形成一層覆蓋所述半導(dǎo)體元件的金屬層。
當(dāng)所述封裝基板系采用半透明材質(zhì)，則所述對(duì)準(zhǔn)程序系利用光學(xué)照相機(jī)由該封裝基板的第二表面拍攝，當(dāng)所述封裝基板系采用不透光材質(zhì)，則所述對(duì)準(zhǔn)程序系利用X射線照相機(jī)由該封裝基板的第二表面拍攝。
采用上述技術(shù)方案的本發(fā)明，具有如下的優(yōu)點(diǎn)1、本發(fā)明不須制作突塊下金屬膜(UBM)與突塊(bump)，可大幅降低封裝制程的成本。
2、本發(fā)明的封裝基板不須使用多層金屬(4層或6層)基板，可大幅降低封裝制程的成本。
3、本發(fā)明的半導(dǎo)體元件不須形成突塊，因此不須使用成本較高的電性量測(cè)的偵測(cè)卡(probe card)，可降低電性量測(cè)的成本。
4、因本發(fā)明的封裝基板可選用與半導(dǎo)體元件的熱膨脹系數(shù)接近的材質(zhì)，可大幅提升其溫度循環(huán)可靠度(temperature-cycle reliability)。
5、本發(fā)明其位于該封裝基板的第一表面上并且覆蓋所述半導(dǎo)體元件與膠質(zhì)層的金屬層，可形成一電磁屏蔽以防止靜電破壞半導(dǎo)體元件，可增強(qiáng)散熱功能，并可防止?jié)駳馊肭帧?br> 6、由于本發(fā)明的膠質(zhì)層不似習(xí)知技藝的填隙層需要填隙，因此本發(fā)明的膠質(zhì)層可選用粘滯系數(shù)較高的材質(zhì)，可增強(qiáng)封裝模組的防濕氣效果。
7、因本發(fā)明的封裝基板可選用熱膨脹系數(shù)較低的材質(zhì)，可大幅提升其尺寸大小的穩(wěn)定度。
8、本發(fā)明所揭露者為L(zhǎng)GA(land grid array)制程，另可輕易轉(zhuǎn)換成PGA(pin grid array)制程、CGA(column grid array)制程BGA(ball gridarray)制程。
9、可利用習(xí)知的增生技術(shù)(build-up process)在本發(fā)明的封裝模組的結(jié)構(gòu)下，在封裝基板10的第二表面10b形成增生層(build-up layer)，以形成具有多層金屬導(dǎo)電層(multi-layer interconnect)的半導(dǎo)體封裝模組。
圖2為本發(fā)明第一實(shí)施例所揭露的半導(dǎo)體元件的封裝模組的剖面示意圖。
圖3為本發(fā)明第二實(shí)施例所揭露的半導(dǎo)體元件的封裝模組的剖面示意圖。
圖4為本發(fā)明第三實(shí)施例所揭露的半導(dǎo)體元件的封裝模組的剖面示意圖。
圖5為本發(fā)明第四實(shí)施例所揭露的具有復(fù)數(shù)個(gè)半導(dǎo)體元件的封裝模組(multi-chip module)的剖面示意圖。
圖6A-圖6F為本發(fā)明中半導(dǎo)體元件的封裝模組的制作方法的剖面示意圖。
圖號(hào)說(shuō)明1封裝基板 1a第一表面 1b第二表面2半導(dǎo)體元件3突塊 4填隙層5焊接球6導(dǎo)電塞 7焊接墊10封裝基板 10a第一表面 10b第二表面11導(dǎo)電塞通孔 12金屬導(dǎo)電塞20半導(dǎo)體元件22金屬墊 30膠質(zhì)層40金屬連接層40a金屬導(dǎo)線40b接觸墊 42金屬層50絕緣層 70焊接球首先請(qǐng)先參考圖2，其為本發(fā)明第一實(shí)施例所揭露的半導(dǎo)體元件的封裝模組的剖面示意圖。所述半導(dǎo)體元件的封裝模組包含一封裝基板(substrate)10、一半導(dǎo)體元件20、一膠質(zhì)層(glue)30、一金屬連接層(interconnect layer)40、以及一絕緣層(insulating layer)50。
所述封裝基板10包含第一表面10a及第二表面10b，其系由熱膨脹系數(shù)(coefficient of thermal expansion)與所述半導(dǎo)體元件20相近的半透明或不透光的絕緣材質(zhì)所組成(例如由矽(silicon)所構(gòu)成的半導(dǎo)體元件20的熱膨脹系數(shù)約為4ppm/℃)。所述封裝基板10更包含復(fù)數(shù)個(gè)貫穿并連接其第一表面10a及第二表面10b的金屬導(dǎo)電塞12，該金屬導(dǎo)電塞12的直徑介于10微米(micro-meter)至100微米之間。
所述半導(dǎo)體元件20位于所述封裝基板10的第一表面10a，其包含有復(fù)數(shù)個(gè)金屬墊22，其中每一金屬墊22皆連接至一個(gè)所述金屬導(dǎo)電塞12。
所述膠質(zhì)層30用以將所述封裝基板10與半導(dǎo)體元件20粘合，其系由具有強(qiáng)粘著性、強(qiáng)硬度、低熱膨脹系數(shù)(小于15ppm/℃)與低濕氣吸收度等特性的物質(zhì)所組成，例如環(huán)氧復(fù)合物(epoxy compounds)、復(fù)硫亞氨復(fù)合物(polyimide compounds)等等。
所述金屬連接層40位于該封裝基板10的第二表面10b，其包含復(fù)數(shù)條金屬導(dǎo)線40a、復(fù)數(shù)個(gè)接觸墊40b與復(fù)數(shù)個(gè)導(dǎo)電塞墊(via Pads)(位于導(dǎo)電塞外圍，未免圖形過(guò)于復(fù)雜，未顯示在圖上)。其中每一金屬導(dǎo)電塞12皆連接至一個(gè)所述金屬導(dǎo)線40a；所述接觸墊40b系做為本封裝模組與其他電路板或探針的接觸之用。
所述絕緣層50又稱為防焊層(solder mask)，其位于該封裝基板10的第二表面10b并覆蓋金屬導(dǎo)線40a，用以保護(hù)所述金屬導(dǎo)線40a。
接下來(lái)請(qǐng)參見(jiàn)圖3，在本發(fā)明的第二實(shí)施例中，所述半導(dǎo)體元件的封裝模組更包含一金屬層42，其位于該封裝基板10的第一表面10a上并且覆蓋所述半導(dǎo)體元件20與膠質(zhì)層30，可形成一電磁屏蔽以防止靜電破壞半導(dǎo)體元件20，亦可增強(qiáng)封裝模組散熱功能，并可防止?jié)駳馊肭职雽?dǎo)體元件20。本實(shí)施例的其他元件及其連接關(guān)系皆與第一實(shí)施例相同，未免篇幅過(guò)長(zhǎng)不再贅述。
接下來(lái)請(qǐng)參見(jiàn)圖4，在本發(fā)明的第三實(shí)施例中，所述半導(dǎo)體元件的封裝模組更包含復(fù)數(shù)個(gè)焊接球(solder balls)70，其位于該封裝基板10的第二表面10b，并附著在所述接觸墊40b之上。所述焊接球70通常由錫合金所組成，可做為焊接之用。本實(shí)施例的其他元件及其連接關(guān)系皆與第一實(shí)施例相同，未免篇幅過(guò)長(zhǎng)不再贅述。
接下來(lái)請(qǐng)參考圖5，其為本發(fā)明第四實(shí)施例所揭露的半導(dǎo)體元件的封裝模組的剖面示意圖。所述半導(dǎo)體元件的封裝模組包含一封裝基板10、復(fù)數(shù)個(gè)半導(dǎo)體元件20、一膠質(zhì)層30、一金屬連接層40、以及一絕緣層50。
所述封裝基板10包含第一表面10a及第二表面10b，其系由熱膨脹系數(shù)與所述半導(dǎo)體元件20相近的半透明或不透光的絕緣材質(zhì)所組成(例如由矽所構(gòu)成的半導(dǎo)體元件20的熱膨脹系數(shù)約為4ppm/℃)。所述封裝基板10更包含復(fù)數(shù)個(gè)貫穿并連接其第一表面10a及第二表面10b的金屬導(dǎo)電塞12。
所述復(fù)數(shù)個(gè)半導(dǎo)體元件20位于所述封裝基板10的第一表面10a，每一半導(dǎo)體元件20皆包含有復(fù)數(shù)個(gè)金屬墊22，其中每一金屬墊22皆連接至一個(gè)所述金屬導(dǎo)電塞22。另外所述膠質(zhì)層30、金屬連接層40、與絕緣層50皆與第一實(shí)施例相同，未免篇幅過(guò)長(zhǎng)不再贅述。另外，本實(shí)施例亦可如第一實(shí)施例般加上金屬層42以防止靜電破壞半導(dǎo)體元件20，同時(shí)增強(qiáng)散熱功能，并防止?jié)駳馊肭郑槐緦?shí)施例亦可如第三實(shí)施例般在每一接觸墊40b之上加上焊接球，以做為焊接之用。
因本實(shí)施例的封裝模組包含復(fù)數(shù)個(gè)半導(dǎo)體元件20，因此可形成一多晶粒模組(multi-chip module；MCM)。
接下來(lái)請(qǐng)參考圖6A-圖6F，其為本發(fā)明各實(shí)施例所揭露的半導(dǎo)體元件的封裝模組的制程剖面示意圖。請(qǐng)先參考圖6A，首先提供一封裝基板10，其包含第一表面10a及第二表面10b，接著在該封裝基板10的第一表面10a上，于預(yù)定粘貼半導(dǎo)體元件之處形成一層膠質(zhì)層(glue)30，再進(jìn)行一道預(yù)固化制程(pre-cure process)，圖6A所顯示系本發(fā)明第一、第二、及第三實(shí)施例的制程剖面示意圖，至于第四實(shí)施例關(guān)于MCM的制程，其所形成的膠質(zhì)層30亦必須位于預(yù)定粘貼各個(gè)半導(dǎo)體元件之處。因第四實(shí)施例的制程步驟與第一、第二、及第三實(shí)施例的步驟完全相同，因此圖6A-圖6F將僅針對(duì)第一、第二、及第三實(shí)施例的制程剖面進(jìn)行描繪。
所述封裝基板10系由半透明或不透光的絕緣材質(zhì)所組成，其熱膨脹系數(shù)與欲進(jìn)行封裝制程的半導(dǎo)體元件相近，可使封裝模組的熱預(yù)算(thermalbudget)大幅提高。例如欲進(jìn)行封裝制程的半導(dǎo)體元件系由矽所構(gòu)成，則封裝基板10選取熱膨脹系數(shù)近4ppm/℃的材質(zhì)，例如陶瓷板(ceramic platelet)等等。所述膠質(zhì)層30系用以將所述封裝基板10與半導(dǎo)體元件粘合，其系由具有強(qiáng)粘著性、強(qiáng)硬度、低熱膨脹系數(shù)(小于15ppm/℃)與低濕氣吸收度等特性的物質(zhì)所組成，例如環(huán)氧復(fù)合物(epoxy compounds)、復(fù)硫亞氨復(fù)合物(polyimide compounds)等等。由于本發(fā)明的膠質(zhì)層30不似習(xí)知技藝的填隙層需要填隙，因此本發(fā)明的膠質(zhì)層30可選用粘滯系數(shù)較高的材質(zhì)，可增強(qiáng)封裝模組的防水效果。所述膠質(zhì)層30可為液體型態(tài)(liqud form)或貼布型態(tài)(tape form)，若為液體型態(tài)，則可利用涂布、網(wǎng)印、噴印等方法將其固定在該封裝基板10上；若為貼布型態(tài)，則可利用粘貼等方法將其固定在該封裝基板10上。之后再進(jìn)行一道預(yù)固化制程(pre-cure process)。
接下來(lái)請(qǐng)參考圖6B，利用光學(xué)照相機(jī)進(jìn)行對(duì)準(zhǔn)與定位，將半導(dǎo)體元件20固定在封裝基板10第一表面10a的膠質(zhì)層30上。該半導(dǎo)體元件20必須被確實(shí)壓緊在膠質(zhì)層30上，并伴以一道固化制程(cure process)將其固化。所述半導(dǎo)體元件20包含有復(fù)數(shù)個(gè)金屬墊22，粘貼在封裝基板10第一表面10a的膠質(zhì)層30上。
接下來(lái)請(qǐng)參考圖6C，在進(jìn)行雷射鉆孔制程(laser drilling process)之前，首先進(jìn)行對(duì)準(zhǔn)程序(alignment)，以確保后續(xù)的雷射鉆孔制程可確實(shí)對(duì)準(zhǔn)所述半導(dǎo)體元件20的每一個(gè)金屬墊22。若封裝基板10系采用半透明材質(zhì)，則對(duì)準(zhǔn)程序可利用光學(xué)照相機(jī)(CCD camera)由封裝基板10的第二表面10b拍攝；若封裝基板10系采用不透光材質(zhì)，則對(duì)準(zhǔn)程序可利用X射線照相機(jī)由封裝基板10的第二表面10b拍攝。在運(yùn)用對(duì)準(zhǔn)程序以確定所述半導(dǎo)體元件20的每一個(gè)金屬墊22的位置后，利用雷射鉆孔制程由第二表面10b對(duì)封裝基板10進(jìn)行鉆孔，針對(duì)每一金屬墊22均在該封裝基板10上形成一個(gè)導(dǎo)電塞通孔(viahole)11，并使每一導(dǎo)電塞通孔11皆能對(duì)準(zhǔn)其所對(duì)應(yīng)的金屬墊22。該雷射鉆孔制程不但必須將該封裝基板10完全貫穿，亦必須將導(dǎo)電塞通孔路徑上的膠質(zhì)層30與金屬墊22上的薄金屬層及金屬氧化層去除，以期降低將來(lái)形成的金屬導(dǎo)電塞的電阻值。所述導(dǎo)電塞通孔11的直徑介于10微米(micro-meter)至100微米之間。
該雷射鉆孔制程可選用任何型態(tài)的短脈沖雷射，并且適度地調(diào)整其能量，使得多次雷射照射才將該封裝基板10完全貫穿。如此做法的優(yōu)點(diǎn)在于可降低鉆孔過(guò)程微小裂痕(micro-cracking)得產(chǎn)生，并使得導(dǎo)電塞通孔11的內(nèi)壁輪廓更為平整。
接下來(lái)請(qǐng)參考圖6D，先進(jìn)行一道清潔制程(cleaning process)，接著利用物理沉積法(physical vapor deposition；PVD)、化學(xué)汽相沉積法(chemical vapor deposition；CVD)或電鍍法在所述封裝基板10的第二表面10b形成一層金屬層42，同時(shí)將每一導(dǎo)電塞通孔11填滿而形成復(fù)數(shù)個(gè)金屬導(dǎo)電塞12，其中每一個(gè)金屬導(dǎo)電塞12并連接至一個(gè)半導(dǎo)體元件20的金屬墊22。
所述清潔制程可為離子體清潔制程(plasma cleaning process)、化學(xué)蒸氣清潔制程、或化學(xué)液清潔制程，系用以清除掉落于封裝基板10的第二表面10b上與導(dǎo)電塞通孔11內(nèi)的碎屑(包含源自膠質(zhì)層30的有機(jī)物與源自封裝基板10的無(wú)機(jī)物)與污染物(contamination)。所述金屬層42可為單一銅層，亦可為T(mén)i、W、TiN、TiW、TaN等薄粘著層(glue layer)與銅層的復(fù)層(compositelayer)結(jié)構(gòu)。
在形成金屬層42與金屬導(dǎo)電塞12的制程中，亦可選擇在封裝基板10的第一表面10a與半導(dǎo)體元件20上亦形成金屬層42，如此便形成本發(fā)明的第二實(shí)施例。此位于封裝基板10的第一表面10a的金屬層42覆蓋半導(dǎo)體元件20，可形成一電磁屏蔽以防止靜電破壞(ESD damage)半導(dǎo)體元件20，可增強(qiáng)散熱功能，并可防止?jié)駳馊肭帧?br> 接下來(lái)請(qǐng)參考圖6E，利用微影制程(photo lithographic process)與蝕刻制程(etching process)，于所述封裝基板10的第二表面10b形成金屬連接層(interconnect layer)40，其包含復(fù)數(shù)條金屬導(dǎo)線40a、復(fù)數(shù)個(gè)接觸墊(landpads)40b與復(fù)數(shù)個(gè)導(dǎo)電塞墊(via pads)(位于導(dǎo)電塞外圍，未免圖形過(guò)于復(fù)雜，未顯示在圖上)。其中每一金屬導(dǎo)電塞12皆連接至一個(gè)所述金屬導(dǎo)線40a，而該金屬導(dǎo)電塞12連接至其所對(duì)應(yīng)的半導(dǎo)體元件20的金屬接觸墊22；所述接觸墊40b系做為本封裝模組與其他電路板或探針的接觸之用。
其中所述微影制程系先在所述封裝基板10的第二表面10b涂布一層光阻(photo resist)，再利用光罩(photo mask)進(jìn)行曝光，接著運(yùn)用顯影技術(shù)以形成光阻圖案。該光阻圖案在接下來(lái)的蝕刻制程中做為硬式護(hù)罩(hardmask)。所述蝕刻制程系利用離子體蝕刻(plasma etching)技術(shù)或濕蝕刻(wet etching)技術(shù)，透過(guò)所述光阻圖案對(duì)金屬層42進(jìn)行蝕刻，以形成所述金屬連接層40。
接下來(lái)請(qǐng)參考圖6F，首先利用噴灑(spray coating)或網(wǎng)印(screenprinting)技術(shù)在所述封裝基板10的第二表面10b上形成一層絕緣薄膜，利用微影制程(photo lithographic Process)與蝕該制程(etching Process)，于所述封裝基板10的第二表面10b上形成一絕緣層(insulating layer)50，其又稱為防焊層(solder mask)，系用以保護(hù)所述金屬導(dǎo)線40a。
因所述絕緣薄膜系屬可感光材質(zhì)，因此本微影制程不需先行涂布光阻，可直接利用光罩進(jìn)行曝光，在運(yùn)用蝕刻制程便可形成所述絕緣層50。最后可再進(jìn)行一道固化制程(cure process)以強(qiáng)化所述絕緣層50，本發(fā)明所揭露的半導(dǎo)體元件的封裝模組的制程即告完成。
此外，亦可在每一接觸墊40b上形成一個(gè)焊接球(solder ball)70(煩請(qǐng)參見(jiàn)圖4)，其通常由錫的合金所組成，可做為焊接之用，如此便完成本發(fā)明第三實(shí)施例的制程。另外，亦可在每一接觸墊40b上形成有機(jī)的抗氧化膜(organic anti-oxidation film)，可保護(hù)所述接觸墊40b避免氧化。
本發(fā)明所揭露的半導(dǎo)體元件的封裝模組及其制程方法具有如下的優(yōu)點(diǎn)1、本發(fā)明不須制作突塊下金屬膜(UBM)與突塊(bump)，可大幅降低封裝制程的成本。
2、本發(fā)明的封裝基板不須使用多層金屬(4層或6層)基板，可大幅降低封裝制程的成本。
3、本發(fā)明的半導(dǎo)體元件不須形成突塊，因此不須使用成本較高的電性量測(cè)的偵測(cè)卡(probe card)，可降低電性量測(cè)的成本。
4、因本發(fā)明的封裝基板可選用與半導(dǎo)體元件的熱膨脹系數(shù)接近的材質(zhì)，可大幅提升其溫度循環(huán)可靠度(temperature-cycle reliability)。
5、本發(fā)明第二實(shí)施例所揭露的金屬層，其位于該封裝基板的第一表面上并且覆蓋所述半導(dǎo)體元件與膠質(zhì)層，可形成一電磁屏蔽以防止靜電破壞半導(dǎo)體元件，可增強(qiáng)散熱功能，并可防止?jié)駳馊肭帧?br> 6、由于本發(fā)明的膠質(zhì)層不似習(xí)知技藝的填隙層需要填隙，因此本發(fā)明的膠質(zhì)層可選用粘滯系數(shù)較高的材質(zhì)，可增強(qiáng)封裝模組的防濕氣效果。
7、因本發(fā)明的封裝基板可選用熱膨脹系數(shù)較低的材質(zhì)，可大幅提升其尺寸大小的穩(wěn)定度。
8、本發(fā)明的第一實(shí)施例所揭露者為L(zhǎng)GA(land grid array)制程，另可輕易轉(zhuǎn)換成PGA(pin grid array)制程、CGA(column grid array)制程BGA(ball grid array)制程。
9、可利用習(xí)知的增生技術(shù)(build-up process)在本發(fā)明的封裝模組的結(jié)構(gòu)下，在封裝基板10的第二表面10b形成增生層(build-up layer)，以形成具有多層金屬導(dǎo)電層(multi-layer interconnect)的半導(dǎo)體封裝模組。
以上所述系利用較佳實(shí)施例詳細(xì)說(shuō)明本發(fā)明，而非限制本發(fā)明的范圍，而且熟知此技藝的人士亦能明了，適當(dāng)而作些小的改變與調(diào)整，仍將不失本發(fā)明的要義所在，亦不脫離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體元件的封裝模組，其包含一封裝基板，其包含第一表面及第二表面；所述封裝基板更包含復(fù)數(shù)個(gè)貫穿并連接其第一表面及第二表面的金屬導(dǎo)電塞；一半導(dǎo)體元件，其位于所述封裝基板的第一表面；該半導(dǎo)體元件更包含有復(fù)數(shù)個(gè)金屬墊，其中每一金屬墊皆連接至一個(gè)所述金屬導(dǎo)電塞；一金屬連接層，其位于該封裝基板的第二表面；所述金屬連接層包含復(fù)數(shù)條金屬導(dǎo)線與復(fù)數(shù)個(gè)接觸墊，其中每一金屬導(dǎo)電塞皆連接至一個(gè)所述金屬導(dǎo)線。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的封裝模組，其特征在于所述封裝基板系由熱膨脹系數(shù)與所述半導(dǎo)體元件相近的絕緣材質(zhì)所組成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的封裝模組，其特征在于更包含一膠質(zhì)層，其位于所述封裝基板的第一表面，用以將所述封裝基板與半導(dǎo)體元件粘合；所述膠質(zhì)層具有粘著性，其熱膨脹系數(shù)小于15ppm/℃。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的封裝模組，其特征在于更包含一金屬層，其位于該封裝基板的第一表面上，并且覆蓋所述半導(dǎo)體元件。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的封裝模組，其特征在于更包含一絕緣層，其位于該封裝基板的第二表面并覆蓋所述金屬導(dǎo)線。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的封裝模組，其特征在于在每一所述接觸墊上更包含一焊接球。
7.一種形成如權(quán)利要求1所述的半導(dǎo)體元件的封裝模組的方法，其包含提供一封裝基板，其包含第一表面及第二表面；將至少一個(gè)半導(dǎo)體元件固定在所述封裝基板的第一表面上，其中該半導(dǎo)體元件包含有復(fù)數(shù)個(gè)金屬墊；利用光學(xué)對(duì)準(zhǔn)機(jī)進(jìn)行對(duì)準(zhǔn)程序，再利用雷射鉆孔制程由第二表面對(duì)該封裝基板進(jìn)行鉆孔，針對(duì)每一金屬墊均在該封裝基板上形成一個(gè)導(dǎo)電塞通孔；在所述封裝基板的第二表面形成一層金屬層，同時(shí)將每一導(dǎo)電塞通孔填滿而形成復(fù)數(shù)個(gè)金屬導(dǎo)電塞，其中每一個(gè)金屬導(dǎo)電塞并連接至一個(gè)所述金屬墊；以及利用微影與蝕刻制程在所述封裝基板的第二表面形成金屬連接層，其包含復(fù)數(shù)條金屬導(dǎo)線與復(fù)數(shù)個(gè)接觸墊。
8.根據(jù)權(quán)利要求7所述的形成半導(dǎo)體元件的封裝模組的方法，其特征在于更包含在所述封裝基板的第二表面形成絕緣層以覆蓋所述金屬導(dǎo)線的步驟，以及在所述接觸墊上形成焊接球的步驟。
9.根據(jù)權(quán)利要求7所述的形成半導(dǎo)體元件的封裝模組的方法，其特征在于更同時(shí)在所述封裝基板的第一表面形成一層覆蓋所述半導(dǎo)體元件的金屬層。
10.根據(jù)權(quán)利要求7所述的形成半導(dǎo)體元件的封裝模組的方法，其特征在于當(dāng)所述封裝基板系采用半透明材質(zhì)，則所述對(duì)準(zhǔn)程序系利用光學(xué)照相機(jī)由該封裝基板的第二表面拍攝，當(dāng)所述封裝基板系采用不透光材質(zhì)，則所述對(duì)準(zhǔn)程序系利用X射線照相機(jī)由該封裝基板的第二表面拍攝。
全文摘要
一種半導(dǎo)體元件的封裝模組及其制程方法,該模組包含一封裝基板、一半導(dǎo)體元件與一金屬連接層。其制程方法為:將至少一個(gè)包含有復(fù)數(shù)個(gè)金屬墊的半導(dǎo)體元件固定在所述封裝基板的第一表面上;利用光學(xué)對(duì)準(zhǔn)機(jī)進(jìn)行對(duì)準(zhǔn)程序,再利用雷射鉆孔制程由第二表面對(duì)該封裝基板進(jìn)行鉆孔,針對(duì)每一金屬墊均在該封裝基板上形成一個(gè)導(dǎo)電塞通孔;在所述封裝基板的第二表面形成一層金屬層,同時(shí)將每一導(dǎo)電塞通孔填滿而形成復(fù)數(shù)個(gè)金屬導(dǎo)電塞;以及利用微影與蝕刻制程在所述封裝基板的第二表面形成金屬連接層,其包含復(fù)數(shù)條金屬導(dǎo)線與復(fù)數(shù)個(gè)接觸墊。本發(fā)明可大幅降低封裝模組及其制程的成本以提高其市場(chǎng)競(jìng)爭(zhēng)力。
文檔編號(hào)H01L23/12GK1372319SQ02108448
公開(kāi)日2002年10月2日 申請(qǐng)日期2002年3月29日 優(yōu)先權(quán)日2002年3月29日
發(fā)明者錢(qián)家锜 申請(qǐng)人:威盛電子股份有限公司