專利名稱：半導(dǎo)體芯片封裝體的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體芯片封裝體，特別關(guān)于具有外圍電極墊的一半導(dǎo)體芯片上，利用上引線式引線形成不同設(shè)計的集成電路。
圖2是顯示另一種具有16個輸出入引線的64Mb的半導(dǎo)體芯片。如圖2所示，在此半導(dǎo)體芯片200的兩短邊30、31上，分別具有24個電極墊33a、33b。在此半導(dǎo)體芯片200中，可劃分為四個區(qū)域I、II、III與IV。每一區(qū)域內(nèi)具有兩個隨機存儲器R(random access memory)。借助其中一短邊30上的16個電極墊33a與引線34連結(jié)，將數(shù)據(jù)輸出入至四個區(qū)域I、II、III、IV內(nèi)的隨機內(nèi)存R內(nèi)。
在半導(dǎo)體芯片200中，如圖2所示，當(dāng)輸出入數(shù)據(jù)的引線34連接至其中一短邊30上的電極墊33a后；八個電極墊由第一外圍電路35a與第一多任務(wù)器36a(multiplexer)連接，另外八個電極墊由第二外圍電路35b與第二多任務(wù)器36b連接。接著，第一多任務(wù)器35a連接至第一區(qū)域I與第三區(qū)域III；以及第二多任務(wù)器36b連接至第二區(qū)域II與第四區(qū)域IV。然而，第一外圍電路35a與第二外圍電路35b將會增加半導(dǎo)體芯片封裝體的體積。此外，訊號由半導(dǎo)體芯片內(nèi)的第一外圍電路35a與第二外圍電路35b傳遞至四個區(qū)域I、II、III、IV的傳遞時間增加。
根據(jù)本發(fā)明的一種半導(dǎo)體芯片封裝體，其包括一半導(dǎo)體芯片，該半導(dǎo)體芯片包括二長邊、二短邊、一活性面及若干個邊緣電極墊，其中上述若干邊緣電極墊沿著上述二長邊與二短邊設(shè)置；特點是，還有一引線框，該引線框，包括若干上引線式引線、標(biāo)準型式引線及外引線，其中若干上引線式引線與該半導(dǎo)體芯片的一短邊上的若干電極墊電性耦接，若干標(biāo)準型式引線與另一短邊及二長邊上的若干電極墊電性耦接，上述外引線分別與上述若干上引線式引線及標(biāo)準型式引線電性耦接；以及一封裝體，包覆上述半導(dǎo)體芯片及引線框。
所述的上引線式引線是由黏膠帶與所述活性面黏合；或由黏著劑與所述活性面黏合；所述的上引線式引線沿著所述半導(dǎo)體芯片的長邊設(shè)置，并且轉(zhuǎn)折后與所述一短邊上的若干電極墊電性耦接；進一步，在本發(fā)明中，還包括若干側(cè)邊，其中上述外引線沿著上述封裝體的三側(cè)邊突出，形成三重型半導(dǎo)體芯片封裝體；或所述外引線沿著上述封裝體的二側(cè)邊突出，形成雙重型半導(dǎo)體芯片封裝體。
本發(fā)明的優(yōu)點是由于使用上引線式引線及標(biāo)準型式引線的半導(dǎo)體芯片，因此，可以克服引線框處理限制，便能有效封裝密度內(nèi)存，而且，利用上引線式引線可避免信號失真，提高信號傳遞速率。
本發(fā)明的另一個優(yōu)點是利用不同封裝方法，設(shè)計不同型式的集成電路。
43a～第一電極墊區(qū)；43b～第二電極墊區(qū)；43c～第三電極墊區(qū)；43d～第四電極墊區(qū)；44a～外圍電極墊；44b～外圍電極墊；45a～第一上引線式引線；45b～第二上引線式引線；47a、47b、47c、47d～接線；48a～第一標(biāo)準型式引線；48b～第二標(biāo)準型式引線；49a～標(biāo)準型式引線；49b～標(biāo)準型式引線；50、50a、50b～外引線；51a、51b、51c～側(cè)面；60a～外引線；61a、61b～側(cè)面；100、200、300～半導(dǎo)體芯片；400～三重型封裝體；500～二重型封裝體；VDD、VSS～功率引線。
半導(dǎo)體芯片300具有兩個長邊40a與40b、兩個短邊41a與41b以及兩個長邊40a、40b包圍形成的一活性面42。在半導(dǎo)體芯片300的活性面42上形成若干內(nèi)部電路組件，例如隨機存取內(nèi)存、控制柵極、金屬線及若干外圍電極墊。外圍電極墊43a、43b、43c、43d、44a、44b沿著半導(dǎo)體芯片300的兩個長邊40a、40b與兩個短邊41a、41b設(shè)置，并且鄰近活性面42的邊緣。在活性面42上，二短邊41a、41b上的電極墊可劃分為第一電極墊區(qū)43a、第二電極墊區(qū)43b、第三電極墊區(qū)43c以及第四電極墊區(qū)43d。
第一上引線式引線45a沿著芯片的長邊40a設(shè)置，并且轉(zhuǎn)折后由黏著劑46黏接在芯片活性面42的底面。第一上引線式引線45a由接線47a電性連接至第三電極墊區(qū)43c的電極墊上。進一步，第一上引線式引線45a可電性耦接至一外導(dǎo)線架(未顯示)。黏著劑46為電性絕緣物質(zhì)，例如利用聚醯亞胺酸制造的雙面黏著劑。
此外，亦可由黏膠帶46將第一上引線式引線45a整齊排列置在芯片300的活性面42上。接著，第一上引線式引線45a與半導(dǎo)體芯片300經(jīng)由高溫壓合，因此，黏膠帶46與第一上引線式引線45a黏合。
第一標(biāo)準型式引線48a是沿著半導(dǎo)體芯片300的一短邊41a設(shè)置在邊緣電極墊上。第一標(biāo)準型式引線48a藉導(dǎo)線47b與第一電極墊區(qū)43a電性連接；進一步，第一標(biāo)準型式引線48a可以電性耦接至一外引線(未顯示)。
根據(jù)上述方法，第二上引線式引線45b沿著芯片300的另一長邊40b設(shè)置，并且借助黏著劑46黏接在芯片300的活性面42的底面。第二上引線式引線45b借助接線47c電性連接至第四電極墊區(qū)43d的電極墊上。進一步，第二上引線式引線45b可電性耦接至一外導(dǎo)線架(未顯示)。此外，第二標(biāo)準型式引線48b是沿著半導(dǎo)體芯片300的一短邊41a設(shè)置在邊緣電極墊上。第二標(biāo)準型式引線48b藉導(dǎo)線47d與第二電極墊區(qū)43b電性連接。
使用此種上引線式引線及標(biāo)準型式引線的半導(dǎo)體芯片，可以克服引線框處理限制，因而有效封裝高密度內(nèi)存。利用上引線式引線可避免信號失真、提高信號傳遞速率。
VDD及VSS是功率引線，其對半導(dǎo)體芯片300提供穩(wěn)定功率的電壓。二個長邊上的電極墊40a、40b一般提供為控制端及地址端使用，其與標(biāo)準型式引線49a、49b連接。進一步，此等標(biāo)準型式引線49a、49b電性連接于若干外引線(未顯示)。
如圖4所示，經(jīng)由模型塑造過程形成半導(dǎo)體芯片封裝體。半導(dǎo)體芯片封裝體400為三重型封裝體，其中外引線50沿著封裝體的三個側(cè)面51a、51b、51c突出。進一步，外引線50形成鷗翼型或J字型，使得封裝體可與電路板(未顯示)的表面電性連接。參考圖3與圖4，三重型封裝體400是將第一標(biāo)準型式引線48a與第二標(biāo)準型式引線48b與一外引線50b沿著芯片300的短邊41a電性耦接。接著上述外引線50b沿著封裝體400的短側(cè)面51b突出設(shè)置。
如圖5所示，經(jīng)由模型塑造過程形成半導(dǎo)體芯片封裝體。半導(dǎo)體芯片封裝體500為二重型封裝體，其中外引線50沿著封裝體500的二個側(cè)面61a、61b突出。進一步，外引線50形成鷗翼型或J字型，使得封裝體500可與電路板(未顯示)的表面電性連接。參考圖3與圖5，二重型封裝體500是將第一標(biāo)準型式引線48a與第二標(biāo)準型式引線48b與一外引線50沿著芯片300的短邊41a電性耦接。接著，上述外引線50轉(zhuǎn)折后，沿著封裝體500的兩個長側(cè)邊61a、61b設(shè)置。
本發(fā)明雖以較佳實施例公開如上，然而它不是用來限定本發(fā)明，任何熟習(xí)此項技術(shù)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動與潤飾，因此本發(fā)明的保護范圍應(yīng)當(dāng)以本專利申請所界定的范圍為準。
權(quán)利要求
1.一種半導(dǎo)體芯片封裝體，包括一半導(dǎo)體芯片，包括二長邊、二短邊、一活性面及若干個邊緣電極墊，其中上述若干邊緣電極墊沿著上述二長邊與二短邊設(shè)置；其特征是，還有一引線框，包括若干上引線式引線、標(biāo)準型式引線及外引線，其中若干上引線式引線與一短邊上的若干電極墊電性耦接，若干標(biāo)準型式引線與另一短邊及二長邊上的若干電極墊電性耦接，上述外引線分別與上述若干上引線式引線及標(biāo)準型式引線電性耦接；以及一封裝體，包覆上述半導(dǎo)體芯片及引線框。
2.如權(quán)利要求1所述的半導(dǎo)體芯片封裝體，其特征在于，所述的上引線式引線是由黏膠帶與所述活性面黏合。
3.如權(quán)利要求1所述的半導(dǎo)體芯片封裝體，其特征在于，所述的上引線式引線是借助黏著劑與所述活性面黏合。
4.如權(quán)利要求1所述的半導(dǎo)體芯片封裝體，其特征在于，所述的上引線式引線沿著所述半導(dǎo)體芯片的長邊設(shè)置，并且轉(zhuǎn)折后與所述一短邊上的若干電極墊電性耦接。
5.如權(quán)利要求1所述的半導(dǎo)體芯片封裝體，其特征在于，還包括若干側(cè)邊，其中所述的外引線沿著所述的封裝體的三側(cè)邊突出，形成三重型半導(dǎo)體芯片封裝體。
6.如權(quán)利要求1所述的半導(dǎo)體芯片封裝體，其特征在于，還包括若干側(cè)邊，其中所述的外引線沿著所述的封裝體的二側(cè)邊突出，形成雙重型半導(dǎo)體芯片封裝體。
全文摘要
一種半導(dǎo)體芯片封裝體，其包括一半導(dǎo)體芯片，包括二長邊、二短邊、一活性面及若干邊緣電極墊，其中上述若干邊緣電極墊沿著上述二長邊與二短邊設(shè)置；一引線框，包括若干上引線式引線、標(biāo)準型式引線及外引線，其中若干上引線式引線與一短邊上的若干電極墊電性耦接，若干標(biāo)準型式引線與另一短邊及二長邊上的若干電極墊電性耦接，上述外引線分別與上述若干上引線式引線及標(biāo)準型式引線電性耦接；以及一封裝體，包覆上述半導(dǎo)體芯片及引線框。本發(fā)明提高了密封密度內(nèi)存和提高了信號傳遞速率。
文檔編號H01L23/50GK1447426SQ0210810
公開日2003年10月8日 申請日期2002年3月26日 優(yōu)先權(quán)日2002年3月26日
發(fā)明者林玉漳 申請人:華邦電子股份有限公司