專利名稱：集成電路之制造方法
技術領域：
本發(fā)明系關于一種集成電路(integration circuit，IC)之制造方法，此方法是將半導體集成電路之前端制程及后端制程分開在兩基底上制作，之后再將兩者接合，而完成一集成電路芯片制造。
目前，由于集成電路的制程朝向ULSI發(fā)展，因此內部的電路密度愈來愈增加，隨著芯片中所含組件的數(shù)量不斷增加，組件的尺寸也隨積集度的提升而不斷地縮小，芯片的表面漸漸無法提供足夠的面積來制作所需的內連導線。為了適應新的需求，兩層以上的金屬導線設計，便逐漸成為許多集成電路所必須采用的方式，特別是一些功能較復雜的產(chǎn)品，如微處理器(microprocessor)等，甚至需要四層或五層以上的金屬導線，才能使各組件發(fā)揮應有的功效。因此，多重內連導線(multilevel interconnects)制程已成為今日半導體制程中不可或缺的重要技術之一。
集成電路之金屬化制程中，銅鑲嵌(Cu damascene)之內連導線(interconncct)制程已被廣泛的使用，但銅金屬的使用易造成設備、廠房及半成品的污染而增加制程上的困難，甚而影響到產(chǎn)能及良率的提升。前述之一些功能較復雜的集成電路產(chǎn)品，需要多重內連導線之制程，更增加制程的復雜及困難度。
針對
背景技術：
的缺點，本發(fā)明之目的在提供一種集成電路之制造方法，其是將半導體集成電路之前端制程及后端制程分開在兩基底上制作，之后再將兩者接合，而完成一集成電路芯片制造。
為達成上述目的，本發(fā)明提出一種集成電路之制造方法，各設計一種前端制程區(qū)及后端制程區(qū)，分別設置兩種制程之設備，再將半導體集成電路分開在前端制程區(qū)及后端制程區(qū)的兩基底上制作，之后再將兩者接合，而完成一集成電路芯片制造。
根據(jù)本發(fā)明，一種集成電路之制造方法，包括下列步驟提供一第一半導體基底，在此第一半導體基底上形成包含至少一被絕緣隔離之閘極結構、源極/汲極的晶體管，其中，此閘極結構及源極/汲極上，各具有一鎢接觸插塞；提供一第二半導體基底，在此第二半導體基底上依序形成一鈍態(tài)護層及一被絕緣隔離之內連導線層；將此第一半導體基底及此第二半導體基底接合，其中，此閘極結構、源極/汲極之接觸插塞分別與各個內連導線形成接合面；去除此第二半導體基底之基底部分；以及在此鈍態(tài)護層內形成焊接墊連接開口。
本發(fā)明具有下列優(yōu)點(1)各設計一種前端制程及后端制程之廠房，分別設置兩種制程之設備，可簡化廠房之設計與建造及設備之安置。(2)由于分開進行前端制程及后端制程，所以可以防止原料、藥品、設備、廠房、半成品及廢棄物間的相互污染。(3)分開進行集成電路前端制程及后端制程之制造，可簡化制程的復雜及困難度，進而縮短整個集成電路芯片之制程時間，并進而提升產(chǎn)能及良率。
圖2至7系代表本發(fā)明實施例之集成電路之制程剖面圖。
符號說明
100-第一半導體基底；200-第二半導體基底；102-絕緣層；S/D-源極/汲極；G-閘極結構；103-接觸插塞；204-第一鈍態(tài)護層；202-第二鈍態(tài)護層；206-金屬層間介電層；208-金屬護層；210-銅內連導線層；212、216-氮化硅層；214、218-氧化硅層；220-雙鑲嵌內連導線層；222-焊接墊開口。
首先，請參照圖2，在一第一半導體基底100上形成包含至少一被絕緣層102隔離之閘極結構G、源極/汲極S/D的晶體管，在源/汲極S/D上具有鎢接觸插塞103。
接著，請參見圖3，在一第二半導體基底200上以低壓化學氣相沉積或電漿促進化學氣相沉積全面性形成一第二鈍態(tài)護層(passivationlayer)202，如氮化硅層。之后，亦以低壓化學氣相沉積或電漿促進化學氣相沉積全面性形成一第一鈍態(tài)護層204，如氧化硅層。
其次，請參照圖4，于第一鈍態(tài)護層204之上形成一金屬層間介電層(inter-metal dielectric，IMD)206。之后，經(jīng)由微影制程定義一光阻及蝕刻程序在金屬層間介電層206內形成內聯(lián)機溝槽。接著，以低壓化學氣相沉積或電漿促進化學氣相沉積于內聯(lián)機溝槽形成一厚度約500至1200之金屬護層208，如氮化鉭(TaN)。再于金屬護層208上沉積銅內連導線層210。再藉由化學機械研磨制程研磨銅內連導線層210使之平坦化，此結果如圖4所示。
接著，請參見圖5，可在金屬層間介電層206之上形成至少一被絕緣隔離之銅雙鑲嵌內連導線層，為了簡化起見，在此僅以一銅雙鑲嵌內連導線層表示，其中，薄膜層212及216為氮化硅層，氮化硅層212及216為之間為氧化硅層214，氮化硅層216上為氧化硅層218，雙鑲嵌內連導線層220為銅雙鑲嵌內連導線層。
其次，請參見圖6，將第一半導體基底100及第二半導體基底200接合，如施行一熱制程使兩基底接合，其中，該閘極結構G、源極/汲極之接觸插塞103分別與各個內連導線220形成接合面。
最后，請參見圖7，去除第二半導體基底200之基底部分，如使用研磨或蝕刻制程將基底200去除。之后，再以微影及蝕刻制程在第二鈍態(tài)護層202及第一鈍態(tài)護層204內形成焊接墊開口222。
本發(fā)明具有下列優(yōu)點(1)各設計一種前端制程及后端制程之廠房，分別設置兩種制程之設備，可簡化廠房之設計與建造及設備之安置。(2)由于分開進行前端制程及后端制程，所以可以防止原料、藥品、設備、廠房、半成品及廢棄物間的相互污染。(3)分開進行集成電路前端制程及后端制程之制造，可簡化制程的復雜及困難度，進而縮短整個集成電路芯片之制程時間，并進而提升產(chǎn)能及良率。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何熟習此項技藝者，在不脫離本發(fā)明之精神和范圍內，當可作更動與潤飾，因此本發(fā)明之保護范圍當視權利要求為準。
權利要求
1.一種集成電路之制造方法，其特征在于包括下列步驟提供一前端制程區(qū)及一后端制程區(qū)，分別設置兩種制程之設備；將一半導體集成電路分開在該前端制程區(qū)及該后端制程區(qū)的之各基底上制作；將該前端制程區(qū)及該后端制程區(qū)所制造完成之兩基底接合，以完成一集成電路芯片制造。
2.一種集成電路之制造方法，其特征在于包括下列步驟提供一第一半導體基底，在該第一半導體基底上形成包含至少一被絕緣隔離之閘極結構、源極/汲極的晶體管，其中，該閘極結構及源極/汲極上，各具有一接觸插塞；提供一第二半導體基底，在該第二半導體基底上依序形成一鈍態(tài)護層及一被絕緣隔離之內連導線層；將該第一半導體基底及該第二半導體基底接合，其中，該閘極結構、源極/汲極之接觸插塞分別與各個內連導線形成接合面；去除該第二半導體基底之基底部分；以及在該鈍態(tài)護層內形成焊接墊連接開口。
3.如權利要求2所述的集成電路之制造方法，其特征在于該鈍態(tài)護層包括一第一鈍態(tài)護層及一第二鈍態(tài)護層。
4.如權利要求3所述的集成電路之制造方法，其特征在于該第一鈍態(tài)護層是以低壓化學氣相沉積或電漿促進化學氣相沉積成形氧化硅層。
5.如權利要求3所述的集成電路之制造方法，其特征在于該第二鈍態(tài)護層是以低壓化學氣相沉積或電漿促進化學氣相沉積成形氮化硅層。
6.如權利要求2所述的集成電路之制造方法，其特征在于去除該第二半導體基底之基底部分系使用蝕刻制程。
7.如權利要求2所述的集成電路之制造方法，其特征在于去除該第二半導體基底之基底部分系使用研磨制程。
8.如權利要求2所述的集成電路之制造方法，其特征在于該內連導線層是為銅層。
9.如權利要求2所述的集成電路之制造方法，其特征在于將該第一半導體基底及該第二半導體基底接合系使用熱制程。
10.如權利要求2所述的集成電路之制造方法，其特征在于更包括在該第二半導體基底上形成該被絕緣隔離之內連導線層之后，形成至少一被絕緣隔離之雙鑲嵌內連導線層。
11.如權利要求10所述的集成電路之制造方法，其特征在于該雙鑲嵌內連導線層是為銅層。
全文摘要
本發(fā)明提出一種集成電路之制造方法，各設計一種前端制程區(qū)及后端制程區(qū)，分別設置兩種制程之設備，再將半導體集成電路分開在前端制程區(qū)及后端制程區(qū)的兩基底上制作，之后再將兩者接合，而完成一集成電路芯片制造。根據(jù)本發(fā)明，一種集成電路之制造方法，包括下列步驟提供一第一半導體基底，在此第一半導體基底上形成包含至少一被絕緣隔離之閘極結構、源極/汲極的晶體管，其中，此閘極結構及源極/汲極上，各具有一鎢接觸插塞；提供一第二半導體基底，在此第二半導體基底上依序形成一鈍態(tài)護層及一被絕緣隔離之內連導線層；將此第一半導體基底及此第二半導體基底接合，其中，此閘極結構、源極/汲極之接觸插塞分別與各個內連導線形成接合面；去除此第二半導體基底之基底部分；以及在此鈍態(tài)護層內形成焊接墊連接開口。
文檔編號H01L21/70GK1437246SQ0210351
公開日2003年8月20日 申請日期2002年2月5日 優(yōu)先權日2002年2月5日
發(fā)明者梁孟松, 章勛明 申請人:臺灣積體電路制造股份有限公司