專(zhuān)利名稱(chēng)：雙垂直通道薄膜電晶體及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種薄膜電晶體及其制造方法，特別是有關(guān)于一種SRAM用的雙垂直通道薄膜電晶體(Doubele Vertical Channel Thin FilmTransistor，DVC TFT)及其制造方法。
由于單位組件容量增加時(shí)，芯片中的持機(jī)電流也會(huì)隨著增加，故小的OFF電流就變得愈來(lái)愈重要，所以在傳統(tǒng)TFT的制程中，常使用雙閘極(dualgate)、LDD結(jié)構(gòu)以及氫化制程等方法來(lái)降低OFF電流。然而，上述方法雖可降低多晶硅TFT的OFF電流，但仍存在有步驟過(guò)于復(fù)雜以及成本昂貴等缺點(diǎn)。此外，傳統(tǒng)所采用的堆迭式PMOS多晶硅TFT結(jié)構(gòu)，需要額外使用一道光罩來(lái)定義出通道，因此使得制作成本增加。
另一方面，為了提升組件的效能，降低通道長(zhǎng)度已成為業(yè)界研究的重點(diǎn)之一，然而受到微影技術(shù)物理限制的影響，故進(jìn)展亦有限。

發(fā)明內(nèi)容
本發(fā)明的主要目的是提供一種SRAM用的雙垂直通道薄膜電晶體及其制造方法，通過(guò)具有雙閘極與截距結(jié)構(gòu)，大幅地降低漏電流，不需要另外使用額外的光罩來(lái)定義通道，達(dá)到降低制造成本和簡(jiǎn)化制程步驟的目的。此外，由于其具有特別的雙垂直通道，通道的長(zhǎng)度是由閘極層的厚度來(lái)決定，故可擺脫傳統(tǒng)微影技術(shù)的物理限制，將通道長(zhǎng)度縮減至深亞微米的程度，達(dá)到大幅地提高組件效能的目的。
本發(fā)明的另一目的是提供一種雙垂直通道薄膜電晶體及其制造方法，對(duì)半導(dǎo)體層進(jìn)行離子布植并去除位于兩邊緣側(cè)的半導(dǎo)體層而露出第一絕緣層，以定義出源/汲極、二通道區(qū)及一摻雜區(qū)；形成第二絕緣層覆蓋于通道區(qū)及摻雜區(qū)的表面；以及形成金屬層于源/汲極及露出的第一絕緣層的表面，達(dá)到簡(jiǎn)化制程的目的。
本發(fā)明的目的是這樣實(shí)現(xiàn)的一種雙垂直通道薄膜電晶體，其特征是適用于一基板，包括閘極層形成于該基板的表面；第一絕緣層形成于該基板及閘極層的表面；半導(dǎo)體層形成于該第一絕緣層的表面，并令位于兩邊緣側(cè)的第一絕緣層露出，分別于兩側(cè)形成有源/汲極，且于大抵垂直于該源/汲極的第一絕緣層的兩側(cè)表面分別形成有一通道，該通道之間形成一摻雜區(qū)；第二絕緣層形成于該通道及摻雜區(qū)的表面，并令該半導(dǎo)體層兩側(cè)的源/汲極露出；金屬層分別形成于該源/汲極及露出的第一絕緣層的表面。
該閘極層為摻雜多晶硅層、金屬層、合金層或金屬硅化物層。該第一絕緣層為氮化物層、氧化物層或氮氧化硅層。該半導(dǎo)體層為單晶硅層、多晶硅層、非晶硅層或硅化鎵層。該第二絕緣層為氮化物層、氧化物層或氮氧化硅層。該金屬層為單一金屬層、合金層或金屬硅化物層。
一種雙垂直通道薄膜電晶體的制造方法，其特征是適用于一基板，包括下列步驟形成閘極層于該基板的表面；形成第一絕緣層于該閘極層及基板的表面；形成半導(dǎo)體層于該第一絕緣層的表面；通過(guò)對(duì)該半導(dǎo)體層進(jìn)行離子布植，并去除位于兩邊緣側(cè)的該半導(dǎo)體層而露出第一絕緣層，以定義出源/汲極、二通道區(qū)及一摻雜區(qū)；形成第二絕緣層覆蓋于該通道區(qū)及摻雜區(qū)的表面；形成金屬層于該源/汲極及露出的第一絕緣層的表面。
該閘極層為摻雜多晶硅層、金屬層、合金層或金屬硅化物層。該第一絕緣層為氮化物層、氧化物層或氮氧化硅層。該半導(dǎo)體層為單晶硅層、多晶硅層、非晶硅層或硅化鎵層。該第二絕緣層為氮化物層、氧化物層或氮氧化硅層。該金屬層為單一金屬層、合金層或金屬硅化物層。
下面結(jié)合較佳實(shí)施例和附圖
進(jìn)一步說(shuō)明。
其次，如圖2所示，在上述基板10及閘極層20的表面形成一閘極絕緣層30。上述閘極絕緣層30可利用APCVD法、LPCVD法、PECVD法、濺鍍法或電子槍蒸鍍法等的方法來(lái)沉積形成，而其材質(zhì)則可為，例如氮化物、氧化物及氮氧化硅等。
接著，如圖3所示，在上述閘極絕緣層30的表面形成一半導(dǎo)體層40。上述半導(dǎo)體層40可利用APCVD法、LPCVD法、PECVD法、濺鍍法或電子槍蒸鍍法等的方法來(lái)沉積形成，而其材質(zhì)則可為，例如單晶硅、多晶硅、非晶硅或硅化鎵等半導(dǎo)體材料。
再來(lái)，對(duì)上述半導(dǎo)體層40施行離子布植，并利用微影蝕刻步驟，去除位于兩邊緣側(cè)的上述半導(dǎo)體層40，而露出上述閘極絕緣層30，即可定義出源/汲極42、二通道區(qū)44及摻雜區(qū)46，結(jié)果如圖4所示，由圖4可知，此處的二通道區(qū)44即為雙垂直通道(Double Vertical Channel，DVC)，由于此通道的長(zhǎng)度是由閘極層20的厚度來(lái)決定，故可超越傳統(tǒng)微影技術(shù)的物理限制，而將通道長(zhǎng)度縮減至深亞微米的程度，因而能大幅地提高組件的效能。
此外，比起傳統(tǒng)技術(shù)而言，上述通道亦不需要再通過(guò)額外的一道光罩來(lái)定義形成，故能降低制造成本和簡(jiǎn)化制程步驟。
繼續(xù)，如圖5所示，形成一絕緣層50覆蓋于上述通道區(qū)44及摻雜區(qū)46的表面。在此處，上述絕緣層50可利用APCVD法、LPCVD法、PECVD法、濺鍍法或電子槍蒸鍍法等的方法來(lái)沉積形成，而其材質(zhì)則可為，例如氮化物、氧化物及氮氧化硅等絕緣材料。
最后，如圖6所示，形成一金屬層60于上述源/汲極42及上述露出的閘極絕緣層30的表面。在此處，上述金屬層60可利用LPCVD法、濺鍍法或電子槍蒸鍍法等的方法來(lái)沉積形成，而其材質(zhì)則可為，例如單一金屬、合金或金屬硅化物等。
依據(jù)上述的制造步驟，就可制得本發(fā)明的SRAM用的雙垂直通道薄膜電晶體，其適用于一基板10，包括閘極層20形成于上述基板10的表面；閘極絕緣層30形成于上述基板10及上述閘極層20的表面；半導(dǎo)體層40形成于上述閘極絕緣層60的表面，并令位于兩邊緣側(cè)的上述閘極絕緣層30露出，其分別于兩側(cè)形成有源/汲極42，且于大抵垂直于上述源/汲極42的上述閘極絕緣層30的兩側(cè)表面，分別形成有一通道44，而上述通道44之間形成一摻雜區(qū)46；絕緣層50形成于上述通道44及摻雜區(qū)46的表面，并令上述半導(dǎo)體層兩側(cè)的源/汲極42露出；金屬層60分別形成于上述源/汲極42及上述露出的閘極絕緣層30的表面。
根據(jù)上述本發(fā)明的SRAM用的雙垂直通道薄膜電晶體。由于其具有雙閘極與截距結(jié)構(gòu)，因此能有效地達(dá)到降低漏電流的效果。
本發(fā)明以較佳實(shí)施例揭露如上，任何熟習(xí)此技藝者，在不脫離本發(fā)明的精神和范圍內(nèi)，所作各種的更動(dòng)與潤(rùn)飾，都屬于本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種雙垂直通道薄膜電晶體，其特征是適用于一基板，包括閘極層形成于該基板的表面；第一絕緣層形成于該基板及閘極層的表面；半導(dǎo)體層形成于該第一絕緣層的表面，并令位于兩邊緣側(cè)的第一絕緣層露出，分別于兩側(cè)形成有源/汲極，且于大抵垂直于該源/汲極的第一絕緣層的兩側(cè)表面分別形成有一通道，該通道之間形成一摻雜區(qū)；第二絕緣層形成于該通道及摻雜區(qū)的表面，并令該半導(dǎo)體層兩側(cè)的源/汲極露出；金屬層分別形成于該源/汲極及露出的第一絕緣層的表面。
2.根據(jù)權(quán)利要求1所述的雙垂直通道薄膜電晶體，其特征是該閘極層為摻雜多晶硅層、金屬層、合金層或金屬硅化物層。
3.根據(jù)權(quán)利要求1所述的雙垂直通道薄膜電晶體，其特征是該第一絕緣層為氮化物層、氧化物層或氮氧化硅層。
4.根據(jù)權(quán)利要求1所述的雙垂直通道薄膜電晶體，其特征是該半導(dǎo)體層為單晶硅層、多晶硅層、非晶硅層或硅化鎵層。
5.根據(jù)權(quán)利要求1所述的雙垂直通道薄膜電晶體，其特征是該第二絕緣層為氮化物層、氧化物層或氮氧化硅層。
6.根據(jù)權(quán)利要求1所述的雙垂直通道薄膜電晶體，其特征是該金屬層為單一金屬層、合金層或金屬硅化物層。
7.一種權(quán)利要求1所述的雙垂直通道薄膜電晶體的制造方法，其特征是適用于一基板，包括下列步驟形成閘極層于該基板的表面；形成第一絕緣層于該閘極層及基板的表面；形成半導(dǎo)體層于該第一絕緣層的表面；通過(guò)對(duì)該半導(dǎo)體層進(jìn)行離子布植，并去除位于兩邊緣側(cè)的該半導(dǎo)體層而露出第一絕緣層，以定義出源/汲極、二通道區(qū)及一摻雜區(qū)；形成第二絕緣層覆蓋于該通道區(qū)及摻雜區(qū)的表面；形成金屬層于該源/汲極及露出的第一絕緣層的表面。
8.根據(jù)權(quán)利要求7所述的雙垂直通道薄膜電晶體的制造方法，其特征是該閘極層為摻雜多晶硅層、金屬層、合金層或金屬硅化物層。
9.根據(jù)權(quán)利要求7所述的雙垂直通道薄膜電晶體的制造方法，其特征是該第一絕緣層為氮化物層、氧化物層或氮氧化硅層。
10.根據(jù)權(quán)利要求7所述的雙垂直通道薄膜電晶體的制造方法，其特征是該半導(dǎo)體層為單晶硅層、多晶硅層、非晶硅層或硅化鎵層。
11.根據(jù)權(quán)利要求7所述的雙垂直通道薄膜電晶體的制造方法，其特征是該第二絕緣層為氮化物層、氧化物層或氮氧化硅層。
12.根據(jù)權(quán)利要求7所述的雙垂直通道薄膜電晶體的制造方法，其特征是該金屬層為單一金屬層、合金層或金屬硅化物層。
全文摘要
一種雙垂直通道薄膜電晶體及其制造方法，包括閘極層形成于基板的表面，第一絕緣層形成于基板及閘極層的表面，半導(dǎo)體層形成于第一絕緣層的表面，使位于兩邊緣側(cè)的第一絕緣層露出，分別于兩側(cè)形成有源/汲極，于垂直于源/汲極的第一絕緣層的兩側(cè)表面分別形成通道，通道之間形成摻雜區(qū)；第二絕緣層形成于通道及摻雜區(qū)的表面，并令半導(dǎo)體層兩側(cè)的源/汲極露出；金屬層分別形成于源/汲極及露出的第一絕緣層的表面。雙垂直通道薄膜電晶體具有雙閘極與截距結(jié)構(gòu)，具有大幅降低漏電流，且不需要另外使用額外的光罩來(lái)定義通道，降低制造成本、簡(jiǎn)化制程步驟；縮減通道長(zhǎng)度至深亞微米程度，大幅地的提升組件的效能。
文檔編號(hào)H01L29/786GK1414640SQ0113682
公開(kāi)日2003年4月30日 申請(qǐng)日期2001年10月24日 優(yōu)先權(quán)日2001年10月24日
發(fā)明者薛英家 申請(qǐng)人:瀚宇彩晶股份有限公司