專(zhuān)利名稱(chēng)：制造具有至少一個(gè)金屬化平面的集成電路的方法
在集成電路中將金屬化平面采用于有源元件的連接。金屬化平面在此包括導(dǎo)線(xiàn)和導(dǎo)線(xiàn)經(jīng)其與導(dǎo)電結(jié)構(gòu)連接的接點(diǎn)。在專(zhuān)業(yè)界常常將這些接點(diǎn)稱(chēng)為通路。這些導(dǎo)電結(jié)構(gòu)可以是擴(kuò)散區(qū)，連接電極，布置在各自金屬化平面之下的金屬接點(diǎn)或?qū)Ь€(xiàn)。如果在集成電路中安排了多個(gè)疊起布置的金屬化平面，則將這稱(chēng)為多層金屬化。
越來(lái)越多地按照所謂的金屬鑲嵌(Damascene)技術(shù)進(jìn)行金屬化平面的制造。
在金屬鑲嵌技術(shù)中首先析出包圍稍后要制造的導(dǎo)線(xiàn)和接點(diǎn)的一個(gè)電介層。在金屬間電介層中形成孔和溝槽，并且隨后用金屬填滿(mǎn)。此時(shí)在孔中形成也稱(chēng)為通路的接點(diǎn)，在溝槽中形成導(dǎo)線(xiàn)。通過(guò)PVD，CVD或電鍍和隨后的化學(xué)機(jī)械的拋光進(jìn)行用金屬的填滿(mǎn)。尤其是當(dāng)由難于刻蝕的金屬形成金屬化平面時(shí)，應(yīng)用此方法。
在概念雙重金屬鑲嵌之下理解為這種事實(shí)，首先結(jié)構(gòu)化接點(diǎn)孔和溝槽，并且共同通過(guò)金屬的析出和化學(xué)機(jī)械的拋光填滿(mǎn)這些接點(diǎn)孔和溝槽。
從P.Singer著作，國(guó)際半導(dǎo)體1997年8月，第79頁(yè)，K.Derbyshire著作、固態(tài)技術(shù)，1998年2月，第26頁(yè)，R.L.Jackson等著作，固態(tài)技術(shù)，1998年3月，第49頁(yè)、和Y.Morand等著作，1997年超大規(guī)模集成電路技術(shù)研討會(huì)技術(shù)文獻(xiàn)摘要，31，中公開(kāi)了雙重金屬鑲嵌工藝的不同工藝方案。
曾建議了(請(qǐng)參閱P.Singer著作，國(guó)際半導(dǎo)體，1997年8月，第79頁(yè))首先刻蝕導(dǎo)線(xiàn)的溝槽，并且隨后生成較深的接點(diǎn)孔。在此在通過(guò)溝槽刻蝕而不平整的底板上必須光刻地結(jié)構(gòu)化在接點(diǎn)孔刻蝕時(shí)所采用的光刻膠掩模。在此尤其是在深的接點(diǎn)孔上，通過(guò)未透過(guò)曝光的膠、未分解的孔結(jié)構(gòu)、或通過(guò)在過(guò)曝光時(shí)的孔擴(kuò)大而產(chǎn)生問(wèn)題。
另可選擇地曾建議了(請(qǐng)參閱P.Singer著作，國(guó)際半導(dǎo)體，1997年8月，第79頁(yè))首先進(jìn)行接點(diǎn)孔刻蝕，并且隨后進(jìn)行導(dǎo)線(xiàn)的溝槽刻蝕。在接點(diǎn)孔刻蝕時(shí)存在著這種危險(xiǎn)，暴露出尤其可能是銅印制導(dǎo)線(xiàn)的導(dǎo)電結(jié)構(gòu)的表面，并且將雜質(zhì)放到接點(diǎn)孔壁上。為了避免這些情況大多采用氮化硅制的，在其表面上布置了一個(gè)氧化硅層的一個(gè)止刻蝕層，在此氧化硅層中進(jìn)行接點(diǎn)孔和溝槽的刻蝕。在許多刻蝕工藝中例如通過(guò)SiO2刻蝕時(shí)游離的氧卻限制了刻蝕的選擇性，以至于仍然暴露出位于其下的表面。
為了排除這種問(wèn)題，曾建議在溝槽刻蝕期間通過(guò)光刻膠栓塞保護(hù)接點(diǎn)孔。可是已經(jīng)發(fā)現(xiàn)，用光刻膠無(wú)空腔地充填接點(diǎn)孔是不能再現(xiàn)的，并且除此之外從接點(diǎn)孔中無(wú)殘余地清除光刻膠導(dǎo)至其它的問(wèn)題。
另可選擇地曾建議了(請(qǐng)參閱P.Singer著作，國(guó)際半導(dǎo)體，1997年8月，第79頁(yè)，和Y.Morand等著作，1997年超大規(guī)模集成電路技術(shù)研討會(huì)技術(shù)文獻(xiàn)摘要，31)，生成由一個(gè)第一氮化硅層，一個(gè)SiO2層和一個(gè)第二氮化硅層組成的層序列作為金屬間電介層。用接點(diǎn)孔掩模首先結(jié)構(gòu)化上面的第二氮化硅層。在清除接點(diǎn)孔掩模之后安放一個(gè)第二SiO2層。然后用一個(gè)導(dǎo)線(xiàn)掩模首先刻蝕溝槽，并且隨后對(duì)氮化硅選擇性地將接點(diǎn)孔一直刻蝕到下面的第一氮化硅層。在這種刻蝕時(shí)所結(jié)構(gòu)化的上面的氮化硅層起著附加的掩模作用。在這里也出現(xiàn)由于在SiO2刻蝕時(shí)所游離氧而降低了選擇性的問(wèn)題。
本發(fā)明基于這種問(wèn)題，說(shuō)明用于制造具有至少一個(gè)金屬化平面的集成電路的，適合于用難刻蝕金屬制造金屬化平面的，和在其上避免雜質(zhì)的一種方法。通過(guò)按權(quán)利要求1的一種方法解決此問(wèn)題。從其余權(quán)利要求中得出本發(fā)明的其它的構(gòu)成。
在本方法上在襯底的表面上安放一個(gè)第一電介層，一個(gè)第二電介層，一個(gè)第三電介層和一個(gè)第四電介層。第一電介層和第三電介層，以及第二電介層和第四電介層在此分別具有同一的刻蝕性能。第二電介層的厚度不同于第四電介層的厚度。
如果第二電介層的厚度大于第四電介層的厚度的話(huà)，則在采用規(guī)定接點(diǎn)孔布置的一個(gè)第一刻蝕掩模的條件下，穿過(guò)第四電介層和第三電介層刻蝕到第二電介層中。此時(shí)如此深地刻蝕到第二電介層中，使得第二電介層剩下的厚度基本上等于第四電介層的厚度。
在采用規(guī)定導(dǎo)線(xiàn)溝槽布置的一個(gè)第二刻蝕掩模的條件下，用一種非選擇性工藝不完全地首先刻蝕第四電介層和同時(shí)刻蝕第二電介層，即在暴露出位于其下的層的表面之前終止刻蝕。然后對(duì)第三電介層和對(duì)第一電介層選擇性地刻蝕第四電介層和第二電介層的暴露出的部分，直到分別暴露出位于其下的表面時(shí)為止。在第四電介層的情況下暴露出第三電介層的表面，在第二電介層的情況下暴露出第一電介層的表面。
尤其在形成第二刻蝕掩模之后，首先用涉及高刻蝕速率方面優(yōu)化過(guò)的一種非選擇性的刻蝕方法，刻蝕到第四電介層和第二電介層的暴露出的部分中。在暴露出位于其下的層的表面之前終止刻蝕。以此方式減小必須用大多具有很低刻蝕速率的一種選擇性刻蝕工藝所刻蝕的層厚。因此縮短制造工藝的持續(xù)時(shí)間。
隨后刻蝕第三電介層和第一電介層，直到分別暴露出位于其下的表面時(shí)為止。在第三電介層下面暴露出第二電介層的表面，在第一電介層下面暴露出襯底的表面。在此刻蝕之后制成接點(diǎn)孔和導(dǎo)線(xiàn)溝槽。
如果第四電介層的厚度大于第二電介層的厚度的話(huà)，則在采用規(guī)定接點(diǎn)孔布置的第一刻蝕掩模的條件下刻蝕到第四電介層中。此時(shí)如此深地刻蝕到第四電介層中，使得第四電介層剩下的厚度基本上等于第二電介層的厚度。
然后在采用規(guī)定導(dǎo)線(xiàn)溝槽布置的第二刻蝕掩模的條件下，實(shí)施一種非選擇性的刻蝕工藝。通過(guò)用第一刻蝕掩模的過(guò)去的刻蝕，第四電介層在接點(diǎn)孔的地方上具有凹處。通過(guò)應(yīng)用以基本上相同的刻蝕速率刻蝕第四電介層、第三電介層和第二電介層的非選擇性工藝，在接點(diǎn)孔的地方上穿過(guò)第四電介層和第三電介層刻蝕到第二電介層中。同時(shí)在接點(diǎn)孔之外的導(dǎo)線(xiàn)溝槽的地方上刻蝕到第四電介層中。隨后對(duì)第三電介層和對(duì)第一電介層選擇性地刻蝕第四電介層和第二電介層的暴露出的部分，直到暴露出第三電介層或第一電介層的位于其下的表面時(shí)為止。
隨后刻蝕第三電介層和第一電介層，直到暴露出第二電介層或襯底的位于其下的表面時(shí)為止。在此刻蝕之后制成接點(diǎn)孔和導(dǎo)線(xiàn)溝槽。
通過(guò)在接點(diǎn)孔和導(dǎo)線(xiàn)溝槽中形成接點(diǎn)和導(dǎo)線(xiàn)而制成金屬化平面。
由于在本方法中在用第二刻蝕掩模刻蝕時(shí)基本上同時(shí)暴露出第一電介層和第三電介層的表面，可以由氮化硅形成第一電介層和第三電介層，而由SiO2形成第二電介層和第四電介層，不導(dǎo)至從文獻(xiàn)中已知地影響SiO2涉及Si3N4的刻蝕選擇性。所以能夠可靠地檢查導(dǎo)線(xiàn)溝槽和接點(diǎn)孔的寬度和高度。由于沒(méi)有過(guò)早地暴露出第三電介層，避免了接點(diǎn)孔的擴(kuò)徑和倒斜。導(dǎo)線(xiàn)溝槽的底面是光滑的。一個(gè)其它的優(yōu)點(diǎn)在于，在用第一刻蝕掩?？涛g時(shí)可以應(yīng)用在涉及刻蝕量速度方面能夠優(yōu)化的一種非選擇性的刻蝕方法。這意味著，在用第一刻蝕掩?？涛g時(shí)可以應(yīng)用具有高刻蝕速率的一種迅速而便宜的刻蝕方法，因?yàn)榭涛g的選擇性在這里是不必要的。
在本方法中首先生成在其中隨后形成金屬化平面接點(diǎn)和導(dǎo)線(xiàn)的導(dǎo)線(xiàn)溝槽和接點(diǎn)孔。本方法因此適合于按金屬鑲嵌技術(shù)或雙重金屬鑲嵌技術(shù)由難刻蝕的金屬來(lái)制造金屬化平面。
屬于本發(fā)明的范疇的是，分別用基本上同一金屬成份規(guī)定第一電介層和第三電介層，以及第二電介層和第四電介層。尤其是由含有Si3N4的材料形成第一電介層和第三電介層，而由含有SiO2的材料形成第二電介層和第四電介層。除此之外對(duì)于起著刻蝕終止作用的第一電介層和第三電介層也適合用以下的材料SiON，非晶硅，多晶硅，SiC，Al2O3。除此之外，對(duì)于在其中布置了極大部分接點(diǎn)孔和導(dǎo)線(xiàn)溝槽的第二電介層和第四電介層也適合用以下的材料SiO2，BPSG，SOG，閃光(Flare)，BCB，絲綢，HSQ，F(xiàn)SG，毫微米玻璃，聚對(duì)二甲苯(Paryline)，PTFE，靜電凝膠，氣凝膠。
尤其是第一電介層和第三電介層基本上是同等厚的。在此情況下在刻蝕第一電介層和第三電介層時(shí)阻止過(guò)早地暴露出襯底的表面。因此避免通過(guò)存在于襯底表面中的和通過(guò)過(guò)刻蝕意義上的過(guò)早暴露而剝落的材料，來(lái)污染接點(diǎn)孔的和/或?qū)Ь€(xiàn)溝槽的側(cè)壁。所以本方法尤其是適合于制造延伸到含銅接點(diǎn)或?qū)Ь€(xiàn)上的金屬化平面。
可以考慮作為金屬化平面載體的任何襯底是適合于作為襯底的。尤其是含有集成電路的半導(dǎo)體片適合于作為襯底。要制造的接點(diǎn)在此既可以延伸到已經(jīng)位于集成電路之上的金屬化平面上，也可以延伸到集成電路有源元件的表面上。接點(diǎn)既可以延伸到導(dǎo)線(xiàn)，接點(diǎn)，例如像源/漏區(qū)、基區(qū)、發(fā)射區(qū)、集電極區(qū)那樣的擴(kuò)散區(qū)上，也可以延伸到太陽(yáng)能電池或二極管的摻雜區(qū)，或例如像柵電極那樣的接頭，源/漏接頭或類(lèi)似物上。在薄層技術(shù)中已實(shí)現(xiàn)的集成電路，或絕緣的載體也適合于作為襯底。在此既在金屬化平面制造之前，也在之后可以生成集成電路。
以下借助于圖詳述本發(fā)明的一個(gè)實(shí)施例。


圖1展示通過(guò)在其上布置了一個(gè)第一電介層、一個(gè)第二電介層、一個(gè)第三電介層和一個(gè)第四電介層的襯底的剖面圖。
圖2展示在形成一個(gè)第一刻蝕掩模和刻蝕到第二電介層中之后，通過(guò)襯底的剖面圖。
圖3展示在形成第二刻蝕掩模之后在部分的刻蝕之后，通過(guò)襯底的一個(gè)剖面圖。
圖4展示在選擇性刻蝕第四電介層和第二電介層之后，通過(guò)襯底的一個(gè)剖面圖。
圖5展示在刻蝕第三電介層和第一電介層，并且形成接點(diǎn)和導(dǎo)線(xiàn)之后，通過(guò)襯底的一個(gè)剖面圖。
將一個(gè)第一電介層3，一個(gè)第二電介層4，一個(gè)第三電介層5和一個(gè)第四電介層6安放到具有導(dǎo)電結(jié)構(gòu)2的襯底1上(請(qǐng)參閱圖1)。襯底1是在其中實(shí)現(xiàn)了(未詳細(xì)表示的)集成電路的一種單晶硅片。通過(guò)在其中布置了導(dǎo)電結(jié)構(gòu)2的介電鈍化層形成襯底1的表面。導(dǎo)電結(jié)構(gòu)2是一種銅導(dǎo)線(xiàn)。
通過(guò)在等離子體CVD工藝中從Si3N4中的析出，以50nm的層厚形成第一電介層3。通過(guò)在等離子體CVD方法中SiO2的析出，以850nm的層厚形成第二電介層4。通過(guò)在等離子體CVD方法中Si3N4的析出，以50nm的層厚形成第三電介層5。通過(guò)在等離子體CVD方法中從SiO2中的析出，以600nm的層厚形成第四電介層6。
在第四電介層6的表面上形成由光刻膠制的一個(gè)第一刻蝕掩模7(請(qǐng)參閱圖2)。第一刻蝕掩模7規(guī)定接點(diǎn)孔的布置。在采用CHF3和CF4作為工藝氣體條件下，在具有高刻蝕速率的非選擇性的，即具有電介膜的不是很不同的刻蝕速率的；最好具有選擇性SiO2/SiN＝1∶1的RIE工藝中，穿過(guò)第四電介層6和第三電介層5刻蝕到第二電介層4中。所采用的刻蝕工藝對(duì)于SiO2和Si3N4具有基本相同的刻蝕速率。經(jīng)過(guò)時(shí)間來(lái)控制刻蝕。一旦第三電介層的剩下的厚度基本上等于第四電介層6的厚度，即600nm時(shí)，則終止刻蝕。
然后通過(guò)灰化和/或用EKC 525(這是濕化學(xué)的聚合物清除)濕化學(xué)地清除第一刻蝕掩模7。
隨后生成規(guī)定導(dǎo)線(xiàn)溝槽布置的一個(gè)第二刻蝕掩模8(請(qǐng)參閱圖3)。在具有高刻蝕速率的RIE工藝中，隨后刻蝕到第四電介層6和第二電介層4的暴露出的部分中。經(jīng)過(guò)刻蝕時(shí)間來(lái)控制刻蝕。在暴露出第三電介層5或第一電介層3的表面之前，終止刻蝕。同樣用CHF3和CF4進(jìn)行刻蝕。第二電介層4和第四電介層6的殘余厚度為50至100nm。
隨后在用帶或不帶O2(兩者是可能的)的，作為工藝氣體的C4F8和CO的RIE工藝中進(jìn)行選擇性的刻蝕。此時(shí)達(dá)到在刻蝕SiO2時(shí)對(duì)Si3N4的高度選擇性。將刻蝕繼續(xù)到直到暴露出第一電介層3和第三電介層5的表面時(shí)為止。過(guò)刻蝕是不必要的，因?yàn)榛旧贤瑫r(shí)暴露出第一電介層3和第三電介層5的表面(請(qǐng)參閱圖4)。在通過(guò)灰化和用EKC 525濕化學(xué)的聚合物清除將第二刻蝕掩模清除之后，清除第一電介層3和第三電介層5的暴露出的部分。在6’襯底片直徑上的250W微小高頻功率下，在用CF4和Ar的RIE工藝中進(jìn)行刻蝕。在此刻蝕之后制成了接點(diǎn)孔和導(dǎo)線(xiàn)溝槽。
隨后通過(guò)濺射來(lái)安放由10nm厚的TaN層和40nm厚的Ta層組成的一個(gè)共形的擴(kuò)散勢(shì)壘層，用于制成接點(diǎn)9和導(dǎo)線(xiàn)10。隨后濺射上去一個(gè)銅籽晶層。通過(guò)用銅的電鍍進(jìn)行填滿(mǎn)接點(diǎn)孔和導(dǎo)線(xiàn)溝槽。通過(guò)化學(xué)機(jī)械的拋光(CMP)清除銅的探出導(dǎo)線(xiàn)溝槽的部分和擴(kuò)散勢(shì)壘層。通過(guò)用刷子清掃器的兩側(cè)面地清掃襯底來(lái)終止本方法。產(chǎn)生了具有包括接點(diǎn)9和導(dǎo)線(xiàn)10的金屬化平面的，圖5中所示的結(jié)構(gòu)。
權(quán)利要求
1.制造具有至少一個(gè)金屬化平面的集成電路的方法，-其中將一個(gè)第一電介層、一個(gè)第二電介層、一個(gè)第三電介層和一個(gè)第四電介層安放到襯底的一個(gè)表面上，在此情況下第一電介層和第三電介層，以及第二電介層和第四電介層分別具有同一的刻蝕性能，并且在此情況下第二電介層的厚度和第四電介層的厚度互相不同，-其中在采用規(guī)定接點(diǎn)孔布置的一個(gè)第一刻蝕掩模的條件下，如果第二電介層的厚度大于第四電介層的厚度的話(huà)，則穿過(guò)第四電介層和第三電介層如此深地刻蝕到第二電介層中，使得第二電介層剩下的厚度基本上等于第四電介層的厚度，并且如果第四電介層的厚度大于第二電介層的厚度的話(huà)，則如此深地刻蝕到第四電介層中，使得第四電介層剩下的厚度基本上等于第二電介層的厚度，-其中在采用規(guī)定導(dǎo)線(xiàn)溝槽布置的一個(gè)第二刻蝕掩模的條件下，首先實(shí)施用其刻蝕到第四電介層和第二電介層中的一種非選擇性的刻蝕工藝，而不暴露出位于其下的第三電介層和第一電介層的表面，并且然后對(duì)第三電介層選擇性地和對(duì)第一電介層選擇性刻蝕第四電介層和第二電介層，直到分別暴露出第一電介層和第三電介層的位于其下的表面時(shí)為止，-其中刻蝕第三電介層和第一電介層，直到分別暴露出位于其下的表面時(shí)為止，-其中在接點(diǎn)孔中和在導(dǎo)線(xiàn)溝槽中生成金屬化平面的含有金屬的接點(diǎn)和導(dǎo)線(xiàn)。
2.按權(quán)利要求1的方法，其中在采用第一刻蝕掩模的條件下借助于一種非選擇性刻蝕工藝實(shí)施第四電介層、第三電介層和第二電介層的刻蝕。
3.按權(quán)利要求1或2的方法，其中第一電介層和第三電介層，以及第二電介層和第四電介層基本上具有同一的材料組成。
4.按權(quán)利要求3的方法，其中第一電介層和第三電介層含有Si3N4，并且第二電介層和第四電介層含有SiO2。
5.按權(quán)利要求1至4之一的方法，其中第一電介層和第三電介層基本上是同等厚的。
6.按權(quán)利要求1至5之一的方法，其中通過(guò)金屬的析出和平面化形成接點(diǎn)和印制導(dǎo)線(xiàn)。
7.按權(quán)利要求1至6之一的方法，其中接點(diǎn)和/或印制導(dǎo)線(xiàn)含有銅。
全文摘要
將電介層安放到襯底(4)上用于制造具有導(dǎo)線(xiàn)和接點(diǎn)的金屬化平面。首先進(jìn)行穿過(guò)最上面兩個(gè)電介層進(jìn)入位于其下電介層的接點(diǎn)孔刻蝕,在此情況下此層的剩下的厚度基本上等于最上面層的厚度。隨后對(duì)基本上同時(shí)暴露出其表面的第一電介層和第三電介層選擇性地進(jìn)行導(dǎo)線(xiàn)溝槽的刻蝕。在第一電介層和第三電介層的結(jié)構(gòu)化之后生成在接點(diǎn)孔和導(dǎo)線(xiàn)溝槽中的接點(diǎn)和導(dǎo)線(xiàn)。
文檔編號(hào)H01L21/311GK1377511SQ0081202
公開(kāi)日2002年10月30日 申請(qǐng)日期2000年8月18日 優(yōu)先權(quán)日1999年8月25日
發(fā)明者S·施瓦爾茲, M·恩格哈德特, F·克雷羅普 申請(qǐng)人:因芬尼昂技術(shù)股份公司