操作的波形，可以看出存儲單元可以進行讀寫和保持操作，其中D為寫入存儲單元的數(shù)據(jù)，WL為字線WL1的狀態(tài)，WE為寫使能信號，Q、QN、S0和S1為存儲單元的四個存儲節(jié)點，RE為讀使能信號，OUT和0UTN為從本實施方式所述的存儲單元讀出的信號。
[0032]當一個輻射粒子轟擊PMOS晶體管時，只能產(chǎn)生正的瞬態(tài)電壓脈沖；而轟擊匪0S晶體管時，只能產(chǎn)生負的瞬態(tài)電壓脈沖。假設(shè)節(jié)點QN = 0，節(jié)點Q=1，節(jié)點S0 = 1和節(jié)點S1 = 0，可分析出節(jié)點Q、節(jié)點SO和節(jié)點S1為敏感節(jié)點，而節(jié)點QN不是敏感節(jié)點，因為它沒有與PM0S晶體管相連接且其存儲狀態(tài)為0。反之，若假設(shè)節(jié)點QN=1，節(jié)點Q = 0，節(jié)點S0 = 0和節(jié)點Sl =1，則節(jié)點QN、節(jié)點SO和節(jié)點S1為敏感節(jié)點，節(jié)點Q為非敏感節(jié)點。在電荷共享引起的多節(jié)點翻轉(zhuǎn)現(xiàn)象中，多于兩個節(jié)點的電荷共享是不會引起存儲單元狀態(tài)發(fā)生有效改變的，因此，本發(fā)明所述的抗多節(jié)點翻轉(zhuǎn)的存儲器主要考慮對兩個敏感節(jié)點進行抗輻射加固。
[0033]存儲單元的抗輻射性能分析:
[0034]1.假設(shè)節(jié)點Q發(fā)生從1到0的狀態(tài)翻轉(zhuǎn)，那么它將關(guān)斷一號匪0S晶體管N1和四號NM0S晶體管N4，但這并不會影響其他晶體管的工作狀態(tài)，也不會影響其他三個節(jié)點的存儲狀態(tài)，尤其不會影響四號PM0S晶體管P4和八號W0S晶體管N8的開啟狀態(tài)。因此，節(jié)點Q會在四號PM0S晶體管P4和八號NM0S晶體管N8的上拉作用下，在SEU事件結(jié)束后，恢復到原來的1狀態(tài)。
[0035]2.當節(jié)點S1發(fā)生翻轉(zhuǎn)時，節(jié)點S1上的存儲狀態(tài)會發(fā)生從0到1的翻轉(zhuǎn)，從而關(guān)閉了一號PM0S晶體管P1和四號PM0S晶體管P4，并打開了七號NM0S晶體管N7，此時節(jié)點Q和節(jié)點S0處于高阻狀態(tài)，但在節(jié)點電容的作用下，節(jié)點Q和節(jié)點S0將繼續(xù)保持其原有狀態(tài)。由于節(jié)點Q的狀態(tài)未改變，所以四號匪0S晶體管N4仍然處于開啟狀態(tài)，從而在SEU事件結(jié)束后，四號NM0S晶體管N4會將節(jié)點S1重新拉回到原來的0狀態(tài)。
[0036]3.當節(jié)點S0發(fā)生翻轉(zhuǎn)時，三號PM0S晶體管P3和二號PM0S晶體管P2被快速地開啟，八號匪0S晶體管N8關(guān)閉。八號NM0S晶體管N8關(guān)閉使得節(jié)點Q不受此SEU時間影響。三號PM0S晶體管P3和二號PM0S晶體管P2被快速地開啟將導致節(jié)點S1的翻轉(zhuǎn)，并進一步導致一號PM0S晶體管Ρ1和四號PM0S晶體管P4關(guān)閉，七號匪0S晶體管N7開啟。從而使節(jié)點QN所在的通路實現(xiàn)從電源到地的電流流過，此時節(jié)點QN的狀態(tài)翻轉(zhuǎn)與否取決于三號PM0S晶體管P3和七號NM0S晶體管N7組成的上拉網(wǎng)絡(luò)與一號NM0S晶體管N1組成的下拉網(wǎng)絡(luò)的驅(qū)動能力的強弱，由于三號PM0S晶體管P3的寬長比小于一號NM0S晶體管N1的寬長比，且七號NM0S晶體管N7為弱上拉驅(qū)動，因此一號匪0S晶體管N1組成的下拉網(wǎng)絡(luò)具有較強的驅(qū)動能力，所以節(jié)點QN保持原始的“0”狀態(tài)。在節(jié)點QN和節(jié)點Q的幫助下，節(jié)點S0和節(jié)點S1在SEU事件結(jié)束后，將重新恢復到原來的狀態(tài)。
[0037]4.由于電荷共享效應的影響，節(jié)點S0和節(jié)點S1有可能同時發(fā)生翻轉(zhuǎn)，其分析過程和恢復機制與第3種情況所述的相同。
[0038]圖4為存儲單元發(fā)生SEU時的仿真波形圖，存儲單元發(fā)生上述四種翻轉(zhuǎn)，從圖中可以看出存儲單元可以抵抗SEU引入的前四種翻轉(zhuǎn)。
[0039]【具體實施方式】二:本實施方式是對【具體實施方式】一所述的抗多節(jié)點翻轉(zhuǎn)的存儲單元作進一步說明，本實施方式中，在版圖設(shè)計中，節(jié)點Q到節(jié)點S0的距離大于2μηι，節(jié)點Q到節(jié)點S1的距離大于0.6μηι。
[0040]當節(jié)點S1和節(jié)點Q發(fā)生電荷共享所引起翻轉(zhuǎn)時，節(jié)點Q將會關(guān)閉一號NM0S晶體管Ν1和四號NM0S晶體管Ν4，而節(jié)點S1將關(guān)閉一號PM0S晶體管Ρ1和四號PM0S晶體管Ρ4，開啟七號匪0S晶體管N7，此時節(jié)點QN和節(jié)點Q保存0狀態(tài)，節(jié)點S0和節(jié)點S1保存1狀態(tài)，且這四個節(jié)點均處于高阻狀態(tài)，也就是說存儲狀態(tài)出現(xiàn)了錯誤。
[0041 ]當節(jié)點S0和節(jié)點Q發(fā)生電荷共享所引起翻轉(zhuǎn)時，三號PM0S晶體管P3和二號PM0S晶體管P2開啟，八號NM0S晶體管N8關(guān)閉，從而導致節(jié)點S1的狀態(tài)發(fā)生從0到1的改變，進一步導致一號PM0S晶體管P1和四號PM0S晶體管P4關(guān)閉，七號NM0S晶體管N7打開。而節(jié)點Q的翻轉(zhuǎn)將導致一號匪0S晶體管N1和四號匪0S晶體管N4關(guān)閉，此時由于與節(jié)點QN相連的上拉網(wǎng)絡(luò)開啟，下拉網(wǎng)絡(luò)關(guān)閉，因此節(jié)點QN將翻轉(zhuǎn)為1，繼而導致晶體管二號匪0S晶體管N2和三號匪0S晶體管N3開啟，并最終導致存儲單元的存儲狀態(tài)發(fā)生了改變。
[0042]也就是說當節(jié)點S1和節(jié)點Q或節(jié)點S0和節(jié)點Q發(fā)生多節(jié)點翻轉(zhuǎn)時，將不能把翻轉(zhuǎn)的節(jié)點恢復到原始狀態(tài)，從而導致存儲單元被翻轉(zhuǎn)。為了降低節(jié)點S0和節(jié)點Q或節(jié)點S1和節(jié)點Q發(fā)生多節(jié)點翻轉(zhuǎn)的可能性，需要合理的考慮各節(jié)點在版圖上的位置分布。研究發(fā)現(xiàn)，同處于一阱中的同類晶體管間發(fā)生電荷共享的有效距離要小于2μπι，而在不同晶體管之間發(fā)生電荷共享的有效距離要小于0.6μπι。因此，版圖上節(jié)點Q盡可能地遠離節(jié)點S0和節(jié)點S1，從而使發(fā)生電荷共享的幾率降到最低。
[0043]【具體實施方式】三:本實施方式是對【具體實施方式】一或二所述的抗多節(jié)點翻轉(zhuǎn)的存儲單元作進一步說明，本實施方式中，通過對版圖的合理設(shè)計，最終在版圖上得到以下信息:節(jié)點Q到節(jié)點S0的距離為2.165μηι，節(jié)點Q到節(jié)點S1的距離為1.1724μηι。
[0044]節(jié)點Q到節(jié)點S1的距離為1.1724μπι，遠大于0.6μπι不同類晶體管間；節(jié)點Q到節(jié)點SO的距離為2.165μπι，遠大于2μπι同類晶體管，且它們之間有N阱的阻隔，單粒子多節(jié)點翻轉(zhuǎn)發(fā)生在節(jié)點Q和節(jié)點S0或節(jié)點Q和節(jié)點S1上的概率幾乎為零，也就是說在節(jié)點Q和節(jié)點S0或節(jié)點Q和節(jié)點S1上發(fā)生的單粒子多節(jié)點翻轉(zhuǎn)的現(xiàn)象不存在。所以本實施方式所述的存儲單元可以抵抗單粒子單一節(jié)點翻轉(zhuǎn)和單粒子多節(jié)點翻轉(zhuǎn)，從而提高了系統(tǒng)的可靠性。
【主權(quán)項】
1.抗多節(jié)點翻轉(zhuǎn)的存儲單元，其特征在于，包括一號PMOS晶體管(PI)、二號PMOS晶體管(P2)、三號PM0S晶體管(P3)、四號PM0S晶體管(P4)、一號NM0S晶體管(N1)、二號NM0S晶體管(N2)、三號匪OS晶體管(N3)、四號NM0S晶體管(N4)、五號NM0S晶體管(N5)、六號NM0S晶體管(N6)、七號NM0S晶體管(N7)、八號NM0S晶體管(N8)，字線WL(1)、位線BL(2)和位線BLN(3); 一號PMOS晶體管(P1)的源極、三號PM0S晶體管(P3)的源極、四號PM0S晶體管(P4)的源極和二號PM0S晶體管(P2)的源極連接并接電源，一號PM0S晶體管(Ρ1)的漏極、三號PM0S晶體管(P3)的柵極和三號NM0S晶體管(N3)的漏極連接，一號PM0S晶體管(P1)的柵極連接七號W0S晶體管(N7)的柵極，三號PM0S晶體管(P3)的漏極連接七號匪OS晶體管(N7)的源極，七號匪OS晶體管(N7)的漏極連接三號NM0S晶體管(N3)的柵極，七號匪OS晶體管(N7)和三號NM0S晶體管(N3)的公共端同時連接五號NM0S晶體管(N5)的漏極或源極中的任意一極、一號W0S晶體管(N1)的漏極和二號匪OS晶體管(N2)的柵極，一號匪OS晶體管(N1)的柵極、二號W0S晶體管(N2)漏極和四號匪OS晶體管(N4)的柵極連接，四號匪OS晶體管(N4)的源極、二號NM0S晶體管(N2)的源極、一號NM0S晶體管(N1)的源極和三號NM0S晶體管(N3)的源極連接并接地，四號NM0S晶體管(N4)的漏極同時連接一號PM0S晶體管(P1)和七號匪OS晶體管(N7)的公共端、四號PM0S晶體管(P4)的柵極和二號PM0S晶體管(P2)的漏極，一號匪OS晶體管(N1)、二號匪OS晶體管(N2)和四號NM0S晶體管(N4)的公共端同時連接六號匪OS晶體管(N6)的漏極或源極中的任意一極、八號NM0S晶體管(N8)的漏極，八號NM0S晶體管(N8)的柵極連接二號PM0S晶體管(P2)的柵極，八號NM0S晶體管(N8)和二號PM0S晶體管(P2)的公共端連接一號PM0S晶體管(P1)和三號NM0S晶體管(N3)的公共端，八號NM0S晶體管(N8)的源極連接四號PM0S晶體管(P4)的漏極； 五號NM0S晶體管(N5)的漏極或源極中的另一極連接位線BLN(3)，五號NM0S晶體管(N5)的柵極連接字線WL(1)，六號NM0S晶體管(N6)的漏極或源極中的另一極連接位線BL(2)，六號NM0S晶體管(N6)的柵極連接字線WL( 1); 節(jié)點SO為一號PMOS晶體管(P1)、三號PMOS晶體管(P3)和三號MTOS晶體管(N3)的公共端； 節(jié)點S1為四號PM0S晶體管(P4)、二號PM0S晶體管(P2)和四號MTOS晶體管(N4)的公共端； 節(jié)點Q為一號NM0S晶體管(N1)、二號NM0S晶體管(N2)和四號NM0S晶體管(N4)的公共端。2.根據(jù)權(quán)利要求1所述的抗多節(jié)點翻轉(zhuǎn)的存儲單元，其特征在于，在版圖設(shè)計中，節(jié)點Q到節(jié)點so的距離大于2μ??，節(jié)點Q到節(jié)點S1的距離大于0.6μηι。3.根據(jù)權(quán)利要求1或2所述的抗多節(jié)點翻轉(zhuǎn)的存儲單元，其特征在于，在版圖設(shè)計中，節(jié)點Q到節(jié)點SO的距離為2.165μπι，節(jié)點Q到節(jié)點S1的距離為1.1724μπι。
【專利摘要】抗多節(jié)點翻轉(zhuǎn)的存儲單元，涉及集成電路技術(shù)領(lǐng)域。為了解決現(xiàn)有存儲單元在輻射環(huán)境下不具備抵抗單粒子多節(jié)點翻轉(zhuǎn)的能力，從而引起存儲單元的存儲狀態(tài)改變的問題。該存儲單元包括一號PMOS晶體管、二號PMOS晶體管、三號PMOS晶體管、四號PMOS晶體管、一號NMOS晶體管、二號NMOS晶體管、三號NMOS晶體管、四號NMOS晶體管、五號NMOS晶體管、六號NMOS晶體管、七號NMOS晶體管、八號NMOS晶體管，字線WL、位線BL和位線BLN。本發(fā)明所述的存儲單元能夠抵抗單粒子單一節(jié)點的翻轉(zhuǎn)和單粒子多節(jié)點的翻轉(zhuǎn)，防止SEU效應改變存儲單元的存儲狀態(tài)，提高了系統(tǒng)的可靠性。適用于集成電路中。
【IPC分類】G11C11/413, G11C11/419
【公開號】CN105448327
【申請?zhí)枴緾N201510786303
【發(fā)明人】肖立伊, 齊春華, 李安龍, 王天琦, 柳姍姍
【申請人】哈爾濱工業(yè)大學
【公開日】2016年3月30日
【申請日】2015年11月16日