抗多節(jié)點翻轉(zhuǎn)的存儲單元的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體涉及抗輻射加固電路領(lǐng)域。
【背景技術(shù)】
[0002]隨著集成電路制造尺寸的不斷減小，存儲單元變得越來越容易受到輻射的影響，由福射粒子引起的單粒子翻轉(zhuǎn)(single event upset，SEU)已經(jīng)成為了影響存儲器尤其是靜態(tài)隨機存取儲存器(static random access memory，SRAM)可靠性的重要因素之一。當(dāng)福射粒子穿過存儲單兀電路時，會在其徑跡上電尚出大量的電子-空穴對，其中靠近反偏P-N結(jié)的電子-空穴對將在電場的作用被分離到P-Ν節(jié)的兩側(cè)，進而影響P-Ν結(jié)兩側(cè)的電勢，當(dāng)P-N結(jié)兩側(cè)收集的電荷達到一定數(shù)量時，會導(dǎo)致存儲電路的存儲狀態(tài)發(fā)生改變，即發(fā)生了單粒子翻轉(zhuǎn)事件。DICE(Dual Interlocked Storage Cell)存儲單元防止了單粒子單一節(jié)點翻轉(zhuǎn)所引起的整個存儲狀態(tài)改變的現(xiàn)象，DICE存儲單元在不增加太大面積的情況下，很好的解決了單粒子單一節(jié)點翻轉(zhuǎn)的問題，因此在抗輻射加固領(lǐng)域得到了廣泛的應(yīng)用。但隨著工藝尺寸的減小，存儲單元的密度不斷增加，使得單次單粒子效應(yīng)不止影響電路中的某一單一節(jié)點，而是在電荷共享(charge sharing)的作用下，同時影響多個電路節(jié)點上的存儲狀態(tài)，即發(fā)生了單粒子的多節(jié)點翻轉(zhuǎn)現(xiàn)象，而DICE存儲單元，不具備抵抗單粒子多節(jié)點翻轉(zhuǎn)的能力，從而引起DICE存儲單元的存儲狀態(tài)改變。

【發(fā)明內(nèi)容】

[0003]本發(fā)明是為了解決現(xiàn)有存儲單元不具備抵抗單粒子多節(jié)點翻轉(zhuǎn)的能力，從而引起存儲單元的存儲狀態(tài)改變的問題，從而提供抗多節(jié)點翻轉(zhuǎn)的存儲單元。
[0004]抗多節(jié)點翻轉(zhuǎn)的存儲單元，包括一號PM0S晶體管、二號PM0S晶體管、三號PM0S晶體管、四號PM0S晶體管、一號匪0S晶體管、二號匪0S晶體管、三號匪0S晶體管、四號匪0S晶體管、五號W0S晶體管、六號NM0S晶體管、七號匪0S晶體管、八號W0S晶體管，字線WL、位線BL和位線BLN;
[0005]—號PM0S晶體管的源極、三號PM0S晶體管的源極、四號PM0S晶體管的源極和二號PM0S晶體管的源極連接并接電源，一號PM0S晶體管的漏極、三號PM0S晶體管的柵極和三號W0S晶體管的漏極連接，一號PM0S晶體管的柵極連接七號NM0S晶體管的柵極，三號PM0S晶體管的漏極連接七號NM0S晶體管的源極，七號NM0S晶體管的漏極連接三號NM0S晶體管的柵極，七號NM0S晶體管和三號NM0S晶體管的公共端同時連接五號NM0S晶體管的漏極或源極中的任意一極、一號NM0S晶體管的漏極和二號匪0S晶體管的柵極，一號NM0S晶體管的柵極、二號匪0S晶體管漏極和四號匪0S晶體管的柵極連接，四號匪0S晶體管的源極、二號W0S晶體管的源極、一號W0S晶體管的源極和三號匪0S晶體管的源極連接并接地，四號W0S晶體管的漏極同時連接一號PM0S晶體管和七號NM0S晶體管的公共端、四號PM0S晶體管的柵極和二號PM0S晶體管的漏極，一號NM0S晶體管、二號NM0S晶體管和四號NM0S晶體管的公共端同時連接六號匪0S晶體管的漏極或源極中的任意一極、八號W0S晶體管的漏極，八號匪0S晶體管的柵極連接二號PMOS晶體管的柵極，八號NMOS晶體管和二號PMOS晶體管的公共端連接一號PM0S晶體管和三號NM0S晶體管的公共端，八號NM0S晶體管的源極連接四號PM0S晶體管的漏極；
[0006]五號NM0S晶體管的漏極或源極中的另一極連接位線BLN，五號匪0S晶體管的柵極連接字線WL，六號NM0S晶體管的漏極或源極中的另一極連接位線BL，六號NM0S晶體管的柵極連接字線WL;
[0007]節(jié)點S0為一號PM0S晶體管、三號PM0S晶體管和三號NM0S晶體管的公共端；
[0008]節(jié)點S1為四號PM0S晶體管、二號PM0S晶體管和四號NM0S晶體管的公共端；
[0009]節(jié)點QN為一號NM0S晶體管、二號NM0S晶體管和三號NM0S晶體管的公共端；
[0010]節(jié)節(jié)點Q為一號NM0S晶體管、二號NM0S晶體管和四號NM0S晶體管的公共端。
[0011 ]本發(fā)明所述的抗多節(jié)點翻轉(zhuǎn)的存儲單元，包括12個晶體管，其中PM0S晶體管有4個，匪0S晶體管有8個，五號NM0S晶體管和六號匪0S晶體管是存取晶體管，連接中不必區(qū)分五號匪0S晶體管和六號W0S晶體管的漏極和源極，由字線WL來控制開關(guān)操作；一號PM0S晶體管、二號PM0S晶體管、三號PM0S晶體管、四號PM0S晶體管、七號NM0S晶體管和八號匪0S晶體管組成了上拉網(wǎng)絡(luò);一號NM0S晶體管、二號匪0S晶體管、三號NM0S晶體管和四號NM0S晶體管構(gòu)成了下拉網(wǎng)絡(luò)，本發(fā)明所述的輸出節(jié)點是節(jié)點Q和節(jié)點QN，其中節(jié)點Q通過六號匪0S晶體管與位線BL相連接，而節(jié)點QN通過五號NM0S晶體管與位線BLN連接。本發(fā)明所述的存儲單元能夠抵抗單粒子單一節(jié)點的翻轉(zhuǎn)和單粒子多節(jié)點的翻轉(zhuǎn)，從而有效地降低了 SEU效應(yīng)對存儲器的影響，防止SEU效應(yīng)改變存儲單元的存儲狀態(tài)，提高了系統(tǒng)的可靠性，本存儲單元可以是微米存儲單元或納米存儲單元。由于存儲單元屬于鎖存器，因此本存儲單元也是一個抗輻射鎖存器的加固單元。
【附圖說明】
[0012]圖1是【背景技術(shù)】中DICE存儲單元的結(jié)構(gòu)示意圖。
[0013]圖2是【具體實施方式】一所述的抗多節(jié)點翻轉(zhuǎn)的存儲單元的結(jié)構(gòu)示意圖。
[0014]圖3是【具體實施方式】一中的存儲單元的讀寫和保持操作的波形。
[0015]圖4為【具體實施方式】一中發(fā)生SEU時的仿真波形圖。
【具體實施方式】
[0016]【具體實施方式】一:參照圖2至圖4具體說明本實施方式，本實施方式所述的抗多節(jié)點翻轉(zhuǎn)的存儲單元，包括一號PM0S晶體管P1、二號PM0S晶體管P2、三號PM0S晶體管P3、四號PM0S晶體管P4、一號NM0S晶體管N1、二號匪0S晶體管N2、三號匪0S晶體管N3、四號NM0S晶體管N4、五號NM0S晶體管N5、六號NM0S晶體管N6、七號NM0S晶體管N7、八號NM0S晶體管N8，字線WL1、位線BL2和位線BLN3 ；
[0017]一號PM0S晶體管P1的源極、三號PM0S晶體管P3的源極、四號PM0S晶體管P4的源極和二號PM0S晶體管P2的源極連接并連接電源，一號PM0S晶體管P1的漏極、三號PM0S晶體管P3的柵極和三號NM0S晶體管N3的漏極連接，一號PM0S晶體管P1的柵極連接七號NM0S晶體管N7的柵極，三號PM0S晶體管P3的漏極連接七號匪0S晶體管N7的源極，七號匪0S晶體管N7的漏極連接三號匪0S晶體管N3的柵極，七號NM0S晶體管N7和三號NM0S晶體管N3的公共端同時連接五號NMOS晶體管N5的漏極或源極中的任意一極、一號NMOS晶體管N1的漏極和二號NMOS晶體管N2的柵極，一號NM0S晶體管N1的柵極、二號匪OS晶體管N2漏極和四號匪OS晶體管N4的柵極連接，四號NM0S晶體管N4的源極、二號NM0S晶體管N2的源極、一號NM0S晶體管N1的源極和三號NM0S晶體管N3的源極連接并接地，四號NM0S晶體管N4的漏極同時連接一號PM0S晶體管P1和七號NM0S晶體管N7的公共端、四號PM0S晶體管P4的柵極和二號PM0S晶體管P2的漏極，一號匪OS晶體管N1、二號匪OS晶體管N2和四號匪OS晶體管N4的公共端同時連接六號W0S晶體管N6的漏極或源極中的任意一極、八號W0S晶體管N8的漏極，八號匪OS晶體管N8的柵極連接二號PM0S晶體管P2的柵極，八號匪OS晶體管N8和二號PM0S晶體管P2的公共端連接一號PM0S晶體管P1和三號匪OS晶體管N3的公共端，八號匪OS晶體管N8的源極連接四號PM0S晶體管P4的漏極；
[0018]五號NM0S晶體管N5的漏極或源極中的另一極連接位線BLN3，五號NM0S晶體管N5的柵極連接字線WL1，六號匪0S晶體管N6的漏極或源極中的另一極連接位線BL2，六號匪0S晶體管N6的柵極連接字線WL1;
[0019]節(jié)點S0為一號PM0S晶體管P1、三號PM0S晶體管P3和三號NM0S晶體管N3的公共端；
[0020]節(jié)點S1為四號PM0S晶體管P4、二號PM0S晶體管P2和四號NM0S晶體管N4的公共端；
[0021]節(jié)點QN為一號NM0S晶體管N1、二號NM0S晶體管N2和三號NM0S晶體管N3的公共端；
[0022]節(jié)點Q為一號NM0S晶體管N1、二號NM0S晶體管N2和四號NM0S晶體管N4的公共端。
[0023]假設(shè)存儲單元的狀態(tài)為節(jié)點QN=0、節(jié)點Q=l、節(jié)點S0 = 1和節(jié)點S1=0，
[0024]存儲單元存操作:
[0025]當(dāng)字線WL 1為低電平“0”時，一號PM0S晶體管Ρ1、四號PM0S晶體管P4、一號NM0S晶體管N1、四號NM0S晶體管N4和八號NM0S晶體管N8處于開態(tài)，二號PM0S晶體管P2、三號PM0S晶體管P3、二號NM0S晶體管N2、三號匪0S晶體管N3、五號NM0S晶體管N5、六號匪0S晶體管N6和七號NM0S晶體管N7處于關(guān)態(tài)。此時，存儲單元處于存操作狀態(tài)。
[0026]存儲單元讀操作:
[0027]首先，位線BL2和位線BLN3被預(yù)充電到VDD。
[0028]當(dāng)字線WL1變?yōu)楦唠娖健?”時，節(jié)點Q保持其原來的“1”狀態(tài)。但是節(jié)點QN將會通過一號匪0S晶體管N1和五號匪0S晶體管N5進行放電，然后，靈敏放大器根據(jù)位線BL2和位線BLN3之間的電壓差將存儲單元的狀態(tài)輸出，從而完成讀操作。
[0029]存儲器寫操作:
[0030]為了對存儲器進行寫操作，位線BL2需要被下拉到低電平“0”，同時位線BLN3需要被上拉到高電平“1”。當(dāng)字線WL1變?yōu)楦唠娖健?”時，節(jié)點Q和節(jié)點QN被分別下拉到低電平“0”和上拉到高電平“1”。然后，二號PM0S晶體管P2、三號PM0S晶體管P3、二號匪0S晶體管N2、三號NM0S晶體管N3、五號NM0S晶體管N5、六號NM0S晶體管N6和七號NM0S晶體管N7被開啟；同時一號PM0S晶體管P1、四號PM0S晶體管P4、一號NM0S晶體管N1、四號NM0S晶體管N4和八號NM0S晶體管N8被關(guān)閉。最后，當(dāng)字線WL1回到低電平“0”時，所有節(jié)點都處于穩(wěn)定狀態(tài)，從而存儲單元完成寫操作。
[0031]圖3為存儲單元的讀寫和保持