一種共享字線的分柵式閃存的失效分析方法及系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種共享字線的分柵式閃存的失效分析方 法及系統(tǒng)。
【背景技術(shù)】
[0002] 隨著閃存器件（Flash Memory)的存儲單元不斷地朝著高集成度和大容量化的 方向發(fā)展，存儲器制造工藝越來越繁瑣，存儲器在制造過程中出現(xiàn)缺陷的可能性也隨之提 升。電性失效分析（Electrical failure analysis，EFA)是提高閃存器件產(chǎn)品良率的一 個重要手段，其原理通常為在制造出的閃存器件芯片出現(xiàn)故障時(shí)，通過電性失效性分析， 以定位出失效單元的物理地址，以便于工程師借助更先進(jìn)的工具，比如掃描電子顯微鏡 (Scanning electron microscope，SEM)、聚焦離子束（Focused ion beam，F(xiàn)IB)和透射電 鏡（Transmission electron microscope，TEM)，進(jìn)行更深入的物理分析，以找到導(dǎo)致故障 的根源，進(jìn)而在后續(xù)的制備過程中進(jìn)彳丁改進(jìn)，提尚良率。
[0003] 現(xiàn)在的閃存器件的電性失效分析（EFA)手法一般是：測試工程師（Testing engineer)根據(jù)測試需求編寫測試程序；然后通過測試機(jī)加載和編譯該測試程序，對失效 芯片執(zhí)行測試程序中的各測試項(xiàng)，輸出芯片的失效存儲位單元（failed bits)拼圖，如 圖1所示；接著，然后測試工程師（Testing engineer)和工藝整合工程師（Integration engineer) -起合作，通過觀察failed bits圖形，對fail bit做一步步的失效驗(yàn)證操作， 最終找出fail bit失效的機(jī)理。
[0004] 可見，現(xiàn)有的這種閃存器件EFA方法，需要測試工程師在場實(shí)時(shí)調(diào)整程序以及工 藝整合工程師在場實(shí)時(shí)分析測試結(jié)果，由此造成人力資源與測試機(jī)時(shí)的大量耗費(fèi)，失效分 析效率比較低。
[0005] 此外，閃存為分柵結(jié)構(gòu)或堆疊柵結(jié)構(gòu)或兩種結(jié)構(gòu)的組合，分柵式閃存相比堆疊柵 閃存在編程和擦除的時(shí)候都體現(xiàn)出其獨(dú)特的性能優(yōu)勢，具有高的編程效率，其字線的結(jié)構(gòu) 可以避免"過擦除"等優(yōu)點(diǎn)，應(yīng)用尤為廣泛。請參考圖2, 一種共享字線的分柵式閃存，其兩個 存儲位單元共享使用一個字線，通過對字線（Word Line，WL)、兩個控制柵（control gate， CG)以及源線（Source Line，SL)和位線（Bit Line, BL)施加不同的工作電壓實(shí)現(xiàn)對各個 存儲位單元的讀取（read)、編程（寫，program)和擦除（erase)。而現(xiàn)有技術(shù)中利用存儲 器測試設(shè)備對這種共享字線的分柵式閃存自動進(jìn)行EFA的方法，對fail bit的判斷往往只 關(guān)注fail bit本身，其中忽略了該bit周圍環(huán)境的影響，由此影響了 EFA的效率和結(jié)論準(zhǔn) 確性。例如，忽略了與fail bit共享一個選擇柵（字線）的另一個bit的影響，即忽略了 fail bit的失效是由與fail bit共享字線的bit引起的。請參考圖2和下表，按照下表電 壓對存儲位單元FG1進(jìn)行失效驗(yàn)證，
[0006]

[0007] 其中，在對FG1進(jìn)行寫入或者讀取操作的時(shí)候，所加的VC(；2電壓可以使得FG2下面 的通道完全打開，從而減少存儲位單元FG1通道電流受存儲位單元FG2狀態(tài)的影響。盡管 如此，F(xiàn)G1和FG2之間還是會相互影響，尤其是cell電流的讀取。比如讀取存儲位單元FG1 電流時(shí)，存儲位單元FG2處于寫入（Program)還是擦除（Erase)狀態(tài)得到的電流值均會有 約40 %左右的差別。
[0008] 再例如，fail bit周圍的位線（Bitline，與外圍10電路相連）、控制柵極（Control Gate)、字線（Wordline)等的fail會導(dǎo)致行/列失效（row/column fail)，而不是單個bit fail，此時(shí)，往往會出現(xiàn)由于row/column是弱失效（weak fail)而造成僅能將其中的某個 性能特別差的bit查出來的情況，由此引入fail bit的判斷不準(zhǔn)確。
[0009] 因此，需要一種共享字線的分柵式閃存的電性失效分析方法及系統(tǒng)，無需專業(yè)人 員在場，即可自動完成測試過程，節(jié)約人力資源與測試機(jī)時(shí)，并失效分析的效率和結(jié)論準(zhǔn)確 性。

【發(fā)明內(nèi)容】

[0010] 本發(fā)明的目的在于提供一種共享字線的分柵式閃存的失效分析方法及系統(tǒng)，無需 專業(yè)人員在場，即可自動完成測試過程，節(jié)約人力資源與測試機(jī)時(shí)，并提高失效分析效率和 結(jié)論準(zhǔn)確性。
[0011] 為解決上述問題，本發(fā)明提出一種共享字線的分柵式閃存的失效分析方法，包括 以下步驟：
[0012] 自動收集所述共享字線的分柵式閃存中的一個失效存儲位單元的物理地址周圍 的相鄰存儲位單元的初始電流信息，所述相鄰存儲位單元包括：與失效存儲位單元共享字 線的同行同列存儲位單元，以及與失效存儲位單元物理地址所在的字線最近鄰的兩條字線 和與失效存儲位單元物理地址所在的10接口電路最近鄰的兩個10接口電路所圍區(qū)域中的 存儲位單元；
[0013]自動遍歷各種功能失效模式來對失效存儲位單元進(jìn)行功能失效驗(yàn)證，以分析出失 效存儲位單元的功能失效模式具體為哪種功能失效模式；
[0014] 在每種功能失效模式驗(yàn)證操作完成之后，均再次收集所述相鄰存儲位單元的電流 信息，來與所述初始電流信息對比，以確定失效存儲位單元的失效是本身的功能失效或是 某種周圍環(huán)境引入的失效而引起。
[0015] 進(jìn)一步的，所述周圍環(huán)境引入的失效包括：同行同列存儲位單元引入的失效以及 失效存儲位單元的物理地址所在的字線失效、位線失效、控制柵極線失效或10失效引入的 失效；
[0016] 所述功能失效模式包括失效存儲位單元自身的讀功能失效、寫功能失效、擦除功 能失效以及抗干擾功能失效。
[0017] 進(jìn)一步的，所述最近鄰的兩個10接口電路上各自的所述相鄰存儲位單元為同列， 且該列在其所在的所述最近鄰的10接口電路中的相對位置與所述失效存儲位單元所在列 在其10接口電路中的相對位置相同。
[0018] 進(jìn)一步的，對失效存儲位單元進(jìn)行功能失效模式驗(yàn)證分析，包括：
[0019] 對失效存儲位單元進(jìn)行不同電壓的讀操作，確認(rèn)失效存儲位單元的功能失效模式 是否讀功能失效；
[0020] 對失效存儲位單元進(jìn)行不同電壓的寫操作，確認(rèn)失效存儲位單元的功能失效模式 是否與功能失效；
[0021] 對失效存儲位單元進(jìn)行不同電壓的擦除操作，確認(rèn)失效存儲位單元的功能失效模 式是否擦除功能失效；
[0022] 對失效存儲位單元進(jìn)行不同電壓的干擾操作，確認(rèn)失效存儲位單元的功能失效模 式是否抗干擾功能失效。
[0023] 進(jìn)一步的，所述共享字線的分柵式閃存中的失效存儲位單元通過以下步驟確定：
[0024] 向所述分柵式閃存中寫入數(shù)據(jù)；
[0025] 從所述分柵式閃存中讀取數(shù)據(jù)，并將讀取的數(shù)據(jù)與寫入的數(shù)據(jù)比較，讀取和寫入 的數(shù)據(jù)不一致的存儲位單元為失效存儲位單元。
[0026] 本發(fā)明提供一種共享字線的分柵式閃存的失效分析系統(tǒng)，包括：
[0027] 功能失效驗(yàn)證模塊，設(shè)置有多種功能失效模式，用于自動遍歷各種功能失效模式 來對共享字線的分柵式閃存的失效存儲位單元進(jìn)行功能失效驗(yàn)證，分析出失效存儲位單元 的功能失效