包括嵌入式磁性隧道結(jié)的邏輯芯片的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例涉及半導(dǎo)體器件的領(lǐng)域，并且具體而言，涉及具有嵌入式存儲(chǔ)器的邏輯芯片。
【背景技術(shù)】
[0002]將存儲(chǔ)器直接集成到邏輯芯片(例如，微處理器芯片)上使得與具有物理上分開(kāi)的邏輯芯片和存儲(chǔ)芯片相比能夠獲得更寬的總線和更高的運(yùn)行速度。這種存儲(chǔ)器可以包括傳統(tǒng)的基于電荷的存儲(chǔ)器技術(shù)，例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和NAND閃存存儲(chǔ)器。
【附圖說(shuō)明】
[0003]根據(jù)所附權(quán)利要求、一個(gè)或多個(gè)示例性實(shí)施例的以下【具體實(shí)施方式】、以及相對(duì)應(yīng)的附圖，本發(fā)明的實(shí)施例的特征和優(yōu)點(diǎn)將變得顯而易見(jiàn)，在附圖中:
[0004]圖1描繪了本發(fā)明的實(shí)施例中的包括嵌入式磁性隧道結(jié)的邏輯芯片。
[0005]圖2-23描繪了本發(fā)明的實(shí)施例中的用于制造包括嵌入式磁性隧道結(jié)的邏輯芯片的工藝。
[0006]圖24描繪了本發(fā)明的實(shí)施例中的磁性隧道結(jié)。
[0007]圖25描繪了用于本發(fā)明的實(shí)施例中的系統(tǒng)。
【具體實(shí)施方式】
[0008]現(xiàn)在將參照附圖，其中類似的結(jié)構(gòu)可以設(shè)有類似的后綴附圖標(biāo)記。為了更清楚的示出各實(shí)施例的結(jié)構(gòu)，本文中所包括的附圖是集成電路結(jié)構(gòu)的圖示表示。因此，所制造的集成電路結(jié)構(gòu)的實(shí)際外觀(例如在顯微照片中)可以看起來(lái)不同，然而仍然包含了所示出的實(shí)施例的所要求保護(hù)的結(jié)構(gòu)。此外，附圖可以僅示出對(duì)理解所示出的實(shí)施例有用的結(jié)構(gòu)。可能不包括本領(lǐng)域已知的附加結(jié)構(gòu)，以保持附圖的清楚性?！皩?shí)施例”、“各種實(shí)施例”等指示所描述的(多個(gè))實(shí)施例可以包括特定特征、結(jié)構(gòu)或特性，但是并非每個(gè)實(shí)施例都必需包括特定特征、結(jié)構(gòu)或特性。一些實(shí)施例可以具有針對(duì)其它實(shí)施例所描述的特征中的一些或全部或者無(wú)此特征。“第一”、“第二”、“第三”等描述共同的對(duì)象并且指示相似對(duì)象的不同實(shí)例被提及。這種形容詞不暗示所描述的對(duì)象必須采用時(shí)間上、空間上的給定順序、排名或任何其它方式。“連接”可以指示元件彼此直接物理或電接觸，并且“耦合”可以指示元件彼此協(xié)作或相互作用，但是它們可以或可以不直接物理或電接觸。同樣，雖然相似或相同的數(shù)字可以用于表示不同圖片中的相同或相似的部分，但是這樣做并不表示包括相似或相同數(shù)字的所有圖片組成單個(gè)或相同實(shí)施例?？梢詤⒄账镜腦-Z坐標(biāo)系來(lái)理解諸如“上面”、“下面”、“在…上方”和“在…下方”等的術(shù)語(yǔ)，并且可以參照X-Y坐標(biāo)系或非Z坐標(biāo)系來(lái)理解諸如“相鄰”等的術(shù)語(yǔ)。
[0009]如上所述，將存儲(chǔ)器直接集成到邏輯芯片上具有優(yōu)點(diǎn)。這種存儲(chǔ)器可以包括DRAM和NAND閃存存儲(chǔ)器。然而，DRAM和NAND閃存存儲(chǔ)器具有與越來(lái)越精確的電荷布局和感測(cè)要求有關(guān)的可縮放性問(wèn)題，并且因此將基于電荷的存儲(chǔ)器直接嵌入到高性能邏輯芯片上在例如亞20nm的技術(shù)節(jié)點(diǎn)方面是有問(wèn)題的。
[0010]實(shí)施例包括集成有存儲(chǔ)器的邏輯芯片；然而存儲(chǔ)器縮放到比傳統(tǒng)的基于電荷的存儲(chǔ)器可能具有的幾何形狀更小的幾何形狀。在一個(gè)實(shí)施例中，存儲(chǔ)器是自旋轉(zhuǎn)移矩磁阻隨機(jī)存取存儲(chǔ)器(STT-MRAM)，其依靠電阻率而非電荷作為信息載體。更具體地，實(shí)施例包括嵌入在邏輯芯片(例如，處理器)的后端互連層內(nèi)的至少一個(gè)STT-MRAM存儲(chǔ)器。至少一個(gè)STT-MRAM存儲(chǔ)器可以包括具有至少一個(gè)磁性隧道結(jié)(MTJ)的至少一個(gè)STT-MRAM陣列。除STT-MRAM之外的諸如電阻式RAM(RRAM)等的其它存儲(chǔ)器用于其它實(shí)施例中。
[0011 ] 實(shí)施例將STT-MRAM集成在邏輯芯片內(nèi)，其中存儲(chǔ)器包括MTJ，其具有上MTJ層、下MTJ層、以及與上MTJ層和下MTJ層直接接觸的隧道勢(shì)皇；其中上MTJ層包括上MTJ層側(cè)壁，并且下MTJ層包括與上MTJ層水平偏移的下MTJ側(cè)壁。另一個(gè)實(shí)施例包括包含MTJ的存儲(chǔ)器區(qū)域、以及位于襯底上的邏輯區(qū)域；其中水平面與MTJ相交，第一層間電介質(zhì)(ILD)材料與MTJ相鄰，并且第二 ILD材料包括在邏輯區(qū)域中，第一和第二 ILD材料彼此不等同。本文中描述了其它實(shí)施例。
[0012]圖1描繪了實(shí)施例中的包括嵌入式MTJ的邏輯芯片。盡管MTJ可以包括多層非常薄的金屬薄膜，但是出于討論的目的，在圖1中MTJ薄膜堆疊體可以被分成四個(gè)部分:“底部MTJ” 140 (MTJ的底層)、“隧道勢(shì)皇” 135、“頂部MTJ” 125 (MTJ的頂層)、以及硬掩模層130。圖1示出了全部包括在M2金屬層165中的三個(gè)MTJ。三個(gè)MTJ被包括在硅襯底195以及總體上由層190表示的各累積層上。出于討論的目的，三個(gè)MTJ被示出為嵌入在M2165中，但是三個(gè)MTJ還可以被嵌入在諸如金屬層Ml 180、M3150等的其它互連層中。
[0013]出于清楚的目的，在圖1中并未標(biāo)注一些細(xì)節(jié)，但是當(dāng)使用圖2-23來(lái)討論用于圖1的器件的制造工藝時(shí)，那些細(xì)節(jié)將變得更加清楚。例如，盡管在圖1中存在若干間隔體部分，但出于清楚的目的而可能只標(biāo)注了一個(gè)這種部分。然而，可以在圖2-23中的一個(gè)或多個(gè)圖中標(biāo)注其它部分。
[0014]在圖1的實(shí)施例中，側(cè)壁間隔體120沿著圖案化的硬掩模130和頂部MTJ 125薄膜的邊緣設(shè)置。側(cè)壁間隔體120保護(hù)頂部MTJ 125薄膜的邊緣以使其免受氧化和/或腐蝕。
[0015]在實(shí)施例中，與隧道勢(shì)皇135和底部MTJ 140薄膜的邊緣相比，在硬掩模130與頂部MTJ 125薄膜的邊緣之間存在水平間距。該水平間距關(guān)于頂部MTJ至底部MTJ短路提供了裕量。
[0016]實(shí)施例在隧道勢(shì)皇135和底部MTJ 140薄膜的邊緣上包括拋光停止薄膜115的剩余部分。薄膜115保護(hù)隧道勢(shì)皇135薄膜和底部MTJ 140薄膜以使其免受側(cè)壁氧化和/或腐蝕。
[0017]實(shí)施例在邏輯區(qū)域105 (例如，處理器)和包括嵌入式MTJ的存儲(chǔ)器層110中保留相同的常規(guī)低k ILD材料155、170、185。這樣做有助于使實(shí)施例滿足現(xiàn)代高性能邏輯芯片的嚴(yán)格的RC延遲要求。然而，區(qū)域110還包括可流動(dòng)的氧化物層145，其提供未在區(qū)域105 (或區(qū)域105的至少部分)中找到的ILD。
[0018]圖1示出了 4個(gè)要素:(I)側(cè)壁間隔體120，⑵與隧道勢(shì)皇135和底部MTJ 140薄膜的邊緣相比，在硬掩模130與頂部MTJ 125薄膜的邊緣之間具有水平間距，(3)位于隧道勢(shì)皇135和底部MTJ 140薄膜的邊緣上的拋光停止薄膜115的剩余部分，以及(4)位于邏輯區(qū)域105(例如，處理器)和存儲(chǔ)器層110中的相同的常規(guī)低k ILD材料155、170、185，其它實(shí)施例不需要包括所有這些要素。其它實(shí)施例可以包括這四個(gè)要素的任何組合或子集，例如包括要素⑴和⑵而不包括要素⑶和/或(4)。
[0019]圖2-23描繪了本發(fā)明的實(shí)施例中的用于制造包括嵌入式MTJ區(qū)域110的邏輯芯片區(qū)域105的工藝。在圖2中，工藝步驟從晶片195開(kāi)始，在晶片195上，最頂層表面在Ml層180內(nèi)具有圖案化的互連層。Ml層180包括在ILD 185內(nèi)。出于討論的目的，工藝流程被示出為從晶片開(kāi)始，所述晶片在其最頂層表面上具有圖案化的Ml互連，但是最頂層表面可以是一些其它互連層(即，M2、M3、M4等)。晶片195在最頂層的圖案化的互連層下方還可以具有其它后端和前端層190。
[0020]在圖3中，對(duì)蝕刻停止薄膜進(jìn)行沉積并隨后對(duì)低k ILD 170材料進(jìn)行沉積。在實(shí)施例中，ILD材料170最終將保留在晶片的設(shè)置邏輯電路的區(qū)域(區(qū)域105)中。可以以各種方式來(lái)識(shí)別區(qū)域105、110。例如，區(qū)域110可以包括STT-RAM位單元陣列，其中，MTJ是可見(jiàn)的并且呈現(xiàn)了相當(dāng)規(guī)則的位單元晶體管布局。相比之下，區(qū)域105中的晶體管布局沒(méi)有那么規(guī)則(例如，如具有存儲(chǔ)器的情況一樣，沒(méi)有包括在重復(fù)結(jié)構(gòu)的陣列中)并且呈現(xiàn)很少甚至幾乎沒(méi)有MTJ。
[0021]ILD 170滿足了用于區(qū)域105的對(duì)應(yīng)的互連層中的(多種)ILD材料的各種技術(shù)要求。這種技術(shù)要求可能涉及例如由對(duì)區(qū)域105的設(shè)計(jì)考慮所決定的電氣性質(zhì)(例如，介電常數(shù)、擊穿電壓)和/或機(jī)械性質(zhì)(例如，模量、韌性、薄膜應(yīng)力)。在各種實(shí)施例中，蝕刻停止材料包括例如氮化硅、碳化硅、碳摻雜的氮化硅等。ILD材料170可以是性質(zhì)適用于區(qū)域105的邏輯電路和互連層中的任何ILD材料。實(shí)施例包括諸如氧化硅、氟氧化硅(S1F)、以及碳摻雜的氧化物等的ILD材料。
[0022]在圖4中，涂覆抗蝕劑層109并對(duì)其進(jìn)行圖案化以從制造M