用于在電力中斷期間實現(xiàn)邏輯功能的嵌入式非易失性存儲器電路的制作方法
【專利摘要】在此披露了一種具有自主鐵電存儲器鎖存器(AML)的電路。AML的特征在于AML輸入、AML輸出、第一AML電源觸點、第二AML電源觸點和AML狀態(tài)、以及與AML輸入或AML輸出之一串聯(lián)的第一開關(guān)。該開關(guān)被定位為防止AML的狀態(tài)在第一與第二AML電源觸點之間提供電力時發(fā)生改變，在本發(fā)明的一個方面，電路可以包括與AML輸入或AML輸出中的另一個串聯(lián)的第二開關(guān)以及與AML輸入或AML輸出串聯(lián)的鎖存器。鎖存器被定位為使得AML輸出與AML輸入之間不存在直接返回路徑。
【專利說明】用于在電力中斷期間實現(xiàn)邏輯功能的嵌入式非易失性存儲器電路
相關(guān)串請
[0001]本申請是2010年6月9日所提交的美國專利申請12/797，539的部分繼續(xù)申請，并且是2011年9月I日提交的、要求PCT/US 10/38433的優(yōu)先權(quán)的美國專利申請13/223，815的部分繼續(xù)申請，其要求2009年6月8日提交的美國專利申請12/480，645、現(xiàn)在的美國專利7，990，794的優(yōu)先權(quán)。
進旦
[0002]在電力中斷期間必須運行的邏輯電路是本領(lǐng)域已知的。這種電路的最簡單形式利用某種形式的能量存儲(如電池)來維持在正常運行電路的電源斷開期間的系統(tǒng)狀態(tài)。這種系統(tǒng)受到所能夠存儲的電量的限制。某些電路延長了通過進入將電路狀態(tài)維持一個延長的時間段的低功率模式而不需要外部電源的時間段。
[0003]第二類電路在電力中斷的情況下在斷電之前將系統(tǒng)狀態(tài)存儲在一個非易失性存儲器中。當(dāng)電力恢復(fù)時，從非易失性存儲器中“重新加載”系統(tǒng)狀態(tài)，并且系統(tǒng)操作繼續(xù)。這類系統(tǒng)通常需要單獨的保存/恢復(fù)模式。在一類系統(tǒng)中，存儲狀態(tài)的非易失性存儲器在不同于其狀態(tài)正在被保存的電路的邏輯電平或頻率上運行。例如，非易失性存儲器可以是一個作為影子RAM運行的EEPR0M。將信息存儲到非易失性存儲器中所需要的電壓和周期時間基本上不同于邏輯電路所使用的電壓和周期時間，并且因此非易失性存儲器不能實時跟蹤系統(tǒng)的狀態(tài)，從而使得系統(tǒng)的狀態(tài)總是被存儲在非易失性存儲器中。此外，保存周期需要一種增加系統(tǒng)的復(fù)雜性和成本的單獨系統(tǒng)模式。
[0004]第二類非易失性存儲器基于鐵電存儲器裝置。這些裝置運行在與其他電路相同的邏輯電平上，并且能夠被讀取和寫入與邏輯電路的讀取和寫入次數(shù)相當(dāng)?shù)拇螖?shù)。然而，這些非易失性存儲器裝置必須被同步地讀取和寫入，并且因此，將這種非易失性存儲器裝置用于存儲和恢復(fù)系統(tǒng)狀態(tài)仍然通常涉及一個單獨的保存/恢復(fù)流程。進一步地，由于這些存儲器可以由在相關(guān)聯(lián)的電路的正常邏輯電平內(nèi)的電壓來寫入，防止存儲在其中的數(shù)據(jù)在電力不穩(wěn)定期間(如在斷電或上電過程中)的更改造成了巨大的挑戰(zhàn)。
概沭
[0005]本發(fā)明包括一種具有AML的電路,其特征在于AML輸入、AML輸出、第一 AML電源觸點、第二 AML電源觸點和AML狀態(tài)、以及與AML輸入或AML輸出串聯(lián)的第一開關(guān)。本發(fā)明還包括一種用于操作電路以在電力中斷期間保存電路狀態(tài)的方法。該開關(guān)被定位為防止該AML的狀態(tài)在該第一與第二 AML電源觸點之間提供電力時發(fā)生改變，在本發(fā)明的一個方面，該電路可以包括與該AML輸入或該AML輸出中的另一個串聯(lián)的第二開關(guān)以及與該AML輸入或該AML輸出串聯(lián)的鎖存器。該鎖存器被定位為使得該AML輸出與該AML輸入之間不存在直接路徑。
[0006]該電路可以包括一個電路元件，該電路元件在該AML輸出上執(zhí)行操作以生成一個被該鎖存器稱合到該AML輸入的電路兀件輸出。
[0007]在本發(fā)明的一個方面，該電路還可以包括一個開關(guān)控制器，該開關(guān)控制器在電力從該第一和第二 AML電源觸點上被移除之前打開該第一和第二開關(guān)。調(diào)整該第一和第二開關(guān)的打開和關(guān)閉定時，以允許該電路在該第一和第二開關(guān)中的另一個開關(guān)的關(guān)閉之前達到一個預(yù)定狀態(tài)。
附圖簡要說明
[0008]圖1A是一個自主存儲器電路的示意圖。
[0009]圖1B示出了當(dāng)自主存儲器電路20被上電、鐵電電容器21在向上(UP)/向下(DOWN)狀態(tài)中時圖1A中所示電源軌上的以及節(jié)點26上的作為時間的函數(shù)的電位。
[0010]圖2是一個自主存儲器電路的另一個實施例的示意圖。
[0011]圖3是一個利用反饋路徑的非易失性鎖存器的框圖。
[0012]圖4是一個利用多個場效應(yīng)晶體管(FET)的非易失性鎖存器的一個實施例的示意圖。
[0013]圖5示出了一個在輸入處具有反相器緩沖器的自主存儲器鎖存器。
[0014]圖6A和圖6B示出了根據(jù)本發(fā)明的AML在邏輯路徑中的插入。
[0015]圖6C示出了根據(jù)本發(fā)明的一個實施例的一個非易失性主從觸發(fā)器。
[0016]圖7A示出了一個二進制計數(shù)器，該二進制計數(shù)器由連接為一個串聯(lián)鏈的N個一位計數(shù)器構(gòu)成。
[0017]圖7B示出了一個一位計數(shù)器，該一位計數(shù)器不具有用于在電源故障期間保存計數(shù)器狀態(tài)的AML。
[0018]圖7C示出了一位計數(shù)器的一個實施例，該一位計數(shù)器包括在電源故障期間保存計數(shù)器的狀態(tài)的AML。
[0019]圖7D示出了一個循環(huán)邏輯電路，其中AML位于邏輯電路與易失性鎖存器之間。
[0020]圖8示出了根據(jù)本發(fā)明的移位寄存器的一個實施例。
[0021]圖9示出了在包括一個或多個AML的電路中管理電源的方式。
[0022]圖10示出了一個電路，在該電路中AML被用來在電路操作過程中存儲節(jié)點的狀態(tài)、并且然后被用來在隨后的某個時間對其進行恢復(fù)。
詳細說明
[0023]參照在美國專利7，990，749中所描述的一種新穎的鐵電鎖存器設(shè)計可以更容易地理解本發(fā)明提供其優(yōu)點的方式，該專利通過引用結(jié)合在此。為了本論述的目的，AML將被定義為一個具有自主存儲器電路和反饋回路的鎖存器，其中，自主存儲器電路包括鐵電電容器、導(dǎo)電負載和開關(guān)，該開關(guān)具有將輸出節(jié)點連接到第一電源軌上的電流致動控制輸入，該導(dǎo)電負載將第二電源軌連接到該輸出節(jié)點上，該鐵電電容器連接在該開關(guān)控制輸入與該輸出節(jié)點之間。
[0024]首先參照圖1A，圖1A是一個自主存儲器電路的示意圖。自主存儲器電路20包括鐵電電容器21和具有電流致動控制輸入25的開關(guān)23。導(dǎo)電負載22連接在電源軌與開關(guān)23之間。
[0025]鐵電電容器21具有能夠通過跨鐵電電容器21施加一個電壓而被切換的剩余極化。也就是說，在沒有跨電容器的電壓的情況下，電容器的電介質(zhì)是電性極化的。為了本論述的目的，電介質(zhì)具有對應(yīng)于電介質(zhì)被或者向上或者向下極化的兩種狀態(tài)，如果跨鐵電電容器施加一個電壓，那么在鐵電電容器中產(chǎn)生電場。如果電場方向與剩余極化的方向相同，那么一個小電流在連接鐵電電容器的兩個極板的電路中流動。另一方面，如果所施加的電場在與剩余極化的方向相反的方向上，那么剩余極化將改變方向以符合新的電場方向，并且一個大電流將在外部電路中流動。電流及其流過的電壓的大小可以通過調(diào)整鐵電電容器的組成、面積和厚度來設(shè)置。
[0026]當(dāng)電流進入電流致動控制輸入25時，開關(guān)23從一個高阻抗?fàn)顟B(tài)變?yōu)橐粋€低阻抗?fàn)顟B(tài)。在自主存儲器電路20中，假設(shè)輸入線到開關(guān)23的電位獨立于開關(guān)的狀態(tài)保持在地電位上或其附近。為簡化以下論述，將假設(shè)電源軌為正，并且當(dāng)跨鐵電電容器21的極板施加一個正的軌道電位V時，設(shè)置“向上”剩余極化狀態(tài)。然而，可以利用輸入以電源為參考并且輸出以地為參考的其他實施例。
[0027]首先，假設(shè)鐵電電容器21在向上狀態(tài)中被極化。當(dāng)電源被接通時，開關(guān)23初始在斷開狀態(tài)中；由此，節(jié)點26處的電位將增加至V。那么，施加到鐵電電容器21上的場也將在向上方向上，并且鐵電電容器21將不會翻轉(zhuǎn)狀態(tài)。因此，幾乎沒有電流將流入開關(guān)23的輸入，開關(guān)23將保持斷開，并且自主存儲器電路20的輸出將快速轉(zhuǎn)到電位V。
[0028]首先，假設(shè)鐵電電容器21在向下狀態(tài)中被極化。當(dāng)電源被接通時，跨鐵電電容器21所施加的電場將會與鐵電電容器21的剩余極化的電場相反，并且鐵電電容器21將翻轉(zhuǎn)狀態(tài)以匹配所施加的電場。在這種情況下，一個更大的電流將流入開關(guān)23的控制輸入，并且開關(guān)23將進入導(dǎo)通狀態(tài)。節(jié)點26將升高至一個小于V的中間狀態(tài)。具體電位將取決于開關(guān)的細節(jié)。中間狀態(tài)將保持下去直到鐵電電容器21完成切換到其向上狀態(tài)。在那時，將不會有更多的電荷流出鐵電電容器21，并且開關(guān)23將再次進入非導(dǎo)通狀態(tài)。因此，節(jié)點26上的電位將然后增加回到V。
[0029]因此，在電源被接通之后，自主存儲器電路20將在鐵電電容器21切換狀態(tài)所需的時間段內(nèi)具有一個取決于鐵電電容器21的極化狀態(tài)的臨時輸出。如果鐵電電容器21在電源被接通時是向上的并且并不切換，那么輸出將幾乎立即升高。如果鐵電電容器21在電源被接通時是向下的并且進行切換，那么輸出將轉(zhuǎn)到特征在于臨時時間段內(nèi)的電壓V的中間狀態(tài)，并且然后將升高。在那個臨時時間段之后，輸出將總是高的，并且鐵電電容器21將在向上極化狀態(tài)中。
[0030]現(xiàn)在參照圖1B，其示出了當(dāng)自主存儲器電路20被上電、鐵電電容器21在向上和向下狀態(tài)中時圖1A中所示電源軌上的以及節(jié)點26上的作為時間的函數(shù)的電位。如果在自主存儲器電路20被上電時鐵電電容器21處于向下狀態(tài)中，節(jié)點26上的電位初始隨著電源軌道電位而增加，直到節(jié)點26處的電位到達一個使鐵電電容器21開始改變極化狀態(tài)的值。隨著鐵電電容器21開始翻轉(zhuǎn)極化，釋放使開關(guān)23開始導(dǎo)通的電荷。如果開關(guān)23開始過多導(dǎo)通，節(jié)點26上的電位開始下降，并且鐵電電容器21停止切換。如果開關(guān)23沒有足夠?qū)ǎ?jié)點26上的電位更快地上升，導(dǎo)致鐵電電容器21更快地切換，迫使更多電流進入開關(guān)23的控制輸入，提高了其導(dǎo)電性。因此，隨著具有緩慢上升率的具體中間值上的節(jié)點26的電位，電路穩(wěn)定下來。以此方式，開關(guān)23的導(dǎo)電性改變限制了節(jié)點26處的電壓上升，直到鐵電電容器21的狀態(tài)改變完成。此時，將不再進一步從鐵電電容器21中釋放剩余電荷，并且因此開關(guān)23將再次變?yōu)榉菍?dǎo)通的，并且節(jié)點26將上升至V。鐵電電容器21的過渡期間的電位在以下論述中將被稱為“貯存電壓(shelf voltage) ”VS。一般情況下，節(jié)點26處的電位的具體形狀將取決于具體的開關(guān)實現(xiàn)。
[0031]再次參照圖1B，并且尤其是虛曲線，當(dāng)自主存儲器電路20被上電、鐵電電容器21在向上狀態(tài)中時圖1A中所示電源軌上的以及節(jié)點26上的電位被示出為時間的函數(shù)。由于鐵電電容器21在上電時并不接通，幾乎沒有電流流入開關(guān)23的控制輸入，并且開關(guān)23絕不導(dǎo)通。節(jié)點26上的電位立即上升至電源軌上的電壓。
[0032]現(xiàn)在參照圖2，圖2是一個自主存儲器電路的另一個實施例的示意圖。自主存儲器電路30與自主存儲器電路20的區(qū)別在于開關(guān)33接通一個電壓信號而不是一個電流信號，并且已經(jīng)增加電容器34以提供電荷到電壓的轉(zhuǎn)換。如果在電源被施加時鐵電電容器21處于向上狀態(tài)中，鐵電電容器21將保持在向上狀態(tài)中，并且開關(guān)33將不會變?yōu)閷?dǎo)通的，因為電容器34幾乎沒有接收到電荷。
[0033]如果在電源被施加時鐵電電容器21處于向下狀態(tài)中，鐵電電容器21將隨著功率增加而開始翻轉(zhuǎn)其極化。極化的改變產(chǎn)生了電荷，該電荷在電容器34上被釋放和存儲，從而升高了開關(guān)33的輸入處的電位。如果電容器34被正確地選擇，電流致動控制輸入25上的電位增加將足以使開關(guān)33導(dǎo)通，由此降低節(jié)點26上的電位。節(jié)點26將保持在地電位與V之間的一個中間電位上，只要鐵電電容器21正在改變狀態(tài)。一旦鐵電電容器21完全改變狀態(tài)，電容器34上將不再存儲附加的電荷。然后，電容器34上的電荷將以一個由開關(guān)33內(nèi)的漏電流確定的速率漏泄。此時，開關(guān)33將再次變?yōu)榉菍?dǎo)通的，并且節(jié)點26將上升至V。因此，自主存儲器電路30以一種類似于以上所論述的自主存儲器電路20的方式運行。也就是說，在上電過程中，輸出信號可以被監(jiān)測以確定鐵電電容器21在上電之前的狀態(tài)。在完成上電之后，輸出將是高的，并且鐵電電容器21將在向上狀態(tài)中。
[0034]以上所描述的自主存儲器電路可以結(jié)合反饋路徑以構(gòu)成非易失性鎖存器?，F(xiàn)在參照圖3，圖3是一個利用這種反饋路徑的非易失性鎖存器70的框圖。在自主存儲器電路上電時，非易失性鎖存器70中的反饋電路77測量節(jié)點76與電源軌78之間的電位差。如果跨負載71的電位差大于一個預(yù)定閾值，那么反饋電路77在線路75上生成一個信號，該信號使開關(guān)73進入導(dǎo)通狀態(tài)、使節(jié)點76下降并且使鐵電電容器72被設(shè)置為向下狀態(tài)。隨著開關(guān)73接通，反饋電路77的控制輸入被永久保持接通，并且電路鎖存。如果跨負載71的電位差小于那個預(yù)定閾值，那么反饋電路保持斷開，開關(guān)73保持斷開，節(jié)點76升高，并且鐵電電容器72被設(shè)置為向上狀態(tài)。
[0035]現(xiàn)在參照圖4，圖4是一個利用多個FET的非易失性鎖存器80的一個實施例的示意圖。反饋晶體管82充當(dāng)非易失性鎖存器80中的導(dǎo)電負載。在上電過程中，反饋晶體管81的柵極電位將或者是V或者是Vs，其中Vs是在鐵電電容器84改變極化狀態(tài)的時間段內(nèi)節(jié)點87上出現(xiàn)的減小的電壓。如果電位是V，那么反饋晶體管81保持在完全斷開，并且因此反饋晶體管81提供了一個高阻抗。在這種情況下，反饋晶體管81絕不接通，并且晶體管83保持斷開。輸出升聞，并且鐵電電容器84保持被編程在向上狀態(tài)。
[0036]如果節(jié)點87處生成Vs，那么反饋晶體管81經(jīng)受漏極與柵極之間的一個足以接通反饋晶體管81的負電位，并且因此，如果節(jié)點87處生成貯存電壓，那么反饋晶體管81提供非常低的阻抗。如果反饋晶體管81接通，那么晶體管83接通，將節(jié)點86拉到V并且將節(jié)點87拉到地電位，并且因此，將V全部施加到反饋晶體管84上以將反饋晶體管84切換回到向下狀態(tài)。當(dāng)非易失性鎖存器80通電時，非易失性鎖存器80可以通過將節(jié)點87拉到地電位以接通反饋晶體管81或通過將節(jié)點86拉到地電位以斷開反饋晶體管81而被編程。
[0037]通過設(shè)計電路使得貯存電壓Vs與V之間的差大于反饋晶體管81的閾值電壓來滿足以上所描述的閾值標(biāo)準(zhǔn)。電荷到電壓的轉(zhuǎn)換由電容器85提供。
[0038]應(yīng)注意的是，非易失性鎖存器80必須由高阻抗電路隔離開。如果在節(jié)點86為高時，提供信號輸入的電路向反饋晶體管81呈現(xiàn)出低阻抗，那么節(jié)點86可以被向下拖到一個低電壓，并且因此導(dǎo)致鎖存器的狀態(tài)改變。類似地，如果正被輸出所驅(qū)動的電路具有低阻抗，那么當(dāng)節(jié)點87處的鎖存器的輸出被假設(shè)為高時，節(jié)點87可以被拖到一個低電壓。
[0039]還應(yīng)注意的是，非易失性鎖存器80是一個反相器。輸入上的低信號導(dǎo)致了輸出上的高信號，并且輸入上的高信號導(dǎo)致了輸出上的低信號。因此，如果鎖存器要如以下所描述的那樣被插入到邏輯線路中，那么反相器必須出現(xiàn)在鎖存器的或者輸入或者輸出上。這個反相器還可以緩沖輸入或輸出來為以上所討論的輸入或輸出提供高阻抗。
[0040]為簡化以下論述，將假設(shè)在AML的輸入上包括一個反相器/緩沖器；然而，反相器/緩沖器還可以在AML的輸出上?，F(xiàn)在參照圖5，圖5示出了在輸入上具有一個反相器/緩沖器175的AML 174。在以下論述中，這種與反相器串聯(lián)的AML(在或者輸入或者輸出上)將以顯示為176的符號來表示，除非特定應(yīng)用要求這些可能性中只有一個將起作用。在那種情況下，符號僅僅表示可能起作用的替代物。
[0041]根據(jù)本發(fā)明的AML可以被嵌入到邏輯中，從而使得邏輯的狀態(tài)在電力中斷期間可以被保存?，F(xiàn)在參照圖6A和圖6B，圖6A和圖6B示出了根據(jù)本發(fā)明的AML在邏輯路徑中的插入。參照圖6A，假設(shè)該裝置包括接收線路182上的輸入、并且產(chǎn)生某個輸出的邏輯電路181。如果失去電源，因為線路182上的邏輯電平丟失，系統(tǒng)狀態(tài)丟失。現(xiàn)在參照圖6B。可以將AML 183插入到線路182中以捕獲線路182上的邏輯值。由于AML并不改變?yōu)槠渌迦氲木€路上的邏輯電平，AML的存在并不改變邏輯電路，由于AML的輸出僅僅跟隨AML的輸入。然而，當(dāng)失去電源時，AML存儲失去電源之前的線路182的狀態(tài)。因此，當(dāng)電源回歸時，AML將所存儲的邏輯電平重新建立為邏輯電路181的輸入。
[0042]如以上所提及，AML可以在與邏輯電路181所使用的相同邏輯電平上被寫入和讀取。因此,在電路的電源故障和上電過程中,AML必須受到保護而免于AML 183的輸入和輸出上的瞬變。這種保護可以由當(dāng)電源斷開或不穩(wěn)定(即，上電和斷電過程中)時將AML 183與線路182隔離開的開關(guān)184提供。該開關(guān)由電源檢測電路186操作，該電源檢測電路在電源接通并且穩(wěn)定時關(guān)閉開關(guān)并且響應(yīng)于確定電源發(fā)送故障而打開開關(guān)。該電源保護電路必須存儲足夠的電力以在電源完全失去之前生成打開開關(guān)信號。開關(guān)184優(yōu)選為由來自電源檢測電路186的信號關(guān)閉的常開開關(guān)。
[0043]在關(guān)于圖6A和圖6B所討論的示例中，假設(shè)邏輯電路181的輸入具有足夠高的阻抗并且在上電和斷電過程中沒有瞬變。如果該線路上出現(xiàn)瞬變，如開關(guān)187處所示，顯示為184的類型的第二隔離開關(guān)必須被插入到線路182的AML 183與邏輯電路181之間。
[0044]應(yīng)注意的是，假如開關(guān)187可以被操作用于提供AML 183的隔離而不會為邏輯電路181造成問題，開關(guān)187可以是邏輯電路181的一部分。例如，如果邏輯電路181的第一級是一個透明鎖存器，即，交叉耦合緩沖器，其具有一個使輸入進入該緩沖器以捕獲一個值的開關(guān)，該開關(guān)可以提供所要求的隔離。類似地，如果AML由一個具有輸出開關(guān)的鎖存器(例如具有使能輸出的透明鎖存器)驅(qū)動，那么鎖存器的輸出開關(guān)可以提供由開關(guān)184提供的所要求的隔離。
[0045]圖6B中所示的安排將被稱為“串列式”邏輯。如果邏輯電路181的輸出被引回至改變線路182上的邏輯電平的電路中的一個點，那么需要更復(fù)雜的隔離安排。輸出以一種改變輸入的方式被耦合回到輸入的電路將被稱為“循環(huán)”邏輯。
[0046]參照將被稱為非易失性主從觸發(fā)器(NVFF)的電路可以更容易地理解本發(fā)明的某些方面?，F(xiàn)在參照圖6C，圖6C示出了根據(jù)本發(fā)明的一個實施例的NVFF。NVFF 172包括通過第一開關(guān)178連接到AML 176’的常規(guī)易失性鎖存器179。易失性鎖存器179的輸入通過第二開關(guān)177連接到NVFF輸入。在上電和斷電過程中，開關(guān)177必須是打開的，以保護AML 176’的內(nèi)容不被上電或斷電操作過程中的瞬變改變。
[0047]NVFF 172可以被操作使得NVFF 172的輸入絕不會直接連接到NVFF 172的輸出上。在正常操作過程中，有兩種可能的具有三個步驟的開關(guān)序列。在第一種序列中，開關(guān)177和開關(guān)178以兩個開關(guān)都是打開的開始。接下來，開關(guān)177被關(guān)閉，并且然后被打開。接下來，開關(guān)178被關(guān)閉，并且然后被打開。在第二種序列中，開關(guān)177是關(guān)閉的，并且開關(guān)178是打開的。接下來，開關(guān)177被打開，接著是關(guān)閉開關(guān)178。接下來，開關(guān)178被打開，接著是關(guān)閉開關(guān)177。
[0048]還應(yīng)注意的是，易失性鎖存器179與AML 176’的相對位置可以被反向。也就是說，由開關(guān)177連接到AML 176’、AML 176’的輸出連接到開關(guān)178、開關(guān)178連接到易失性鎖存器179所組成的NVFF也將會起作用。因此，NVFF將被定義為一個具有輸入和輸出以及四個串聯(lián)連接的組件的電路。第一組件是一個連接到輸入的開關(guān)。第二組件是鎖存器或AML之一，第二組件連接到第一開關(guān)上。第三組件是一個將第一組件的輸出連接到第四組件的第二開關(guān)。第四組件是鎖存器或AML中的另一個。NVFF的輸出是第四組件的輸出。
[0049]現(xiàn)在將參照一個由多個一位計數(shù)電路構(gòu)成的簡單二進制計數(shù)電路來對AML被用在邏輯電路配置中的方式進行解釋?，F(xiàn)在參照圖7A至圖7C，圖7A至圖7C示出了一個由多個一位計數(shù)器構(gòu)成的二進制計數(shù)器以及構(gòu)造為具有和不具有AML的一位計數(shù)器的多個實施例。參照圖7A，二進制計數(shù)器由連接為一個串聯(lián)鏈的多個一位計數(shù)器構(gòu)成。一位計數(shù)器55是一個示例性計數(shù)器。每一個一位計數(shù)器接收一個輸入信號并且生成兩個輸出信號。第一輸出信號是將輸入提供給鏈中的下一個一位計數(shù)器的向前進位信號。第二輸出是與那個位相關(guān)聯(lián)的二進制計數(shù)，顯示為輸出工、輸出2、...輸出n。
[0050]現(xiàn)在參照圖7B，圖7B示出了一個一位計數(shù)器50，該一位計數(shù)器不具有用于在電源故障期間保存計數(shù)器狀態(tài)的AML。一位計數(shù)器50包括加法器51與透明鎖存器52。透明鎖存器52防止加法器51的輸出可以被直接反饋到加法器51的相應(yīng)輸入上的競態(tài)情況。透明鎖存器52包括輸入使能開關(guān)57和交叉耦合緩沖器。輸入使能開關(guān)57由控制線路57a上的信號控制。透明鎖存器52的輸出包括輸出使能開關(guān)58。為了防止競態(tài)情況,開關(guān)57和開關(guān)58必須決不同時關(guān)閉。包括開關(guān)57、透明鎖存器52和開關(guān)58的裝置被稱為具有輸出控制的透明鎖存器。
[0051 ] 加法器51將輸入到其中的兩個位相加以生成一個被存儲在透明鎖存器52內(nèi)的輸出以及一個向前進位信號。如果輸入到加法器51的兩個信號都是“0”，那么加法器51為其輸出和向前進位都生成一個“O”。如果一個輸入是“O”并且另一個是“1”，那么加法器51為其輸出生成一個“O”并且為其向前進位信號生成一個“I”。最后，如果兩個輸入都是“1”，那么加法器51為其輸出生成一個“I”并且為其向前進位信號生成一個“I”。如果失去電源，那么這些鎖存器的內(nèi)容丟失。
[0052]現(xiàn)在參照圖7C，圖7C示出了一位計數(shù)器55的一個實施例，該一位計數(shù)器包括在電源故障期間保存計數(shù)器狀態(tài)的AML。一位計數(shù)器55與一位計數(shù)器50的區(qū)別在于由控制線路57b上的信號所控制的附加開關(guān)58在透明鎖存器52之后已經(jīng)被引入，如開關(guān)58處所示，并且AML 54已經(jīng)被放置在輸出線路上。一般而言，循環(huán)邏輯在反饋路徑內(nèi)必須具有兩個開關(guān)，以防止形成從自主存儲器的輸出回到其輸入的模擬閉合回路。顯示為59的電路是以上所討論的NVFF的示例。如以上所提及，常規(guī)鎖存器(即，透明鎖存器52中的交叉耦合緩沖器以及AML 54)的順序也可以被反向，并且電路可以仍然如預(yù)期的那樣起作用。
[0053]在循環(huán)邏輯中，自主存儲器必須在兩個不同的時間以兩種方式與其他電路隔離開。第一，當(dāng)從自主位中調(diào)用數(shù)據(jù)時，AML的輸入必須被從其他電路的輸出上斷開，從而使得在電路處理其新輸入時通過電路的亂真輸出并不異步改寫鎖存器中的數(shù)據(jù)。第二，當(dāng)已經(jīng)在數(shù)據(jù)上執(zhí)行工作之后將數(shù)據(jù)存儲回AML時，其他電路的輸出上必須有一個電路來捕獲那個電路的結(jié)果，但是在將該結(jié)果傳遞到自主存儲器鎖存器的輸入時保持那個電路與電路的輸出隔離開。需要該第二個要求是因為該結(jié)果一被加載到自主存儲器鎖存器之內(nèi)，產(chǎn)生鎖存器的輸入的電路的輸出就可以開始改變，并且那個改變應(yīng)當(dāng)被忽略。
[0054]如在圖7C中所示的實施例中，是透明鎖存器52的一部分的輸入使能開關(guān)被用作循環(huán)邏輯中所要求的兩個開關(guān)中的一個。本實施例取決于以下事實:輸入使能開關(guān)57可以在上電和斷電循環(huán)過程中被操作而不會改變電路的操作。在其他實施例中，可以將一個單獨的開關(guān)引入到循環(huán)路徑中以提供所要求的開關(guān)，從而使得能夠獨立于作為電路中這些透明鎖存器的一部分的這些開關(guān)而操作該開關(guān)。
[0055]在圖7C中所示的實施例中，易失性鎖存器位于邏輯元件與AML之間。然而，還可以利用AML位于邏輯裝置與AML之間的實施例?，F(xiàn)在參照圖7D，圖7D示出了一個循環(huán)邏輯電路，其中AML 92位于邏輯電路91與易失性鎖存器93之間。開關(guān)94和開關(guān)95以類似于圖7C中所示的開關(guān)57和開關(guān)58的方式被操作。以下將對控制線路96a和控制線路96b被操作的方式進行更詳細的論述。
[0056]可以使用計時實施例來構(gòu)造一類將被稱為時序邏輯裝置的裝置。時序邏輯被定義為由多個NVFF分開的多個組合邏輯塊。組合邏輯塊被定義為具有一個或多個輸入以及一個或多個輸出的邏輯塊，組合邏輯塊對輸入進行處理以生成輸出。組合邏輯塊不包括任何存儲有之前的結(jié)果并且其所存儲的值被用在計算電流輸出中的存儲元件。
[0057]移位寄存器可以被視為具有多個級的時序邏輯電路，在這多個級中組合邏輯塊是僅將組合邏輯塊的輸入拷貝到組合邏輯塊的輸出的塊，即，將輸入乘以“I”?，F(xiàn)在參照圖8，圖8示出了根據(jù)本發(fā)明的移位寄存器的一個實施例。移位寄存器280由通過一個組合邏輯塊282與乘法串聯(lián)連接的多個計時NVFF 281構(gòu)成。這些移位寄存器在線路283上被計時。通過分接這些組合邏輯塊中的每一個的輸出，移位寄存器280可以被用來將一個串行數(shù)據(jù)流轉(zhuǎn)換為一個并行數(shù)據(jù)流。移位寄存器280還可以被用作延時電路。在電力中斷期間，移位寄存器280保留在電力中斷之前存儲在其中的這些位。
[0058]在一種更一般的情況下，顯示為組合邏輯塊282的組合邏輯塊可以由具有不同功能的組合邏輯塊所替代。在給定裝置內(nèi)的組合邏輯塊不必是相同的。進一步地，依賴于特定電路，這些組合邏輯塊可以具有附加的輸入和輸出。例如，圖7C中所示的計數(shù)器內(nèi)的這些組合邏輯塊是加法器。
[0059]應(yīng)注意的是，包括AML的循環(huán)邏輯在反饋路徑內(nèi)必須總是具有一個鎖存器和兩個開關(guān)，以保證從AML輸出到其輸入的反饋路徑總是被斷開的。與以上關(guān)于圖7A至圖7C所論述的計數(shù)器的情況一樣，在某些情況下，鎖存器可以是現(xiàn)有電路的一部分。這些開關(guān)可以如以上關(guān)于圖6C所討論的一樣被操作。
[0060]應(yīng)注意的是，AML的串列式使用僅要求一個單一開關(guān)以在電源系統(tǒng)的狀態(tài)改變過程中或在AML的輸入電平不會被拷貝到AML內(nèi)的時間段中將AML的輸入隔離開。然而，這假設(shè)AML的輸出連接到一個高阻抗并且在電源故障期間沒有電壓峰值在相反的方向上傳播。
[0061]現(xiàn)在參照圖9，其示出了在包括一個或多個AML的電路中管理電源的方式。向包括這些AML的電路101供電的電源103必須存儲足夠的電力以在打開檢測到電源故障之后保護這些AML的各個開關(guān)所需的時間長度內(nèi)運行系統(tǒng)。通過在電路101上的第一與第二端子之間提供電位而使電路101上電。關(guān)斷期間所需要的電力被存儲在電力存儲組件102中，該電力存儲組件維持第一與第二端子之間的電位。必須存儲的電量是在打開被嵌入到電路101中的各個保護開關(guān)所需要的時間長度內(nèi)向電路101供電所需要的電量。在本發(fā)明的一個方面內(nèi)，電力存儲組件102包括一個存儲所要求的能量的電容器。所需要的電量取決于打開各個保護開關(guān)所需要的時間，但是，一般情況下，將在數(shù)毫秒內(nèi)小于操作電路101所需要的電力。
[0062]在本發(fā)明的一個方面內(nèi)，由電源監(jiān)測器104監(jiān)測電源總線107上的電源。當(dāng)電源監(jiān)測器104通過觀察減小到一個小于預(yù)定值的值的電源總線107上的電位來檢測到來自電源103的電力損失時，電源監(jiān)測器104發(fā)信號給開關(guān)控制器105，該開關(guān)控制器通過總線106控制電路101中的各個保護開關(guān)的狀態(tài)。
[0063]電路101上電的方式在某種程度上更復(fù)雜，并且一般情況下，將依賴于電路101的細節(jié)。上電序列假設(shè)電路101恢復(fù)在存在于電源監(jiān)測器104檢測到電源故障之前的狀態(tài)中的操作。再次參照圖7D。如以上所提及，一旦上電，開關(guān)94和開關(guān)95是打開的。在足夠AML 92穩(wěn)定其輸出的時間之后，開關(guān)95被關(guān)閉，但是開關(guān)94保持打開。在足夠連接到邏輯電路91的易失性鎖存器93的結(jié)果穩(wěn)定下來的時間段之后，開關(guān)94被關(guān)閉，并且電路操作可以開始。如果邏輯電路91也包括一個AML，可能要求附加的時間延遲以保證這些附加的AML在連接回電路內(nèi)之前有時間穩(wěn)定下來。對于任何給定的電路設(shè)計，可以為這些AML設(shè)計上電程序以保證這些AML在上電過程中不被瞬變所干擾。
[0064]在上述實施例中，通過以下方式將這些AML插入到電路路徑中，這些AML被利用來在電力中斷期間存儲電路狀態(tài):在正常通電操作過程中，這些AML對于電路的操作來說是不可見的。然而，還可以構(gòu)造其中的AML被用來在電路的操作過程中存儲其他狀態(tài)的實施例。例如，可以利用AML在正常操作過程中存儲電路狀態(tài)，該正常操作在電路狀態(tài)由于電路操作而改變之后被調(diào)用?，F(xiàn)在參照圖10，其示出了一個電路，在該電路中AML被用來在電路操作過程中存儲節(jié)點的狀態(tài)、并且然后被用來在隨后的某個時間對該狀態(tài)進行恢復(fù)。電路120包括通過其輸入源自節(jié)點129的第一 AML 123連接的兩個邏輯電路121和122。AML123以及開關(guān)127和開關(guān)128在串列式配置中運行以類似于上述的方式保存節(jié)點129的狀態(tài)。在正常運行中，開關(guān)128和開關(guān)127是關(guān)閉的。在電路120的運行中某一個點上，通過關(guān)閉開關(guān)125，節(jié)點129的狀態(tài)被讀入第二 AML124。在某個后續(xù)時間上，通過打開開關(guān)128和開關(guān)125并且關(guān)閉開關(guān)126，AML 124的內(nèi)容被用來重新建立節(jié)點129的狀態(tài)。存儲和恢復(fù)節(jié)點129的電平的時間的選擇取決于電路120所在的整體電路。應(yīng)注意的是，存儲在AML124中的值還可以是一個永久存儲在AML 124中并且被用來復(fù)位節(jié)點129的“復(fù)位”值。在這種情況下，可以沒有開關(guān)125。在一個實施例中，AML 124的輸入來自外部總線以允許啟動時將要出現(xiàn)的所存儲狀態(tài)的外部編程。
[0065]應(yīng)注意的是，循環(huán)邏輯包括一個具有輸入開關(guān)的AML，該輸入開關(guān)與一個具有輸入使能開關(guān)的鎖存器串聯(lián)。為簡化論述，將具有輸入開關(guān)的AML定義為透明AML。具有輸入使能開關(guān)的鎖存器通常被稱為透明鎖存器。因此，最簡單的循環(huán)邏輯電路由串聯(lián)連接的電路元件與透明鎖存器組成，該電路元件具有輸入和輸出并且被放置為與包括透明AML的AML電路串聯(lián)。圖7D示出了透明AML連接在電路元件(即，邏輯電路91)與由開關(guān)95和易失性鎖存器93組成的透明鎖存器之間的情況。圖7C示出了透明鎖存器在電路元件(即，力口法器51)與由開關(guān)58和AML54組成的透明AML之間的情況。在任一情況下，AML電路具有連接到電路元件輸出的輸入以及連接到電路元件輸入的AML電路輸出。
[0066]在更復(fù)雜的安排下，透明AML與透明鎖存器之間可能有其他電路元件。類似地，AML電路輸出與電路元件輸入之間可能有其他電路元件。在后面的情況下，其他電路元件可以被認為是電路元件的一部分。為簡化以下論述，AML與鎖存器之間有附加元件的情況也將被稱為AML與鎖存器串聯(lián)連接的電路。
[0067]已經(jīng)提供了本發(fā)明的上述實施例來示出本發(fā)明的各個方面。然而，應(yīng)理解，在不同的具體實施例中所示出的本發(fā)明的不同方面可以被結(jié)合以提供本發(fā)明的其他實施例。此夕卜，對本發(fā)明的各種修改將在上述說明和附圖中變得清晰。因此，本發(fā)明僅受以下權(quán)利要求書的范圍的限制。
【權(quán)利要求】
1.一種電路,包括 一個AML，其特征在于一個AML輸入、一個AML輸出、一個第一 AML電源觸點、一個第二AML電源觸點和一個AML狀態(tài)；以及 一個與所述AML輸入或所述AML輸出中的一個串聯(lián)的第一開關(guān)，所述開關(guān)被定位為防止所述AML的所述狀態(tài)在所述第一與第二 AML電源觸點之間提供電力時發(fā)生改變。
2.如權(quán)利要求1所述的電路，進一步包括一個與所述AML輸入或所述AML輸出中的另一個串聯(lián)的第二開關(guān)以及一個與所述AML輸入或所述AML輸出串聯(lián)的鎖存器，所述鎖存器被定位為使得所述AML輸出與所述AML輸入之間不存在一個直接路徑。
3.如權(quán)利要求2所述的電路，進一步包括一個在所述AML輸出上執(zhí)行一項操作或提供所述AML輸入的電路元件。
4.如權(quán)利要求2所述的電路，進一步包括一個防止所述第一和第二開關(guān)同時關(guān)閉的開關(guān)控制器。
5.如權(quán)利要求2所述的電路，其中，所述第一和第二開關(guān)中的一個開關(guān)是所述鎖存器的一部分。
6.如權(quán)利要求2所述的電路，其中，所述電路包括一個電路元件，該電路元件在所述AML輸出上執(zhí)行一項操作以生成一個被所述鎖存器耦合到所述AML輸入的電路元件輸出。
7.如權(quán)利要求6所述的電路，其中，所述鎖存器位于所述AML輸出與所述電路元件的一個輸入之間。
8.如權(quán)利要求6所述的電路，其中，所述鎖存器位于所述電路元件的一個輸出與所述AML輸入之間。
9.如權(quán)利要求2所述的電路，進一步包括一個開關(guān)控制器，該開關(guān)控制器在電力從所述第一和第二 AML電源觸點上被移除之前打開所述第一和第二開關(guān)。
10.如權(quán)利要求2所述的電路，其中，所述第一和第二開關(guān)在所述第一和第二AML觸點之間沒有提供電力時是打開的；并且其中，所述電路進一步包括一個開關(guān)控制器，該開關(guān)控制器在所述第一和第二 AML電源觸點之間提供電力之后按照一個預(yù)定順序關(guān)閉所述第一和第二開關(guān)。
11.如權(quán)利要求10所述的電路，其中，在所述第一和第二開關(guān)中的一個開關(guān)被關(guān)閉之后，所述開關(guān)控制器延遲一個時間段關(guān)閉所述第一和第二開關(guān)中的另一個開關(guān)，所述時間段足以允許所述電路在所述第一和第二開關(guān)中的另一個開關(guān)的所述關(guān)閉之前達到一個預(yù)定狀態(tài)。
12.如權(quán)利要求9所述的電路，進一步包括一個電源和一個電力存儲組件，所述電源將電力提供給所述第一和第二電源觸點，所述電力存儲組件在一個時間段內(nèi)將電力提供給所述第一和第二電源觸點，該時間段足夠所述開關(guān)控制器打開所述第一和第二開關(guān)。
13.如權(quán)利要求12所述的電路，進一步包括一個電源監(jiān)測器，該電源監(jiān)測器檢測來自所述電源的電力損失并且使所述開關(guān)控制器打開所述第一和第二開關(guān)。
14.如權(quán)利要求13所述的電路，其中，所述電源監(jiān)測器檢測來自所述電源的電力恢復(fù)并且使所述開關(guān)控制器按照一個預(yù)定順序致動所述第一和第二開關(guān)。
15.—種用于操作電路的方法,該電路包括一個電路兀件輸入和一個電路兀件輸出、以及一個包括串聯(lián)連接的一個透明鎖存器和一個透明AML的AML電路，所述AML電路具有一個連接到所述電路元件輸出的AML電路輸入以及一個連接到所述電路元件輸入的AML電路輸出，所述方法包括: 將所述AML輸入與所述電路元件輸出隔離開； 在所述AML調(diào)用存儲在其中的一個值之后，將所述AML輸出與所述鎖存器連接一個第一時間段； 將所述AML輸出從所述鎖存器斷開； 將所述電路元件輸出連接至所述AML輸入；以及 將AML輸入從該電路兀件輸出斷開。
16.如權(quán)利要求15所述的方法，其中，將所述透明的AML輸入連接到所述電路元件輸出。
17.如權(quán)利要求15所述的方法，其中，將所述透明鎖存器輸入連接到所述電路元件輸出。
18.如權(quán)利要求15所述的方法，其中，所述電路由一個電源供電，所述方法進一步包括: 檢測電力中斷；以及 在響應(yīng)于所述電力中斷的多個時間段內(nèi)將所述AML與所述電路元件和所述鎖存器隔離開。
19.如權(quán)利要求18所述的方法，其中，在電力中斷時所述AML保持與所述電路元件和所述鎖存器隔離開。
20.如權(quán)利要求15所述的方法，其中，所述第一時間段大于在所述電路上電之后所述電路穩(wěn)定所需要的時間。
21.—種電路,包括 多個嵌入在邏輯電路中的AML， 第一和第二電源端子，所述電路由一個施加在所述第一與第二電源端子之間的電位來供電；以及 一個監(jiān)測所述第一與第二電源端子之間的所述電位的電源監(jiān)測電路，所述電源監(jiān)測電路在所述電位小于一個預(yù)定值時將所述AML從連接到其上的多個電路組件上斷開。
22.如權(quán)利要求21所述的電路，其中，在所述電位從一個小于所述預(yù)定值的值增加至一個大于所述預(yù)定值的值時，所述電源監(jiān)測電路按照一個預(yù)定序列將所述AML重新連接至所述電路組件，從而使得所述電路恢復(fù)在一個存在于所述電位降低至一個小于所述預(yù)定值的值之前的狀態(tài)中的操作。
23.如權(quán)利要求22所述的電路，其中，所述電路恢復(fù)在所述狀態(tài)中的操作，從而使得所述AML之一被置于存儲在所述AML中的另一個中的一個狀態(tài)中。
24.如權(quán)利要求22所述的電路，其中，所述電路包括多個電路組件，并且其中，所述預(yù)定序列包括一個第一步驟，在該第一步驟中，所述AML中的一個包括一個AML輸入與一個AML輸出，并且其中，所述AML中的所述一個連接到一個與所述AML輸出連接的電路組件上，同時保持與一個連接至所述AML輸入的電路組件斷開。
25.如權(quán)利要求24所述的電路，其中，所述預(yù)定序列包括一個延遲，接著是一個第二步驟，在該第二步驟中，所述AML中的所述一個連接到與所述AML輸入連接的所述電路組件上。
26.如權(quán)利要求25所述的電路，其中，所述延遲足以允許所述電路穩(wěn)定下來。
27.如權(quán)利要求21所述的電路，包括多個連接起來以形成一個計數(shù)器的級，每一個級包括所連接的所述AML中的一個，從而使得所述計數(shù)器在一次電力中斷之后將恢復(fù)計數(shù)。
28.如權(quán)利要求21所述的電路，包括多個連接起來以形成一個存儲多個位的移位寄存器的級，每一個級包括所連接的所述AML中的一個，從而使得所述移位寄存器在一次電力中斷過程中保留所述多個位。
29.如權(quán)利要求21所述的電路，進一步包括一個AML，其被配置成用于存儲一個節(jié)點上的一個信號值并且在所述節(jié)點上的所述信號電平改變之后的某一時間恢復(fù)所述信號電平。
【文檔編號】G11C16/30GK104412325SQ201380035295
【公開日】2015年3月11日 申請日期:2013年7月1日 優(yōu)先權(quán)日:2012年7月6日
【發(fā)明者】約瑟夫·T·埃文斯 申請人:拉迪安特技術(shù)公司