亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

使用單個(gè)掩模形成磁性隧道結(jié)的方法

文檔序號(hào):7206279閱讀:353來(lái)源:國(guó)知局
專(zhuān)利名稱(chēng):使用單個(gè)掩模形成磁性隧道結(jié)的方法
技術(shù)領(lǐng)域
本發(fā)明涉及集成電子電路,且確切地說(shuō),涉及自旋轉(zhuǎn)移力矩(STT)磁性隨機(jī)存 取存儲(chǔ)器(MRAM)及與標(biāo)準(zhǔn)集成電路進(jìn)行集成的方法。
背景技術(shù)
與常規(guī)隨機(jī)存取存儲(chǔ)器(RAM)芯片技術(shù)不同,在磁性RAM (MRAM)中,數(shù)據(jù) 不是存儲(chǔ)為電荷,而是通過(guò)存儲(chǔ)元件的磁性極化來(lái)存儲(chǔ)。所述元件由兩個(gè)磁性極化板形 成,所述兩個(gè)磁性極化板中的每一者可維持由薄絕緣層分隔的磁性極化場(chǎng),其一起形成 磁性隧道結(jié)(MTJ)。兩個(gè)板中的一者是設(shè)置為特定極性的永久磁體(下文中為“固定 層”);另一板(下文中為“自由層”)的極化將改變以匹配足夠強(qiáng)的外部場(chǎng)的極化。存 儲(chǔ)器裝置可由所述“單元”的柵格建置。讀取MRAM單元的極化狀態(tài)是通過(guò)測(cè)量單元的MTJ的電阻來(lái)實(shí)現(xiàn)。(常規(guī)上) 通過(guò)向?qū)?lái)自供電線(xiàn)的電流經(jīng)由MTJ切換到接地的相關(guān)聯(lián)的晶體管供電而選擇特定單 元。歸因于隧穿磁阻效應(yīng),單元的電阻歸因于MTJ的兩個(gè)磁性層中的極化的相對(duì)定向而 改變。通過(guò)測(cè)量所得電流,可確定任何特定單元內(nèi)部的電阻,且由此可確定自由可寫(xiě)層 的極性。如果兩個(gè)層具有相同極化,則認(rèn)為此意味著狀態(tài)“0”,且電阻為“低”的, 而如果兩個(gè)層具有相反的極化,則電阻將為較高的且此意味著狀態(tài)“1”。使用多種方案將數(shù)據(jù)寫(xiě)入到單元。在常規(guī)MRAM中,外部磁場(chǎng)由接近所述單元 的導(dǎo)線(xiàn)中的電流提供,所述電流足夠強(qiáng)以對(duì)準(zhǔn)自由層。自旋轉(zhuǎn)移力矩(STT)MRAM使用自旋對(duì)準(zhǔn)(“極化”)的電子來(lái)直接扭轉(zhuǎn)自由層 的磁疇。經(jīng)由此機(jī)制向單元進(jìn)行寫(xiě)入的電流小于用于常規(guī)MRAM的寫(xiě)入電流。此外, 不需要外部磁場(chǎng),從而使得相鄰單元大致不受雜散場(chǎng)影響。此寫(xiě)入電流隨著存儲(chǔ)器單元 大小按比率縮小而進(jìn)一步降低,這一點(diǎn)隨著半導(dǎo)體技術(shù)持續(xù)向較高裝置間距密度縮放而 成為關(guān)鍵益處。存儲(chǔ)器系統(tǒng)成本的一個(gè)重要決定因素是芯片上組件的密度。每一 “單元”的較 小組件及較少組件意味著可將較多“單元”封裝于單個(gè)芯片上,這又意味著較多芯片可 由單個(gè)半導(dǎo)體晶片同時(shí)產(chǎn)生且以較低成本及改善的良率進(jìn)行制造。另外,制造工藝流程影響成本,其中較多掩模工藝促成增加的總制造成本。當(dāng) 常規(guī)MRAM的制造需要僅專(zhuān)用于制造磁性隧道結(jié)(MTJ)結(jié)構(gòu)的許多掩模工藝時(shí),成本進(jìn) 一步增加。因?yàn)榧庸こ杀臼菍?shí)施集成電路裝置中特征的集成的重要考慮因素,所以在設(shè) 計(jì)及工藝流程中消除掩模及相關(guān)聯(lián)工藝的任何改善均是有利的。單掩模工藝中的差異可節(jié)省顯著成本。因此,需要用于將MRAM制造集成于半導(dǎo)體制造工藝流程中的改善的方 法。此外,放寬臨界尺寸特征的對(duì)準(zhǔn)的任何設(shè)計(jì)均將為合意的。

發(fā)明內(nèi)容
將磁性隨機(jī)存取存儲(chǔ)器(MRAM)磁性隧道結(jié)(MTJ)的制造工藝及結(jié)構(gòu)集成到標(biāo) 準(zhǔn)后段工藝(BEOL)集成電路制造中的方法包括單個(gè)光掩模。在一方面中,一種方法將磁性隧道結(jié)(MTJ)裝置集成到集成電路中。所述方法 包括在半導(dǎo)體后段工藝(BEOL)工藝流程中提供具有第一層間電介質(zhì)層及至少第一金屬 互連件的襯底。所述方法還包括在第一層間電介質(zhì)層及第一金屬互連件上方沉積多個(gè)磁 性隧道結(jié)材料層。所述方法進(jìn)一步包括使用單掩模工藝由所述材料層界定耦合到第一金 屬互連件的磁性隧道結(jié)堆疊。所述磁性隧道結(jié)堆疊集成到集成電路中。在另一方面中,磁性隧道結(jié)裝置在包括至少磁性隨機(jī)存取存儲(chǔ)器(MRAM)的集 成電路(IC)中。所述裝置包括具有第一金屬互連件的襯底;以及與第一金屬互連件連通 的磁性隧道結(jié)堆疊。磁性隧道結(jié)堆疊是使用單掩模工藝而界定。所述裝置還包括與磁性 隧道結(jié)堆疊連通的第二金屬互連件。磁性隧道裝置集成到IC中。在又一方面中,用于磁性隨機(jī)存取存儲(chǔ)器(MRAM)的磁性隧道結(jié)(MTJ)結(jié)構(gòu)包 括用于與至少一個(gè)控制裝置連通的第一互連裝置;及用于耦合到第一互連裝置的第一電 極裝置。所述裝置還包括用于存儲(chǔ)數(shù)據(jù)的MTJ裝置,及用于耦合到MTJ裝置的第二電 極裝置。MTJ裝置耦合到第一電極裝置。第一及第二電極裝置基于第一掩模具有與MTJ 裝置相同的橫向尺寸。所述裝置進(jìn)一步包括用于耦合到第二電極裝置及至少一個(gè)其它控 制裝置的第二互連裝置。前文已相當(dāng)廣泛地概述了本發(fā)明的特征及技術(shù)優(yōu)點(diǎn)以便可更好地理解以下對(duì)本 發(fā)明的實(shí)施例的詳細(xì)描述。下文中將描述形成本發(fā)明的技術(shù)方案的標(biāo)的物的實(shí)施例的額 外特征及優(yōu)點(diǎn)。所屬領(lǐng)域的技術(shù)人員應(yīng)了解,所揭示的概念及特定實(shí)施例可容易被利用 為用于修改或設(shè)計(jì)用于實(shí)行本發(fā)明的相同目的的其它結(jié)構(gòu)的基礎(chǔ)。所屬領(lǐng)域的技術(shù)人員 還應(yīng)了解,此種等效構(gòu)造不脫離如隨附技術(shù)方案中闡述的本發(fā)明的精神及范圍。將在結(jié) 合附圖考慮時(shí)通過(guò)以下描述更好地理解據(jù)信為本發(fā)明的特性的關(guān)于其組織及操作方法兩 者的新穎特征,連同其它目標(biāo)及優(yōu)點(diǎn)。然而,應(yīng)明確理解,所述圖中的每一者僅出于說(shuō) 明及描述目的而提供且不希望界定本發(fā)明的限制。


為了較全面地理解本發(fā)明,現(xiàn)參考結(jié)合附圖所作的以下描述。圖1展示可有利地使用本發(fā)明的實(shí)施例的示范性無(wú)線(xiàn)通信系統(tǒng);圖2是說(shuō)明根據(jù)本發(fā)明的實(shí)施例的用于半導(dǎo)體后段工藝(BEOL)工藝流程中 MRAM的電路、布局、邏輯設(shè)計(jì)及集成的設(shè)計(jì)工作站的框圖;圖3是展示以單掩模工藝界定的MTJ結(jié)構(gòu)的實(shí)施例的橫截面圖;圖4是用于形成根據(jù)本發(fā)明的實(shí)施例的可在單鑲嵌半導(dǎo)體后段工藝(BEOL)工藝 流程中嵌入的MTJ結(jié)構(gòu)的示意工藝流程;圖5是用于形成根據(jù)本發(fā)明的實(shí)施例的可在雙鑲嵌半導(dǎo)體后段工藝(BEOL)工藝
6流程中嵌入的MTJ結(jié)構(gòu)的示意工藝流程。圖6A及圖6B是根據(jù)本發(fā)明的另一實(shí)施例的分別展示襯底上的電介質(zhì)阻擋物及 用于形成包括電介質(zhì)阻擋物的MTJ結(jié)構(gòu)的中間結(jié)構(gòu)的橫截面圖。
具體實(shí)施例方式磁性隧道結(jié)(MTJ)裝置及其形成方法包括單個(gè)光掩模的工藝。在一個(gè)實(shí)施例 中,MTJ及形成方法與MRAM有關(guān)。在另一實(shí)施例中,MTJ及形成方法可與自旋力矩 轉(zhuǎn)移(STT)MRAM有關(guān)?;趩窝谀9に嚨挠糜贛RAM的磁性隧道結(jié)裝置的制造方法及結(jié)構(gòu)可嵌入于后 段工藝(BEOL)工藝流程內(nèi),以便在標(biāo)準(zhǔn)半導(dǎo)體工藝中集成MRAM存儲(chǔ)器(包括(但不 限于)STT MRAM)。例如可用以界定用于與所揭示裝置互連的元件的額外其它掩模及工 藝可為BEOL工藝流程的一部分。圖1展示可有利地使用本發(fā)明的實(shí)施例的示范性無(wú)線(xiàn)通信系統(tǒng)100。出于說(shuō)明 的目的,圖1展示三個(gè)遠(yuǎn)程單元120、130及150以及兩個(gè)基站140。將認(rèn)識(shí)到常規(guī)無(wú) 線(xiàn)通信系統(tǒng)可具有更多遠(yuǎn)程單元及基站。遠(yuǎn)程單元120、130及150包括MRAM及/或 STTMRAM存儲(chǔ)器裝置125A、125B及125C,其為如下文進(jìn)一步論述的本發(fā)明的實(shí)施 例。圖1展示從基站140到遠(yuǎn)程單元120、130及150的前向鏈路信號(hào)180及從遠(yuǎn)程單元 120、130及150到基站140的反向鏈路信號(hào)190。在圖1中,展示遠(yuǎn)程單元120為移動(dòng)電話(huà),展示遠(yuǎn)程單元130為便攜型計(jì)算機(jī), 且展示遠(yuǎn)程單元150為無(wú)線(xiàn)本地環(huán)路系統(tǒng)中的固定位置遠(yuǎn)程單元。舉例來(lái)說(shuō),遠(yuǎn)程單 元可為移動(dòng)電話(huà)、手持式個(gè)人通信系統(tǒng)(PCS)單元、例如個(gè)人數(shù)據(jù)助理的便攜型數(shù)據(jù)單 元、導(dǎo)航裝置(例如,具有GPS功能的裝置)、機(jī)頂盒、音樂(lè)播放器、視頻播放器、娛樂(lè) 單元、例如儀表讀取設(shè)備的固定位置數(shù)據(jù)單元,或存儲(chǔ)或檢索數(shù)據(jù)或計(jì)算機(jī)指令的任何 其它裝置,或其任何組合。雖然圖1說(shuō)明根據(jù)本發(fā)明的教示遠(yuǎn)程單元,但本發(fā)明不限于 這些示范性的所說(shuō)明的單元。本發(fā)明的實(shí)施例可適用于包括磁性存儲(chǔ)器的任何裝置中。圖2是說(shuō)明用于所揭示半導(dǎo)體集成電路的電路、布局及邏輯設(shè)計(jì)的設(shè)計(jì)工作站 的框圖。設(shè)計(jì)工作站200包括含有操作系統(tǒng)軟件、支持文件及例如CADENCE或ORCAD 的設(shè)計(jì)軟件的硬盤(pán)201。設(shè)計(jì)工作站200還包括顯示器202以促進(jìn)電路設(shè)計(jì)210的設(shè)計(jì)。 電路設(shè)計(jì)210可為如上文所揭示的存儲(chǔ)器電路。提供存儲(chǔ)媒體204以用于有形地存儲(chǔ)電 路設(shè)計(jì)210。電路設(shè)計(jì)210可以例如GDSII或GERBER的文件格式存儲(chǔ)于存儲(chǔ)媒體204 上。存儲(chǔ)媒體204可為CD-ROM、DVD、硬盤(pán)、快閃存儲(chǔ)器或其它適當(dāng)裝置。此外, 設(shè)計(jì)工作站200包括用于接受來(lái)自存儲(chǔ)媒體204的輸入或?qū)⑤敵鰧?xiě)入到存儲(chǔ)媒體204的驅(qū) 動(dòng)設(shè)備203。記錄于存儲(chǔ)媒體204上的數(shù)據(jù)可規(guī)定邏輯電路配置、光刻掩模的圖案數(shù)據(jù)或例 如電子束平版印刷的串行寫(xiě)入工具的掩模圖案數(shù)據(jù)。所述數(shù)據(jù)可進(jìn)一步包括例如與邏輯 仿真相關(guān)聯(lián)的時(shí)序圖或網(wǎng)狀電路的邏輯驗(yàn)證數(shù)據(jù)。在存儲(chǔ)媒體204上提供數(shù)據(jù)通過(guò)減少 用于設(shè)計(jì)半導(dǎo)體IC的過(guò)程數(shù)目而促進(jìn)電路設(shè)計(jì)210的設(shè)計(jì)。在本發(fā)明中,提供利用僅一個(gè)掩模來(lái)形成MTJ的在BEOL工藝內(nèi)制造MRAM裝 置的裝置及方法。此實(shí)現(xiàn)在將存儲(chǔ)器嵌入集成電路產(chǎn)品時(shí)的成本上的潛在大幅減少。
圖3是通過(guò)嵌入于當(dāng)前后段工藝(BEOL)工藝中的單掩模工藝制造的磁性隧道結(jié) 裝置的橫截面。MTJ堆疊的形成與標(biāo)準(zhǔn)后段工藝(BEOL)工藝流程兼容。MTJ堆疊形 成發(fā)生在晶體管制造之后,晶體管制造通常稱(chēng)為前段工序(FEOL)工藝流程。在結(jié)構(gòu)方面,MTJ裝置具有提供MTJ功能性所需的所有與常規(guī)MTJ裝置相同的 層,且使用與常規(guī)MTJ裝置相同的材料。然而,與可能會(huì)依賴(lài)較多掩模及過(guò)程的制造常 規(guī)MTJ裝置所需的工藝相比,所述工藝得以簡(jiǎn)化。參看圖3,MTJ堆疊形成于包括金屬互連件37及層間電介質(zhì)(ILD) 36的平坦化 表面上方。所述堆疊包括第一電極2、固定磁化參考層32、隧道阻擋物12、自由層11及 第二電極6。在一個(gè)實(shí)施例中,固定磁化參考層32包括固定反鐵磁層及合成反鐵磁層, 其兩者均未展示。ILD 36與第一接觸層2之間不存在常規(guī)電介質(zhì)阻擋物。為補(bǔ)償常規(guī)電介質(zhì)阻擋 物的缺失,第一電極2可為例如鉭(Ta)的耐火金屬。金屬互連件37通常可為銅,且鉭 可用作用于阻止銅擴(kuò)散到相鄰層中的極佳的阻擋材料。換句話(huà)說(shuō),鉭阻止例如銅等金屬 從金屬化層37擴(kuò)散,從而消除對(duì)常規(guī)電介質(zhì)阻擋物的需要。另外,在ILD36及銅金屬 互連件37上沉積鉭層對(duì)于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)來(lái)說(shuō)是常見(jiàn)的工藝友好的集成 方案。第二電極6的材料可與第一電極2相同,但不限于此材料。堆疊及ILD 36由所沉積的電介質(zhì)鈍化阻擋物8保護(hù)。第二 ILD 40也經(jīng)沉積以 充分地填充環(huán)繞區(qū)域。當(dāng)電介質(zhì)鈍化阻擋物8及第二 ILD 40經(jīng)平坦化時(shí),第二電極6暴 露。ILD 40還可含有金屬通路41以將下部金屬互連件37中的一者(在層級(jí)n中(在 圖的右側(cè)))與另一金屬互連件39(在層級(jí)n+1中)連接。在一個(gè)實(shí)施例中,形成此“旁 路”通路是BEOL工藝流程的一部分,且并不影響MTJ結(jié)構(gòu)的形成??山又鴮㈦娊橘|(zhì)鈍化阻擋物7及ILD 34沉積于平坦化表面上方。金屬互連件 35可形成于電介質(zhì)鈍化阻擋物7及ILD 34中以將所述堆疊的電極6連接到可稍后形成于 ILD34之上的電路。金屬互連件39可形成于電介質(zhì)鈍化阻擋物7及ILD 34中以將“旁 路”通路41連接到可稍后形成于ILD 34之上的電路。在一個(gè)實(shí)施例中,金屬互連件35 是位線(xiàn)互連件且金屬互連件37經(jīng)由存取晶體管將MTJ鏈接到源極線(xiàn)。電介質(zhì)鈍化阻擋物7及8可由例如SiC或SiN的致密絕緣材料形成。如先前所 提及,第一電極2及第二電極6可由例如鉭的耐火金屬形成。金屬互連件35、37、39可 由例如銅或其它低電阻率金屬的金屬形成。在將由一個(gè)掩模形成的單個(gè)MTJ堆疊與底部金屬互連件37及頂部金屬互連件35 對(duì)準(zhǔn)時(shí),小尺寸呈現(xiàn)一難題。然而,在單掩模工藝中成功對(duì)準(zhǔn)到臨界尺寸相對(duì)于使用多 個(gè)掩模的工藝來(lái)說(shuō)實(shí)現(xiàn)工藝成本的潛在顯著減少。在各種實(shí)施例中,金屬化物35及37 的尺寸可小于、相同于或大于MTJ堆疊的尺寸。在金屬化物35及37較大的情況下,對(duì) 準(zhǔn)臨界尺寸大致不太重要。圖4展示根據(jù)本發(fā)明的實(shí)施例的用于形成可在單鑲嵌半導(dǎo)體BEOL工藝流程中嵌 入的MTJ裝置的示意工藝流程。過(guò)程1 從包括金屬互連件37及第一 ILD 36的平坦化表面開(kāi)始,在表面上設(shè)置 一連串層,包括用于第一電極2、磁性參考層32、隧道阻擋層12、磁性自由層11及第二電極6的材料。注意,第一電極2與包括金屬互連件37及第一 ILD 36的層之間不存在 電介質(zhì)阻擋層。如在過(guò)程2中所見(jiàn),使用單個(gè)掩模來(lái)界定磁性隧道結(jié)薄膜的形狀且通過(guò)蝕刻如 上文所描述而沉積的層6、11、12、32及2而制造磁性隧道結(jié)薄膜的堆疊。在過(guò)程3中,將電介質(zhì)鈍化阻擋物8設(shè)置于包括MTJ堆疊、ILD36及金屬互連 件37的整個(gè)表面上方。電介質(zhì)鈍化層8保護(hù)所述組件且還可充當(dāng)用于將來(lái)蝕刻的蝕刻終 止物。過(guò)程4 ILD層40經(jīng)沉積且囊封含有MTJ堆疊的裝置層級(jí)。如圖3中指示,在 工藝流程中,ILD 40囊封MTJ堆疊及鈍化阻擋物8兩者且提供用于形成例如通路41的
“旁路”用金屬填充的通路的結(jié)構(gòu),所述通路41用以連接(例如)在MTJ堆疊的一側(cè)上 的BEOL層級(jí)(例如,層級(jí)n)中的組件與MTJ堆疊的另一側(cè)上的BEOL層級(jí)(例如,層 級(jí)n+1)中的組件之間的電路。過(guò)程5 ILD 40的一部分及鈍化阻擋物8的一部分可通過(guò)平坦化而移除以變平并 暴露提供于ILD 40內(nèi)的第二電極6及通路41?;蛘撸?1可在平坦化之后沉積。換 句話(huà)說(shuō),在ILD 40中產(chǎn)生一孔洞且接著填充所述孔洞以形成通路41。此外,平坦化使通 路41變平。過(guò)程6 沉積電介質(zhì)鈍化阻擋物7且將ILD 34沉積于電介質(zhì)鈍化阻擋物7上方。 在電介質(zhì)鈍化阻擋物7及ILD 34中形成金屬互連件35以接觸第二電極6,且形成金屬互 連件39以耦合到兩個(gè)相鄰BEOL層級(jí)之間(即,在包括金屬互連件37的層級(jí)與包括金屬 互連件35及39的層級(jí)之間)的通路41。圖4中展示的過(guò)程說(shuō)明使用單鑲嵌半導(dǎo)體BEOL工藝時(shí)的實(shí)例。現(xiàn)在將根據(jù)本 發(fā)明的另一實(shí)施例提供對(duì)雙鑲嵌半導(dǎo)體BEOL工藝的描述。圖5中的過(guò)程1-4與圖4中 的過(guò)程1-4相同。雙鑲嵌實(shí)施例的過(guò)程5的不同之處在于首先形成待用金屬填充以形成 金屬互連件35及39及旁路通路41的溝槽。隨后,同時(shí)將金屬沉積于ILD 34、電介質(zhì)鈍 化阻擋物7及ILD 40中的溝槽中。從雙鑲嵌工藝(如圖5中過(guò)程6所展示)得到的結(jié)構(gòu) 與從單鑲嵌工藝(如圖4的過(guò)程6中所展示)得到的結(jié)構(gòu)相同。圖6A展示另一實(shí)施例,其中在制造金屬互連件37之前在ILD 36上方形成阻擋 層60。阻擋層60充當(dāng)蝕刻終止物且充當(dāng)阻擋物來(lái)保護(hù)ILD 36。如圖6B中所見(jiàn),在此實(shí) 施例中,MTJ材料層2、32、12、11、6在第一 MTJ制造工藝中沉積于阻擋物60上方。 MTJ集成工藝可接著如上文所描述繼續(xù)進(jìn)行。上文描述的方法及裝置的優(yōu)點(diǎn)在于單掩模MTJ工藝與單鑲嵌工藝及雙鑲嵌工藝 兩者兼容且可與單鑲嵌工藝及雙鑲嵌工藝兩者集成,單鑲嵌工藝及雙鑲嵌工藝兩者在集 成電路制造中對(duì)于BEOL工藝流程來(lái)說(shuō)是常見(jiàn)的。單掩模工藝相對(duì)于常規(guī)MTJ制造而言 降低了制造成本及復(fù)雜性。整個(gè)MTJ可形成有與第一電極2相同的尺寸,從而實(shí)現(xiàn)較緊 密的裝置間距及較低的接觸電阻。在適當(dāng)選擇MTJ堆疊及金屬化互連件37及/或35的 尺寸的情形下,可放松臨界尺寸對(duì)準(zhǔn)準(zhǔn)則。在MTJ裝置是用于STTMRAM的情形下,裝置可縮放到較小尺寸。與納米級(jí)制 造的兼容性實(shí)現(xiàn)了縮放情況下STT MRAM存儲(chǔ)器芯片的較低成本及較高裝置密度制造。如本發(fā)明中所陳述的MRAM可與例如微處理器等邏輯電路一起操作。可將所述MRAM集成到使用所述微處理器的裝置中。舉例來(lái)說(shuō),所述MRAM可為通信裝置的一 部分。當(dāng)然,在不脫離本發(fā)明的范圍及精神的情況下,所述MRAM可包括其它類(lèi)型的電路。 雖然已詳細(xì)描述了本發(fā)明的實(shí)施例及其優(yōu)點(diǎn),但應(yīng)理解在不脫離如所附權(quán)利要 求書(shū)所界定的本發(fā)明的精神及范圍的情況下,可在本文中進(jìn)行各種改變、替代及變更。 此外,本申請(qǐng)案的范圍并不希望限于說(shuō)明書(shū)中所描述的過(guò)程、機(jī)器、制造、物質(zhì)組成、 手段、方法及步驟的特定實(shí)施例。如所屬領(lǐng)域的技術(shù)人員將易于從本發(fā)明的揭示內(nèi)容 了解到的,可根據(jù)本發(fā)明利用當(dāng)前存在或日后將開(kāi)發(fā)的執(zhí)行與本文中所描述的對(duì)應(yīng)實(shí)施 例大體上相同的功能或?qū)崿F(xiàn)與其大體上相同的結(jié)果的過(guò)程、機(jī)器、制造、物質(zhì)組成、手 段、方法或步驟。因此,所附權(quán)利要求書(shū)既定在其范圍內(nèi)包括此類(lèi)過(guò)程、機(jī)器、制造、 物質(zhì)組成、手段、方法或步驟。
權(quán)利要求
1.一種用于將磁性隧道結(jié)(MTJ)裝置集成到集成電路中的方法,其包含在半導(dǎo)體后段工藝(BEOL)工藝流程中提供具有第一層間電介質(zhì)層及至少第一金屬 互連件的襯底;在所述第一層間電介質(zhì)層及所述第一金屬互連件上方沉積多個(gè)磁性隧道結(jié)材料層;以及使用單掩模工藝由所述多個(gè)材料層界定耦合到所述第一金屬互連件的磁性隧道結(jié)堆 疊,所述磁性隧道結(jié)堆疊被集成到所述集成電路中。
2.根據(jù)權(quán)利要求1所述的方法,其進(jìn)一步包含繼續(xù)所述BEOL工藝流程以提供與所述 磁性隧道結(jié)堆疊連通的第二金屬互連件。
3.根據(jù)權(quán)利要求1所述的方法,其中沉積所述多個(gè)磁性隧道結(jié)材料層包含 沉積第一電極層;在所述第一電極層上沉積多個(gè)磁性隧道結(jié)層;以及 在所述多個(gè)磁性隧道結(jié)層上沉積第二電極層。
4.根據(jù)權(quán)利要求3所述的方法,其中所述沉積多個(gè)磁性隧道結(jié)層包含 沉積固定極化磁化層;沉積隧道阻擋層;以及 沉積自由極化磁化層。
5.根據(jù)權(quán)利要求1所述的方法,其進(jìn)一步包含在所述磁性隧道結(jié)堆疊及所述襯底上方沉積第一電介質(zhì)鈍化阻擋層; 在所述第一電介質(zhì)鈍化阻擋層上沉積第二層間電介質(zhì)層;以及 使所述第二層間電介質(zhì)層及所述第一電介質(zhì)鈍化阻擋層平坦化以暴露所述所界定的 MTJ堆疊的電極。
6.根據(jù)權(quán)利要求5所述的方法,其進(jìn)一步包含在所述第二層間電介質(zhì)層及所述暴露的電極上形成第二電介質(zhì)鈍化阻擋層; 在所述第二電介質(zhì)鈍化阻擋層上形成第三層間電介質(zhì)層;以及 在所述第三層間電介質(zhì)層及所述第二電介質(zhì)鈍化阻擋物中形成第二金屬互連件,所 述第二金屬互連件與所述電極連通。
7.根據(jù)權(quán)利要求1所述的方法,其進(jìn)一步包含在所述第一層間電介質(zhì)層中形成遠(yuǎn)離 所述磁性隧道結(jié)堆疊而定位的第三金屬互連件,所述第三金屬互連件是在沉積所述多個(gè) MTJ材料層之前形成。
8.根據(jù)權(quán)利要求7所述的方法,其進(jìn)一步包含在所述磁性隧道結(jié)堆疊及所述襯底上沉積第一電介質(zhì)鈍化阻擋層; 在所述第一電介質(zhì)鈍化阻擋層上沉積第二層間電介質(zhì)層;在所述第二層間電介質(zhì)及所述第一電介質(zhì)鈍化阻擋層中形成經(jīng)定位以與所述第三金 屬互連件連通的導(dǎo)電通路;在所述第二層間電介質(zhì)層及所述導(dǎo)電通路上沉積第二電介質(zhì)鈍化阻擋層; 在所述第二電介質(zhì)鈍化阻擋層上沉積第三層間電介質(zhì);以及 在所述第三層間電介質(zhì)層及所述第二電介質(zhì)鈍化阻擋層中形成第四金屬互連件,所 述第四金屬互連件與所述導(dǎo)電通路連通。
9.根據(jù)權(quán)利要求8所述的方法,其中在所述沉積所述第二層間電介質(zhì)層之后且在所述 沉積所述第二電介質(zhì)鈍化阻擋層之前形成所述導(dǎo)電通路,且在所述沉積所述第二電介質(zhì) 鈍化阻擋層及所述第三層間電介質(zhì)層之后在單鑲嵌工藝中形成所述第四金屬互連件。
10.根據(jù)權(quán)利要求8所述的方法,其中在所述沉積所述第三層間電介質(zhì)層及所述第二 電介質(zhì)鈍化阻擋層之后在雙鑲嵌工藝中形成所述導(dǎo)電通路及所述第四金屬互連件。
11.根據(jù)權(quán)利要求1所述的方法,其中所述集成電路應(yīng)用于電子裝置中,所述電子裝 置選自由以下各物組成的群組機(jī)頂盒、音樂(lè)播放器、視頻播放器、娛樂(lè)單元、導(dǎo)航裝 置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元及計(jì)算機(jī),所述集成電路集成 到所述電子裝置中。
12.—種磁性隧道結(jié)裝置,其在包括至少磁性隨機(jī)存取存儲(chǔ)器(MRAM)的集成電路 (IC)中,所述磁性隧道結(jié)裝置包含襯底,其包含第一金屬互連件;磁性隧道結(jié)堆疊,其與所述第一金屬互連件連通,所述磁性隧道結(jié)堆疊已使用單掩 模工藝而界定;以及第二金屬互連件,其與所述磁性隧道結(jié)堆疊連通, 其中所述磁性隧道裝置集成到所述IC中。
13.根據(jù)權(quán)利要求12所述的MTJ裝置,其中所述磁性隧道結(jié)堆疊包含 第一電極;多個(gè)磁性隧道結(jié)層,所述磁性隧道結(jié)層中的至少一者在所述第一電極層上;以及 第二電極,其在所述磁性隧道結(jié)層中的至少一者上。
14.根據(jù)權(quán)利要求13所述的MTJ裝置,其中所述磁性隧道結(jié)層包含 固定極化磁化層;隧道阻擋層;以及 自由極化磁化層。
15.根據(jù)權(quán)利要求13所述的MTJ裝置,其進(jìn)一步包含 第一層間電介質(zhì)層,其在所述襯底中;第一電介質(zhì)鈍化阻擋層,其在所述磁性隧道結(jié)堆疊及所述襯底上;以及 第二層間電介質(zhì)層,其在所述第一電介質(zhì)鈍化阻擋層上,所述第二層間電介質(zhì)層及 所述第一電介質(zhì)鈍化阻擋層暴露所述磁性隧道結(jié)堆疊的所述第二電極。
16.根據(jù)權(quán)利要求15所述的MTJ裝置,其進(jìn)一步包含第二電介質(zhì)鈍化阻擋層,其在所述第二層間電介質(zhì)層及所述第二電極上; 第三層間電介質(zhì)層,其在所述第二電介質(zhì)鈍化阻擋層上;以及 第二金屬互連件,其在所述第三層間電介質(zhì)層及所述第二電介質(zhì)鈍化阻擋物中,所 述第二金屬互連件與所述第二電極連通。
17.根據(jù)權(quán)利要求16所述的MTJ裝置,其進(jìn)一步包含 第三金屬互連件,其在所述第一層間電介質(zhì)中;導(dǎo)電通路,其在所述第二層間電介質(zhì)及所述第一電介質(zhì)鈍化阻擋層中,所述導(dǎo)電通 路與所述第三金屬互連件連通;以及第四金屬互連件,其在所述第三層間電介質(zhì)層及所述第二電介質(zhì)鈍化阻擋層中,所述第四金屬互連件與所述導(dǎo)電通路連通。
18.根據(jù)權(quán)利要求12所述的MTJ裝置,其進(jìn)一步包含所述襯底的第一層間電介質(zhì)與 所述磁性隧道結(jié)堆疊之間的阻擋層。
19.根據(jù)權(quán)利要求12所述的MTJ裝置,其中所述MTJ裝置并入于裝置中,所述裝置 選自由以下各物組成的群組移動(dòng)電話(huà)、個(gè)人數(shù)據(jù)助理(PDA)、導(dǎo)航裝置、固定位置數(shù) 據(jù)單元、機(jī)頂盒、音樂(lè)播放器、視頻播放器、娛樂(lè)單元及計(jì)算機(jī)。
20.—種用于將磁性隧道結(jié)(MTJ)裝置集成到集成電路中的方法,其包含以下步驟在后段工藝(BEOL)工藝流程中提供具有第一層間電介質(zhì)層及至少第一金屬互連件 的襯底;在所述第一層間電介質(zhì)層及所述第一金屬互連件上方沉積多個(gè)磁性隧道結(jié)材料層;以及使用單掩模工藝由所述多個(gè)材料層界定耦合到所述第一金屬互連件的磁性隧道結(jié)堆 疊,所述磁性隧道結(jié)堆疊集成到所述集成電路中。
21.根據(jù)權(quán)利要求20所述的方法,其中所述集成電路應(yīng)用于電子裝置中,所述電子裝 置選自由以下各物組成的群組機(jī)頂盒、音樂(lè)播放器、視頻播放器、娛樂(lè)單元、導(dǎo)航裝 置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元及計(jì)算機(jī),所述集成電路集成 到所述電子裝置中。
22.—種用于磁性隨機(jī)存取存儲(chǔ)器(MRAM)的磁性隧道結(jié)(MTJ)結(jié)構(gòu),其包含 第一互連裝置,其用于與至少一個(gè)控制裝置連通;第一電極裝置,其用于耦合到所述第一互連裝置; MTJ裝置,其用于存儲(chǔ)數(shù)據(jù),所述MTJ裝置耦合到所述第一電極裝置; 第二電極裝置,其用于耦合到所述MTJ裝置,所述第一電極裝置及第二電極裝置基 于第一掩模而具有與所述MTJ裝置相同的橫向尺寸;以及第二互連裝置,其用于耦合到所述第二電極裝置及至少一個(gè)其它控制裝置。
23.根據(jù)權(quán)利要求22所述的MTJ結(jié)構(gòu),其集成到自旋力矩轉(zhuǎn)移(STT)MRAM中。
24.根據(jù)權(quán)利要求23所述的MTJ結(jié)構(gòu),其中所述STTMRAM耦合到微處理器。
25.根據(jù)權(quán)利要求23所述的MTJ結(jié)構(gòu),其中所述STTMRAM集成到裝置中,所述裝 置選自由以下各物組成的群組機(jī)頂盒、音樂(lè)播放器、視頻播放器、娛樂(lè)單元、導(dǎo)航裝 置、通信裝置、個(gè)人數(shù)字助理(PDA)、固定位置數(shù)據(jù)單元、微處理器及計(jì)算機(jī)。
全文摘要
本發(fā)明提供一種用于將磁性隧道結(jié)(MTJ)裝置集成到集成電路中的方法,其包括在半導(dǎo)體后段工藝(BEOL)工藝流程中提供具有第一層間電介質(zhì)層(36)及至少第一金屬互連件(37)的襯底。在所述第一層間電介質(zhì)層及所述第一金屬互連件上方,沉積磁性隧道結(jié)材料層(2、32、12、11、6)。使用單掩模工藝由所述材料層界定耦合到所述第一金屬互連件的磁性隧道結(jié)堆疊。所述磁性隧道結(jié)堆疊被集成到所述集成電路中。
文檔編號(hào)H01L43/12GK102017157SQ200980113951
公開(kāi)日2011年4月13日 申請(qǐng)日期2009年4月16日 優(yōu)先權(quán)日2008年4月21日
發(fā)明者升·H·康, 戴維·班, 李康浩 申請(qǐng)人:高通股份有限公司
網(wǎng)友詢(xún)問(wèn)留言 已有0條留言
  • 還沒(méi)有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
1