專利名稱：半導(dǎo)體集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種帶有用于動態(tài)隨機(jī)存取存儲器(DRAM)等的反饋偏壓發(fā)生器的半導(dǎo)體集成電路。
對于半導(dǎo)體集成電路，一般來說，該反饋偏壓發(fā)生器(在下文中稱為BBG)的應(yīng)用很廣。特別對于DRAM，該BBG在防止存儲單元受到輸入電勢的脈沖破壞或減小基片的PN結(jié)的電容等方面具有重要的作用。該BBG接受向芯片提供的電源電壓，并產(chǎn)生另外一個不同于該電源電壓的基片電勢，這樣該BBG把該基片電勢加到半導(dǎo)體基片(在下文中只稱為“基片”)上。
在傳統(tǒng)的例子中，只在一塊芯片中提供一個BBG。即使第一傳統(tǒng)半導(dǎo)體集成電路只具有一個BBG，如果該BBG釋放該基片電流的能力足夠大，則該BBG吸收載流子，即在RAM工作過程中，從整個RAM中穩(wěn)定產(chǎn)生并注入到基片上的基片電流，這樣它能抑制由該基片電流所引起的基片電勢的波動。
圖1為表示普通BBG的一個實(shí)例的電路圖。下面參照圖1說明普通BBG的一個實(shí)例。如圖1所示，該BBG帶有漏極與柵極相連的晶體管Q1和漏極與柵極相連的晶體管Q2，基片電勢VS從晶體管Q1漏極輸出，晶體管Q2的漏極連接到晶體管Q1的源極，晶體管Q2的源極連接到地電勢，其柵極通過電容C1接收交流基片電勢驅(qū)動信號S。
下面說明其工作過程。該電路是眾所周知的倍壓校正電路，其中包括一個作為輸出負(fù)載的基片電容C2。該輸出的基片電勢VS的電流提供能力大約與基片電勢驅(qū)動信號的頻率成比例。
但是，近幾年來，大容量DRAM和高速DRAM得到發(fā)展。結(jié)果，DRAM中的晶體管也需要具有大容量并且以高速度運(yùn)作。各晶體管的電流驅(qū)動能力也要增加。結(jié)果，在整個半導(dǎo)體集成電路中有大量電流流動，注入整個芯片上的載流子(即基片電流)也增加。另外，由于芯片面積增加基片電阻也增加。因此，在遠(yuǎn)離BBG電路的區(qū)域中會發(fā)生由于時間常數(shù)引起的時間延遲，該時間常數(shù)由基片電阻成份和電容組成，該時間延遲直到在該區(qū)域中的電路工作時，注入到基片上的載流子被通過基片的電阻元件流到該BBG電路中才結(jié)束。
該時間延遲引起從由上述較遠(yuǎn)區(qū)域的基片電勢或阱電勢的BBG確立的數(shù)值產(chǎn)生瞬間波動或局部波動。由于反饋柵級偏壓的效應(yīng)，一個部分增強(qiáng)模式的晶體管變?yōu)楹谋M層，結(jié)果該電路不正常工作。這使得在該區(qū)域中的該電路發(fā)生錯誤操作。由于在BBG工作時產(chǎn)生的熱電子，這會使在該BBG附近的存儲單元中的數(shù)據(jù)被破壞。
作為解決這些問題的方法，在日本專利特開平3-21052(文獻(xiàn)1)或日本專利特開平1-278059中公開的第二傳統(tǒng)半導(dǎo)體集成電路通過設(shè)置多個BBG防止上述缺陷。
如果設(shè)置多個BBG，由于BBG與阱電勢波動發(fā)生的位置距離比較短，所以基片電勢的波動不容易發(fā)生?？梢栽试S每個BBG的能力較低。這樣能夠防止在各BBG中熱電子的產(chǎn)生。從而可以防止存儲單元中的數(shù)據(jù)被破壞。
但是，在上述第二傳統(tǒng)半導(dǎo)體集成電路電路中，該基片電勢在芯片中是公用的。即使增加BBG的數(shù)量，在電路工作較劇烈(即驅(qū)動電流較大并且以高速工作)的部位，基片電勢的局部波動和瞬間波動較容易發(fā)生。由于采用大容量的存儲器以及大面積的存儲器，則存儲器的電路工作速度也被提高。
另外，在多個BBG對該波動突然起動操作的情況下，由于在各個BBG中產(chǎn)生的熱電子可能引起分散電流的增加或者存儲單元中數(shù)據(jù)的破壞。
另外，當(dāng)采用大面積的芯片時，會增加基片的電容C和電阻R。時間常數(shù)也會相應(yīng)的的增加。結(jié)果，由于該基片的時間常數(shù)增加，在把電源啟動時，需要較長時間去設(shè)置基片電勢。如果在基片電勢確定以前，芯片進(jìn)入操作狀態(tài)，會有反常電流流向基片，結(jié)果，該基片電勢上升，從而可能發(fā)生死機(jī)現(xiàn)象。
上述傳統(tǒng)的第一半導(dǎo)體集成電路只帶有一個BBG，該第一電路引起從根據(jù)上述較遠(yuǎn)區(qū)域的基片電勢或阱電勢的BBG確立的數(shù)值產(chǎn)生瞬間波動或局部波動。不可能使該電路正常工作，這樣在該區(qū)域中會發(fā)生電路故障，從而當(dāng)BBG工作時產(chǎn)生的熱電子會使BBG附近的存儲單元中的數(shù)據(jù)被破壞。
該傳統(tǒng)的第二集成電路希望通過提供多個BBG來解決該缺陷。但是由于在該芯片中基片電勢是公用的。即使增加BBG的數(shù)量，在電路工作較劇烈(即驅(qū)動電流較大并且以高速工作)的部位，基片電勢的局部波動和瞬間波動較容易發(fā)生。由于采用大容量的存儲器以及大面積的存儲器，則存儲器的電路工作速度也被提高。結(jié)果，瞬時波動和局部波動的問題沒有獲得解決。另外，在多個BBG對該波動突然起動操作的情況下會產(chǎn)生缺陷，由于在各個BBG中產(chǎn)生的熱電子可能引起分散電流的增加或者的存儲單元中數(shù)據(jù)的破壞。
另外，當(dāng)使用大面積的芯片時，其缺陷是基片的電容C和電阻R也會增加，時間常數(shù)也會相應(yīng)的的增加。結(jié)果，由于該基片的時間常數(shù)增加，在把電源啟動時，需要較長時間去設(shè)置基片電勢。如果在基片電勢確定以前，芯片進(jìn)入操作狀態(tài)，會有反常電流流向基片，結(jié)果，該基片電勢上升，從而可能發(fā)生死機(jī)現(xiàn)象。
由上文所述，本發(fā)明的一個目的在于提供一種能夠保持基片電勢穩(wěn)定并且在把電源啟動時抑制異常電流的半導(dǎo)體集成電路。
根據(jù)本發(fā)明的第一方面，為了實(shí)現(xiàn)上述目的，在此提供一種半導(dǎo)體集成電路，其中包括用于產(chǎn)生不同于提供到芯片上的第一電源的基片電勢的反饋偏壓發(fā)生器，以及一個在接收到該基片電勢后保持在該基片電勢中的阱，并形成于上述電路模塊，其中該反饋偏壓發(fā)生器和阱形成于芯片中，該阱被分為多個子阱或多個子阱組，這樣，把該偏壓發(fā)生器提供給該多個子阱或多個子阱組。
在下文結(jié)合附圖的說明中，本發(fā)明的上述目的和新特點(diǎn)將更加易于理解。應(yīng)當(dāng)知道該附圖只用于解釋說明而不知對本發(fā)明限制。
圖1為普通的反饋偏壓發(fā)生器(BBG)的電路圖；圖2為根據(jù)本發(fā)明的半導(dǎo)體集成電路的第一實(shí)施例的布局圖；圖3為根據(jù)本發(fā)明的半導(dǎo)體集成電路的第二實(shí)施例的布局圖4為根據(jù)本發(fā)明的半導(dǎo)體集成電路的第三實(shí)施例的布局圖；圖5為該實(shí)施例的半導(dǎo)體集成電路的阱的典型結(jié)構(gòu)的截面圖。
下面將參照


本發(fā)明的最佳實(shí)施例。圖2為根據(jù)本發(fā)明的半導(dǎo)體集成電路的第一實(shí)施例的布局圖。如圖2所示，該實(shí)施例的半導(dǎo)體集成電路包括P型P阱11到14，其中用于保持在半導(dǎo)體基片上的電路元件的基片電勢的阱被分為四塊，為各P阱11到14提供的反饋偏壓發(fā)生器(BBG)21到24用于有選擇地進(jìn)行控制。
BBG 21到24與圖1所示的相同。即如圖1所示，該反饋偏壓發(fā)生器(BBG)由形成于P型基片上的N溝道MOS晶體管構(gòu)成，該反饋偏壓發(fā)生器(BBG)帶有漏極與柵極相連的晶體管Q1和漏極與柵極相連的晶體管Q2，基片電勢VS從晶體管Q1漏極輸出，晶體管Q2的漏極連接到晶體管Q1的源極，晶體管Q2的源極連接到地電勢，其柵極通過電容C1接收交流基片電勢驅(qū)動信號S。
接著，根據(jù)圖2說明本發(fā)明實(shí)施例的操作過程。在P阱11到14中的電路包括大電流流過并且電路以高速操作使得基片載流子的波動的部分。首先，對于P阱11來說，在該大電流流過并且電路以高速操作的部分被完全操作，而對于其它P阱12至14來說，其它大電流流過和電流以高速操作的部分幾乎不被操作。在這種情況中，這引起而為P阱11提供基片電勢的BBG 21的基片電勢驅(qū)動信號21的頻率增加，從而增加基片電勢VS1電流提供能力，從而可以抑制在P阱11中基片電勢(阱電勢)的波動。對于P阱12至14來說，內(nèi)部電流操作的阱電勢的波動，可以抑制由于BBG 20至24引起基片電勢驅(qū)動信號S2到S4的頻率降低的事實(shí)所造成的BBG 22至24的擴(kuò)散電流，并且各阱電勢VS2到VS4的電流提供能力降低。另外，當(dāng)在P阱12到14中沒有電流操作并且在阱電勢中沒有錯誤發(fā)生時，能夠停止提供各BBG 22至24的基片電勢驅(qū)動信號S2到S4，并停止操作。
另外在本實(shí)施例中，可以使在地上的由一個BBG所承受的電路區(qū)域的電容C和電阻R變小。結(jié)果，能夠減小時間常數(shù)，因此在啟動電源工作時，可以加快阱電勢的建立速度。在啟動電源工作時，能夠防止異常電流。
圖3為根據(jù)本發(fā)明的半導(dǎo)體集成電路的第二實(shí)施例的布局圖。在圖3中與圖2相同的附圖標(biāo)記表示相同的構(gòu)成元件。該實(shí)施例的半導(dǎo)體集成電路包括P型P阱11到14，其中用于保持在半導(dǎo)體基片上的電路元件的基片電勢的阱被分為四塊。
BBG 21到24與圖1所示的相同。即如圖1所示，該反饋偏壓發(fā)生器(BBG)由形成于P型基片上的N溝道MOS晶體管構(gòu)成，該反饋偏壓發(fā)生器(BBG)帶有漏極與柵極相連的晶體管Q1和漏極與柵極相連的晶體管Q2，基片電勢VS從晶體管Q1漏極輸出，晶體管Q2的漏極連接到晶體管Q1的源極，晶體管Q2的源極連接到地電勢，其柵極通過電容C1接收交流基片電勢驅(qū)動信號S。第一實(shí)施例與第二實(shí)施例之間的不同點(diǎn)在于對P阱11和12，以及P阱13和14這兩組分別提供BBG 21A和23A。
最好該BBG 21A和23A的電流驅(qū)動能力比第一實(shí)施例中的BBG 21和BBG23提高。
本發(fā)明用于在P阱11或13中的電路運(yùn)作時P阱12或14中的電路不運(yùn)作的情況。
圖4為根據(jù)本發(fā)明的半導(dǎo)體集成電路的第三實(shí)施例的布局圖。在圖4中相與圖2相同的附圖標(biāo)記表示相同的構(gòu)成元件。本實(shí)施例的半導(dǎo)體集成電路包括P型P阱11A到12A。
BBG 21到24與圖1所示的相同。即如圖1所示，該反饋偏壓發(fā)生器(BBG)由形成于P型基片上的N溝道MOS晶體管構(gòu)成，該反饋偏壓發(fā)生器(BBG)帶有漏極與柵極相連的晶體管Q1和漏極與柵極相連的晶體管Q2，基片電勢VS從晶體管Q1漏極輸出，晶體管Q2的漏極連接到晶體管Q1的源極，晶體管Q2的源極連接到地電勢，其柵極通過電容C1接收交流基片電勢驅(qū)動信號S。第一實(shí)施例與第三實(shí)施例之間的不同點(diǎn)在于兩塊P阱11A和12A被分別提供兩塊BBG 21B和22B，以及兩塊BBG 22B和24B。一個阱電勢由兩塊BBG所建立。
在另一種情況中，對于該阱的分割方式或者BBG的數(shù)量，可以以能實(shí)現(xiàn)本發(fā)明的任意方式進(jìn)行，例如該P(yáng)阱分為八塊并在上面分別加上八塊BBG。
圖5為該實(shí)施例的半導(dǎo)體集成電路的阱的典型結(jié)構(gòu)的截面圖。下面參照圖5說明該阱的生產(chǎn)方法。首先，制備一個光掩膜，然后在進(jìn)行熱擴(kuò)散之前把磷注入該掩膜中形成一個反向N阱1。接著在整個晶片上注入硼，另外在利用另一個光掩膜注入磷從而形成阱3和5。這時，不注入磷的區(qū)域形成P阱2、4和6。在此，該P(yáng)阱4的底部被反向N阱1所隔離，其周圍被N阱3和5所包圍，從而該P(yáng)阱被從基片中分隔獨(dú)立出來。
當(dāng)把多個P阱4按上述P阱11至14的方式分布于該芯片內(nèi)部，則完成如圖2至4所示的平面圖。
如上文所述，在本發(fā)明半導(dǎo)體集成電路中，該阱被分為多個子阱或多子阱組，并帶有分別提供的反饋偏壓發(fā)生器(BBG)。其效果在于可保證在各阱中電勢的穩(wěn)定，并抑制分散電流，因?yàn)槟軌蚴垢鳘?dú)立的BBG有選擇地運(yùn)作，所以，只使在包括運(yùn)作電路的阱中的BBG電流驅(qū)動能力增加，而使包含不運(yùn)作的電路的阱中的BBG電流驅(qū)動能力減少。
另外，由于該阱被分割為較小，所以當(dāng)各被分割的阱的電勢被傳輸時，能夠使時間常數(shù)減小。其效果是能夠抑制該阱的異常電流的發(fā)生，因?yàn)樗軌蛟趩与娫垂ぷ鲿r減小阱電勢的建立時間周期。
在上文中用特定的術(shù)語說明本發(fā)明的最佳實(shí)施例，這種說明只是為了解釋的目的，應(yīng)當(dāng)知道在不脫離本發(fā)明權(quán)利要求的精神或范圍的情況下還可以做出各種各樣的改進(jìn)。
權(quán)利要求
1.一種半導(dǎo)體集成電路，其中包括一個用于產(chǎn)生不同于提供給芯片的第一電源電壓的基片電勢的反饋偏壓發(fā)生器；一個在接收所述基片電勢時保持所述基片電勢，并形成于預(yù)定的電路模塊中的阱，其特征在于，所述反饋偏壓發(fā)生器和所述阱形成于所述芯片中，所述阱被分為多個子阱或多個子阱組，使得所述反饋偏壓發(fā)生器分別提供給所述多個子阱或多個子阱組。
2.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，所述的子阱被提供給一塊所述反饋偏壓發(fā)生器。
3.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，所述的各子阱組被提供給至少兩塊所述反饋偏壓發(fā)生器。
4.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，所述各子阱組至少由兩塊所述子阱構(gòu)成，并被提供給至少一塊所述反饋偏壓發(fā)生器。
5.如權(quán)利要求1所述的半導(dǎo)體集成電路，其特征在于，所述多個反饋偏壓發(fā)生器的各個基片電勢被分別獨(dú)立控制。
6.如權(quán)利要求5所述的半導(dǎo)體集成電路，其特征在于，所述多個反饋偏壓發(fā)生器帶有第二導(dǎo)電型的第一晶體管，該晶體管形成于第一導(dǎo)電型半導(dǎo)體基片上，其漏極與柵極相連，用于從所述源極輸出所述基片電勢，以及帶有第二導(dǎo)電型的第二晶體管，其漏極與柵極相連，并且其漏極連接到所述第一晶體管的源極，其源極連接到第二電源的電勢上，其柵極被通過一個電容提供給交流的基片電勢驅(qū)動信號，所述半導(dǎo)體集成電路在使所述基片電勢驅(qū)動信號的頻率改變的同時，控制所述基片電勢的提供能力。
全文摘要
一種半導(dǎo)體集成電路,能夠穩(wěn)定基片電勢,并在啟動電源工作時抑制異常電流的產(chǎn)生。其中把一個阱分為四個P阱并對這些P阱分別提供反饋偏壓發(fā)生器(BBG)。
文檔編號G11C11/40GK1216389SQ98124338
公開日1999年5月12日 申請日期1998年10月29日 優(yōu)先權(quán)日1997年10月30日
發(fā)明者木下雅章 申請人:日本電氣株式會社