專利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有在多個(gè)處理器之間進(jìn)行大容量的數(shù)據(jù)傳送時(shí)適用的雙口功能的半導(dǎo)體存儲(chǔ)裝置。
所謂雙口存儲(chǔ)器指的是具有2個(gè)口，并對(duì)于每一個(gè)口均可進(jìn)行寫入、讀出或可以進(jìn)行寫入和讀出這兩者的存儲(chǔ)器。其中，一方的口作為讀出專用。另一方的口則用作可以進(jìn)行寫入/讀出這兩者的雙口存儲(chǔ)器。


圖16是雙口存儲(chǔ)器的現(xiàn)有構(gòu)成的電路圖。設(shè)第0口(PORT_0)為讀出專用、第1口(PORT_1)為寫入/讀出口。
WORD00～WORD11為字線、WORD_P0<0>和WORDP0<1>是第0口PORT_0的字線選擇信號(hào)、WORD_P1<0>和WORD_P1<1>是第1口PORT_1的字線選擇信號(hào)。BIT_P0和BITB_P0是第0口PORT_0的位線對(duì)，BIT_P1和BITB_P1是第1口PORT_1的位線對(duì)。PRC_P0和PRC_P1分別是第0口PORT_0和第1口PORT_1的位線預(yù)充電信號(hào)。預(yù)充電信號(hào)PCR_P0和PRC_P1分別是成為口動(dòng)作的基準(zhǔn)的信號(hào)，是與時(shí)鐘同等的信號(hào)。RSEL_P0是第0口的PORT_0的位線選擇信號(hào)，RSE_P1是第1口PDRT_1的讀出時(shí)的位線選擇信號(hào)，WSEL_P1是第1口PORT_1的寫入時(shí)位線選擇信號(hào)。
SA_P0和SA_P1分別是第0口PORT_0和第1口PORT_1的讀出放大器，輸出信號(hào)DOUT_P0和DOUT_P1。WB_P1是第1口PORT_1的寫入緩沖器，在數(shù)據(jù)輸入信號(hào)DIN_P1寫入時(shí)驅(qū)動(dòng)第1口PORT_1的位線對(duì)BIT_P1和BIT_P1。
MC0和MC1是存儲(chǔ)單元，存儲(chǔ)單元MC0和MC1分別由2個(gè)反相器INV0和INV1及4個(gè)NMOS晶體管NM0～NM3構(gòu)成。在存儲(chǔ)單元MCi(i＝0，1)中。把反相器INV0和INV1達(dá)成環(huán)路，把反相器INV0的輸入部分(反相器INV0的輸出部分)規(guī)定為節(jié)點(diǎn)Ni0，把反相器INV0的輸出部分(反相器INV1的輸入部分)規(guī)定為節(jié)點(diǎn)Ni1，把節(jié)點(diǎn)Ni0通過(guò)NMOS晶體管NM0連到位線BIT_P0上，同時(shí)通過(guò)NMOS晶體管NM2連到位線BIT_P1上；節(jié)點(diǎn)Ni1通過(guò)NMOS晶體管NM1連到位線BIT_P0上的同時(shí)，還通過(guò)NMOS晶體管NM3連到位線BIT_P1上。NMOS晶體管NMO和NM1的柵極分別被連到字線WORD_i0上，NMOS晶體管NM2和NM3的柵極分別連到字線WORD_i1上。
位線BIT_P0的一端通過(guò)PMOS晶體管PM0連到電源VDD上，另一端則通過(guò)PMDS晶體管PM4連到讀出放大器SA_PD的一方的輸入上。位線BITB_P0的一端通過(guò)PMOS晶體管PM1連到電源VDD上，另一端通過(guò)PMOS晶體管PM5連到讀出放大器SA_PD的另一方的輸入上。位線BIT_P1的一端通過(guò)PMOS晶體管PM2連到電源VDD上，另一端通過(guò)PMOS晶體管PM6連到讀出放大器SA_P1的一方的輸入C，同時(shí)通過(guò)NMOS晶體管NM4連到寫入緩沖器WB_P1的輸出部分上。位線BITB_P1的一端通過(guò)PMOS晶體管PM3連到電源VDD上，另一端通過(guò)PMOS晶體管PM7連到讀出放大器SA_P1的另一方的輸入上的同時(shí)，還通過(guò)NMOS晶體管NM5連到寫入緩沖器WB_P1的反相輸出部分上。
在PMOS晶體管PM0和PM1的柵極上接受預(yù)充電信號(hào)PRC_P0，在PMOS晶體管PM2和PM3的柵極上接受預(yù)充電信號(hào)PRC_P1。在PMOS晶體管PM4和PM5的柵極上接受讀出時(shí)的位線選擇信號(hào)RSEL_P0，在PMOS晶體管PM6和PM7的柵極上接受讀出時(shí)的位線選擇信號(hào)RSEL_P1，在NMOS晶體管NM4和NM5的柵極上接受寫入時(shí)的位線選擇信號(hào)WSEL_P1。
在圖16中為了便于說(shuō)明只畫出了2個(gè)存儲(chǔ)單元，但是實(shí)際上，對(duì)于各條線和位線對(duì)都可以連接多個(gè)存儲(chǔ)單元。
下面說(shuō)明工作情況。圖17的定時(shí)圖示出了雙口存儲(chǔ)器的各個(gè)信號(hào)的時(shí)序變化。圖17示出的是第0口PORT_0選擇存儲(chǔ)單元MC0，第1口PORT_1選擇存儲(chǔ)單元MC1的例子。預(yù)充電信號(hào)PRC_P0和PRC_P1在L電平的時(shí)候，把各自的口的位線電位充電至H電平。字線WORD在對(duì)應(yīng)的預(yù)充電信號(hào)PRC為H電平的時(shí)候，被設(shè)定為使之變成選擇狀態(tài)(H電平)。位線選擇信號(hào)也在預(yù)充電信號(hào)為H電平的時(shí)間被設(shè)定為使之變成選擇狀態(tài)。讀出時(shí)的位線選擇信號(hào)RSEL_P0和RSEL_P1在L電平時(shí)是選擇狀態(tài)，而寫入時(shí)的位線選擇信號(hào)WSEL_P1在H電平時(shí)是選擇狀態(tài)。
由于第0口PORT_0是讀出專用口，故在預(yù)充電信號(hào)PRC_P0為H電平的時(shí)候，字線選擇信號(hào)WORD_P0<0>將變減“H”電平，位線選擇信號(hào)RSEL_P0將變成L電平。這時(shí)，存儲(chǔ)單元MC0被選中、其數(shù)據(jù)被輸出至位線對(duì)BIT_P0和BIT_P0上。假定在存儲(chǔ)單元MC0的節(jié)點(diǎn)NDD為H電平，節(jié)點(diǎn)No1為L(zhǎng)電平這一狀態(tài)下數(shù)據(jù)已被保持，則位線BIT_P0將保持H電平不變，而位線BITB_P0的電位則借助于存儲(chǔ)單元MC0的NMOS晶體管NM1和反相器INV0抽出電流，故將從H電平逐漸降低。位線對(duì)BIT_P0，BITB_P0分別通過(guò)PMOS晶體管PM4和PM5連到讀出放大器SA_P0的一方及另一方的輸入上。讀出放大器SA-P0檢測(cè)位線對(duì)BIT_P0、BITB_P0間的電位差，置把其結(jié)果作為輸出信號(hào)DUOT_P0而輸出。
在第1口PORT_1的讀出周期(用圖17的“R”所表示的周期)中，字線選擇信號(hào)WORD_P1<1>和位線選擇信號(hào)RSEL_PL變成選擇狀態(tài)。存儲(chǔ)單元MC1被選，其數(shù)據(jù)被輸出至位線時(shí)BIT_P1，BITB_P1上。和在第0口PORT_0中進(jìn)行的讀出操作一樣。用讀出放大器SA_P1通過(guò)PMOS晶體管PM6和PM7檢測(cè)出位線對(duì)之間的電位差，把其結(jié)果作為輸出信號(hào)DOUT_P1而輸出。
另一方面，在寫入周期(用圖17的“W”表示的周期)中，字線選擇信號(hào)WORD_P1<1>和位線選擇信號(hào)WSEL_P1將變成選擇狀態(tài)，根據(jù)由輸入信號(hào)DIN_P1所規(guī)定的數(shù)據(jù)，對(duì)位線對(duì)BIT_P1、BITB_P1之內(nèi)一方的位線被設(shè)定為H電平，另一方的位線被設(shè)定為L(zhǎng)電平。例如在輸入信號(hào)DIN_P1所給予的數(shù)據(jù)為L(zhǎng)電平的時(shí)候，位線BIT_P1被設(shè)定為L(zhǎng)電平(接地電平)，位線BITB_P1被設(shè)定為H(電源VDD電平)電平。這樣一來(lái)，存儲(chǔ)單元MC1的節(jié)點(diǎn)N10就被強(qiáng)制性地設(shè)定為L(zhǎng)電平，節(jié)點(diǎn)N11被強(qiáng)制性地設(shè)定為H電平。
如上所示，在示于圖16的雙口存儲(chǔ)器中，由于各自的口內(nèi)獨(dú)立地設(shè)置了字線和位線對(duì)，故即便是在同一列中連接起來(lái)的存儲(chǔ)單元也可以獨(dú)立地進(jìn)行讀出/寫入動(dòng)作而在口之間沒(méi)有干擾。但是，一般禁止對(duì)同一存儲(chǔ)單元的寫入和讀出的同時(shí)動(dòng)作。對(duì)于各個(gè)存儲(chǔ)單元準(zhǔn)備兩條字線和4條位線，與一條字線和兩條位線的單口存儲(chǔ)單元相比較，成為使面積大幅度地增加的原因。此外，單口的存儲(chǔ)單元由2個(gè)PMOS晶體管和4個(gè)NMOS晶體管構(gòu)成。而如圖16所示，在現(xiàn)有的雙口存儲(chǔ)器中，還要多增加2個(gè)NMOS晶體管，這也將使面積增大。
這樣一來(lái)，由于相對(duì)于單口，面積增大很多，故即便是在需要雙口存儲(chǔ)器的功能的情況下，大多也要借助于各種各樣的方法避免采用。實(shí)際上也有這樣的例子對(duì)于系統(tǒng)時(shí)鐘僅僅使單口存儲(chǔ)器部分以2倍的速度工作，使得在一個(gè)系統(tǒng)時(shí)鐘內(nèi)選行兩次存取來(lái)實(shí)現(xiàn)虛擬雙口存儲(chǔ)器。
本發(fā)明就是為了解決上述問(wèn)題而發(fā)明出來(lái)的，目的是得到一種能縮小電路面積的雙口構(gòu)成的半導(dǎo)體存儲(chǔ)裝置。
本發(fā)明的第1方面的半導(dǎo)體存儲(chǔ)裝置具有讀出專用的第1口、讀出和寫入用的第2口、與上述第1和第2口相對(duì)應(yīng)分別設(shè)置的第1和第2位線，每一個(gè)都分別設(shè)置為與上述第1和第2口相對(duì)應(yīng)的多條第1和第2字線；具有使上述多條的第1和第2字線互相一對(duì)一地對(duì)應(yīng)并設(shè)于上述第1和第2位線之間的多個(gè)存儲(chǔ)單元；上述多個(gè)的存儲(chǔ)單元具有可以得到分別處于邏輯上反相關(guān)系的信號(hào)的第1和第2節(jié)點(diǎn)，在上述多個(gè)的第1字線內(nèi)與自身相對(duì)應(yīng)的第1字線為激活狀態(tài)時(shí)，把上述第1節(jié)點(diǎn)連到上述第1位線上，在上述多個(gè)的第2字線內(nèi)與自身對(duì)應(yīng)的第2字線的激活狀態(tài)時(shí)，把上述第2節(jié)點(diǎn)連到上述第2位線上；被連接于上述第1位線上并根據(jù)上述第1位線的電位輸出第1放大信號(hào)的第1讀出放大器；被連接到上述第2位線上并根據(jù)上述第2位線的電位輸出第2放大信號(hào)的第2讀出放大器，從外部接受輸入信號(hào)，并根據(jù)上述輸入信號(hào)從輸出部分輸出寫入信號(hào)，同時(shí)從反相輸出部分輸出把上述寫入信號(hào)進(jìn)行了邏輯反相后的反相寫入信號(hào)的寫入信號(hào)輸入裝置；采用連續(xù)地進(jìn)行第1和第2寫入周期的辦法執(zhí)行上述第2口的寫入動(dòng)作；上述第1寫入周期先使作為上述多條第1字線中一條第1字線的第1選擇字線變成激活狀態(tài)，并以上述第1放大信號(hào)作為上述第1口的輸出信號(hào)、再作為上述多條第2字線中一條第2字線的第2選擇字線變成活性狀態(tài)，使上述寫入信號(hào)輸出裝置的反相輸出部分與上述第2位線電氣互連。把上述反相寫入信號(hào)供給上述多個(gè)存儲(chǔ)單元內(nèi)被連到活性狀態(tài)的第2選擇字線上的寫入對(duì)象存儲(chǔ)單元的上述第2節(jié)點(diǎn)上；上述第2寫入周期，先使上述多條第2字線之內(nèi)與上述第1選擇字線相對(duì)應(yīng)的第2字線變?yōu)榛钚誀顟B(tài)并以上述第1放大信號(hào)作為上述第1口的輸出信號(hào)，再使上述多條第1字線之內(nèi)與上述第2選擇字線相對(duì)應(yīng)的第1字線變成活性狀態(tài)，使上述寫入信號(hào)輸出裝置的輸出部分與上述第1位線電連，把上述寫入信號(hào)供給上寫入對(duì)象存儲(chǔ)單元的上述第1節(jié)點(diǎn)。
此外，也可以像本發(fā)明第2方面所述的半導(dǎo)體裝置那樣，上述第1讀出放大器接受基準(zhǔn)電位，檢測(cè)上述第1位線的電位與上述基準(zhǔn)電位的電位差并進(jìn)行放大后輸出上述第1放大信號(hào)，上述第2讀出放大器接受上述基準(zhǔn)電位，檢測(cè)并放大上述第2位線的電位與上述基準(zhǔn)電位的電位差輸出上述第2放大信號(hào)，并用執(zhí)行使上述多條第1字線之內(nèi)一條第1字線變成活性狀態(tài)并以上述第1放大信號(hào)作為上述第1口的讀出信號(hào)，再使上述多條2字線之內(nèi)的一條第2字線變成活性狀態(tài)，以上述第2放大信號(hào)作為上述第2口的輸出信號(hào)的讀出周期的辦法進(jìn)行上述第2口的讀出動(dòng)作。
另外，如本發(fā)明第3方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，還可以具備生成把上述第1寫入周期的至少一部分期間變成第1狀態(tài)，把上述第2寫入周期的至少一部分期間變成第2狀態(tài)的口交換信號(hào)的口交換信號(hào)生成裝置；接受分別使多條的第1和第2字線一對(duì)一地對(duì)應(yīng)并使之激活的多條第1和第2字選擇信號(hào)和上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)的時(shí)候把上述多個(gè)的第1和第2字線選擇信號(hào)分別給與上述多條的第1和第2字線，在上述口交換信號(hào)為上述第2狀態(tài)時(shí)，把上述多個(gè)第1和第2字線選擇信號(hào)分別給予上述多條第2和第1字線的字線切換裝置。
另外，像本發(fā)明第4方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，還可以具備位線切換裝置，該裝置在讀出時(shí)接受在第1和第2讀出位線選擇信號(hào)和上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)時(shí)，在上述第1和第2讀出位線選擇信號(hào)各自的控制下控制上述1和第2位線與上述第1和第2讀出放大器的輸入部分之間的導(dǎo)通/關(guān)斷；在上述口交換信號(hào)為上述第2狀態(tài)的時(shí)候，在上述第1和第2讀出位線選擇信號(hào)各自的控制之下，控制上述第2和第1位線與上述第2和第1讀出放大器的輸入部分之間的導(dǎo)通/關(guān)斷。
另外，像本發(fā)明第5方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，還可以具備寫入位線切換裝置。該裝置接受寫入位線選擇信號(hào)和上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)時(shí)，在上述寫入位線選擇信號(hào)的控制之下，控制上述2位線與上述寫入信號(hào)輸出裝置的反相輸出部分之間的導(dǎo)通/關(guān)斷；在上述口交換信號(hào)為上述第2狀態(tài)時(shí)，在上述寫入位線選擇信號(hào)的控制之下，控制上述第1位線與上述寫入信號(hào)輸出裝置的輸出部分之間的導(dǎo)通/關(guān)斷。
另外，如本發(fā)明第6方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，還可以具備輸出信號(hào)切換裝置，該裝置接受上述第1和第2放大信號(hào)及上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)時(shí)，把上述第1和第2放大信號(hào)分別作為上述第1和第2口輸出信號(hào)輸出；在上述口交換信號(hào)為上述第2狀態(tài)的時(shí)候，把上述第1和第2放大信號(hào)分別作為上述第2和第1口輸出信號(hào)輸出。
另外，像本發(fā)明第7方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，還可以具備預(yù)充電位線切換裝置，該裝置接受上述第1和第2預(yù)充電信號(hào)及上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)時(shí)，在上述第1和第2預(yù)充電信號(hào)的控制之下，使上述第1和第，2位線預(yù)充電至規(guī)定電位，在上述口交換信號(hào)為第2狀態(tài)時(shí)，在上述第1和第2預(yù)充電信號(hào)的控制之下，使上述第2和第1位線預(yù)充電至規(guī)定電位。
另外，像本發(fā)明第8方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，還可以把字線切換裝置、讀出時(shí)位線切換裝置、寫入時(shí)位線切換裝置、輸出信號(hào)切換裝置以及預(yù)充電位線切換裝置構(gòu)成為分別用以上述口交換信號(hào)為控制輸入的2輸入2輸出的同一電路結(jié)構(gòu)。
另外，如本發(fā)明第9方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，也可以作成為使得上述第1和第2預(yù)充電信號(hào)是分別具有獨(dú)立的周期的信號(hào)，且上述第1口中的讀出周期與上述第1預(yù)充電信號(hào)同步執(zhí)行，上述第2口中的讀出周期及第1和第2寫入周期與上述第2預(yù)充電信號(hào)同步執(zhí)行。上述第1和第2預(yù)充電信號(hào)的各自的周期的前半為非激活狀態(tài)，后半為命令進(jìn)行向上述規(guī)定電位預(yù)充電動(dòng)作的激活狀態(tài)。上述口交換信號(hào)生成裝置接受指示是否進(jìn)行寫入動(dòng)作的寫入允許信號(hào)和上述第1、第2預(yù)充電信號(hào)，在上述寫入允許信號(hào)指示進(jìn)行寫入動(dòng)作時(shí)，設(shè)定口交換可能期間，使之包括從上述第1寫入周期的后半的一部分開始到上述第2寫入周期的前半的一部分的期間，并把該口交換可能期間中的上述第1或第2預(yù)充電信號(hào)向非活性狀態(tài)進(jìn)行的邊沿變化檢測(cè)作為觸發(fā)信號(hào)，使上述口交換信號(hào)從上述第1狀態(tài)變更為上述第2狀態(tài)。
另外，如本發(fā)明第10方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，也可以把上述口交換信號(hào)生成裝置的上述口交換可能期間設(shè)定為以上述第1寫入周期中的上述第2預(yù)充電信號(hào)向活性狀態(tài)的邊沿變化為開始時(shí)間，以上述第2寫入周期中的上述第2預(yù)充電信號(hào)的向非活性狀態(tài)的邊沿變化作為結(jié)束時(shí)間。
另外，如本發(fā)明第11方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，也可以把上述口交換信號(hào)生成裝置的上述口交換可能期間設(shè)定為以上述第1寫入周期中的上述第2預(yù)充電信號(hào)的從向活性狀態(tài)的邊沿變化開始經(jīng)過(guò)規(guī)定時(shí)間后的時(shí)刻為開始時(shí)間，以上述第2寫入周期中的上述第2預(yù)充電信號(hào)的從向非活性狀態(tài)的邊沿變化開始經(jīng)過(guò)了上述規(guī)定時(shí)間之后的時(shí)刻為結(jié)束時(shí)間。
另外，如本發(fā)明第12方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，字線切換裝置、讀出時(shí)位線切換裝置、輸出信號(hào)切換裝置及預(yù)充電位線切換裝置分別用以上述口交換信號(hào)為控制輸入的2輸入2輸出的同一的電路構(gòu)成來(lái)形成，且上述寫入信號(hào)位線切換裝置也可以具備介于上述寫入輸出裝置的輸出部分與上述第1位線之間的第1晶體管，介于上述寫入信號(hào)輸出裝置的反相輸出部分與上述第2位線之間的第2晶體管；接受寫入時(shí)位線選擇信號(hào)和上述口交換信號(hào)，且僅在上述口交換可能信號(hào)指示第2狀態(tài)的時(shí)候，才能根據(jù)上述寫入時(shí)位線選擇信號(hào)指示導(dǎo)通/關(guān)斷的第1邏輯信號(hào)輸出至上述第1晶體管的控制電極的第1邏輯電路；接受寫入時(shí)位線選擇信號(hào)和上述口交換信號(hào)，且僅在上述口交換可能信號(hào)指示第1狀態(tài)時(shí)，才能根據(jù)上述寫入位線選擇信號(hào)指示導(dǎo)通/關(guān)斷的第2邏輯信號(hào)輸出至上述第2晶體管的控制電極的第2邏輯電路。
另外，如本發(fā)明第13方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，還可以具備預(yù)充電信號(hào)波形變換裝置。該裝置接受上述第1預(yù)充電信號(hào)并把第1預(yù)充電信號(hào)的非活性狀態(tài)的期間進(jìn)行波形變形為小于上述第2預(yù)充電信號(hào)的周期的1/2。
另外，如本發(fā)明第14方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，上述輸出信號(hào)切換裝置也可以含有讀出放大器輸出關(guān)斷裝置，該裝置接受與寫入允許信號(hào)相關(guān)連的寫入允許關(guān)連信號(hào)，并在寫入時(shí)對(duì)上述第2讀出放大器的輸出部分?jǐn)嚯姟?br> 另外，如本發(fā)明第15方面所述的半導(dǎo)體存儲(chǔ)裝置那樣，上述輸出信號(hào)切換裝置還可以包含第1和第2鎖存電路，該電路在上述寫入允許關(guān)連信號(hào)和口交換信號(hào)的控制下，分別接受上述第1和第2放大信號(hào)。
圖1的電路圖示出了作為本發(fā)明的實(shí)施例1的雙口存儲(chǔ)器的構(gòu)成。
圖2的說(shuō)明圖示出了交叉開關(guān)的概略。
圖3的電路圖示出了交叉開關(guān)的內(nèi)部構(gòu)成。
圖4的時(shí)序圖示出了實(shí)施例1的動(dòng)作。
圖5的電路圖示出了實(shí)施例1的口交換信號(hào)生成電路的內(nèi)部構(gòu)成。
圖6的時(shí)序圖示出了圖5的口交換信號(hào)生成電路的動(dòng)作。
圖7是寫入允許信號(hào)的建立時(shí)間和保持時(shí)間的說(shuō)明用時(shí)序圖。
圖8的電路圖示出了實(shí)施例2的口交換信號(hào)生成電路的內(nèi)部構(gòu)成。
圖9的時(shí)序圖示出了圖8的口交換信號(hào)生成電路的動(dòng)作。
圖10的電路圖示了實(shí)施例3的口交換信號(hào)生成電路的內(nèi)部構(gòu)成。
圖11的時(shí)序圖示出了圖10的口交換信號(hào)生成電路的動(dòng)作。
圖12的電路圖示出了作為本發(fā)明的實(shí)施例4的雙口存儲(chǔ)器的構(gòu)成。
圖13是用于說(shuō)明實(shí)施例5的動(dòng)作的時(shí)序圖。
圖14的電路圖示出了實(shí)施例5的預(yù)充電信號(hào)變形電路的構(gòu)成。
圖15的電路圖示出了作為本發(fā)明的實(shí)施例6的雙口存儲(chǔ)器的讀出放大器周邊的構(gòu)成。
圖16的雙口存儲(chǔ)器的讀出放大器周邊的構(gòu)成。
圖16的電路圖示出了現(xiàn)有的雙口存儲(chǔ)器的構(gòu)成。
圖17的時(shí)序圖示出于圖16的雙口存儲(chǔ)器的動(dòng)作。
實(shí)施例1構(gòu)成圖1的電路圖示出了作為本發(fā)明的實(shí)施例1的雙口存儲(chǔ)器的構(gòu)成。在該圖中，第0口PORT_0是讀出專用口，第1口PORT_1是寫入/讀出口。WORD_00～WORD_11是字線，WORD_P0<0>和WORD_P1<1>是第0口PORT_0的字線選擇信號(hào)，WORD_P1<0>和WORD_P1<1>是第1口PORT_1的字線選擇信號(hào)。
預(yù)充電信號(hào)PRC_P0和PRC_P1分別是第0口PORT_0和第1口PORT_1的位線預(yù)充電信號(hào)。預(yù)充電信號(hào)PRC_P0和PRC_P1是將成為各自的口動(dòng)作的基準(zhǔn)的信號(hào)，是與時(shí)鐘同等的信號(hào)。RSEL_P0是第0口第PORT_0的讀出位線選擇信號(hào)，RSEL_P1是第1口PORT_1的讀出位線選擇信號(hào)。WSEL_P1是第1口PORT_1的寫入時(shí)的位線選擇信號(hào)。
實(shí)施例1的雙口存儲(chǔ)器與示于圖16中的現(xiàn)有的不同，在本發(fā)明中，每一口僅僅準(zhǔn)備有一條位線。BIT_P0是用于第0口PORT_0的位線，BIT_P1是用于第1口PORT_1的位線。SA_PO和SA_P1分別是用于第0口中PORT_0和第1口PORT_1的讀出放大器。第0口和第1口的讀出數(shù)據(jù)分別作為輸出信號(hào)DOUT_P0和DOUT_P1輸出。WB_P1是第1口PORT_1的寫入緩沖器，根據(jù)輸入信號(hào)DIN_P1，在寫入時(shí)驅(qū)動(dòng)位線。
MC0和MC1是存儲(chǔ)單元，各個(gè)存儲(chǔ)單元由2個(gè)反相器INV0和INV1及2個(gè)NMOS晶體管(NM0，NM1)構(gòu)成。在存儲(chǔ)單元MCi(i＝0，1)中，反相器INV0和INV1被連接成環(huán)路，把反相器INV0的輸入部分(反相器INV1的輸出部分)規(guī)定為節(jié)點(diǎn)Ni0，把反相器INV0的輸出部分(反相器INV1的輸入部分)規(guī)定為節(jié)點(diǎn)Ni1，把節(jié)點(diǎn)Ni0通過(guò)NMOS晶體管NM0連到位線BIT_P0上，節(jié)點(diǎn)Ni1則通過(guò)NMOS晶體管NM1連到位線BIT_P1上。NMOS晶體管NM0的柵極被連到字線WORD_i0上，NMOS晶體管NM1的柵極被連到字線WORD_il上。
位線BIT_P0的一端通過(guò)PMOS晶體管PM0連到電源VDD上，另一端則通過(guò)PMOS晶體管PM2連到讀出放大器SA_P0的一方的輸入上，同時(shí)通過(guò)NMOS晶體管NM2連到寫入驅(qū)動(dòng)器WB_P1的輸出部分上。另一方面，位線BIT_P1的一端通過(guò)PMOS晶體管PM1連到電源VDD上，另一端通過(guò)PMOS晶體管PM3連到讀出放大SA_P1的一方的輸入上的同時(shí)，通過(guò)NMOS晶體管NM3連到寫入緩沖器WB_P1的反相輸出部分上。讀出放大器SA_P0和SA_P1這在各自的另一方的輸入上接受參照電位VREF。讀出放大器SA_P0，在PMOS晶體管PM2的ON狀態(tài)時(shí)對(duì)位線BIT_P0與參照電位VREF之間的電位差進(jìn)行檢測(cè)和放大后輸出第1放大信號(hào)，讀出放大器SA_P1在PMOS晶體管PM3的ON狀態(tài)時(shí)檢測(cè)并放大位線BIT_P1的電位與參照電位VREF的電位差，輸出第1放大信號(hào)。
交叉開關(guān)CBS_0根據(jù)口交換信號(hào)PSEL，從輸出部分CS_00輸出預(yù)充電信號(hào)PRC_P0和PRC_P1之中一方的信號(hào)，從輸出部分CS_01輸出另一方的信號(hào)。
交叉開關(guān)CBS_1，根據(jù)口交換信號(hào)PSEL，從輸出部分CS_10輸出字線選擇信號(hào)WORD_P0<0>和WORD_P1<0>內(nèi)一方的信號(hào)，從輸出部分CS_11輸出另一方的信號(hào)。
交叉開關(guān)CBS_2根據(jù)口交換信號(hào)PSEL，從輸出部分CS_20輸出字線選擇信號(hào)WORD_P0<1>和WORD_P1<1>內(nèi)一方的信號(hào)，從輸出部分CS_21輸出另一方的信號(hào)。
交叉開關(guān)CBS_3根據(jù)口交換信號(hào)PSEL，從輸出部分CS_30輸出讀出時(shí)位線選擇信號(hào)RSEL_P0和RSEL_P1之內(nèi)一方的信號(hào)，從輸出部分CS_31輸出另一方的信號(hào)。
交叉開關(guān)CBS_4根據(jù)口交換信號(hào)PSEL通過(guò)反相器INV3得到的反相口交換信號(hào)PSEL從輸出部分CS_40輸出寫入時(shí)位線選擇信號(hào)WSEL_P1和接地電平之內(nèi)一方的信號(hào)，從輸出部分CS_41輸出另一方的信號(hào)。
交叉開關(guān)CBS_5，根據(jù)口交換信號(hào)PSEL，從輸出部分CS_50輸出讀出放大器SA_P0和SA_P1的輸出之內(nèi)一方的輸出，從輸出部分CS_51輸出另一方的輸出。
PMOS晶體管PM0的柵極被連至交叉開關(guān)CBS_0的輸出部分CB_00上，PMOS晶體管PM1的柵極被連至交叉開關(guān)CBS_0的輸出部分CS_01上。
字線WORD_00被連到交叉開關(guān)CBS_1的輸出部分CS_01上，字線WORD_01被連到交叉開關(guān)CBS_1的輸出部分CS_11上。
字線WORD_10被連到交叉開關(guān)CSB_2的輸出部分CS_20上，字線WORD_11被連到交叉開關(guān)CBS_2的輸出部分CS_21上。
PMOS晶體管PM2的柵極被連到交叉開關(guān)CBS_3的輸出部分CS_31上。
NMOS晶體管NM2的柵極連到交叉開關(guān)CBS_4的輸出部分CS_40上，NMOS晶體管NM3的柵極連到交叉開關(guān)CBS_4的輸出部分CS_41上。
從交叉開關(guān)CBS_5的輸出部分CS_50輸出輸出信號(hào)DUOT_P0，從輸出部分CS_51輸出輸出信號(hào)DOUT_P1。
在雙口存儲(chǔ)器中，對(duì)于同一列內(nèi)的存儲(chǔ)單元來(lái)說(shuō)，動(dòng)作條件最嚴(yán)的情況是從各口進(jìn)行讀出或?qū)懭搿Ｈ绻梢员ＷC在這種情況下的正常動(dòng)作，則在對(duì)于從正處于同一列的存儲(chǔ)單元的各口的讀出或?qū)懭胫胁粫?huì)產(chǎn)生問(wèn)題。
在示于圖1中的實(shí)施例1的雙口存儲(chǔ)器中，為了說(shuō)明最嚴(yán)情況下的動(dòng)作，雖然只畫出了兩個(gè)被連到同一列上的存儲(chǔ)單元。但是，實(shí)際上有多條字線和位線。對(duì)于這些字線和位線連有多個(gè)存儲(chǔ)單元。
圖2是示出了交叉開關(guān)CBS_i(i＝0～5)的構(gòu)成的說(shuō)明圖。如該圖所示，交叉開關(guān)CBS_i具有輸入部分IN_0和IN_1及輸出部分CS_i0和CS_i1，在口交換信號(hào)PSEL為L(zhǎng)電平(＝“0”)時(shí)，從輸出部分CS_10輸出內(nèi)輸入部分IN_0所得到的信號(hào)。同時(shí)，從輸出部分CS_i1輸出從輸入部分IN_1得到的信號(hào)；在口交換信號(hào)PSEL為H電平(＝“1”)的時(shí)候，從輸出部分CS_i1輸出從輸入部分IN_0得到的信號(hào)，同時(shí)，從輸出部分CS_i0輸出從輸入部分IN_1得到的信號(hào)。
圖3是示出了交叉開關(guān)CBS_i的內(nèi)部構(gòu)成的電路圖。由4個(gè)傳輸門TG0～TG3和1個(gè)反相器INV構(gòu)成。
傳輸門TG0被插入于輸入部分IN_0和輸出部分CS_i0之間，傳輸門TG1被插入于輸入部分IN_0與輸出部分CS_i1之間，傳輸門TG2被插入于輸入部分IN_1與輸出部分CS_i1之間，傳輸門TG3被插入于輸入部分IN_1與輸出部分CS_i0之間。傳輸門TG0和TG2的PMOS柵極接受口交換信號(hào)，NMOS柵極接受口交換信號(hào)PSLE*通過(guò)反相器INV得到的反相口交換信號(hào)PSEL*。另一方面，傳輸門TG1和TG3的NMOS柵極接受口交換信號(hào)PSEL，PMOS柵極接受口交換信號(hào)PSEL通過(guò)反相器INV所得到的反相口交換信號(hào)PSEL*。
在這樣的構(gòu)成中，在口交換信號(hào)PSEL為L(zhǎng)電平的時(shí)候。傳輸門TG0和TG2導(dǎo)通，傳輸門TG1和TG3截止，故輸入部分IN_0被連到輸出部分CS_i0上，輸入部分IN_1被連到輸出部分CS_i1上。另一方面，在口交換信號(hào)PSEL為H電平的時(shí)候，傳輸門TG1和TG3導(dǎo)通，傳輸門TG0和TG2截止，故輸入部分IN_0被連到輸出部分CS_i1上，輸入部分IN_1被連到輸出部分CS_i0上，以下說(shuō)明讀出操作。
<讀出操作>
圖4的時(shí)序圖示出了實(shí)施例1的雙口存儲(chǔ)器的動(dòng)作。在示于圖4的動(dòng)作中，第0口PORT_0選擇了存儲(chǔ)單元MC0，第1口PORT_1已選擇了存儲(chǔ)單元MC1。第1口PORT_1讀出的時(shí)候(在圖4中用“R”表示的周期)，口交換信號(hào)PSEL被固定于L電平。
這時(shí)，第0口PORT_0的讀出動(dòng)作如下。在預(yù)充電信號(hào)PRC_P0為L(zhǎng)電平的時(shí)候，位線BIT_P0為預(yù)充電至H電平。字線選擇信號(hào)和位線選擇信號(hào)和以往一樣在預(yù)充電信號(hào)為H電平時(shí)被設(shè)定為變成選擇狀態(tài)。讀出時(shí)位線選擇信號(hào)RSEL_P0和RSEL_P1在L電平時(shí)為選擇狀態(tài)，而寫入時(shí)的位線選擇信號(hào)WSEL_P1在H電平時(shí)為選擇狀態(tài)。
以預(yù)充電信號(hào)PRC_P0的H電平變化為觸發(fā)信號(hào)，字線選擇信號(hào)WORD_P0<0>將變成H電平，讀出時(shí)位線選擇信號(hào)RSEL_P0將變成L電平。這時(shí)，字線WORD_00被選中，存儲(chǔ)單元MC0的數(shù)據(jù)被輸出至位線BIT_P0。例如，在MC0的節(jié)點(diǎn)No0為H電平、節(jié)點(diǎn)No1為L(zhǎng)電平這一狀態(tài)之下數(shù)據(jù)包被保持的情況下，位線BIT_P0保持H電平不變。反之，在存儲(chǔ)單元MC0的節(jié)點(diǎn)No0為L(zhǎng)電平、No1為H電平的狀態(tài)下數(shù)據(jù)已被保持的情況下，由于位線BIT_P0的電位通過(guò)存儲(chǔ)單元MC0的NMOS晶體管NMO和反相器INV1抽出電流，故漸漸從H電平下降。該位線BIT_P0的電位通過(guò)PMOS晶體管PM2供給讀出放大器SA_P0的一方的輸入。讀出放大器SA_P0對(duì)參照電位VREF和位線BIT_P0的電位進(jìn)行比較后，作為輸出信號(hào)DOUT_P0輸出第1放大信號(hào)。
在圖4中，用虛線示出了位線BIT_P0的電位下降的情況。參考電位VREF被設(shè)定于電源電位和接地電位之間。各口所可使用的位線和現(xiàn)有例不一樣。由于只有一條，故借助于不是比較位線對(duì)之間的電位而是比較位線的電位和參照電位的辦法，變成為可以讀出。
第1口PORT_1的讀出動(dòng)作也和第0口一樣。在預(yù)充電信號(hào)PRC_P1為L(zhǎng)電平的時(shí)候，位線BIT_P1被預(yù)充至H電平。當(dāng)預(yù)充電信號(hào)PRC_P1變成H電平時(shí)，字線選擇信號(hào)WORD_P1<1>將變成H電平，位線選擇信號(hào)RSEL_P1將變成L電平。字線WORD_11被選。存儲(chǔ)單元MC1的數(shù)據(jù)被輸出至位線BIT_P1上。位線電位通過(guò)PMOS晶體管PM3被供給讀出放大器SA_P1的一方的輸入上。讀出放大器SA_P1比較參照電位VREF和位線BIT_P1的電位后，作為輸出信號(hào)DOUT_P1輸出第2放大信號(hào)。
借助于像這樣在口之間分割一對(duì)位線的辦法，就可以進(jìn)行讀出動(dòng)作而不會(huì)相互干擾。
(寫入操作>
以下說(shuō)明寫入操作。由于對(duì)于口只有一條位線，故與讀出動(dòng)作相比寫入動(dòng)作將變得復(fù)雜。向存儲(chǔ)單元的寫入，利用可以用把連到它上邊的位線對(duì)之內(nèi)的僅僅一方變?yōu)長(zhǎng)電平的辦法來(lái)進(jìn)行。即，利用可以采用使在存儲(chǔ)單元的存儲(chǔ)節(jié)點(diǎn)之內(nèi)，把連接到希望L電平設(shè)定的節(jié)點(diǎn)上的位線變成L電平的辦法進(jìn)行寫入。
但是，這時(shí)將發(fā)生下述問(wèn)題。在有的寫入數(shù)據(jù)的情況下，需要把對(duì)讀出專用口所準(zhǔn)備好了的位線BIT_P0變成L電平。當(dāng)把BIT_P0用作第1口PORT_1時(shí)，存在著不能進(jìn)行第0口PORT_0的讀出操作的問(wèn)題。
這一問(wèn)題可用下述辦法解決。就是說(shuō)在產(chǎn)生了需要把讀出專用口(第0口PORT_0)的位線BIT_P0變成L電平時(shí)在口之間交換位線。第1口PORT_1用BIT_P0進(jìn)行寫入，第0口PORT_0用BIT_P1進(jìn)行讀出。要想變更導(dǎo)入來(lái)自存儲(chǔ)單元的數(shù)據(jù)的位線，就必須交換導(dǎo)線。導(dǎo)線的交換用交叉開關(guān)CBS_1和CBS_2進(jìn)行。由于被讀出后的數(shù)據(jù)在BIT_P1上，故用讀出放大器SA_P1檢測(cè)。因此，第0口PORT_0的位線選擇信號(hào)RSEL_P0必須打開PM3。位線選擇信號(hào)的交換用交叉開關(guān)CBS_3進(jìn)行。用讀出放大器SA_P1進(jìn)行檢測(cè)并被放大后的第2放大信號(hào)是第0口PORT_0的數(shù)據(jù)，所以必須把它作為第0口PORT_0的輸出信號(hào)DOUT_P0輸出。讀出放大器的輸出的交換用交叉開關(guān)C及S_5進(jìn)行。由于第0口PORT_0和第1口PORT_1非同步地動(dòng)作，故需要與各自的動(dòng)作相一致地進(jìn)行預(yù)充電動(dòng)作。交叉開關(guān)CBS_0是用于在口之間進(jìn)行預(yù)充電動(dòng)作交換的交叉開關(guān)。
以上所示的口之間的字線、位線、讀出放大器、預(yù)充電信號(hào)的交換，可以用使口交換信號(hào)PSEL變成H電平的辦法進(jìn)行。
<寫入操作的實(shí)際過(guò)程>
參看圖4說(shuō)明實(shí)際寫入步驟。寫入和讀出不同，用2個(gè)周期(在圖4中用“W1”和“ W2”表示的周期)進(jìn)行。因此，在寫入期間的2個(gè)周期W1、W2之間，與第1口PORT_1有關(guān)的字線選擇信號(hào)和指定位線選擇信號(hào)的地址必須固定好。在寫入的第1周期W1中，第0口PORT_0選擇字線WORD_00，故用位線BIT_P0進(jìn)行讀出；第1口PORT_1選擇字線WORD_11故用位線BIT_P1進(jìn)行寫入。在這一周期中不進(jìn)行口的交換。
假如，寫入數(shù)據(jù)(DIN_P1)變成了H電平，則由交叉開關(guān)CBS_4把寫入位線選擇信號(hào)WSEL_P1供往NMOS晶體管NM3的柵極，所以NMOS晶體管NM3變成導(dǎo)通狀態(tài)，位線BIT_P1變成L電平。因此，存單元MC1的節(jié)點(diǎn)N11變成L電平并在該時(shí)刻寫入結(jié)束。
另一方面，若寫入數(shù)據(jù)(DIN_P1)變成了L電平，則由于位線BIT_P1保持H電平，故不能向存儲(chǔ)單元MC1進(jìn)行寫入。之所以在寫入動(dòng)作的最初設(shè)置不進(jìn)行口交換的第1寫入周期W1的理由如下。由于各口的動(dòng)作是不同步的，故在寫入開始的時(shí)刻(“W1”周期的最前頭)，第0口PORT_0有可能正處在讀出動(dòng)作的過(guò)程中，這時(shí)若進(jìn)行口交換，則有使第0口PORT_0的讀出動(dòng)作中斷的危險(xiǎn)?？诮粨Q在寫入的第2周期W2進(jìn)行。以下對(duì)交叉開關(guān)的切換時(shí)進(jìn)行說(shuō)明。在第1周期W1中，雖然第1口PORT_1正在用BIT_P1進(jìn)行寫入，但在第1周期W1的后來(lái)，即預(yù)充電信號(hào)PRC_P1已經(jīng)變成了L電平的時(shí)候，第1口PORT_1將變成為非活性。字線WORD_11變成非選擇狀態(tài)，位線BIT_P1開放，進(jìn)入預(yù)充電模式。等到BIT_P1開放之后，設(shè)定口交換可能期間TENB。TENB的有效期間是從第1寫入周期W1的后半(預(yù)充電信號(hào)PRC_P1為L(zhǎng)電平的期間)開始到第2寫入周期W2的前半(預(yù)充電信號(hào)PRC_P1為H電平的期間)之間(在圖4中用“TENB”所表示的期間)。
口交換可能期間TENB是可以把位線BIT_P1用于讀出、把位線BIT_P0用于寫入的期間。在該期間TENB中，以預(yù)充電信號(hào)PRC_P0或者PRC_P1的上升(在圖4中，預(yù)充電信號(hào)PRC_P1的上升)沿為觸發(fā)信號(hào)，使口交換信號(hào)PSEL變成高電平。在圖4中，由于第0口PORT_0的讀出周期R2的預(yù)充電信號(hào)PRC_P0的上升邊沿不在期間TENB之內(nèi)，故可以用位線BIT_P0進(jìn)行讀出。在第2寫入周期W2的寫入動(dòng)作使用位線BIT_P0(預(yù)充電信號(hào)PRC_P1變?yōu)镠電平)之前，讀出周期R2的讀出動(dòng)作由于使BIT_P0釋放(PRC_P0變成L電平時(shí)開放)，故不會(huì)產(chǎn)生兩口對(duì)位線BIT_P0的相互爭(zhēng)奪。
在之后的讀出周期R3中，由于預(yù)充電信號(hào)PRC_P0的上升邊在期間TENB之內(nèi)，故可以用位線BIT_P1進(jìn)行讀出動(dòng)作。在讀出周期R3中，用交叉開關(guān)CBS_1把字線選擇信號(hào)WORD_P0<0>供給WORD_01。此外，用交叉開關(guān)CBS_4把讀出時(shí)位線選擇信號(hào)RSEL_P0供給PMOS晶位管PM3的柵極。
在第2寫入周期W2中，在第1口PORT_1中，用交叉開關(guān)CBS_2和CBS_4把字線選擇信號(hào)WORD_P1<1>供給WORD_10，把寫入位線WSEL_P1供往NMOS晶體管NM2的柵極，使NMOS晶體管NM2導(dǎo)通。
這時(shí)，雖然在寫入數(shù)據(jù)DIN_P1為L(zhǎng)電平的情況下，在第1寫入周期W1中寫入不可能結(jié)束，但由于在第2寫入周期W2中可以用位線BIT_P0，故在該時(shí)刻可以使寫入結(jié)束。
口交換可能期間TENB在第2寫入周期W2中，可用預(yù)充電信號(hào)PRC_P1的下降沿解除。在該期間TENB被解除之后開始的第0口PORT_0的讀出周期和第1口PORT_1的讀出或?qū)懭胫芷谥锌诮粨Q信號(hào)PSEL被設(shè)定為L(zhǎng)電平。第0口PORT_0用位線BIT_P0進(jìn)行讀出，第1口PORT_1用位線BIT_P1進(jìn)行讀出或?qū)懭氲牡?周期。這時(shí)，由于位線BIT_P0已從第1口PORT_1的寫入動(dòng)作解放了出來(lái)，故第1口PORT_1的讀出或?qū)懭雱?dòng)作不會(huì)和第0口PORT_0的讀出動(dòng)作相競(jìng)爭(zhēng)。
圖5中示出了生成規(guī)定口交換可能期間TENB的口交換可能信號(hào)ENB和口交換信號(hào)PSEL的口交換信號(hào)生成電路50。在該圖中，WE是寫入允許信號(hào)，在H電平時(shí)指示寫入。TG0和TG1是傳輸門，LAT_0和LAT_1分別在用把反相器I1和I2的環(huán)路連接構(gòu)成的鎖存電路。
脈沖產(chǎn)生電路PG_0和PG_1分別接受預(yù)充電信號(hào)PRC_P0和PRC_P1，輸出脈沖信號(hào)SP0和SP1。脈沖產(chǎn)生電路和PG_i(i＝0，1)由延遲路11，反相器12和AND門電路13構(gòu)成，AND門電路13在一方的輸入上接受預(yù)充電信號(hào)PRC_Pi。延遲電路11接受預(yù)充電信號(hào)PRC_Pi，使之延遲延遲時(shí)間△T并通過(guò)反相器12輸出至AND門13的另一方的輸入上去。于是，AND門13的輸出信號(hào)變成為脈沖信號(hào)SPi?！鱎門電路14接受脈沖信號(hào)SP0和SP1。還有，延遲電路通常由偶數(shù)個(gè)反相器構(gòu)成。
寫入允許信號(hào)WE通過(guò)傳輸門TG_0送往鎖存電路LAT_0。向傳輸門TG0的PMOS柵極上供給預(yù)充電信號(hào)PRC_P1，向NMOS柵極上通過(guò)反相器16供給預(yù)充電信號(hào)PRC_P1。
鎖存電路LAT_0的輸出通過(guò)反相器門、傳輸門TG_1送往鎖存電路LAT_1。向傳輸門TG_1的NMOS柵極上供給OR門電路14的輸出，向PMOS柵極上通過(guò)反相器15供給OR門14的輸出。接著，把鎖存電路LAT_1的輸出通過(guò)反相器18作為口交換信號(hào)輸出。
圖6示出的是圖5中所示的口交換信號(hào)PSEL的生成電路動(dòng)作的定時(shí)圖。寫入允許信號(hào)WE從外部供給，使得與預(yù)充電信號(hào)PRC_P1同步且至少在第1寫入周期W1期間變成為H電平。傳輸門TG_0在預(yù)充電信號(hào)PRC_P1已經(jīng)變成為L(zhǎng)電平的時(shí)候才變成導(dǎo)通，故寫入允許信號(hào)WE從預(yù)充電信號(hào)PRC_P1的上升沿延遲半個(gè)周期后才被取入鎖存電路LAT_0。
因此，口交換可能信號(hào)ENB要從預(yù)充電信號(hào)PRC_P1的上升沿延遲半個(gè)周期后才上升。此外，由于在預(yù)充電信號(hào)PRC_P1已變成了L電平的時(shí)刻輸入寫入允許信號(hào)WE，故在口交換可能信號(hào)ENB的下降沿的時(shí)候也進(jìn)行同樣地處理，在從寫入允許信號(hào)WE的下降邊延遲半個(gè)周期之后下降。其結(jié)果是，可以得到僅在圖4的口交換可能期間TENB的期間才變成H電平的口交換可能信號(hào)ENB。
如圖6所示，脈沖產(chǎn)生電路PG_0輸出從預(yù)充電信號(hào)PRC_P0的上升邊時(shí)刻開始的成為規(guī)定期間H電平的脈沖信號(hào)SP0，脈沖產(chǎn)生電路PG_1輸出從預(yù)充電信號(hào)PRC_P1的上升時(shí)刻開始的變成規(guī)定期間H電平的脈沖信號(hào)SP1。脈沖信號(hào)SP0和SP1被輸入至OR門14，OR門14的輸出控制傳輸門TG_1。因此，在口交換可能信號(hào)ENB已變化成H電平的期間內(nèi)，在預(yù)充電信號(hào)PRC_P0和PRC_P1中，在基于最初形成上升邊變化的信號(hào)的定時(shí)內(nèi)，口交換信號(hào)PSEL變成H電平，在口交換可能信號(hào)ENB從H電平已變化為L(zhǎng)電平的期間，在預(yù)充電信號(hào)PRC_P0和PRC_P1之內(nèi)最先產(chǎn)生上升邊變化的信號(hào)所產(chǎn)生的定時(shí)內(nèi)，口交換信號(hào)PSEL回到L電平。其結(jié)果是可以得到滿足圖4所示動(dòng)作的口交換可能信號(hào)ENB。
這樣一來(lái)，例1的雙口存儲(chǔ)器借助于口交換信號(hào)PSEL的控制、采用根據(jù)需要交換在兩個(gè)口中使用的位線的辦法，就可以用與現(xiàn)有例比較器件數(shù)和位線數(shù)少的構(gòu)成實(shí)現(xiàn)雙口功能。由于器件數(shù)和位線數(shù)與單口相同，故大體上可以作成與單口同等的面積。
此外，由于實(shí)施例1的雙口存儲(chǔ)器的交叉開關(guān)CBS_0～CBS_5使用了傳輸門TG0～TG3，且用以口交換信號(hào)PSEL為控制輸入的2輸入2輸出的同一電路構(gòu)成來(lái)形成，故可以用比較簡(jiǎn)單的電路構(gòu)成來(lái)實(shí)現(xiàn)。
實(shí)施例2在實(shí)施例1中所示的寫入允許信號(hào)WE可以用于選擇寫入時(shí)位線選擇信號(hào)WSEL_P1。即使寫入允許信號(hào)WE為H電平的期間的寫入位線選擇信號(hào)WSEL_P1活性化。因此，寫入允許信號(hào)WE需要至少?gòu)牡?寫入周期W1的開頭部分到第2寫入周期W2的前半(預(yù)充電信號(hào)PRC_P1處于H電平期間)保持H電平。
如圖7的時(shí)序圖所示，為了得到穩(wěn)定的動(dòng)作，寫入允許信號(hào)WE一般是對(duì)于預(yù)充電信號(hào)PRC_P1設(shè)定建立時(shí)間ts和保持時(shí)間tH。但是，在這種情況下，在示于圖5的口交換信號(hào)PSEL的生成電路中，口交換可能信號(hào)ENB的上升邊用第1寫入周期W 1的預(yù)充電信號(hào)PRC_P1的下降邊確定，下降邊用保持時(shí)間tH確定。安裝提高寫入時(shí)位線選擇信號(hào)WSEL_P1產(chǎn)生的寫入動(dòng)作的穩(wěn)定性，保持時(shí)間tH越大越好，但在進(jìn)行由口交換可能信號(hào)ENB進(jìn)行的口交換操作方面，則需要寫入結(jié)束之后立即解放位線BIT_P0，故都望保持時(shí)間tH越小越好，使這種對(duì)寫入允許信號(hào)WE的矛盾的要求得到解決的是實(shí)施例2的口交換信號(hào)生成電路。
圖8的電路圖示出了實(shí)施例2的口交換信號(hào)生成電路51的構(gòu)成。如該圖所示，WE是寫入允許信號(hào)，在H電平時(shí)進(jìn)行寫入。TG_10～TG_13是傳輸門、LAT_1～LAT_4分別是用反相器I1和I2的環(huán)路連接構(gòu)成的鎖存電路。
脈沖產(chǎn)生電路PG_0和PG_1，與示于圖5的電路一樣，分別接受預(yù)充電信號(hào)PRC_P0和PRC_P1，輸出脈沖信號(hào)SP0和SP1。此外，脈沖產(chǎn)生電路PG_2被插入于傳輸門TG_13和反相器23之間。其內(nèi)部構(gòu)成與脈沖產(chǎn)生電路PG_1和PG_2相同。
寫入允許信號(hào)WE通過(guò)反相器19和傳輸門TG_10供往鎖存電路LAT_2。通過(guò)反相器20向傳輸門TG_10的PMOS柵極上供給預(yù)充電信號(hào)PRC_P1，通過(guò)反相器20和21向NMOS柵極上供給預(yù)充電信號(hào)PRC_P1。另外，在鎖存電路LAT_2的輸入部分與電源VDD之間插入PMOS晶體管PM10。
鎖存電路LAT_2的輸出通過(guò)傳輸門TG_11供往鎖存電路LAT_3。向傳輸門TG_11的PMOS柵極上供以預(yù)充電信號(hào)PRC_P1，向NMOS柵極上通過(guò)反相器22供以預(yù)充電信號(hào)PRC_P1。另外，在鎖存電路LAT_3的輸入部分與接地電平之間插入NMOS晶體管NM10。
鎖存電路LAT_3的輸出通過(guò)反相器17、傳輸門TG_1供往鎖存電路LAT_1。把OR門14的輸出供到傳輸門TG_1的NMOS柵極上，把OR門14的出通過(guò)反相器15供到PMOS柵極上。接著，把鎖存電路LAT_1的輸出通過(guò)反相器18作為口交換信號(hào)PSEL輸出。在這里，把反相器17的輸出規(guī)定為口交換可能信號(hào)ENB。
另一方面，鎖存電路LAT_3的輸出還通過(guò)傳輸門TG_12供到鎖存電路LAT_4上。把預(yù)充電信號(hào)PRC_P1供至傳輸門TG_12的NMOS柵極上，把預(yù)充電信號(hào)PRC_P1通過(guò)反相器22供至PMOS的柵極上。此外，在鎖存電路LAT_4的輸入部分與電源VDD之間插入PMOS晶體管PM11。
鎖存電路LAT_4的輸出通過(guò)傳輸門TG_13供至脈沖產(chǎn)生電路PG_2。向傳輸門TG_13的PMOS柵極上供給預(yù)充電信號(hào)PRC_P1，向NMOS柵極上通過(guò)反相器22供給預(yù)充電信號(hào)PRC_P1。
脈沖產(chǎn)生電路PG_2通過(guò)傳輸門TG_13接受鎖存電路LAT_4的輸出，輸出復(fù)位信號(hào)RESET和反相復(fù)位信號(hào)RESET_B。脈沖產(chǎn)生電路PG_2由延遲電路11、反相器12、NAND門24及反相器23構(gòu)成，NAND門24在一方的輸入上接受鎖存電路LAT_4的輸出。延遲電路11接受鎖存電路LAT4的輸出，延遲一個(gè)延遲時(shí)間△T后通過(guò)反相器12輸出至NAND門24的另一方的輸入。于是，NAND門24的輸出信號(hào)變成為反相復(fù)位信號(hào)RESET。另外，反相復(fù)位信號(hào)RESET_B經(jīng)由反相器23后所得到的信號(hào)變成為復(fù)位信號(hào)RESET。
反相復(fù)位信號(hào)RESET_B被供至PMOS晶體管PM10和PM11的柵極。復(fù)位信號(hào)RESET被供至NMOS晶體管NM10的柵極。
圖9的時(shí)序圖示出了圖8所示的口交換信號(hào)生成電路51的操作。如該圖所示，對(duì)于第1和第2寫入W1和W2，設(shè)各自的前半期間(預(yù)充電信號(hào)PRC_P1為H電平的期間)為W1_H和W2_H，各自的后半期間(PRC_P1為L(zhǎng)電平的期間)為W1_L和W2_L。
寫入允許信號(hào)WE被設(shè)定為至少?gòu)牡?寫入周期W1到第2寫入周期的W2_H期間變成為H電平。在預(yù)充電信號(hào)PRC_P1為H電平的時(shí)候，使傳輸門TG_10導(dǎo)通，把寫入允許信號(hào)WE輸入鎖存電路LAT_2。作為L(zhǎng)AT_2的輸出的內(nèi)部寫入允許信號(hào)WE_INT實(shí)際上用于使寫入用位線選擇信號(hào)WSEL_P1活性化。
因此，內(nèi)部寫入允許信號(hào)WE_INT在寫入周期的開頭部分上將變成H電平。在下一個(gè)期間W1_L使傳輸門TG_11導(dǎo)通，把鎖存電路LAT_2的輸出取入鎖存電路LAT_3。鎖存電路LAT_3的輸出被用作口交換可能信號(hào)ENB。因此，口交換可能信號(hào)ENB從期間W1_L的開頭開始上升。
接著，在期間W2_H中使傳輸門TG_2導(dǎo)通，把鎖存電路LAT_3的數(shù)據(jù)轉(zhuǎn)送至鎖存電路LAT_4。再在期間W2_L中使傳輸門TG_13導(dǎo)通，鎖存電路LAT_4的數(shù)據(jù)被輸入至脈沖產(chǎn)生電路PG_2中去，脈沖產(chǎn)生電路PG_2輸出復(fù)位信號(hào)RESET和反相復(fù)位信號(hào)RESET_B。用使反相復(fù)位信號(hào)RESET_B輸出L電平脈沖的辦法，使PMOS晶體管PM10導(dǎo)通，把鎖存電路LAT_2的輸入初始設(shè)定為H電平。其結(jié)果是內(nèi)部寫入允許信號(hào)WE_INT被復(fù)位為L(zhǎng)電平。同時(shí)，使PMOS晶體管PM11導(dǎo)通，把鎖存電路LAT_4的輸入初始設(shè)定為H電平，所以在下一個(gè)周期中，防止脈沖產(chǎn)生電路PG_2產(chǎn)生復(fù)位脈沖(復(fù)位信號(hào)RESET＝“H”，反相復(fù)位信號(hào)RESET_B＝“L”)。
另一方面，采用使復(fù)位信號(hào)RESET輸出H電平脈沖的辦法，使NMOS晶體管NM10導(dǎo)通，把鎖存電路LAT_3的輸入設(shè)定為L(zhǎng)電平。為此，口交換可能信號(hào)ENB被復(fù)位為L(zhǎng)電平。
如上所述，即使與預(yù)充電信號(hào)PRC_P1同步在寫入允許信號(hào)WE中設(shè)定保持時(shí)間tH也可把口交換可能信號(hào)ENB構(gòu)成為使得與預(yù)充電信號(hào)PRC_P1的下降邊一起下降。
其結(jié)果是，為了提高用寫入位線選擇信號(hào)WSEL_P1進(jìn)行的寫入動(dòng)作的穩(wěn)定性可以設(shè)定足夠的保持時(shí)間tH并把口交換可能期間TENB作為必要最小限的長(zhǎng)度，以在得到用口交換可能信號(hào)ENB進(jìn)行的口交換動(dòng)作之際，在寫入結(jié)束之后立即使位線BIT_P0解放。
實(shí)施例3在實(shí)施例1和實(shí)施例2中，其構(gòu)成是當(dāng)?shù)?寫入周期W1的工作期間(PRC_P1為H電平的期間)結(jié)束后立即把口交換可能信號(hào)變成為“H”，以設(shè)定口交換可能期間TENB。
在第1口PORT_1進(jìn)行了使位線BIT_P4變成L電平的寫入(DIN_P1為H電平的時(shí)候)之后，第0口PORT_0有可能利用位線BIT_P1開始進(jìn)行讀出。在這種情況下，由于位線BIT_P1尚未充分地預(yù)充電，故非但不能充分地進(jìn)行讀出動(dòng)作，還存在著向讀出存儲(chǔ)單元中進(jìn)行誤寫入的危險(xiǎn)性。
在實(shí)施例3中，采用使口交換可能信號(hào)ENB的上升邊延遲的辦法。目的是獲得確保位線BIT_P1預(yù)充電時(shí)間的口交換可能時(shí)間ENB。
圖10的電路圖示出了實(shí)施例3的口交換信號(hào)生成電路52的構(gòu)成。如該圖所示，在反相器17與傳輸門TG_1之間插入了具有延遲時(shí)間DL的延遲電路30。另外，其余的構(gòu)成與示于圖8的實(shí)施例2一樣。
圖11的時(shí)序圖示出了實(shí)施例3的口交換信號(hào)生成電路52的操作。該圖的口交換可能信號(hào)ENB的虛線部分是實(shí)施例2的情況下的波形。在實(shí)施例3中，使口交換可能信號(hào)ENB的延遲了一個(gè)延遲時(shí)間DL。因此，只要把適當(dāng)?shù)难舆t時(shí)間DL設(shè)定為位線的預(yù)充電所必需的期間，就可以無(wú)誤地進(jìn)行口交換，就可進(jìn)行穩(wěn)定性高的寫入動(dòng)作。
實(shí)施例4圖12的電路圖示出了本發(fā)明的實(shí)施例4的雙口存儲(chǔ)器的構(gòu)成。如該圖所示，設(shè)置與門電路AND_0的AND_1來(lái)置換寫入時(shí)位線選擇信號(hào)WSEL_P1的交叉開關(guān)CBS_4。就是說(shuō)，與門AND_0在一方的輸入上接受寫入時(shí)位線選擇信號(hào)WSEL_P1，在另一方的輸入上接受口交換信號(hào)PSEL，與門AND_1在一方的輸入上接受寫入時(shí)位線選擇信號(hào)WSEL_P1，在另一方的輸入上接受使口交換信號(hào)PSEL通過(guò)反相器INV3后得到的反相口交換信號(hào)PSEL*。
因此，在口交換信號(hào)PSEL為L(zhǎng)電平時(shí)，由于與門AND_0被固定于L電平，作為與門AND_1的輸出，寫入時(shí)位線選擇信號(hào)WSEL_P1使NMOS晶體管NM3活性化，故可以對(duì)位線BIT_P1進(jìn)行寫入。另一方面，口交換信號(hào)PSEL為H電平時(shí)，由于與門AND_1被固定為L(zhǎng)電平，作為與門AND_0的輸出，寫入時(shí)位線選擇信號(hào)WSEL_P1使NMOS晶體管NM2活性化，故可以對(duì)位線BIT_P0進(jìn)行寫入。除此之外的構(gòu)成和動(dòng)作因和示于圖1的實(shí)施例1相同故不再進(jìn)行說(shuō)明。
交叉開關(guān)CBS_4，如圖3所示，用4個(gè)傳輸門構(gòu)成。一般說(shuō)傳輸門沒(méi)有負(fù)載驅(qū)動(dòng)能力，但在實(shí)際設(shè)計(jì)中，為了在其后邊添上原動(dòng)力，驅(qū)動(dòng)器是必要的。對(duì)此，由于AND門電路有驅(qū)動(dòng)力，故可以不必另設(shè)這種驅(qū)動(dòng)器，相應(yīng)地使之高速化。
實(shí)施例5在實(shí)施例1的雙口存儲(chǔ)器中，在預(yù)充電信號(hào)PRC_P0的周期時(shí)間比預(yù)充電信號(hào)PRC_P1長(zhǎng)時(shí)，將產(chǎn)生下述問(wèn)題。
參看圖13的時(shí)序圖對(duì)問(wèn)題進(jìn)行說(shuō)明。在第0口PORT_0的讀出動(dòng)作的開始時(shí)刻，由于口交換可能信號(hào)ENB信號(hào)是L電平，故第0口PORT_0用位線BIT_P0進(jìn)行讀出，但是，由于第0口PORT_0的讀出時(shí)間長(zhǎng)，在中途第2寫入周期W2開始，位線BIT_P0被強(qiáng)制性地拉到第1口PORT_1。在因到這一時(shí)刻之前的第0口PORT_0的讀出動(dòng)作內(nèi)容而使位線BIT_P0的電位已經(jīng)下降了的情況下，有可能對(duì)已被選擇為寫入用的、與讀出對(duì)象的存儲(chǔ)單元不同的寫入對(duì)象的存儲(chǔ)單元進(jìn)行讀寫入。
另外，第0口PORT_0雖然必須在口切換之后再次開始讀出動(dòng)作。但是，可以用于使第0口PORT_0進(jìn)行讀出的時(shí)間卻受限于圖13的期間tr。若期間tr不足夠長(zhǎng)，則讀出動(dòng)作也不可能結(jié)束。但是，期間tr的長(zhǎng)度由預(yù)充電信號(hào)PRC_P0和預(yù)充電信號(hào)PRC_P1之間的相對(duì)關(guān)系來(lái)決定，所以按照設(shè)計(jì)者的意圖來(lái)決定期間tr的長(zhǎng)度在實(shí)質(zhì)上是不可能的。
為了避免上述問(wèn)題，必須使第0口PORT_0的讀出動(dòng)作在第1口PORT_1的動(dòng)作周期期間的1/2期間之內(nèi)結(jié)束。
圖14的電路圖示出了作為本發(fā)明的實(shí)施例4的預(yù)充電信號(hào)變形電路的構(gòu)成。如該圖所示，延遲電路31接受預(yù)充電信號(hào)PRC_P0，使其信號(hào)延遲一個(gè)時(shí)間T31后輸出至反相器32。AND門33在一方的輸入上接受預(yù)充電信號(hào)PRC_P0，在另一方的輸入上接受反相器32的輸出。這樣一來(lái)，把AND門33的輸出作為預(yù)充電信號(hào)PRC_P0′而輸出。該預(yù)充電信號(hào)PRC_P0′用來(lái)代替預(yù)充電信號(hào)PRC_P0。這時(shí)，時(shí)間T31被設(shè)定為小于預(yù)充電信號(hào)PRC_P1的最小周期的1/2。
若這樣地進(jìn)行構(gòu)成，則如圖13的虛線所示，是把預(yù)充電信號(hào)PRC_P0′的H電平的期間用延遲電路31的延遲時(shí)間T31進(jìn)行變形的電路構(gòu)成。用把第0口PORT_0的活性期間作成為預(yù)充電信號(hào)PRC_P1的周期的1/2以下的辦法，就可以使得在第2寫入周期W2開始之前確實(shí)地結(jié)束連第0口PORT_0上進(jìn)行的讀出動(dòng)作，可以防止誤寫入或誤讀出的再執(zhí)行，就可以實(shí)現(xiàn)正常動(dòng)作。
實(shí)施例6在實(shí)施例1的雙口存儲(chǔ)器中，在第2寫入周期W2內(nèi)，由于使第0口PORT_0的讀出數(shù)據(jù)輸出至輸出管腿DOUT_P0上去，故構(gòu)成為把作為讀出放大器SA_P0和SA_P1的輸出的第1和第2放大信號(hào)用交叉開關(guān)CBS_5進(jìn)行交換。但是，這一期間是第1口POTR_1寫入周期，沒(méi)有必要把輸出信號(hào)DOUT_P1輸出至外部去。
圖15的電路圖示出了作為本發(fā)明的實(shí)施例6的雙口存儲(chǔ)器的讀出放大器周邊的構(gòu)成。TG_20～TG_22是傳輸門，LAT_P0和LAT_P1是用反相器I1和I2的環(huán)路連接構(gòu)成的鎖存器。內(nèi)部寫入允許信號(hào)WE_INT，如圖8的實(shí)施例2中所示，是用于產(chǎn)生寫入時(shí)位線選擇信號(hào)WSEL_P1的內(nèi)部信號(hào)，如圖9所示，是從第1寫入周期W1的開始時(shí)刻到第2寫入周W2前半變成H電平的信號(hào)。
如圖15所示，與門34接受內(nèi)部寫入允許信號(hào)WE_INT的反相信號(hào)和口交換信號(hào)PSEL的反相信號(hào)，輸出至反相器35。反相器35的輸出被供給至傳輸門TG_21的PMOS柵極的同時(shí)，還供給至反相器36的輸入。反相器36的輸出被送往傳輸門TG_21的NMOS柵極。
口交換信號(hào)PSEL被供往傳輸門TG_20的PMOS柵極的同時(shí)還供往反相器37和38的輸入。反相器38的輸出被送往傳輸門TG_20的NMOS柵極。反相器37的輸出被送往傳輸門TG_22的PMOS柵極的同時(shí)，還送往反相器39的輸入部分。反相器39的輸出被送往傳輸門TG_22的NMOS柵極。
傳輸門TG_20插入放大器SA_P0的輸出部分與鎖存電路LAT_P0之間，鎖存電路LAT_P0的輸出被送往反相器40，反相器40的輸出被作為輸出信號(hào)DOUT_P0輸出，傳輸門TG_21被插入于讀出放大器SA_P1的輸出部分與鎖存電路LAT_P1之間，鎖存電路LAT_P1的輸出被送往反相器41，反相器41的輸出被作為輸出信號(hào)DOUT_P1輸出。還有，傳輸門TG_22被插入在讀出放大器SA…P1的輸出部分與鎖存電路LAT_P0之間。此外，其余的構(gòu)成與示于圖1的實(shí)施例1的電路構(gòu)成相同。
在這樣的構(gòu)成中，由于在讀出周期的時(shí)候，口交換信號(hào)PSEL和內(nèi)部寫入允許信號(hào)WE_INT都是L電平，故使傳輸門TG_20和TG_21導(dǎo)通使傳輸門TG_22截止。所以作為第0口PORT_0的輸出信號(hào)DOUT_P0選擇作為讀出放大器SA_P0的輸出的第1放大信號(hào)，作為第11口PORT_1的輸出信號(hào)選擇作為讀出放大器SA_P1的輸出的第2放大信號(hào)。
另一方面，在寫入期間內(nèi)，內(nèi)部寫入允許信號(hào)將變成H電平，傳輸門TG_21則與口交換信號(hào)PSEL無(wú)關(guān)地總時(shí)截止。在進(jìn)行口交換之前，由于口交換信號(hào)PSEL為L(zhǎng)電平，且因?yàn)閭鬏旈TTG_20導(dǎo)通，傳輸門TG_22截止，所以，把作為讀出放大器SA_P0的輸出的第1放大信號(hào)選作第0口PORT_0的輸出信號(hào)DOUT_P0，把已保持于鎖存電路LAT_P1中的上次的讀出數(shù)據(jù)選作第1口PORT_1的輸出信號(hào)DOUT_P1。
接著，在口交換期間中間，由于口交換信號(hào)PSEL變成H電平，且傳輸門TG_22導(dǎo)通，傳輸門TG_20截止，故把作為讀出放大器SA_P1的輸出的第2放大信號(hào)選作第0口PORT_0的輸出信號(hào)DOUT_P0，把已保持于鎖存電路LAT_P1的上次的讀出信號(hào)選作第1口PORT_1的輸出信號(hào)DOUT_P1。在實(shí)施例1中，由于在讀出放大器SA_P0和SA_P1的輸出交換中使用了交叉開關(guān)CBS_5，所以需要4個(gè)傳輸門，但在實(shí)施例6的構(gòu)成中。用3個(gè)傳輸門就可以得到所希望的動(dòng)作。
另外，因在讀出放大器SA_P0和SA_P1的輸出上已設(shè)有鎖存電路LAT_P0和LAT_P1，故在各個(gè)口中即使不是讀出動(dòng)作期間的情況下，也可以把上次的讀出數(shù)據(jù)作為第0口PORT_0的輸出信號(hào)DOUT_P0或第1口PORT_1的輸出信號(hào)DOUT_P1繼續(xù)輸出。
如以上說(shuō)明過(guò)的那樣，倘若采用本發(fā)明中的第1方面的半導(dǎo)體存儲(chǔ)裝置，則通過(guò)連續(xù)執(zhí)行第1和第2寫入周期，就可執(zhí)行第2口的寫入動(dòng)作。
在第1寫入周期中，把反相寫入信號(hào)給與多數(shù)個(gè)存儲(chǔ)單元之中被送到活性狀態(tài)的第2選擇導(dǎo)線上的寫入對(duì)象存儲(chǔ)單元的第2節(jié)點(diǎn)，在第2寫入周期中，由于把寫入信號(hào)給予寫入對(duì)象存儲(chǔ)單元的第1節(jié)點(diǎn)，故在第1和第2寫入周期執(zhí)行之前，不管第1和第2位線的電位設(shè)定是什么樣的情況，也可以把輸入信號(hào)所指示的數(shù)據(jù)正確地寫入到寫入對(duì)象存儲(chǔ)單元中去。
另一方面，由于在第1寫入周期使作為多數(shù)條第1字線之一的第1字線的第1選擇字線變成活性狀態(tài)，把讀出對(duì)象存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)通過(guò)第1位線和第1讀出放大器所得到的第1放大信號(hào)作為第1口的輸出信號(hào)，在第2寫入周期中，使多數(shù)條第2字線之中與上述第1選擇字線對(duì)應(yīng)的第2字線變成活性狀態(tài)，且把讀出對(duì)象的存儲(chǔ)單元的存儲(chǔ)數(shù)據(jù)通過(guò)第2位線和第2讀出放大器而得到的第2放大信號(hào)作為第1口的輸出信號(hào)，故即使在第2口的寫入動(dòng)作之中也可以無(wú)任何妨害地進(jìn)行第1口的讀出動(dòng)作。
因此，第1方面的半導(dǎo)體存儲(chǔ)裝置，由于僅僅用2條位線就可以獨(dú)立地進(jìn)行第1口的讀出動(dòng)作和第2口的寫入動(dòng)作，故可以得到與單口的半導(dǎo)體存儲(chǔ)裝置同等的集成度。
此外，第2方面的半導(dǎo)體存儲(chǔ)裝置的第1和第2讀出放大器分別檢測(cè)并放大基準(zhǔn)電位與第1和第2位線電位之間的電位差，輸出第1和第2放大信號(hào)。這樣一來(lái)，就可以借助于執(zhí)行以第1放大信號(hào)為第1口的讀出信號(hào)，以第2放大信號(hào)為第2口的輸出信號(hào)的讀出周期的辦法，進(jìn)行第2口的讀出動(dòng)作。
因此，第2方面的半導(dǎo)體存儲(chǔ)裝置仍然是僅用2條位線就可以獨(dú)立地進(jìn)行第1口的讀出動(dòng)作和第2口的實(shí)施動(dòng)作。
另外，在第3方面的半導(dǎo)體存儲(chǔ)裝置中，如果把多條第1和第2字線設(shè)定為第1和第2口用，使多個(gè)第一字線選擇信號(hào)之內(nèi)一個(gè)第1字線選擇信號(hào)變成激活狀態(tài)并使多個(gè)第2字線選擇信號(hào)之內(nèi)一個(gè)第2字線選擇信號(hào)變成激活狀態(tài)，則可以像下述那樣執(zhí)行第1和第2寫入周期。
在第1寫入周期的口交換信號(hào)為第1狀態(tài)的期間內(nèi)，多條第2字線之中被供給激活狀態(tài)的第2字線選擇信號(hào)的字線將變成第2選擇字線，并把反相寫入信號(hào)供給到被連到該第2選擇字線上的寫入對(duì)象存儲(chǔ)單元的第2節(jié)點(diǎn)上。
另一方面，在第2寫入周期的口交換信號(hào)為第2狀態(tài)的期間內(nèi)，多條第1字線之中被供給活性狀態(tài)的第2字線選擇信號(hào)的字線將變成與第2選擇字線對(duì)應(yīng)的第1字線，故把寫入信號(hào)供往上述寫入對(duì)象存儲(chǔ)單元的第一節(jié)點(diǎn)。
因此，在口交換信號(hào)的控制下，就可以把輸入信號(hào)所指示的數(shù)據(jù)寫入到寫入對(duì)象存儲(chǔ)單元中去。
另外，第4方面的半導(dǎo)體存儲(chǔ)裝置的讀出時(shí)位線切換裝置在口交換信號(hào)為第1狀態(tài)的時(shí)候，在第1和第2讀出位線選擇信號(hào)各自控制之下，控制第1和第2位線與第1和第2讀出放大器的輸入部分之間的導(dǎo)通/關(guān)斷；在口交換信號(hào)為第2狀態(tài)的時(shí)候，在第1和第2讀出位線選擇信號(hào)各自的控制之下，控制第2和第1位線與第2和第1讀出放大器的輸入部分之間的導(dǎo)通/關(guān)斷。
因此，倘若把第1和第2讀出位線選擇信號(hào)分別設(shè)定為第1和第2口用，則可以在第2寫入周期的口交換信號(hào)為第2狀態(tài)的期間，用第1讀出位選擇信號(hào)控制第2位線與第2讀出放大器的輸入部分之間的導(dǎo)通/關(guān)斷進(jìn)行第2放大信號(hào)的輸出控制，把第2放大信號(hào)作為第1口的輸出信號(hào)。
另外，第5方面的半導(dǎo)體存儲(chǔ)裝置的寫入時(shí)位線切換裝置，在口交換信號(hào)為第1狀態(tài)的時(shí)候，在寫入時(shí)位線選擇信號(hào)的控制下，控制第2位線與寫入信號(hào)輸出裝置的輸出部分之間的導(dǎo)通/關(guān)斷；在口交換信號(hào)為第2狀態(tài)的時(shí)候，在寫入時(shí)位線選擇信號(hào)的控制下，控制第1位線與寫入信號(hào)輸出裝置的輸出部分之間的導(dǎo)通/關(guān)斷。
在第1寫入周期的口交換信號(hào)為第1狀態(tài)的期間內(nèi)，在寫入時(shí)位線選擇信號(hào)的控制下，把反相寫入信號(hào)供給第2位線，結(jié)果是把反相寫入信號(hào)供給到寫入對(duì)象存儲(chǔ)單元的第2節(jié)點(diǎn)上。
另一方面，在第2寫入周期的口交換信號(hào)為第2狀態(tài)的期間內(nèi)，在寫入時(shí)位線選擇信號(hào)的控制下，把寫入信號(hào)供給到第1位線上，結(jié)果是把寫入信號(hào)供給到上述寫入對(duì)象存儲(chǔ)單元的第1節(jié)點(diǎn)上。
此外，第6方面的半導(dǎo)體存儲(chǔ)裝置的輸出信號(hào)切換裝置，在口交換信號(hào)為第1狀態(tài)的時(shí)候，把第1和第2放大信號(hào)分別作為第1和第2口的輸出信號(hào)而輸出；在口交換信號(hào)為第2狀態(tài)的時(shí)候，把第1和第2放大信號(hào)分別作為第2和第1口的輸出信號(hào)而輸出。
因此，應(yīng)用輸出信號(hào)切換裝置，在第1寫入周期的口交換信號(hào)為第1狀態(tài)的期間，可自動(dòng)地把第1放大信號(hào)作為第1口的輸出信號(hào)；在第2寫入周期的口交換信號(hào)為第2狀態(tài)的期間，可以自動(dòng)地把第2放大信號(hào)作為第2口的輸出信號(hào)。
此外，第7方面的半導(dǎo)體存儲(chǔ)裝置的預(yù)充電位線切換裝置，在口交換信號(hào)為第1狀態(tài)時(shí)，在第1和第2預(yù)充電信號(hào)的控制下，使第1和第2位線預(yù)充電至規(guī)定電位；在口交換信號(hào)為第2狀態(tài)時(shí)，在第1和第2預(yù)充電信號(hào)的控制下，把第2和第1位線預(yù)充電至規(guī)定電位。
因此，如果把第1和第2預(yù)充電信號(hào)分別設(shè)定為第1和第2口用，則可以在第2寫入周期的口交換信號(hào)為第2狀態(tài)的期間，在第2預(yù)充電信號(hào)的控制下，使第1位線預(yù)充電至規(guī)定電位，并用第1位線把寫入信號(hào)供給寫入對(duì)象存儲(chǔ)單元的第1節(jié)點(diǎn)。
此外，第8方面的半導(dǎo)體存儲(chǔ)裝置，由于字線切換裝置、讀出時(shí)位線切換裝置、寫入時(shí)位線切換裝置、輸入信號(hào)切換裝置以及預(yù)充電位線切換裝置分別可用以口交換信號(hào)為控制輸入的2輸入2輸出的同一電路構(gòu)成來(lái)形成，故可以用比較簡(jiǎn)單的電路構(gòu)成來(lái)實(shí)現(xiàn)。
此外，第9方面的口交換信號(hào)生成裝置，在寫入允許信號(hào)指示寫入動(dòng)作的時(shí)候，把口交換可能期間設(shè)定為包含從第1寫入周期后半的一部分到第2寫入周期的前半的一部分期間，并把該口交換可能期間中的第1或第2預(yù)充電信號(hào)向非活性狀態(tài)的邊沿變化檢測(cè)作為觸發(fā)信號(hào)，把口交換信號(hào)從第1狀態(tài)變更為第2狀態(tài)。
因此，在第1寫入周期的至少一部分的期間肯定可使口交換信號(hào)變成第1狀態(tài)。
此外，第10方面的半導(dǎo)體存儲(chǔ)裝置的口交換信號(hào)生成裝置，由于把第2寫入周期中的第2預(yù)充電信號(hào)向非激活狀態(tài)的邊沿變化作為結(jié)束時(shí)刻來(lái)設(shè)定口交換可能期間，故可以和寫入允許信號(hào)的寫入指示期間的長(zhǎng)度無(wú)關(guān)系地根據(jù)第2預(yù)充電信號(hào)設(shè)定口交換可能期間的長(zhǎng)度。
其結(jié)果是即使為了提高寫入動(dòng)作的穩(wěn)定性而應(yīng)用已設(shè)定了足夠的保持時(shí)間的寫入允許信號(hào)，也可以把口交換可能期間壓低至最小限度，在寫入動(dòng)作的第2寫入周期結(jié)束之后立即使第1位線開放。
此外，第11方面的半導(dǎo)體存儲(chǔ)裝置的口交換信號(hào)生成裝置把口交換可能期間設(shè)定為以從第1寫入周期中的第2預(yù)充電信號(hào)向激活狀態(tài)的邊沿變化開始經(jīng)過(guò)規(guī)定時(shí)間后的時(shí)刻為開始時(shí)刻，以從第2寫入周期中的第2預(yù)充電信號(hào)向非激活狀態(tài)的邊沿變化開始經(jīng)過(guò)規(guī)定時(shí)間后的時(shí)刻為結(jié)束時(shí)刻。
因此，倘若作為位線的預(yù)充電所必需的期間把上述規(guī)定時(shí)間設(shè)定為合適的時(shí)間，則可以無(wú)誤動(dòng)作地執(zhí)行第1和第2寫入周期，進(jìn)行穩(wěn)定性高的寫入動(dòng)作。
此外，第12方面的半導(dǎo)體存儲(chǔ)裝置的寫入時(shí)位線切換裝置，由于采用由從第1和第2邏輯電路輸出的第1和第2邏輯信號(hào)使第1和第2晶體管導(dǎo)通、截止的辦法進(jìn)行寫入時(shí)的位線選擇且邏輯電路的輸出有驅(qū)動(dòng)力，故不需要另設(shè)驅(qū)動(dòng)用的驅(qū)動(dòng)器，與此驅(qū)動(dòng)器被省去的時(shí)間(量)相對(duì)應(yīng)，可以實(shí)現(xiàn)高速開關(guān)動(dòng)作。
此外，第13方面的半導(dǎo)體存儲(chǔ)裝置的預(yù)充電波形變形裝置，由于把第1預(yù)充電信號(hào)的非激活狀態(tài)的期間進(jìn)行波形變形為第2預(yù)充電信號(hào)的周期的1/2以下。故在第2寫入周期的開始以前就可以確實(shí)地使在第1口上的讀出動(dòng)作結(jié)束?？梢苑乐拐`寫入或誤讀出的再執(zhí)行，可以實(shí)現(xiàn)正常動(dòng)作。
此外，第14方面的半導(dǎo)體存儲(chǔ)裝置的輸出信號(hào)切換裝置，由于含有在寫入時(shí)使第2讀出放大器的輸出部分?jǐn)嚯姷淖x出放大器關(guān)斷裝置，故可使電路構(gòu)成簡(jiǎn)單化。
此外，第15方面的半導(dǎo)體存儲(chǔ)裝置的輸出信號(hào)切換裝置，由于還含有在寫入允許關(guān)連信號(hào)及口交換信號(hào)的控制下，分別接受第1和第2放大信號(hào)的第1和第2鎖存電路，故即使是在第1和第2口各自當(dāng)中非讀出動(dòng)作期間的情況下，也可以把在上次讀出時(shí)已輸出過(guò)的輸出信號(hào)作為第1口的輸出信號(hào)或第2口的輸出信號(hào)繼續(xù)輸出。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，包括有讀出專用的第1口(PORT_0)；讀出和寫入用的第2口(PORT_1)；分別與上述第1和2口相對(duì)應(yīng)的設(shè)置的第1和第2位線(BIT_P0，BIT_P1)；每一條都與上述第1和第2口對(duì)應(yīng)而分別設(shè)置的多條第1和第2條線(WORD_i0，WORD_i1)，且上述多條第1和第2字線互相一一對(duì)應(yīng)；設(shè)于上述第1和第2位線之間的多個(gè)存儲(chǔ)單元(MC0，MC1)，上述多個(gè)存儲(chǔ)單元分別具有可以得到邏輯上處于反相關(guān)系的信號(hào)的第1和第2節(jié)點(diǎn)(No0，No1)，在上述多條第1字線之內(nèi)與自身相對(duì)應(yīng)的第1字線的激活狀態(tài)時(shí)就把第1節(jié)點(diǎn)連到上述第1位線上，在上述多條第2字線之內(nèi)與自身對(duì)應(yīng)的第2字線為激活狀態(tài)時(shí)，就把第2節(jié)點(diǎn)連到上述第2位線上；被連到上述第1位線上并根據(jù)上述第1位線的電位輸出第1放大信號(hào)的第1讀出放大器(SA_P0)；被連到上述第2位線上并根據(jù)上述第2位線的電位輸出第2放大信號(hào)的第2讀出放大器(SA_P1)；從外部接受輸入信號(hào)，并根據(jù)上述輸入信號(hào)從輸出部分輸出寫入信號(hào)，同時(shí)從反相輸出部分輸出把上述寫入信號(hào)進(jìn)行了邏輯反相后的反相寫入信號(hào)的寫入信號(hào)輸出裝置(WB_P1)；上述第2口的寫入動(dòng)作用連續(xù)進(jìn)行第1和第2寫入周期的辦法執(zhí)行，上述第1寫入周期先使作為上述多述條第1字線內(nèi)一條第1字線的第1選擇字線變成激活狀態(tài)并以上述第1放大信號(hào)為上述第1口的輸出信號(hào)，再把作為上述多條第2字線內(nèi)的一條第2字線的第2選擇字線變成激活狀態(tài)并使上述寫入信號(hào)輸出裝置的反相輸出部分和上述第2位線電連接，并把上述反相寫入信號(hào)供給到上述多個(gè)存儲(chǔ)單元中被連接到活性狀態(tài)的第2選擇字線上的寫入對(duì)象存儲(chǔ)單元的上述第2節(jié)點(diǎn)上(W1)；上述第2寫入周期先使上述多條第2字線之內(nèi)與上述第1選擇字線對(duì)應(yīng)的第2字線變成激活狀態(tài)并以上述第2放大信號(hào)為上述第1口的輸出信號(hào)，再使上述多條第1字線之中與上述第2選擇字線對(duì)應(yīng)的第1字線變成激活狀態(tài)并使上述寫入信號(hào)輸出裝置的輸出部分和上述第1位線電連把上述寫入信號(hào)供到上述寫入對(duì)象存儲(chǔ)單元的上述第1節(jié)點(diǎn)上去(W2)。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，包括上述第1讀出放大器(SA_P0)，接受基準(zhǔn)電位，對(duì)上述第1位線的電位和上述基準(zhǔn)電位之差進(jìn)行檢測(cè)和放大之后輸出第1放大信號(hào)；上述第2讀出放大器(SA_P1)，接受上述基準(zhǔn)電位，檢測(cè)并放大上述第1位線的電位與上述基準(zhǔn)電位之差后輸出上述第2放大信號(hào)；上述第2口的讀出動(dòng)作，采用執(zhí)行使上述多條第1字線內(nèi)一條第1字線變成活性狀態(tài)并以上述第1放大信號(hào)為上述第1口的讀出信號(hào)，再使上述多條第2字線內(nèi)一條第2字線變成活性狀態(tài)并以上述第2放大信號(hào)為上述第2口的輸出信號(hào)的讀出周期(R)的辦法來(lái)執(zhí)行。
3.如權(quán)利要求1或權(quán)利要求2所述的半導(dǎo)體裝置，還包括口交換信號(hào)生成裝置(50，51，52)，用于生成使上述第1寫入周期的至少一部分期間變成第1狀態(tài)，使上述第2寫入周期的至少一部分期間變成第2狀態(tài)的口交換信號(hào)；字線切換裝置(CBS-1，CBS-2)，接受與多條第1和第2字線分別一一對(duì)應(yīng)并使之激活的多個(gè)第1和第2選擇信號(hào)及上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)時(shí)，把上述多個(gè)第1和第2字線選擇信號(hào)分別供給上述多條第1和第2字線；在上述口交換信號(hào)為上述第2狀態(tài)時(shí)，把上述多個(gè)第1和第2字線選擇信號(hào)分別供給上述多條第2和第1字線。
4.如權(quán)利要求1～3之中任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，還包括讀出位線切換裝置(CBS_3，PM1，PM3)，該裝置接受第1和第2讀出時(shí)位線選擇信號(hào)以及上述口交換信號(hào)，在上述口交換信號(hào)第1狀態(tài)的時(shí)候，在上述第1和第2讀出位線選擇信號(hào)各自的控制之下，控制上述第1和第2位線與上述第1和第2讀出放大器的輸入各部份之間的導(dǎo)通/關(guān)斷；在上述口交換信號(hào)為上述第2狀態(tài)的時(shí)候，在上述第1和第2讀出時(shí)位線選擇信號(hào)各自的控制之下，控制上述第2和第1位線與上述第2和第1讀出放大器的輸入部分之間的導(dǎo)通/關(guān)斷。
5.如權(quán)利要求1～4中的任一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，還包括寫入位線切換裝置(CBS_4_NM1，NM3)，該裝置接受寫入時(shí)位線選擇信號(hào)和上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)時(shí)，在上述寫入位線選擇信號(hào)的控制之下，控制上述第2位線與上述寫入信號(hào)輸出裝置的反相輸出部分之間的導(dǎo)通/關(guān)斷；在上述口交換信號(hào)為上述第2狀態(tài)時(shí)，在上述寫入時(shí)位線選擇信號(hào)的控制之下，控制上述第1位線與上述寫入信號(hào)輸出裝置的輸出部分之間的導(dǎo)通/關(guān)斷。
6.如權(quán)利要求1～5的任何一項(xiàng)所述的半導(dǎo)體存儲(chǔ)裝置，還包括輸出信號(hào)切換裝置(CBS-5)，該裝置接受上述第1和第2放大信號(hào)以及上述口交換信號(hào)，在上述口交換信號(hào)為上述第1狀態(tài)時(shí)，把上述第1和第2放大信號(hào)分別作為上述第1和第2口的輸出信號(hào)輸出，在上述口交換信號(hào)為第2狀態(tài)時(shí)，把上述第1和第2放大信號(hào)分別作為上述第1和第2口的輸出信號(hào)輸出。
7.如權(quán)利要求1～6的任一項(xiàng)要求所述的半導(dǎo)體裝置，還包括預(yù)充電位線切換裝置(CBS-0，PM0，PM1)，該裝置接受上述第1和第2預(yù)充電位號(hào)以及上述口交換信號(hào)，在上述口交換信號(hào)上述第1狀態(tài)時(shí)，在上述第1及第2預(yù)充電信號(hào)的控制下，把上述第1及第2位線預(yù)充電至規(guī)定的電位，在上述口交換信號(hào)為上述第2狀態(tài)時(shí)，在上述第1及第2預(yù)充電信號(hào)的控制下，把上述第2及第1位線預(yù)充電至規(guī)定的電位。
8.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其中，字線切換裝置，讀出時(shí)位線切換裝置、寫入時(shí)位線切始裝置。輸出信號(hào)切換裝置以及預(yù)充電位線切換裝置分別由以上述口交換信號(hào)為控制輸入的2輸入2輸出的同一電路構(gòu)成(CBS-0～CBS-5)來(lái)形成。
9.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其中上述第1和第2預(yù)充電信號(hào)是分別具有獨(dú)立的周期的信號(hào)；上述第1口中的讀出周期與上述第1預(yù)充電信號(hào)同步執(zhí)行；上述第2口中的讀出周期以及第1和第2寫入周期與上述第2預(yù)充電信號(hào)同步執(zhí)行，上述第1和第2預(yù)充電信號(hào)的各自的周期的前半變成非激活狀態(tài)，后半變成指示向上述規(guī)定電位進(jìn)行預(yù)充電動(dòng)作動(dòng)活性狀態(tài)(PRC P0，PRC_P1)，上述口交換信號(hào)生成裝置(50)接受指示是否進(jìn)行寫入動(dòng)作的寫入允許信號(hào)及上述第1和第2預(yù)充電信號(hào)，在上述寫入允許信號(hào)指示進(jìn)行寫入動(dòng)作時(shí)，設(shè)定口交換可能期間，使之包含從上述第1寫入周期的后半的一部分到上述第2寫入周期的前半的一部分期間，并以在該口交換可能期間中的上述第1和第2預(yù)充電信號(hào)向非活狀態(tài)進(jìn)行的邊沿變化檢測(cè)為觸發(fā)信號(hào)，使上述口交換信號(hào)從上述第1狀態(tài)變更為上述第2狀態(tài)。
10.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中，上述口交換信號(hào)生成裝置(51)，以上述第1寫入周期中的上述第2預(yù)充電信號(hào)向活性狀態(tài)進(jìn)行的邊沿變化為開始時(shí)刻，以上述第2寫入周期中的上述第2預(yù)充電信號(hào)向非活性狀態(tài)進(jìn)行的邊沿變化為結(jié)束時(shí)刻來(lái)設(shè)定上述口交換可能時(shí)間。
11.如權(quán)利要求9所述的半導(dǎo)體存儲(chǔ)裝置，其中，上述口交換信號(hào)生成裝置(52)，以上述第1寫入周期中的上述第2預(yù)充電信號(hào)從向活性狀態(tài)進(jìn)行的邊沿變化開始經(jīng)過(guò)規(guī)定時(shí)間后的時(shí)刻為開始時(shí)刻，以上述第2寫入周期中的上述第2預(yù)充電信號(hào)從向非活性狀態(tài)時(shí)行的邊沿變化開始經(jīng)過(guò)上述規(guī)定時(shí)間后的時(shí)刻為結(jié)束時(shí)刻來(lái)設(shè)定上述口交換可能期間。
12.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其中，字線切換裝置，讀出時(shí)位線切換裝置，輸出信號(hào)切換裝置以及預(yù)充電位線切換裝置分別用以上述口交換信號(hào)為控制輸入的2輸入2輸出的同一電路構(gòu)成(CBS-0～CBS-3，CBS-5)形成；上述寫入時(shí)位線切換裝置具備有插入了上述寫入信號(hào)輸出裝置的輸出部分與上述第1位線之間的第1晶體管(NM1)；插入于上述寫入信號(hào)輸出裝置的反相輸出部分與上述第2位線之間的第2晶體管(NM3)；接受寫入時(shí)位線選擇信號(hào)和上述口交換信號(hào)、且僅僅在上述口交換可能信號(hào)指示第2狀態(tài)時(shí)，才能根據(jù)上述寫入時(shí)位線選擇信號(hào)指示導(dǎo)通/關(guān)斷的第1邏輯信號(hào)輸出至上述第1晶體管的控制電極上去的第1邏輯電路(AND_0)；接受寫入時(shí)位線選擇信號(hào)和上述口交換信號(hào)、且僅僅在上述口交換可能信號(hào)指示第1狀態(tài)時(shí)，才把根據(jù)上述寫入時(shí)位線選擇信指示導(dǎo)通/關(guān)斷的第2邏輯信號(hào)輸出至上述第2晶體管的控制電極上去的第2邏輯電路(AND_1，INV3)。
13.如權(quán)利要求7所述的半導(dǎo)體存儲(chǔ)裝置，其中還具備預(yù)充電信號(hào)波形變形裝置(31～33)。該裝置接受上述第1預(yù)充電信號(hào)，并把第1預(yù)充電信號(hào)的非活性狀態(tài)的期間進(jìn)行波形變形為上述第2預(yù)充電信號(hào)的周期的1/2以下。
14.如權(quán)利要求7所述半導(dǎo)體存儲(chǔ)裝置，其中上述輸出信號(hào)切換裝置含有接受與寫入允許信號(hào)有關(guān)連的寫入允許關(guān)連信號(hào)、且在寫入時(shí)使上述第2讀出放大器的輸出部分?jǐn)嚯姷淖x出放大器輸出關(guān)斷裝置(G4～36，7G～21)。
15.如權(quán)利要求14所述的半導(dǎo)體存儲(chǔ)裝置，其中，上述輸出信號(hào)切換裝置還含有第1和第2鎖存電路(LAT-P0，LAT-P1)。它們?cè)谏鲜鰧懭朐试S關(guān)連信號(hào)和口交換信號(hào)的控制之下，分別接受上述第1和第2放大信號(hào)。
全文摘要
本發(fā)明的目的在于制得已使電路面積縮小化的2口構(gòu)成的半導(dǎo)體存儲(chǔ)裝置。解決方法是交叉開關(guān)CBS_i(i＝0～5)在口交換信號(hào)PSEL為低(L)電平時(shí)從輸出部分CS_i0輸出第0口PORT_0用的控制信號(hào)的同時(shí)，從輸出部分CS_i1輸出第1口PORT_1用的控制信號(hào)；在口交換信號(hào)PSEL為高(H)電平時(shí)，從輸出部分CS_i1輸出第0口PORT_0用的控制信號(hào)的同時(shí)從輸出部分CS_i0輸出第1口PORT_1用的控制信號(hào)來(lái)執(zhí)行口切換動(dòng)作。
文檔編號(hào)G11C11/412GK1164742SQ9710220
公開日1997年11月12日 申請(qǐng)日期1997年1月10日 優(yōu)先權(quán)日1996年5月8日
發(fā)明者中瀨泰伸 申請(qǐng)人:三菱電機(jī)株式會(huì)社