專利名稱：半導體集成電路的制作方法
技術領域：
本發(fā)明涉及用半導體器件制成的恒流電路，特別涉及其上安裝有能獲得高精度高穩(wěn)定的極小恒定電流的恒流電路的半導體集成電路器件。本發(fā)明還涉及用半導體器件制成的定時電路，并特別涉及其上安裝有能獲得高精度高穩(wěn)定的極長恒定時間信號的定時電路而且價格低廉的半導體集成電路器件。
迄今為止，例如，用MIS(MOS)PET制成恒定電路時，用圖11(a)所示恒流電路確定的恒定電流量將電荷儲存在電容器中。
注意，本說明書中將說明MOSFET的實例，即，以置于金屬柵電極與半導體襯底之間的氧化硅膜絕緣層的MOSFET作為MISFET的典型例。
兩個p-型MOSFET807和808構成電流鏡式電路803，p-型MOS-FET 807與n-型MOSFET801連接，p-型MOSFET808與儲存電荷的電容器802連接。
由于n-型MOSFET801的柵極加恒定偏置電壓，因此，n-型MOSFET801用作恒流器件。
所以，由n-型MOSFET801確定的恒定電流使電容器802儲存電荷。
而且，圖11(b)所示實例中的恒流電路和圖11(a)所示實例中的電容器連接電壓比較器電路和基準電壓發(fā)生器。例中，當重設信號變?yōu)椤癓”時，電荷同時開始儲存在電容器802中。基準電壓發(fā)生器804產生的基準電壓與電容器802的引出端之間的電壓用電壓比較電路805進行比較，由此獲得恒定時間信號。
但是，在圖11(a)中，用極小的恒定電流(例如1nA以下的電流)將電荷儲存在電容器中時，即，企圖獲得極長的時間信號(如約1秒)時，應極大地減小構成圖11(a)中的恒流源的半導體器件的電導。由于漏電流等的不利影響，會導致其電流值本身變的極不穩(wěn)定的缺陷。
而且，用MOSFET構成恒流源時，企圖用MOSFET的溝道電流獲得恒定電流，這就需要將MOSFET的溝道寬度規(guī)定為最小的機械尺寸，并顯著加長溝道長度，或明顯增大儲存電荷的電容器的尺寸。
例如，圖11(b)中，時間信號T用下式(1)表示T＝(C·Vref/Iconst式中，C-是儲存電荷的電容器802的靜電容量。
Vref-是基準電壓發(fā)生器電路804的輸出電壓。
Iconst-是用作恒流器件的n-型MOSFET801的溝道電流值。
因此，當電容器802的電容量是100pf，標準電壓發(fā)生器電路804的輸出電壓是1V的情況下，要想獲得1秒的時間信號，則需將等式(1)確定的Iconst變成100pA。
若用MOSFET的溝道電流來獲得時間信號T，則尺寸會大大增大，而且，漏電流會對時間信號T帶來不利影響等。因此，時間信號T難以由穩(wěn)定性電流獲得。
為了獲得長時間信號，有可能短暫保持由圖11(b)中所示電路獲得的時間信號，并將其分配。但是，這就需要產生重復信號的電路和分配電路(divider circuit)，因而出現(xiàn)了大規(guī)模電路。
因此，在圖11(a)和圖11(b)所示的常規(guī)半導體集成電路器件中，為了獲得很長的時間信號，想用恒定電流將電荷儲存在電容器中是不切實際的。而這會使價格大大提高。
本發(fā)明的目的是為了克服上述缺陷，而提出以下方案。
第1方案是一種由半導體器件構成的恒流電路，它包括流動第1恒定電流的第1恒流源，流動第2恒定電流的第2恒流源，第1恒流源與第2恒流源串聯(lián)連接，第1恒定電流與第2恒定電流不同，該恒流電路輸出由第1恒定電流與第2恒定電流之差決定的第3恒定電流。
第2方案是如第1方案中所述的由半導體器件構成的恒流電路，其中，第1恒流源與第2恒流源通過電流鏡式電路而彼此并聯(lián)，由具有至少一個控制端和兩個主要電極端的兩個半導體器件構成電流鏡式電路，它能控制自控制端流出的電流值兩個半導體器件的控制端相互共聯(lián)，各個半導體器件的兩個主要電極端中的一個主要電極相互共聯(lián)，而另一主要電極端分別與第1恒流源和第2恒流源連接，由第2恒流源和電流鏡式電路的節(jié)點流出電流，或電流流入節(jié)點構成第3恒定電流。
第3方案是如第1和第2方案所述恒流電路，其中，MOSFET構成恒流電路，用耗盡型MISFET構成第1和第2恒流源，耗盡型MISFET的柵電極與其各源電極加有相同的偏置電位。
第4方案是如第2方案所述的恒流電路，其中，用MOSFET構成恒定電流電路，用增強型MOSFET構成所述第1和第2恒流源，為了控制電流值，給其柵電極加恒定電壓。
第5方案是如第2至第4方案所述恒流電路，其中，用在同一平面有不同雜質濃度的多個溝道區(qū)的MISFET構成第1和第2恒流源。
第6方案是如第5方案所述的恒流電路，其中，用彼此有相同的實際溝道長度和溝道寬度、和溝道區(qū)中的雜質濃度分布彼此不同的兩個MISFET構成第1和第2恒流源。
第7方案是一種定時電路，其中恒流電路與儲存電荷的電容器、標準電壓發(fā)生器電路和電壓比較電路連接，用恒流電路確定的恒定電流將電荷儲存在電容器中，用電壓比較電路比較電容器引出端電壓與基準電壓發(fā)生器電路產生的基準電壓，由此產生恒定時間信號。
第8方案是定時電路中包括的一種恒流電路，其中，第1恒流源與第2恒流源通過電流鏡式電路而相互連接，第1恒流源能流過恒定電流，第2恒流源能流過與第1恒流源流過的恒定電流不同的恒定電流，恒流電路中第2恒流源與電流鏡式電路的節(jié)點作為輸出端，為了輸出一輸出信號，儲存電荷的電容器連接到恒流電路的輸出端和比較基準電壓與電容器引出端電壓用的電壓比較電路，在所述恒流電路的輸出端設置定時重設MISFET，具有與定時重設MISFET的漏結面積相同面積的結型二極管連接到第1恒流源和電流鏡式電流的節(jié)點上。
第9方案是如第8方案所述時間電路，其中，在恒流電路的輸出端設置定時重設MISFET，MISFET的實際溝道長度和溝道寬度相同于定時重設MISFET，當定時器運行時呈截止態(tài)的MISFET連接到第1恒流源和電流鏡式電路的節(jié)點上。
下面將參照實施例，結合附圖詳述本發(fā)明。
圖1是按照本發(fā)明第1實施例的恒流電路的方框圖；圖2是按照本發(fā)明第2實施例的特殊恒流電路的方框圖3是按照本發(fā)明第3實施例的恒流電路的方框圖；圖4是按照本發(fā)明第4實施例的特殊恒流電路的方框圖；圖5是按照本發(fā)明第5實施例的特殊恒流電路的方框圖；圖6是按照本發(fā)明的第6實施例的MISFET的平面示意圖；圖7是按照本發(fā)明第7實施例的定時器電路的方框圖；圖8是按照本發(fā)明第8實施例的定時器電路的方框圖；圖9是按照本發(fā)明第9實施例的定時器電路的方框圖；圖10是按照本發(fā)明第10實施例的定時器電路的方框圖；圖11是現(xiàn)有技術的恒流電路的電路圖和定時電路的方框圖。
以下將結合


本發(fā)明的實施例。
圖1是按照本發(fā)明第1實施例的恒流電路的方框圖。
第1恒流源101與第2恒流源102串聯(lián)連接在供給電壓與地電位之間。
規(guī)定在第1恒流源101中流動的電流I1與在第2恒流源102中流動的電流I2稍有不同。該例中，若滿足I1＞I2的關系，用表示電流I1與I2之差的恒定電流I3將電荷儲存在電容器1103中。
還有若滿足I1＜I2的關系，則預先儲存在電容器103中的電荷隨表示電流I1與I2之差的恒定電流I3流出。因此，即使用于將電荷儲存于電容器103中或從電容器103中釋放出電荷的恒定電流都是非常小的話，在恒流源101和102中流動的電流也不會是太小的，因而能獲得比較穩(wěn)定的恒定電流。
圖2是按照本發(fā)明第2實施例的電路圖，它是用MOSFET作第1實施例中的恒流源而構成的特殊電路。
本實施例中，用耗盡型n型MOSFET201和202作恒流源，并采用使一個MOSFET的柵和源電極分別與其它MOSFET的柵和源電極有相同電位的方式相互連接。而且，各個襯底相互電隔離，因此不管閾值電壓由于襯底的影響而是否出現(xiàn)波動，各個源電極的電位總是相同的。應注意，若精確算出襯底作用引起的溝道電流波動，以便可選擇MOSFET的尺寸，則n型MOSFET201和202的襯底不需相互隔離，因而能減小襯底的面積。
例如在現(xiàn)有技術中，在MOSFET的恒流源采用100pA的恒定電流將電荷儲存于電容器中的情況下，構成恒流源的MOSFET的溝道電流必須要限制在100pA。MOSFET的溝道長度被大大加長，而必須采用容易受到漏電流的不利影響的區(qū)域。另一方面，按照本實施例，若規(guī)定構成第1恒流源的n型MOSFET201的溝道電流I1為例如10.1nA，規(guī)定構成第2恒流源的n-型MOSFET202的溝道電流I2為10.0nA。然后，用表示溝道電流I1與溝道電流I2之差的電流值為100pA的恒定電流I3，將電荷儲存于電容器內。
換言之，由于MOSFET的溝道電流能取得較大的電流值，因此，本實施例的器件特別穩(wěn)定。
實際上，提出了一些使在構成兩個恒流源的MOSFET的溝道電流之間出現(xiàn)電流差的方法，例如，若MOSFET的溝道長度變化1％，就會出現(xiàn)上述的各恒定電流值之間的差。
而且，在圖2所示的第2實施例中，用耗盡型MOSFET構成恒流源。但是，在構成恒流源的增強型MOSFET的柵極上加恒定電壓時，在現(xiàn)有技術中，在亞閾值區(qū)內流動的極小電流，或在緊靠亞閾值區(qū)中流動的極小電流用作溝道電流，因此，不能忽略漏電流的影響。因此，用本實施例中的兩個恒流源之間不同的結構對減小MOSFET的尺寸和提高電流穩(wěn)定性是極其有效的。
圖2中n-型MOSFET用作恒流源。用P型MOSFET有同樣效果。
圖3是按照本發(fā)明第3實施例的恒流電路的方框圖。
第1恒流源301與第2恒流源302并聯(lián)并通過電流鏡式電路連接在電源電壓與地電位之間。
規(guī)定在第1恒流源301中流動的電流I1與在第2恒流源302中流動的電流I2稍有不同，本例中，若滿足I1＞I2的關系，則用表示電流I1與I2之差的恒定電流I3將電荷儲存在電容器303中。
而且，若滿足關系I1＜I2，則預先儲存在電容器303中的電荷用表示電流I1與I2之差的恒定電流I3流出。
因此，即使將電荷儲存于電容器303中或以電容器303中釋放出電荷所用的恒定電流是很小的，在恒流源301和302中流動的電流也不會太小，因而能獲得較穩(wěn)定的恒定電流。
圖4是按照本發(fā)明第4實施例的電路圖，它是用MOSFET作第3實施例中的恒流源而構成的特定電路。
本例中，用耗盡型n型MOSFET401和402作恒流源，并按照一個MOSFET的柵和源電極分別與其它MOSFET的柵和源電極源有相同電位的方式相互連接。
而且，用p型MOSFET405和406構成電流鏡式電路404，而且，其各柵電極相互共連，并連到p型MOSFET405的漏電極。
n型MOSFET401的漏電極連到構成電流鏡式電路404的p型MOS-FET的漏電極，同樣，n型MOSFET402的漏電極連到構成電流鏡式電路的p型MOSFET406的漏電極。
像第2實施例一樣，本例中，若規(guī)定構成第1恒流源的n-型MOSFET401的溝道電流I1例如為10.1nA，并規(guī)定構成第2恒流源的n型MOSFET402的溝道電流I2為10.0nA，然后，用代表溝道電流I1與溝道電流I2之差的電流值為100pA的恒定電流I3將電荷儲存于電容器403中。
換言之，由于MOSFET的溝道電流能取得較大的電流值，本實施例的器件極穩(wěn)定。
實際上，提出了一些使構成兩個恒流源的MOSFET的溝道電流不同的方法，例如，若MOSFET的溝道長度變化1％，就能獲得上述的各恒流值之間的差。
圖5是按照本發(fā)明的第5實施例的電路圖，它是用MOSFET作第3實施例中的恒流源而構成的另一特殊電路圖。
第4實施例中用耗盡型n型MOSFET作恒流源。但是，本例中，采用增強型n型MOSFET501和502，給其柵電極加由偏置電壓發(fā)生器電路505中產生的恒定電壓使其偏置，由此獲得恒定電流特性。
用以上結構，規(guī)定n型MOSFET501和502的溝道電流為要求值時，由于除MOSFET的溝道寬度和溝道長度之外，它可用作規(guī)定柵電壓的裝置，因此，自由度是大的。
圖5所示第5實施例中，用n型MOSFET作恒流源，用p型MOSFET作電流鏡式電路。即使將p型MOSFET和n-型MOSFET換過來用也能獲得同樣的效果。
圖6是本發(fā)明第6實施例的MISFET的平面示意圖。其中溝道區(qū)形成在漏區(qū)10和源區(qū)11之間，柵電極12通過柵絕緣膜(圖6中省略了)形成在溝道區(qū)上。溝道區(qū)有多個不同雜質濃度的溝道區(qū)。圖6中展示了包括第1雜質濃度的溝道區(qū)13和第2雜質濃度的溝道區(qū)14的溝道區(qū)。圖6(a)展示了第1雜質濃度的溝道區(qū)13的溝道區(qū)寬度為1μm的情況，圖6(b)展示了第1雜質濃度的溝道區(qū)13的溝道寬度為1.2μm的情況。本例中，當MISFET的實際溝道長度L和溝道寬度W彼此相同時，可用第1雜質濃度的溝道13與第2雜質濃度的溝道區(qū)14之面積比來控制溝道電流的大小。
用具有圖6所示結構的MISFET作第2、第3和第5實施例中的兩個恒流源時，能容易地實現(xiàn)溝道電流之差。
通常，采用MISFET構成以極小電流工作的電路時，必須注意如漏區(qū)的結區(qū)中的漏電流和溝道區(qū)中的漏電流。結合圖4所示電路作為一個實例來說明漏電流的影響。
圖4中，I1、I2、I4和I5分別表示MOSFET401、402、405和406的溝道電流。I1L和I2L表示MOSFET401和402的結區(qū)和溝道區(qū)中的漏電流，I3表示輸出電流，用下式獲得輸出電流I3I4＝I5＝I1+I1LI3＝I5-(I2+I2L)＝(I1+I1L)-(I2+I2L)＝I1-I2+I1L-I2L＝I1-I2+ΔIL式中ΔIL＝I1L-I2L，即MOSFET401和402的漏電流之差對輸出的電流I3起反作用。而且，本例中，由于MOSFET405和406通常設計成使其實際溝道長度和溝道寬度彼此相同，假設漏電流也相同。用圖6所示結構的MISFET構成MOSFET401和402，則能使其實際溝道長度和溝道寬度彼此相同，漏電流抵消，因而只用兩個恒流源的電流之間的差就能確定輸出電流I3。
結果，用具有圖6所示結構的MISFET作第2、第3和第5實施例中的兩個恒流源時，不僅能容易實現(xiàn)溝道電流之差，還會使漏電流抵消，由此能獲得高穩(wěn)定和高精度的極小恒流電路。
圖7是按本發(fā)明第7實施例的電路圖。它是定時電路的方框圖，將基準電壓發(fā)生器電路604和電壓比較器電路605連接到第2實施例的恒流電路上，定時電路能產生時間信號。
在重設信號從“H”變至“L”的同時，用表示構成恒流源的兩個n型MOSFET601和602的溝道電流之差的恒定電流將電荷儲存于電容器603中。應注意規(guī)定n型MOSFET601的溝道電流稍大于n型MOS-FET602的溝道電流。
電壓比較器電路605比較電容器603的端電壓和由基準電壓發(fā)生器電路604產生的基準電壓，當這些電壓變成彼此相同時，輸出一個輸出信號。
當再次輸出時間信號時，重設信號設定成“H”，因此，n型MOSFET607釋放電容器603中儲存的電荷，然后，再將重設信號設定成“L”，由此使時間電路再工作。
圖8是按本發(fā)明第8實施例的電路圖，它是另一定時電路的方框圖，將基準電壓發(fā)生器電路706和電壓比較器電路707連接到第5實施例中的恒流電路時，該時間電路能產生時間信號。
如第7實施例所述，當重設信號從“H”變到“L”的同時，用表示構成恒流源的兩個n型MOSFET701和702的溝道電流之間的差的恒定電流將電荷儲存在電容器703中。應注意規(guī)定n型MOSFET701的溝道電流稍大于n型MOSFET702的溝道電流。
電壓比較器電路707比較電容器703的端電壓與由基準電壓發(fā)生器電路706產生的基準電壓，并在這些電壓變成彼此相同時輸出一個輸出信號。
再次輸出時間信號時，重設信號設定為“H”，因此，由n-型MOSFET708釋放在電容器703中儲存的電荷，然后，重設信號再設定為“L”，使定時電路再工作。該狀態(tài)下，隨著重設信號使n型MOSFET701和702的溝道電流截止而處于重設狀態(tài)時，偏置電壓發(fā)生器電路輸出一個“L”電平。
而且，若能使偏置電壓發(fā)生器電路705產生的電壓與基準電壓發(fā)生器電路706產生的電壓相等。則，這兩個恒壓發(fā)生器電路可作為一個電路共用。
本發(fā)明中，采用結合以MOSFET為例的絕緣柵型場效應晶體管作了說明。即使用結型場效應晶體管或雙極型晶體管構成上述恒流源和電流鏡式電路也能獲得同樣的效果。
圖9是按本發(fā)明的第9實施例的電路圖，它是又一個特殊定時電路的方框圖，將結型二極管711的陰極連接到構成第8實施例中定時器電路的第1恒定流源和電流鏡式電路的n型MOSFET701的節(jié)點上，并使結型二極管711的陽極連接地，定時器電路能產生時間信號。
如第8實施例所述，在重設信號由“H”變到“L”的同時，用表示構成恒流源的兩個n型MOSFET701和702的溝道電流之差的恒定電流將電荷儲存于電容器703中。本例中，重設n型MOSFET708的漏結區(qū)中總是會出現(xiàn)漏電流，盡管它是很小。例如，若漏電流為1pA，代表n型MOSFET701和702的溝道電流之差的恒定電流值是100pA，那么漏電流對恒定電流的相反影響為1％。不用說，當恒定電流值做得很小時，漏電流的影響變得更大，而且，在要求精度的電路中不能忽略漏電流。為此，具有與重設n型MOSFET708的漏結區(qū)相同面積的結型二極管711與形成第1恒流源的n型MOSFET701并聯(lián)。用這種結構，與重設n型MOSFET708的漏結區(qū)中的漏電流同樣大小的加到第1恒定電流上的電流加到電流鏡式電路704中，因此，漏電流預先從恒流電路加到輸出電流，因而漏電流被抵消，并用代表n型MOSFET701和702的溝道電流之差的恒定電流將電荷儲存于電容器703中。用這種結構，定時器電路能實現(xiàn)有更高精度和更高穩(wěn)定性的長的恒定時間信號。
圖10是按本發(fā)明第10實施例的電路圖，它是又一個特殊定時器電路的方框圖，用接一個n型MOSFET712代替第9實施例的定時器電路中的結型二極管711，而且，n型MOSFET712的柵和源接地。像第9實施例一樣，構成第1恒流源的n型MOSFET712與n型MOSFEF701并聯(lián)，由此能構成使漏電流被抵消的恒流電路。第9和第10實施例之間的差別是第9實施例中能抵消的漏電流只是n型MOSFET708的漏結區(qū)中的漏電流，而第10實施例中能抵消的漏電流不僅是截止n型MOSFET708的漏結區(qū)中的漏電流，而且相同的n型MOSFET708和712的實際溝道長度和溝道寬度最好彼此相同。而漏結區(qū)的面積也應基本相同。
用該結構，比第9實施例定時器電路有更高精度和更高穩(wěn)定性的長的恒定時間信號。
按照本發(fā)明，在具有允許第1恒定電流流動的第1恒流源和允許第2恒定電流流動的第2恒流源的恒流電路中，第1恒定電流與第2恒定電流之差用第3恒定電流表示，由此能獲得具有高精度和高穩(wěn)定的很小恒定電流。
而且，定時器電路中用所述的恒流電路產生恒定時間信號，由此能制成其上安裝有能獲得高精度和高穩(wěn)定的極長恒定時間信號的時間電路而且價格低廉的半導體集成電路器件。
權利要求
1.一種半導體集成電路器件，其特征是，其上安裝有恒流電路，它包括第1恒流源和第2恒流源，第1恒流源與第2恒流源串聯(lián)，第1恒流源允許恒定電流流動，第2恒流源允許與第1恒流源中流動的恒定電流不同的恒定電流流動；一個輸出代表所述兩個恒定電流之差的恒定電流的輸出端。
2.按照權利要求1的半導體集成電路器件，其特征是，允許恒定電流流動的第1恒流源與允許與第1恒流源中流動的恒定電流不同的恒定電流流動的第2恒流源通過電流鏡式電路被彼此并聯(lián)，所述電流鏡式電路包括分別具有至少一個控制端和兩個主要電極端的兩個半導體器件，所述兩個半導體器件的控制端相互共連，各自兩個主要電極端中的第1主要電極端彼此共連，其第2主要電極端分別連接所說第1恒流源和所說第2恒流源，并在所述第2恒流源和所述電流鏡式電路的節(jié)點處設置輸出端。
3.按照權利要求1或2的半導體集成電路器件，其特征是，用耗盡型MISFET構成所述第1恒流源和所述第2恒流源，所述耗盡型MISFET的柵電極與其各個源電極的電位相同。
4.按照權利要求2的半導體集成電路器件，其特征是，用增強型MISFET構成所述第1和第2恒流源，為了控制電流的大小，給所述增強型MISFET的各自的柵電極加恒定電壓。
5.按照權利要求1至4中任何一項的半導體集成電路器件，其特征是，用同一平面上具有不同雜質濃度的多個溝道區(qū)的MISFET構成所述第1恒流源和第2恒流源。
6.按照權利要求5的半導體集成電路器件，其特征是，在構成所述第1和第2恒流源的MISFET中，實際的溝道長度和寬度相同，溝道區(qū)中的雜質濃度分布不同。
7.一種半導體集成電路器件，其特征是，安裝在其上的定時電路包括恒流電路，該恒流電路包括允許恒定電流流動的第1恒流源，和允許與第1恒流源中流動的恒定電流不同的恒定電流流動的第2恒流源；與所述恒流電路連接的用于儲存電荷的電容器；和電壓比較器電路，它比較所述電容器的端子電壓和基準電壓，并輸出一輸出信號。
8.按照權利要求7的半導體集成電路器件，其特征是，在包括恒流電路的定時電路中，允許恒定電流流動的第1恒流源和允許不同于在第1恒流源中流動的恒定電流的恒定電流流動的第2恒流源通過電流鏡式電路而相互連接，恒流電路中所述第2恒流源與所述電流鏡式電路的節(jié)點作為輸出端，儲存電荷用的電容器連接到所述恒流電路的所述輸出端，電壓比較器電路比較基準電壓和所述電容器的端子電壓，并輸出輸出信號，其中，在所述恒流電路的所述輸出端設置定時重設MISFET，與所述定時重設MISFET的漏結區(qū)有相同面積的結型二極管連接到所述第1恒流源與所述電流鏡式電路的節(jié)點。
9.按照權利要求7或8的半導體集成電路器件，其特征是，在所述定時電路中，所述恒流電路的所述輸出端設置定時重設MISFET，MISFET的實際溝道長度和溝道寬度對定時重設MISFET而言是相同的，當計時器運行時，MISFET以截止態(tài)連接于所述第1恒流源和所述電流鏡式電路的節(jié)點上。
全文摘要
一種半導體集成電路器件，其上安裝有恒流電路，包括允許第1恒定電流流動的第1恒流源101；允許與第1恒流有不同大小的第2恒定電流流動的第2恒流源102；用第1恒定電流與第2恒定電流之差確定的第3恒定電流作恒流源，所述恒流電路中用于儲存電荷的電容器、基準電壓發(fā)生器電路和電壓比較器電路相互連接，用所述恒定電路獲得的極小恒定電流將電荷儲存于電容器中，用電壓比較器電路比較電容器的端子電壓和基準電壓發(fā)生器電路的輸出電壓。
文檔編號G11C11/406GK1150335SQ9611173
公開日1997年5月21日 申請日期1996年6月30日 優(yōu)先權日1995年6月30日
發(fā)明者小西春男, 浜口正直, 宮城雅記 申請人:精工電子工業(yè)株式會社