專利名稱：能與閾電壓無關(guān)地穩(wěn)定產(chǎn)生中間電位的電壓發(fā)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用來產(chǎn)生一個(gè)預(yù)定電平的電壓的電路，確切地說，涉及一種設(shè)置在一個(gè)集成半導(dǎo)體器件中的內(nèi)部電壓發(fā)生電路，該器件作為一個(gè)元件包括一個(gè)MOS晶體管(絕緣柵型場效應(yīng)晶體管)。更確切地說，本發(fā)明涉及一種用來在一個(gè)動(dòng)態(tài)半導(dǎo)體存儲器(DRAM)中產(chǎn)生一個(gè)中間電壓的電路，該中間電壓的電平約為工作電源電壓的一半。
圖23表示在一個(gè)動(dòng)態(tài)半導(dǎo)體存儲器(下文稱為DRAM)中利用一個(gè)內(nèi)部電壓的諸元件的一種結(jié)構(gòu)。一個(gè)存儲單元陣列的一種結(jié)構(gòu)示意地畫在圖23中。在該存儲單元陣列中，多個(gè)存儲單元MC排列成一些行和一些列的一個(gè)矩陣。對應(yīng)每行存儲單元布置一根字線WL。同樣，對應(yīng)每列存儲單元布置一對位線。一行的諸存儲單元連接于一根對應(yīng)的字線WL。同樣，一列的諸存儲單元連接于一個(gè)對應(yīng)的位線對。在圖23中，分別畫出兩根字線WL1和WL2，及一對位線BL和/BL。
對應(yīng)字線WL1與位線BL的交叉點(diǎn)布置一個(gè)存儲單元MC1。對應(yīng)字線WL2與位線/BL的交叉點(diǎn)布置一個(gè)存儲單元MC2。存儲單元MC1包括一個(gè)以電荷的形式存儲信息的電容器Ca1，及一個(gè)響應(yīng)于在一根對應(yīng)的字線WL1上的一個(gè)信號電位而變成導(dǎo)通的，以便把電容器Ca1連接于位線BL，從而向?qū)?yīng)的位線BL讀出存儲在電容器Ca1中的該信息的存取晶體管MT1。與存儲單元MC1類似，存儲單元MC2包括一個(gè)電容器Ca2，及一個(gè)響應(yīng)于在一根對應(yīng)的字線WL2上的一個(gè)信號電位而變成導(dǎo)通的存取晶體管MT2。兩個(gè)存取晶體管MT1和MT2均由一種n溝道MOS晶體管(絕緣柵場效應(yīng)晶體管)形成。
在位線對BL和/BL處設(shè)置一個(gè)預(yù)充電/均衡電路PE，以便在一種備用模式中把位線BL和/BL預(yù)充電到一個(gè)中間電位VBL。預(yù)充電/均衡電路包括一個(gè)響應(yīng)于一個(gè)均衡信號EQ以便使位線BL和/BL電氣上短路的均衡晶體管T1，及響應(yīng)于均衡信號EQ變成導(dǎo)通的以便向位線BL和/BL發(fā)射預(yù)充電電位VBL的預(yù)充電晶體管T2和T3。晶體管T1-T3均由一種n溝道MOS晶體管形成。預(yù)充電電位VBL被設(shè)定成在工作電源電壓VCC與地電壓VSS之間的一個(gè)中間電位(VCC/2∶VSS＝0V)。
一個(gè)中間電位電平的單元陽極(plate)電壓VCP施加于存儲單元電容器Ca1和Ca2的一個(gè)單元陽極(公共電極未與存取晶體管MT1和MT2相連的節(jié)點(diǎn))。預(yù)充電電壓VBL和單元陽極電壓VCP由設(shè)置在該DRAM內(nèi)的一個(gè)中間電壓發(fā)生電路MV來供給。預(yù)充電電壓VBL和單元陽極電壓VCP之所以被設(shè)定成中間電位VCC/2的該電平的理由將在下文述及。將參照圖24的操作波形圖來描述圖23的該DRAM的一次操作。
在一個(gè)DRAM中，一次操作周期(一個(gè)處于等待狀態(tài)的備用周期和一個(gè)其中進(jìn)行一次存儲單元選擇操作的活動(dòng)周期)取決于一個(gè)外加的行地址選通信號/RAS。當(dāng)行地址選通信號/RAS達(dá)到高電平(邏輯高)時(shí)，該DRAM進(jìn)入一個(gè)備用周期，其中該內(nèi)部存儲單元陣列被保持于一種預(yù)充電狀態(tài)。在此備用周期期間，均衡信號EQ達(dá)到一個(gè)高電平，預(yù)充電/均衡電路PE中的所有晶體管T1-T3均達(dá)到接通狀態(tài)，而位線BL和/BL被預(yù)充電到由中間電壓發(fā)生電路MV供給的預(yù)充電電壓VBL的電平。字線WL1和WL2達(dá)到非選擇狀態(tài)，并被保持于地電壓的低電平(邏輯低)。
當(dāng)行地址選通信號/RAS下降到低電平時(shí)，起動(dòng)一個(gè)活動(dòng)周期以開始一次存儲單元選擇操作。響應(yīng)于行地址選通信號/RAS的這一下降，均衡信號EQ被驅(qū)動(dòng)到一個(gè)低電平，而預(yù)充電/均衡電路PE中的所有晶體管T1-T3被斷開。在此狀態(tài)下，位線BL和/BL在一個(gè)預(yù)充電電壓VBL下達(dá)到一種浮動(dòng)狀態(tài)。
然后，響應(yīng)于此行地址選通信號/RAS的該下降，一個(gè)外加行地址信號被鎖存和譯碼。位于與由此行地址信號選址的該行相對應(yīng)的字線WL被選擇，而所選字線WL的電位被驅(qū)動(dòng)到一個(gè)高電位(一般來說，一個(gè)比工作電源電壓VCC要高的電平電壓)。當(dāng)所選字線WL的電位上升時(shí)，連接于該所選字線WL的存儲單元MC的存取晶體管MT變成導(dǎo)通的，借此存儲單元電容器Ca電氣上連接于一根對應(yīng)的位線。為簡化起見，這里假定字線WL1被選擇。在此狀態(tài)下，存儲單元MC1的存取晶體管MT1被接通，借此電容器Ca1電氣上連接于位線BL。根據(jù)在存儲單元電容器Ca1中所存儲電荷的數(shù)量(所存儲信息)在位線BL與電容器Ca1之間出現(xiàn)電荷轉(zhuǎn)移，借此位線BL的該電位改變。圖24表示一種狀態(tài)，其中存儲單元MC1存儲著高電平的數(shù)據(jù)，而位線BL的該電位被提高。由于一個(gè)存儲單元電容器不連接在另一位線/BL中，故位線/BL保持預(yù)充電電壓VBL的電壓電平。
當(dāng)位線BL與/BL之間的電位差足夠大時(shí)，一個(gè)未畫出的讀出放大器被起動(dòng)。位線BL和/BL的電位被差動(dòng)地放大，借此具有較高電平的位線BL的電位被設(shè)定成電源電壓VCC的電平，而具有較低電位的位線/BL的電位被設(shè)定成地電壓VSS的電平。然后，一個(gè)未畫出的列地址信號被供應(yīng)和譯碼，借此一個(gè)由此所譯碼的列地址信號所選列的存儲單元被選擇。對該所選列上的該存儲單元進(jìn)行數(shù)據(jù)寫/讀。
當(dāng)對一個(gè)存儲單元的一次存取操作完成時(shí)，行地址選通信號/RAS被驅(qū)動(dòng)到一個(gè)高電平，而該所選字線WL的該電位被驅(qū)動(dòng)到一個(gè)低電平。與該所選字線WL1相連接的存儲單元MC的存取晶體管MT1被斷開。然后，該讀出放大器被停用，而位線BL和/BL的該電位的鎖存操作被停止。然后，均衡信號EQ被驅(qū)動(dòng)到一個(gè)高電平，借此位線BL和/BL被預(yù)充電/均衡電路PE預(yù)充電成一個(gè)處于中間電壓VCC/2的電平的預(yù)充電電壓VBL。
從圖24的操作波形圖看出，位線BL和/BL的諸電壓實(shí)現(xiàn)從預(yù)充電電壓VBL向工作電源電壓VCC或地電壓VSS的轉(zhuǎn)變。因而，位線BL和/BL的電壓振幅變成VCC/2，以致根據(jù)讀出存儲單元數(shù)據(jù)把位線BL和/BL設(shè)定成一個(gè)高電平或一個(gè)低電平所需的時(shí)間被縮短。這意味著位線BL和/BL的諸電壓電平能以一個(gè)較快的定時(shí)被確定。結(jié)果，對一個(gè)所選存儲單元的存取可以被加快以便允許高速存取。
之所以把單元陽極電壓VCP設(shè)定成中間電壓VCC/2的理由在下面提出。當(dāng)一個(gè)DRAM的存儲容量和集成密度二者都提高時(shí)，一個(gè)存儲單元的占用面積減小，以便引起該存儲單元電容器的占用面積的減小。圖24中所示的位線BL與/BL的電位差(讀出電壓)ΔV被一個(gè)未畫出的讀出放大器讀出并放大，借此讀出存儲單元數(shù)據(jù)。因而希望盡可能加大這一讀出電壓ΔV以便準(zhǔn)確地進(jìn)行一次讀出操作。讀出電壓ΔV的量值大體上與位線BL或/BL的電容量Cb與存儲單元電容器Ca的電容量Cs的比值即Cs/Cb成比例。因而，必須加大存儲單元電容器Ca的電容量。存儲單元電容器的該電容量值取決于一個(gè)存儲節(jié)點(diǎn)(一個(gè)與存取晶體管相連接的電極節(jié)點(diǎn))與一個(gè)單元陽極之間的對置面積和距離。為了對一個(gè)存儲單元電容器實(shí)現(xiàn)一個(gè)足夠的電容量值，使存儲單元電容器的一個(gè)絕緣膜的厚度盡可能薄。為了保證包含這樣一種薄電容器絕緣膜的存儲單元電容器的擊穿電壓特性，作為單元陽極電壓VCP施加一個(gè)中間電壓VCC/2，以便把跨越該存儲節(jié)點(diǎn)與存儲單元電容器Ca的該單元陽極所施加的該電壓保持為中間電壓VCC/2的電平。
圖25表示一種常規(guī)的中間電壓發(fā)生電路的一個(gè)例子。參見圖25，一種中間電壓發(fā)生電路包括一個(gè)用來從電源節(jié)點(diǎn)4a上的電壓VCC和地節(jié)點(diǎn)4b上的電壓VSS產(chǎn)生第一電壓的第一電壓發(fā)生部分VG1，一個(gè)用來從電源節(jié)點(diǎn)4a上的電壓VCC和地節(jié)點(diǎn)4b上的電壓VSS產(chǎn)生第二電壓的第二電壓發(fā)生部分VG2，以及一個(gè)連接在電源節(jié)點(diǎn)4a與地節(jié)點(diǎn)4b之間的，用來根據(jù)由電壓發(fā)生部分VG1和VG2所產(chǎn)生的第一電壓和第二電壓而產(chǎn)生一個(gè)內(nèi)部電壓VO的輸出電路OUT。
第一電壓發(fā)生部分VG1包括一個(gè)連接在電源節(jié)點(diǎn)4a與內(nèi)部節(jié)點(diǎn)1a之間的高電阻值的電阻元件R1，一個(gè)連接在內(nèi)部節(jié)點(diǎn)1a與1b之間的高電阻值的電阻元件R2，以及串聯(lián)連接在內(nèi)部節(jié)點(diǎn)1b與地節(jié)點(diǎn)4b之間并按二極管模式工作的n溝道MOS晶體管Q1和Q2。MOS晶體管Q1和Q2中的每一個(gè)帶有它的彼此相連的柵與漏(接成二極管)，并由一個(gè)來自電阻元件R1和R2的小電流按二極管模式工作。
第二電壓發(fā)生部分VG2包括串聯(lián)連接在電源節(jié)點(diǎn)4a與內(nèi)部節(jié)點(diǎn)2b之間的p溝道MOS晶體管Q3和Q4，一個(gè)連接在內(nèi)部節(jié)點(diǎn)2b與2a之間的高電阻值的電阻元件R3，以及連接在內(nèi)部節(jié)點(diǎn)2a與地節(jié)點(diǎn)4b之間的高電阻值的電阻元件R4。MOS晶體管Q3和Q4中的每一個(gè)帶有它的彼此相連的柵與漏，并由一個(gè)來自電阻元件R3和R4的小電流按二極管模式工作。
從內(nèi)部節(jié)點(diǎn)1a產(chǎn)生一個(gè)第一電壓，而從內(nèi)部節(jié)點(diǎn)2a產(chǎn)生一個(gè)第二電壓。
輸出電路OUT包括一個(gè)連接在電源節(jié)點(diǎn)4a與輸出節(jié)點(diǎn)3之間，而且它的柵連接于內(nèi)部節(jié)點(diǎn)1a的n溝道MOS晶體管Q5，以及一個(gè)連接在輸出節(jié)點(diǎn)3與地節(jié)點(diǎn)4b之間，而且在其控制電極節(jié)點(diǎn)(柵)接收在內(nèi)部節(jié)點(diǎn)2a上的第二電壓的p溝道MOS晶體管Q6。下文將描述該工作。
電阻元件R1和R2的各自的電阻值被設(shè)定成足夠地大于n溝道MOS晶體管Q1和Q2的接通電阻(溝道電阻)。在此一狀態(tài)，MOS晶狀管Q1和Q2按二極管模式工作以引起閾電壓VTN的電壓降。因而，內(nèi)部節(jié)點(diǎn)1b上的電壓達(dá)到2·VTN的電平(地電壓VSS為0V)。當(dāng)電阻元件R1和R2的電阻值各設(shè)定成R值時(shí)，一個(gè)等于被1∶1的比值所電阻分壓的電源節(jié)點(diǎn)4a與內(nèi)部節(jié)點(diǎn)1b之間電位差的電平的電壓施加于內(nèi)部節(jié)點(diǎn)1a。更具體地說，一個(gè)電平(VCC+2·VTN)/2＝VCC/2+VTN的電壓作為第一電壓從內(nèi)部節(jié)點(diǎn)1a施加于MOS晶體管的柵極。同理在第二電壓發(fā)生部分中，電阻元件R3和R4的電阻值被設(shè)定成足夠地大于MOS晶體管Q3和Q4的接通電阻(溝道電阻)。MOS晶體管Q3和Q4按二極管模式工作，因而跨越它們產(chǎn)生一個(gè)具有各自的閾電壓的絕對值的電壓降。因而，內(nèi)部節(jié)點(diǎn)2b的電位變?yōu)閂CC-2·|VTP|。由于電阻元件R3和R4的電阻值彼此相等而且跨越電阻元件R3和R4的電壓彼此相等，內(nèi)部節(jié)點(diǎn)2a的電位表達(dá)為VCC/2-|VTP|在輸出電路OUT中，施加在MOS晶體管Q5的控制電極節(jié)點(diǎn)(柵)上的電壓電平低于施加在電源節(jié)點(diǎn)4a上的電源電壓VCC。因而，MOS晶體管Q5按一種源輸出器模式工作，借此MOS晶體管Q5向輸出節(jié)點(diǎn)3發(fā)送一個(gè)柵電壓減去閾電壓的電壓。換句話說，MOS晶體管Q5向輸出節(jié)點(diǎn)3提供一個(gè)VCC/2的電位。當(dāng)輸出節(jié)點(diǎn)3的電位VO變成高于VCC/2的電平時(shí)，MOS晶體管Q5的柵-源電位變成低于閾電壓VTN，借此MOS晶體管Q5斷開。相反，當(dāng)輸出節(jié)點(diǎn)3的電壓VO變成低于VCC/2時(shí)，MOS晶體管Q5的柵-源電壓變成高于它的閾電壓VTN，借此MOS晶體管接通。一個(gè)電流從電源節(jié)點(diǎn)4a供給節(jié)點(diǎn)3以提高它的電位。
由于MOS晶體管Q6具有它的比它的漏的電位即地節(jié)點(diǎn)4b的電位要高的柵電位，故MOS晶體管Q6同樣按源輸出器模式工作，把輸出節(jié)點(diǎn)3的電位放電到閾電壓的絕對值加上它的柵電位的電平。更具體地說，MOS晶體管Q6把輸出節(jié)點(diǎn)3的電壓VO驅(qū)動(dòng)到VCC/2的電壓平。當(dāng)輸出節(jié)點(diǎn)3的電壓VO變成高于VCC/2時(shí)，MOS晶體管Q6具有比將接通的閾電壓要高的柵-源電位。結(jié)果，輸出節(jié)點(diǎn)3的電位被降低。當(dāng)輸出節(jié)點(diǎn)3的電壓VO變成低于VCC/2時(shí)，MOS晶體管Q6的柵-源電位變成低于閾電壓VTP，借此MOS晶體管Q6斷開。
因而，在輸出電路OUT中，MOS晶體管Q5和Q6按推挽模式工作，其中一個(gè)達(dá)到接通狀態(tài)而另一個(gè)達(dá)到斷開狀態(tài)。由于MOS晶體管Q5和Q6在它們的柵-源電壓處于等于各自的閾電壓的區(qū)域附近的情況下工作，即由于MOS晶體管Q5和Q6工作于接通狀態(tài)與斷開狀態(tài)的邊界，幾乎沒有直通電流從電源節(jié)點(diǎn)4a流到地節(jié)點(diǎn)4b，從而降低功率消耗。此外，在電壓發(fā)生部分VG1和VG2中為了使MOS晶體管Q1-Q4按二極管模式工作僅需要一個(gè)小電流。電阻元件R1-R4的諸電阻值被設(shè)定成足夠高，而穿過它們流過的電流被設(shè)定成足夠低。因而功率消耗很小。
圖26表示一種常規(guī)的中間電壓發(fā)生電路的另一種結(jié)構(gòu)。參見圖26，該中間電壓發(fā)生電路包括一個(gè)用來產(chǎn)生一個(gè)基準(zhǔn)電壓的電壓發(fā)生部分VG，以及一個(gè)用來根據(jù)來自電壓發(fā)生部分VG的該基準(zhǔn)電壓產(chǎn)生一個(gè)預(yù)定電壓電平的中間電壓VO的輸出電路OUT。電壓發(fā)生部分VG包括一個(gè)連接在電源節(jié)點(diǎn)4a與內(nèi)部節(jié)點(diǎn)1之間的高電阻值的電阻元件R5，一個(gè)連接在內(nèi)部節(jié)點(diǎn)1與內(nèi)部節(jié)點(diǎn)7之間的接成二極管的n溝道MOS晶體管Q7，一個(gè)連接在內(nèi)部節(jié)點(diǎn)7與2之間的接成二極管的p溝道MOS晶體管Q8，以及一個(gè)連接在內(nèi)部節(jié)點(diǎn)2與地節(jié)點(diǎn)4b之間的高電阻值的電阻元件R6。像圖25中所示的結(jié)構(gòu)那樣，輸出電路OUT包括一個(gè)用來給輸出節(jié)點(diǎn)3充電的n溝道MOS晶體管Q5，以及一個(gè)用來使輸出節(jié)點(diǎn)3放電的p溝道MOS晶體管Q6。
電阻元件R5和R6的電阻值被設(shè)定成足夠地大于MOS晶體管Q7和Q8的接通電阻(溝道電阻)。MOS晶體管Q7和Q8按二極管模式工作以引起各自的閾電壓的電壓降。當(dāng)電阻元件R5和R6二者的電阻值均等于R，MOS晶體管Q7和Q8的閾電壓分別為VTN和VTP，而從電源節(jié)點(diǎn)4a經(jīng)電壓發(fā)生部分VG流到地節(jié)點(diǎn)4b的電流為I時(shí)，得到下式。
2·I·R+VTN+|VTP|＝VCCI·R＝(VCC-VTN-|VTP|)/2因而，內(nèi)部節(jié)點(diǎn)1和2的電壓VN1和VN2分別由以下諸式得到。
VN1＝VCC-I·R＝VCC/2+(VTN+|VTP|)/2VN2＝VN1-VTN-|VTP|＝VCC/2-(VTN+|VTP|)/2MOS晶體管Q5和Q6各按一種源輸出器模式工作，借此從該漏向源發(fā)射一個(gè)柵電位減去閾電壓的電壓。因而，來自輸出節(jié)點(diǎn)3的一個(gè)電壓VN3由下式表達(dá)為VN3＝VCC/2+(|VTP|-VTN)/2當(dāng)輸出節(jié)點(diǎn)3的電壓VN3升高時(shí)，p溝道MOS晶體管Q6接通，借此把輸出節(jié)點(diǎn)3的電壓VN3的電平拉低。相反，當(dāng)輸出節(jié)點(diǎn)3的電壓電平降低時(shí)，MOS晶體管Q5接通，借此把來自輸出節(jié)點(diǎn)3的電壓VN3的電壓電平提高。由于閾電壓|VTP|和VTN大體上彼此相等，故由輸出節(jié)點(diǎn)3所提供的電壓VN3的電平約等于VCC/2。由于輸出電路OUT中的MOS晶體管Q5和Q6工作于接通狀態(tài)與斷開狀態(tài)之間的邊界區(qū)，而且根據(jù)圖26中所示的中間電壓發(fā)生電路的結(jié)構(gòu)還按一種推挽模式工作，所以幾乎沒有電流從電源節(jié)點(diǎn)4a流到地節(jié)點(diǎn)4b，而且功率消耗很低。此外，由于在電壓發(fā)生部分VG中電阻元件R5和R6的電阻值足夠高，故電流極低，造成很低的功率消耗。
DRAM廣泛用于諸如筆記本式個(gè)人計(jì)算機(jī)之類的便攜式設(shè)備。在這樣一些便攜式設(shè)備中，由于用一個(gè)電池作電源，特別需要低功率消耗的器件。在降低功率消耗的各種措施中，降低工作電源電壓的方法是最有效的，因?yàn)楣β氏呐c工作電源電壓的二次方成比例。根據(jù)此一觀點(diǎn)，對工作電源電壓強(qiáng)加一項(xiàng)1.8V±0.15(1.65～1.95V)的要求。雖然一個(gè)MOS晶體管的尺寸根據(jù)電源電壓的降低而按比例縮小，但是由于下文將要描述的亞閾電流的加大，根據(jù)電源電壓的降低而降低閾電壓一般來說是困難的。
圖27表示一個(gè)n溝道MOS晶體管的柵電壓與漏電流之間的關(guān)系。漏電流Ids沿縱坐標(biāo)繪制，而柵電壓(以源電壓為基準(zhǔn)的柵電壓)Vgs沿橫坐標(biāo)繪制。一個(gè)MOS晶體管的閾電壓定義為一定量的漏電流被導(dǎo)通時(shí)的柵電壓。例如，在一個(gè)柵極寬度10μm的MOS晶體管中，閾電壓Vth定義為1μA的電流被導(dǎo)通時(shí)的柵電壓Vgs。雖然在一個(gè)MOS晶體管中當(dāng)柵電壓低于閾電壓時(shí)漏電流Ids按指數(shù)關(guān)系減小，但是即使當(dāng)柵電壓Vgs變成0V時(shí)該漏電流Ids不變?yōu)?。
當(dāng)一個(gè)MOS晶體管的閾電壓從Vth1降低到Vth2時(shí)，此MOS晶體管的特性曲線從曲線I移到曲線II。在此一狀態(tài)下，當(dāng)柵電壓Vgs為0V時(shí)流過的電流(亞閾電流)從I1加大到I2。因而，存在著一個(gè)問題，即如果只是降低閾電壓，則亞閾電流加大而造成較大的功率消耗。通過把圖27中的Vgs變號而得到一個(gè)p溝道MOS晶體管的特性，而且引起類似的問題。例如，目前用于DRAM中的MOS晶體管的閾電壓的量值大約有以下數(shù)值VTN＝0.7+0.1V，|VTP|0.75+0.1V.
圖28表示圖25中所示的中間電壓發(fā)生電路的節(jié)點(diǎn)1a的電壓V1與電源電壓VCC之間的關(guān)系。當(dāng)電源電壓VCC低于2·VTN時(shí)，MOS晶體管Q1和Q2中至少一個(gè)斷開，致使在第一電壓發(fā)生部分VG1中沒有電流流過。因而，節(jié)點(diǎn)1a上的電壓V1根據(jù)電源電壓VCC而升高(V1＝VCC)。
當(dāng)電源電壓VCC超過2·VTN時(shí)，MOS晶體管Q1和Q2二者都接通，借此在第一電壓發(fā)生部分VG1中電流從電源節(jié)點(diǎn)4a流向地節(jié)點(diǎn)4b。因而，節(jié)點(diǎn)1a的電壓V1變成VCC/2+VTN。當(dāng)MOS晶體管Q1和Q2具有上述數(shù)值的閾電壓VTN時(shí)，2·VTN＝1.4±0.2V。因而，當(dāng)電源電壓VCC低于1.4±0.2V時(shí)，節(jié)點(diǎn)1a的電壓V1變成等于工作電壓VCC，致使不能產(chǎn)生所需電平VCC/2+VTN的電壓。相反，電源電壓VCC的最低允許值為1.8-0.15＝1.65V。第一電壓發(fā)生部分VG1正確工作所需要的電壓為1.4+0.2＝1.6V，致使它們之間的差別為0.05V，這是個(gè)極小的值。同理在第二電壓發(fā)生部分VG2中，當(dāng)電源電壓VCC高于2|VTP|時(shí)供應(yīng)一個(gè)想要的電壓VCC/2-|VTP|。當(dāng)電源電壓VCC低于2|VTP|時(shí)，第二電壓發(fā)生部分VG2的節(jié)點(diǎn)2a的電位達(dá)到地電壓即0V的電平。
當(dāng)在電源電壓上產(chǎn)生噪聲而引起電源電壓VCC的電平降低時(shí)，或者當(dāng)?shù)仉妷荷袭a(chǎn)生噪聲而引起它提高到在一般工作狀態(tài)下大于0V時(shí)，節(jié)點(diǎn)1a和2b的電壓分別變成V1＝VCC和V2＝VSS。因而，存在一個(gè)問題，即無法供應(yīng)想要的電壓電平(中間電壓VCC/2)的電壓VO。
上述情況也適用于圖26中所示的中間電壓發(fā)生電路。更具體地說，當(dāng)電源電壓VCC變成低于圖26中MOS晶體管Q7和Q8的閾電壓的絕對值之和，即低于0.7+0.1+0.75+0.1＝1.65V時(shí)，MOS晶體管Q7和Q8斷開，借此節(jié)點(diǎn)1的電壓達(dá)到電源電壓VCC的電平而節(jié)點(diǎn)2的電位達(dá)到地電壓的電平。
因而，在兩種中間電壓發(fā)生電路的輸出電路OUT中，MOS晶體管Q5的柵和漏二者均達(dá)到電源電壓VCC的電平，而MOS晶體管Q6的柵和漏二者均達(dá)到地電壓VSS的電平，因而，MOS晶體管Q5的柵電壓VCC與源電壓(輸出電壓VO或VN3)之間的差值變成小于MOS晶體管Q5的閾電壓，借此MOS晶體管Q5斷開。更具體地說，在圖25中的輸出電路OUT中，MOS晶體管Q5的柵-源電壓變成VCC/2，借此MOS晶體管Q5的柵-源電壓變成小于閾電壓VTN，因?yàn)閂CC＜2·VTN。同理，根據(jù)圖25中所示的結(jié)構(gòu)，在MOS晶體管Q6中，柵-源電壓變成VCC/2(＜|VTP|)，借此MOS晶體管Q6斷開。因而，MOS晶體管Q5和Q6二者均斷開，致使從輸出節(jié)點(diǎn)3所提供的電壓VO的電平變成不穩(wěn)定的。
同理，根據(jù)圖26中所示的結(jié)構(gòu)，在MOS晶體管Q5中柵與源(輸出節(jié)點(diǎn))之間的電位差VCC-VN3為VCC/2-(|VTP|-VTN)/2由于電源電壓VCC小于MOS晶體管Q7和Q8的閾電壓之和，故MOS晶體管Q5的柵-源電位差變成小于根據(jù)此式的閾電壓VTN。因而MOS晶體管Q5斷開。同理在MOS晶體管R6中，柵-源電壓-VN3為VCC/2+(|VTP|-VTN)/2在此情況下，MOS晶體管Q6的柵-源電壓變成小于|VTP|，借此MOS晶體管Q6斷開。于是，MOS晶體管Q5和Q6二者均斷開，致使來自輸出節(jié)點(diǎn)3的電壓VO(VN3)變成不穩(wěn)定的。
在電源接通后當(dāng)工作電壓VCC達(dá)到一種穩(wěn)定狀態(tài)但卻未達(dá)到一個(gè)預(yù)定電壓(2·VTN，2|VTP|或VTN+|VTP|)的電平時(shí)，MOS晶體管Q5的柵-源電壓變成低于閾電壓(VCC-VTN＜VTN)而始終保持該晶體管Q5斷開。因而，存在一個(gè)問題，即不產(chǎn)生想要的電壓。
此外，在其中作為構(gòu)成元件的一個(gè)MOS晶體管的閾電壓的絕對值根據(jù)制作參數(shù)的變化而加大的場合，無法穩(wěn)定地產(chǎn)生想要的電壓。
本發(fā)明的一個(gè)目的在于，提供一種電壓發(fā)生電路，該電壓路相對于放大的電源電壓具有裕度。
本發(fā)明的另一個(gè)目的在于，提供一種適合用于DRAM用途的電壓發(fā)生電路，該電路能在一個(gè)很低的電源電壓中產(chǎn)生一個(gè)具有想要的電平的內(nèi)部電壓。
根據(jù)本發(fā)明的一種電壓發(fā)生電路包括一個(gè)屬于第一導(dǎo)電型的第一MOS晶體管，該晶體管帶有一個(gè)與第一電源節(jié)點(diǎn)耦合的電極節(jié)點(diǎn)和另一個(gè)與用來產(chǎn)生預(yù)定電壓平的電壓的輸出節(jié)點(diǎn)相連接的電極節(jié)點(diǎn)，一個(gè)屬于第二導(dǎo)電型的第二MOS晶體管，該晶體管帶有一個(gè)與第二電源節(jié)點(diǎn)耦合的電極節(jié)點(diǎn)和另一個(gè)與輸出節(jié)點(diǎn)相連接的電極節(jié)點(diǎn)，以及一個(gè)電壓發(fā)生部分，以便在至少第三和第四電源節(jié)點(diǎn)上接收電壓，用以產(chǎn)生第一和第二電壓并把它們分別供給第一和第二MOS晶體管的控制電極節(jié)點(diǎn)。
第一和第二電壓之差設(shè)定成等于第一和第二MOS晶體管的閾電壓絕對之和。第三電源節(jié)點(diǎn)的電壓設(shè)定成高于由輸出節(jié)點(diǎn)提供的電壓與作為輸出節(jié)點(diǎn)的電壓值的測量基準(zhǔn)的測量基準(zhǔn)電壓之間的差值的兩倍。第四電源節(jié)點(diǎn)的電壓設(shè)定成低于一個(gè)特定測量基準(zhǔn)電壓的電平。
通過利用大于將要輸出的電壓電平的兩倍的電壓，和比為從輸出節(jié)點(diǎn)供應(yīng)的電壓提供測量基準(zhǔn)的測量基準(zhǔn)電壓更低的電平的電壓，第三與第四電源節(jié)點(diǎn)之間的電壓差設(shè)定得足夠大。由于第一和第二電壓被產(chǎn)生為具有等于第一和第二MOS晶體管的閾電壓絕對值之和的電壓差，根據(jù)這些第三和第四電壓，該第一和第二電壓可以比在利用電源電壓和地電壓的場合更穩(wěn)定地產(chǎn)生。這防止第一和第二MOS晶體管斷開。因而，即使在很低的電源電壓的條件下也能穩(wěn)定地產(chǎn)生一個(gè)想要的電平的電壓。
本發(fā)明的上述及其他目的、特征、方面和優(yōu)點(diǎn)將從以下結(jié)合附圖對本發(fā)明的詳細(xì)描述中變得更加明朗。
圖1-11分別表示根據(jù)本發(fā)明的第一至第十一實(shí)施例的一種電壓發(fā)生電路的結(jié)構(gòu)。
圖12A和12B是用來說明由一個(gè)電壓發(fā)生電路所產(chǎn)生的電壓的電平的圖。
圖13A和13B各為用來說明一個(gè)MOS晶體管的源輸出器的工作的圖。
圖14A表示一個(gè)用來產(chǎn)生一個(gè)施加于第三電源節(jié)點(diǎn)的電壓VPP的電路的結(jié)構(gòu)，而圖14B表示它的操作波形。
圖15用來獲得鉗位電壓VPP所需電源電壓的該電平的圖。
圖16表示VPP發(fā)生電路的另一種結(jié)構(gòu)。
圖17表示VPP發(fā)生電路的又一種結(jié)構(gòu)。
圖18表示一個(gè)用來產(chǎn)生施加于第四電源節(jié)點(diǎn)的電壓VBB的電路的結(jié)構(gòu)。
圖19是表示圖18的VBB發(fā)生電路的一次操作的波形圖。
圖20是用來獲得用以實(shí)現(xiàn)圖18的VBB發(fā)生電路的鉗位功能的電源電壓的圖。
圖21表示VBB發(fā)生電路的另一種結(jié)構(gòu)。
圖22表示VBB發(fā)生電路的又一種結(jié)構(gòu)。
圖23表示運(yùn)用了本發(fā)明的一個(gè)DRAM的主要部分的結(jié)構(gòu)。
圖電24是表示圖23中所示的DRAM的一次操作的波形圖。
圖25表示一種常規(guī)的中間電壓發(fā)生電路的結(jié)構(gòu)。
圖26表示一種常規(guī)的中間電壓發(fā)生電路的另一種結(jié)構(gòu)。
圖27表示一個(gè)MOS晶體管的亞閾電流特性。
圖28是用來說明常規(guī)的中間電壓發(fā)生電路的問題的圖。
第一實(shí)施例圖1表示根據(jù)本發(fā)明的第一實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。參見圖1，該電壓發(fā)生電路包括一個(gè)連接在作為第一電源節(jié)點(diǎn)的一個(gè)電源節(jié)點(diǎn)4a與作為第二電源節(jié)點(diǎn)的一個(gè)地節(jié)點(diǎn)4b之間的，用來向一個(gè)輸出節(jié)點(diǎn)3產(chǎn)生一個(gè)具有預(yù)定電壓電平的內(nèi)部電壓VO的輸出電路OUT，以及一個(gè)用來利用第三電源節(jié)點(diǎn)5上的電壓VPP和第四電源節(jié)點(diǎn)6上的電壓VBB產(chǎn)生決定施加于輸出節(jié)點(diǎn)3的電壓VO的電壓電平的第一和第二電壓，并向輸出電路OUT供應(yīng)該第一和第二電壓的電壓發(fā)生部分VGA。如下文所述，供應(yīng)于輸出節(jié)點(diǎn)3的電壓VO具有電壓VCC/2的電平。輸出節(jié)點(diǎn)3的電壓VO的電壓值用地節(jié)點(diǎn)4b上的地電壓作為基準(zhǔn)來測量。更具體地說，VO＝VCC/2-VSS。施加于第三電源節(jié)點(diǎn)5的電壓VPP具有大于輸出節(jié)點(diǎn)3上的電壓VO與用于輸出節(jié)點(diǎn)3上的電壓VO的測量基準(zhǔn)電壓VSS(0V)之間差值的兩倍的電平。更具體地說，第三電源節(jié)點(diǎn)5上的電壓VPP具有一個(gè)高于電源電壓VCC的電壓電平。一個(gè)低于作為此測量基準(zhǔn)電壓的地電壓的電壓，即一個(gè)負(fù)電壓施加于第四電源節(jié)點(diǎn)6。
輸出電路OUT包括一個(gè)帶有連接于第一電源節(jié)點(diǎn)4a的一個(gè)電極節(jié)點(diǎn)(漏)和連接于輸出節(jié)點(diǎn)3的另一個(gè)電極節(jié)點(diǎn)(源)的n溝道MOS晶體管Q5，以及一個(gè)帶有連接于作為第二電源節(jié)點(diǎn)的地節(jié)點(diǎn)4b的一個(gè)電極節(jié)點(diǎn)(漏)和連接于輸出節(jié)點(diǎn)3的另一個(gè)電極節(jié)點(diǎn)(源)的p溝道MOS晶體管Q6。
電壓發(fā)生部分VGA包括一個(gè)用來接收在第三電源節(jié)點(diǎn)5上的電壓VPP和在地節(jié)點(diǎn)4上的電壓VSS以產(chǎn)生第一電壓并向MOS晶體管Q5的柵(控制電極節(jié)點(diǎn))供應(yīng)該第一電壓的第一電壓發(fā)生部分VGAa，以及一個(gè)用來接收在電源節(jié)點(diǎn)4a上的電壓VCC和在電源節(jié)點(diǎn)6上的電壓VBB以產(chǎn)生施加于MOS晶體管Q6的柵上的第二電壓的第二電壓發(fā)生部分VGAb。
第一電壓發(fā)生部分VGAa包括一個(gè)連接在第三電源節(jié)點(diǎn)5與內(nèi)部節(jié)點(diǎn)1之間的高電阻值的電阻元件R1，以及串聯(lián)地連接在節(jié)點(diǎn)1與地節(jié)點(diǎn)4b之間的一個(gè)高電阻值的電阻元件R2和一個(gè)n溝道MOS晶體管Q1N。MOS晶體管Q1N帶有它的彼此相連接(接成二極管)的柵與漏并按二極管模式工作。
第二電壓發(fā)生部分VGAb包括串聯(lián)地連接在電源節(jié)點(diǎn)4a與節(jié)點(diǎn)2之間的一個(gè)p溝道MOS晶體管Q3P和一個(gè)高電阻值的電阻元件R3，以及一個(gè)連接在節(jié)點(diǎn)2與第四電源節(jié)點(diǎn)6之間的高電阻值的電阻元件R4。MOS晶體管Q3P帶有它的彼此相連接的柵和漏，并按二極管模式工作。電阻元件R1和R2的電阻值設(shè)定成大于MOS晶體管Q1N的導(dǎo)通電阻(溝道電阻)。電阻元件R3和R4的電阻值設(shè)定成大于MOS晶體管Q3P的導(dǎo)通電阻。它們的工作將在下文描述。下面，電壓的量值用作為測量基準(zhǔn)電壓的地電壓指明。
施加于第三電源節(jié)點(diǎn)5的高電壓VPP設(shè)定成VCC+VTN的電平。這里，VTN指MOS晶體管Q1N的閾電壓。施加于第四電源節(jié)點(diǎn)6的電壓VBB設(shè)定成-|VTP|的電壓電平。這里，VTP指MOS晶體管Q3P的閾電壓。在以下的描述中，所有n溝道MOS晶體管均有VTN的閾電壓，而所有p溝道MOS晶體管均有VTP的閾電壓。電阻元件R1-R4的電阻值設(shè)定成足夠高。MOS晶體管Q1N和Q3P各按二極管模式工作以便引起該閾電壓的絕對值的電壓降。電阻元件R1和R2具有相同的電阻值。此外，電阻元件R3和R4具有相同的電阻值。電阻元件R1和R2具有相同的電阻值，而且跨越電阻元件R1和R2的電壓具有相同的值。因而，節(jié)點(diǎn)1的電V1由下式獲得V1＝(VCC+VTN-VTN)/2+VTN＝VCC/2+VTN …(1)在第二電壓發(fā)生部分VGAb中，跨越電阻元件R3和R4的電壓相同。因而，從節(jié)點(diǎn)2供應(yīng)的電壓V2由下式獲得V2＝(VCC-|VTP|-(-|VTP|))/2-|VTP|＝VCC/2-|VTP| …(2)MOS晶體管Q5具有低于漏電位(電源電壓VCC)的柵電位(VCC/2-VTN≥0)以便按源輸出器模式工作。因而，MOS晶體管Q5向輸出節(jié)點(diǎn)3發(fā)送VCC/2的電壓。MOS晶體管Q6具有大于漏電位的柵電位，并把輸出節(jié)點(diǎn)3的電壓鉗位于VCC/2的電平。響應(yīng)于輸出節(jié)點(diǎn)3處電壓VO的降低，MOS晶體管Q5的柵-源電壓加大，借此MOS晶體管Q5導(dǎo)通。從電源節(jié)點(diǎn)4a向輸出節(jié)點(diǎn)3供應(yīng)電流，以便提高輸出節(jié)點(diǎn)3上的電壓VO的電平。當(dāng)輸出節(jié)點(diǎn)3處的電壓VO升高時(shí)，MOS晶體管Q6的柵-源電壓加大而使它導(dǎo)通。因而，電流從輸出節(jié)點(diǎn)3流到地節(jié)點(diǎn)4b，引起電壓VO的電平降低?？窟@一推挽工作，輸出節(jié)點(diǎn)3的電壓VO保持于VCC/2的電壓電平。
與圖25中所示的結(jié)構(gòu)相比，從圖1中所示的電壓發(fā)生電路的結(jié)構(gòu)中人們意識到，在每個(gè)電壓發(fā)生部分VGAa和VGAb中所需的MOS晶體管在數(shù)量上少一個(gè)。此外，在第三電源節(jié)點(diǎn)5上的電壓VPP設(shè)定成高于MOS晶體管Q1N閾電壓的絕對值，而在第四電源節(jié)點(diǎn)6上的電壓VBB設(shè)定成低于MOS晶體管Q3P閾電壓的絕對值。因而，與一種常規(guī)的結(jié)構(gòu)相比，在本發(fā)明中在第一和第二電壓發(fā)生部分VGAa和VGAb中電源節(jié)點(diǎn)之間的電壓差加大一個(gè)閾電壓絕對值。在第一電壓發(fā)生部分VGAa中，VCC+VTN＞VTN。當(dāng)產(chǎn)生電源電壓VCC以提高高電壓VPP的電平時(shí)，MOS晶體管Q1N能可靠地接通以便穩(wěn)定地產(chǎn)生電壓VCC/2+VTN。同理在第二電壓發(fā)生部分VGAb中，當(dāng)電壓VBB的電壓平為-|VTP|時(shí)，VCC-|VTP|＞-|VTP|，致使只要產(chǎn)生電源電壓VCC，電流就流到第二電壓發(fā)生部分VGAb。因而，能穩(wěn)定地產(chǎn)生VCC/2-|VTP|的電壓。
更具體地說，即使當(dāng)電源電壓VCC的電平很低時(shí)在第一和第二電壓發(fā)生部分VGAa和VGAb中電流也導(dǎo)通。能穩(wěn)定地產(chǎn)生一個(gè)想要電平的電壓，從而加大電源電壓VCC的工作范圍。換句話說，即使當(dāng)電源電壓幾乎降低到0V時(shí)，也能從輸出節(jié)點(diǎn)3產(chǎn)生預(yù)定電平的電壓VO。
在輸出節(jié)點(diǎn)3上的電壓VO與在節(jié)點(diǎn)1上的電壓V1之間的差值近似等于閾電壓VTN。此外，輸出節(jié)點(diǎn)3與內(nèi)部節(jié)點(diǎn)2之間的電壓差近似等于|VTP|。MOS晶體管Q5和Q6工作于導(dǎo)通狀態(tài)與斷開狀態(tài)之間的邊界區(qū)。在輸出電路OUT中幾乎沒有電流從電源節(jié)點(diǎn)4a流到地節(jié)點(diǎn)4b。因而，能以很低的功率消耗產(chǎn)生想要電平的電壓。
在圖1中，對于電阻元件R1-R4可以采用具有足夠大的溝道電阻(導(dǎo)通電阻)的MOS晶體管。
第二實(shí)施例圖2表示根據(jù)本發(fā)明的第二實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。圖2的該電壓發(fā)生電路類似于圖1中所示者，但是在第一電壓發(fā)生部分VGAa中用一個(gè)接成二極管的p溝道MOS晶體管Q1P代替n溝道MOS晶體管Q1N，并在第二電壓發(fā)生部分VGAb中用一個(gè)接成二極管的n溝道MOS晶體管Q3N代替P溝道MOS晶體管Q3P。
電阻元件R1和R2的電阻值設(shè)定成比p溝道MOS晶體管Q1P的溝道電阻足夠地大的值。此外，電阻元件R3和R4的電阻值設(shè)定成比n溝道MOS晶體管Q3N的溝道道電阻足夠地大的值。電阻元件R1和R2具有相等的電阻值，并且電阻元件R3和R4有相等的電阻值。由于MOS晶體管Q1P和Q3N按二極管模式工作，故節(jié)點(diǎn)1上的電壓V1和節(jié)點(diǎn)2上的電壓V2按以下諸式提供。
V1＝(VCC+VTN-|VTP|)/2+|VTP|＝VCC/2+(VTN+|VTP|)/2V2＝(VCC-VTN+|VTP|)/2-|VTP|＝VCC/2-(VTN+|VTP|)/2MOS晶體管Q5和Q6按源輸出器模式作。因而，輸出節(jié)點(diǎn)3的電壓VO由下式提供VO＝VCC/2+(|VTP|-VTN)/2…(3)由于閾電壓VTN和|VTP|的絕對值大體上彼此相等，來自輸出節(jié)點(diǎn)3的電壓VO達(dá)到VCC/2的電平。
MOS晶體管Q5和Q6具有等于閾電壓絕對值的各自的柵-源電壓，并且也在圖2中所示的結(jié)構(gòu)中工作在接通狀態(tài)與斷開狀態(tài)之間的邊界區(qū)中。當(dāng)MOS晶體管Q5接通時(shí)，MOS晶體管Q6斷開。當(dāng)MOS晶體管Q6接通時(shí)MOS晶體管Q5斷開。由于實(shí)現(xiàn)了這樣一種推挽工作，幾乎沒有電流從電源節(jié)點(diǎn)4a流到地節(jié)點(diǎn)4b，從而實(shí)現(xiàn)很低的功率消耗。此外，在電壓發(fā)生部分VGAa和VGAb中，電源節(jié)點(diǎn)之間的電壓設(shè)定成電源電壓VCC與MOS晶體管的閾電壓VTN或|VTP|之和。即使當(dāng)僅包括一個(gè)MOS晶體管而且電源電壓VCC很低(原理上即使當(dāng)VCC＝0V時(shí))時(shí)，MOS晶體管Q1P和Q3N也能可靠地接通。因而，能穩(wěn)定地產(chǎn)生一個(gè)預(yù)定電壓電平的電壓，以便供給輸出電路OUT。根據(jù)圖2中所示的結(jié)構(gòu)，即使當(dāng)電源電壓VCC的電平很低時(shí)，也能從電壓發(fā)生部分可靠產(chǎn)生一個(gè)想要電平的電壓，從而加大電源電壓VCC的工作范圍。
第三實(shí)施例圖3表示根據(jù)本發(fā)明的第三實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。圖3的該電壓發(fā)生電路具有與圖2的該電壓發(fā)生電路的結(jié)構(gòu)相類似的結(jié)構(gòu)，但是施加于第三和第四電源節(jié)點(diǎn)5和6的電壓電平不同。在圖3中所示的該結(jié)構(gòu)中，施加于第三電源節(jié)點(diǎn)5的電壓VPP設(shè)定成電壓VCC+|VTP|的電平。施加于第四電源節(jié)點(diǎn)6的電壓VBB設(shè)定為-VTN的電平，在此條件下，節(jié)點(diǎn)1的電壓V1和節(jié)點(diǎn)2的電壓V2由下式獲得
V1＝(VCC+|VTP|-|VTP|)/2+|VTP|＝VCC/2+|VTP|V2＝(VCC-VTN-(-VTN))/2-VTN＝VCC/2-VTN由于MOS晶體管Q5和Q6按源輸出器模式工作，故輸出節(jié)點(diǎn)3的電壓VO表達(dá)為VO＝VCC/2+|VTP|-VTN由于閾電壓VTN大體上等于|VTP|，故來自輸出節(jié)點(diǎn)3的電壓VO大體上達(dá)到VCC/2的電平。
與第一和第二實(shí)施例中所示的電壓發(fā)生電路相類似，根據(jù)圖3的結(jié)構(gòu)能實(shí)現(xiàn)一個(gè)具有很寬的電源電壓工作范圍的、以很低的功率消耗工作的電壓發(fā)生電路。
第四實(shí)施例圖4表示根據(jù)本發(fā)明的第四實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。圖4的該電壓發(fā)生電路除了以下幾點(diǎn)之外類似于圖1的該電壓發(fā)生電路。就是說，施加于第三電源節(jié)點(diǎn)5的電壓VPP設(shè)定成VCC+|VTP|的電壓電平。施加于第四電源節(jié)點(diǎn)6的電壓VBB設(shè)定成-VTN的電平。VTP是p溝道MOS晶體管Q3P的閾電壓而VTN是n溝道MOS晶體管Q1N的閾電壓。根據(jù)圖4中所示的結(jié)構(gòu)，從第一電壓發(fā)生部分VGAa的節(jié)點(diǎn)1供應(yīng)由下式表達(dá)的電壓V1。
V1＝(VCC+|VTP|-VTN)/2+VTN＝VCC/2+VTN/2+|VTP|/2此外，從第二電壓發(fā)生部分VGAb的節(jié)點(diǎn)2供應(yīng)由下式表達(dá)的電壓V2。
V2＝(VCC-|VTP|+VTN)/2-VTN＝VCC/2-VTN-|VTP|/2因而，從輸出電路OUT的輸出節(jié)點(diǎn)3供應(yīng)由下式表達(dá)的電壓VO。
VO＝VCC/2+|VTP|/2-VTN/2由于閾電壓VTN大體上等于|VTP|，故根據(jù)圖4中所示的結(jié)構(gòu)，輸出電壓VO大休上達(dá)到VCC/2的電平。
第三電源節(jié)點(diǎn)5上的電壓VPP和輸出節(jié)點(diǎn)3的電壓VO(以地電壓的電平為基準(zhǔn)的電壓)滿足以下關(guān)系式VPP＞2VO因?yàn)?，VCC+|VTP|-VCC-|VTP|+VTN＝VTN＞0在圖3中所示的該結(jié)構(gòu)中也滿足VPP＞2·VO這一關(guān)系式。更具體地說，VCC+|VTP|-VCC-2|VTP|+2·VTN＝2·VTN-|VTP|＞0通過向第三電源節(jié)點(diǎn)5供應(yīng)一個(gè)滿足VPP＞2(VO-VSS)的關(guān)系式的電壓，并通過向第四電源節(jié)點(diǎn)6供應(yīng)一個(gè)負(fù)電壓，即使當(dāng)電源電壓VCC的電平很低時(shí)也能穩(wěn)定地產(chǎn)生一個(gè)想要電平的電壓。
第五實(shí)施例圖5表示根據(jù)本發(fā)明的第五實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。圖5的該電壓發(fā)生電路從第三電源節(jié)點(diǎn)5上的電壓VPP和第四電源節(jié)點(diǎn)6上的電壓VBB產(chǎn)生施加于輸出電路OUT中的MOS晶體管Q5和Q6的柵的第一和第二電壓。電壓發(fā)生部分VGA包括一個(gè)連接在第三電源節(jié)點(diǎn)5與內(nèi)部節(jié)點(diǎn)1之間的高電阻值的電阻元件R5，一個(gè)連接在內(nèi)部節(jié)點(diǎn)1與7之間的n溝道MOS晶體管Q7N，一個(gè)連接在節(jié)點(diǎn)7與2之間的p溝道晶體管Q8P，以及一個(gè)連接在節(jié)點(diǎn)2與第四電源節(jié)點(diǎn)6之間的高電阻值的電阻元件R6。
施加于第三電源節(jié)點(diǎn)5的電壓VPP設(shè)定成VCC+VTN的電壓電平。這里，VTN指的是MOS晶體管Q7N的閾電壓。第四電壓節(jié)點(diǎn)6上的電壓VBB設(shè)定成-|VTP|。VTP指的是MOS晶體管Q8P的閾電壓。電阻元件R5和R6具有比MOS晶體管Q7N和Q8P的溝道電阻足夠地大，并且彼此相等的電阻值。它們的工作將在下文描述。
令R代表電阻元件R5和R6的電阻值；I代表從第三電源節(jié)點(diǎn)5流到第四電源節(jié)點(diǎn)6的電流；以及VX代表節(jié)點(diǎn)7上的電壓；則VCC+VTN-Vx＝I·R+VTNVx+|VTP|＝|VTP|+I·R …(4)從式(4)，得到下式(5)。
I.R＝Vx…(5)把式(5)代入第一式，得到下式(6)Vx＝VCC/2 …(6)根據(jù)式(6)，內(nèi)部節(jié)點(diǎn)1和2上的電壓V1和V2分別由以下諸式來表達(dá)。
V1＝VCC/2+VTNV2＝VCC/2-|VTP|MOS晶體管Q5和Q6分別在它們的柵接收電壓V1和V2，以便按源輸出器模式工作。因而，VCC/2的電壓供應(yīng)給輸出節(jié)點(diǎn)3。
在圖5中所示的結(jié)構(gòu)中，輸出電路OUT中的MOS晶體管Q5和Q6具有等于閾電壓絕對值的柵-源電壓，并工作于接通狀態(tài)與斷開狀態(tài)之間的邊界區(qū)。因而，在輸出電路OUT中幾乎沒有電流從電源節(jié)點(diǎn)4a流到地節(jié)點(diǎn)4b。在電壓發(fā)生部分VGA中，兩個(gè)接成二極管的MOS晶體管串聯(lián)連接。然而，第三電源節(jié)點(diǎn)5上的電壓VPP與第四電源節(jié)點(diǎn)6上的電壓VBB之間的差值為VCC+VTN+|VTP|。原理上，即使當(dāng)電源電壓VCC接近于0V時(shí)MOS晶體管Q7N和Q8P二者也均變成導(dǎo)通的，而一個(gè)小電流經(jīng)電阻元件R5和R6流到MOS晶體管Q7N和Q8P。MOS晶體管Q7N和Q8P按二極管模式工作。因而，即使當(dāng)電源電壓VCC具有很低的電平時(shí)也能可靠地產(chǎn)生一個(gè)想要電平的電壓。
于是，根據(jù)圖5的結(jié)構(gòu)能以很低的功率消耗穩(wěn)定地產(chǎn)生想要電平的電壓VO?？梢詫?shí)現(xiàn)一種具有很寬的電源電壓VCC的工作范圍的電壓發(fā)生電路。
第六實(shí)施例圖6表示根據(jù)本發(fā)明的第六實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。
參見圖6，該電壓發(fā)生部分VGA包括一個(gè)連接在第三電源節(jié)點(diǎn)5與節(jié)點(diǎn)1之間的高電阻值的電阻元件R5，一個(gè)連接在節(jié)點(diǎn)1與節(jié)點(diǎn)7之間的p溝道MOS晶體管Q7P，一個(gè)連接于節(jié)點(diǎn)2與7之間的接成二極管的n溝道MOS晶體管Q8N，以及一個(gè)連接于節(jié)點(diǎn)2與第四電源節(jié)點(diǎn)6之間的高電阻值的電阻元件R6。施加于第三電源節(jié)點(diǎn)5的電壓VPP設(shè)定成VCC+|VTP|的電平。施加于第四電源節(jié)點(diǎn)6的電壓VBB設(shè)定成-VTN。VTP和VTN分別表示MOS晶體管Q7P和Q8N的閾電壓。節(jié)點(diǎn)1上的電壓施加于輸出電路OUT中MOS晶體管Q5的柵。節(jié)點(diǎn)2上的電壓施加于輸出電路OUT中p溝道MOS晶體管Q6的柵。它們的工作將在下文描述。
假定電阻元件R5和R6的電阻值為彼此相等的值R。此電阻值R比MOS晶體管Q7P和Q8N的溝道電阻足夠地大。在此場合，MOS晶體管Q7P和Q8N按二極管模式工作而引起各自的閾電壓的絕對值的電壓降。從第三電源節(jié)點(diǎn)5與節(jié)點(diǎn)7之間的電壓，得到下式VCC+|VTP|-Vx＝I·R+|VTP|式中VX為節(jié)點(diǎn)7上的電壓。此外，由下式得到跨越節(jié)點(diǎn)7與第四電源節(jié)點(diǎn)6的電壓Vx+VTN＝I·R+VTN根據(jù)以上兩式，Vx＝VCC/2因而，節(jié)點(diǎn)1上的電壓V1和節(jié)點(diǎn)2上的電壓V2以下諸式表達(dá)
V1＝VCC/2+|VTP|V2＝VCC/2-VTN在輸出電路OUT中，MOS晶體管Q5從第一電源節(jié)點(diǎn)4a向輸出節(jié)點(diǎn)3供應(yīng)由下式表達(dá)的電壓。
VCC/2+|VTP|-VTN輸出電路OUT的MOS晶體管Q6把輸出節(jié)點(diǎn)3的電壓平放電到由下式表達(dá)的電平VCC/2-VTN+|VTP|因而，輸出節(jié)點(diǎn)3上的電壓V0表達(dá)為VO＝VCC/2+|VTP|-VTN由于在圖6中所示的該結(jié)構(gòu)中VTN大體上等于|VTP|，故輸出節(jié)點(diǎn)3的電壓VO近似為VCC/2。
根據(jù)圖6中所示的該結(jié)構(gòu)，一個(gè)具有施加于輸出節(jié)點(diǎn)3的電壓VO(地電壓為基準(zhǔn))的兩倍值的電壓供應(yīng)給第三電源節(jié)點(diǎn)5VCC+|VTP|-VCC-2|VTP|+2·VTN＝2·VTN-|VTP|＞0在電壓發(fā)生單元VGA中，兩個(gè)接成二極管的MOS晶體管串聯(lián)連接。即使當(dāng)電源電壓VCC為一個(gè)極低的值，第三電源節(jié)點(diǎn)5和第四電源節(jié)點(diǎn)6的電壓被偏移各自的閾電壓，而MOS晶體管Q7P和Q8N都接通，類似于第五實(shí)施例的該電壓發(fā)生電路。因而，能在節(jié)點(diǎn)1和2可靠地產(chǎn)生一個(gè)想要電平的電壓。此外，在輸出電路OUT中MOS晶體管Q5和Q6具有等于它們的閾電壓絕對值的各自的源電壓。因而，它們工作于接通狀態(tài)與斷開狀態(tài)之間的邊界區(qū)，并按推挽模式工作，而且?guī)缀鯖]有直通電流從電源節(jié)點(diǎn)4a流到地節(jié)點(diǎn)4b。根據(jù)圖6的電壓發(fā)生電路，能以很低的功率消耗穩(wěn)定地產(chǎn)生一個(gè)想要電平的電壓。于是，可以得到一種具有很寬的電源電壓VCC的工作范圍的電壓發(fā)生電路。
在第五和第六實(shí)施例中，電阻元件R5和R6可以由具有很大的溝道電阻的MOS晶體管來形成。
第七實(shí)施例圖7表示根據(jù)本發(fā)明的第七實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。參見圖7，該電壓發(fā)生電路VGB包括一個(gè)用來從第三電源節(jié)點(diǎn)5上的電壓VPP和第四電源節(jié)點(diǎn)6上的電壓VBB，分別在節(jié)點(diǎn)8和9上產(chǎn)生第三和第四電壓的電壓發(fā)生部分VGBa，一個(gè)用來從第三電源節(jié)點(diǎn)5上的電壓VPP和第四電源節(jié)點(diǎn)6上的電壓VBB產(chǎn)生第五電壓以便把該第五電壓供應(yīng)到節(jié)點(diǎn)10上的電壓發(fā)生部分VGBb，一個(gè)接收第三電源節(jié)點(diǎn)5上的電壓VPP和地節(jié)點(diǎn)4b上的電壓，用來根據(jù)來自電壓發(fā)生部分VGBa和VGBb的第三和第五電壓產(chǎn)生施加于輸出電路OUT中MOS晶體管Q5的柵上的第一電壓的電壓發(fā)生部分VGBc，以及一個(gè)連接在電源節(jié)點(diǎn)4a和第四電源節(jié)點(diǎn)6之間，用來根據(jù)來自電壓發(fā)生部分VGBa和GBb的第四和第五電壓產(chǎn)生施加于輸出電路OUT中MOS晶體管Q6的柵上的第二電壓的電壓發(fā)生部分VGBd。輸出電路OUT包括n溝道MOS晶體管Q5和p溝道MOS晶體管Q6，類似于以上第一至第六實(shí)施例。
電壓發(fā)生部分VGBa包括一個(gè)連接在第三電源節(jié)點(diǎn)5和節(jié)點(diǎn)8之間的高電阻值的電阻元件R5，串聯(lián)連接于節(jié)點(diǎn)8與7之間的接成二極管的n溝道MOS晶體管Q9N和Q7N，串聯(lián)連接于節(jié)點(diǎn)7與9之間的接成二極管的p溝道MOS晶體管Q8P和Q10P，以及連接在節(jié)點(diǎn)9與第四電源節(jié)點(diǎn)6之間的高電阻值的電阻元件R6。電阻元件R5和R6的電阻值設(shè)定成比MOS晶體管Q7N、Q8P、Q9N和Q10P各自的溝道電阻足夠地大的一個(gè)值。
電壓發(fā)生部分VGBb包括串聯(lián)連接在第三電源節(jié)點(diǎn)5與節(jié)點(diǎn)10之間的一個(gè)高電阻值的電阻元件R7，一個(gè)n溝道MOS晶體管Q13N，以及一個(gè)p溝道MOS晶體管Q11P。MOS晶體管Q13N和Q11P中每一個(gè)都是接成二極管的，并引起一個(gè)從第三電源節(jié)點(diǎn)5到節(jié)點(diǎn)10的等于閾電壓的絕對值的電壓降。
電壓發(fā)生部分VGBb還包括串聯(lián)連接在節(jié)點(diǎn)10與電源節(jié)點(diǎn)6之間的一個(gè)n溝道MOS晶體管Q12N，一個(gè)p溝道MOS晶體管Q14P，以及一個(gè)高電阻值的電阻元件R9。MOS晶體管Q12N和Q14P中每一個(gè)都是接成二極管的，并引起一個(gè)從節(jié)點(diǎn)10到第四電源節(jié)點(diǎn)6的等于閾電壓的絕對值的電壓降。
電壓發(fā)生部分VGBc包括一個(gè)連接在第三電源節(jié)點(diǎn)5與節(jié)點(diǎn)1之間的，用來在它的柵處從電壓發(fā)生部分VBGa接收節(jié)點(diǎn)8上所產(chǎn)生的第三電壓的n溝道MOS晶體管Q15，以及一個(gè)連接在節(jié)點(diǎn)1與地節(jié)點(diǎn)4b之間，并在它的柵處接收在電壓發(fā)生部分VGBb的節(jié)點(diǎn)10上所產(chǎn)生的第五電壓的p溝道MOS晶體管Q16。
電壓發(fā)生部分VGBd包括一個(gè)連接在電源節(jié)點(diǎn)4a與節(jié)點(diǎn)2之間，并帶有它的連接于電壓發(fā)生部分VGBb的節(jié)點(diǎn)10的柵的n溝道MOS晶體管Q17，以及一個(gè)連接在節(jié)點(diǎn)2與第四電源節(jié)點(diǎn)6之間，并帶有一個(gè)從電壓發(fā)生部分VGBa接收節(jié)點(diǎn)9上所產(chǎn)生的第四電壓的柵的p溝道MOS晶體管Q18。節(jié)點(diǎn)1連接于輸出電路OUT中n溝道MOS晶體管Q5的柵。節(jié)點(diǎn)2連接于輸出電路OUT中p溝道MOS晶體管Q6的柵。它們的工作將在下文描述。
施加于第三電源節(jié)點(diǎn)5的電壓VPP設(shè)定成VCC+2·VTN的電平。在第四電源節(jié)點(diǎn)6上的電壓VBB設(shè)定成-2|VTP|的電平。電阻元件R5和R6的電阻值各設(shè)定成一個(gè)比相應(yīng)通路中MOS晶體管的溝道電阻足夠地大的值。MOS晶體管Q7N、Q8P、Q9N和Q10P按二極管模式工作以引起一個(gè)各自的閾電壓的絕對值的電壓降。電阻元件R5和R6各有一個(gè)等于R的電阻值。當(dāng)在電壓發(fā)生部分VGBa中一個(gè)電流I導(dǎo)通時(shí)，節(jié)點(diǎn)7與第三電源節(jié)點(diǎn)5之間的電壓由下式表達(dá)VCC+2·VTN-Vx＝I·R+VTN+|VTP|式中Vx指的是節(jié)點(diǎn)7上的電壓。節(jié)點(diǎn)7與第四電源節(jié)點(diǎn)6之間的電壓表達(dá)為Vx+2|VTP|＝2|VTP|+I·R從上式中消去I·R項(xiàng)，節(jié)點(diǎn)7上的電壓Vx表達(dá)為Vx＝VCC/2
因而，節(jié)點(diǎn)8上的電壓V8和節(jié)點(diǎn)9上的電壓V9由以下諸式表達(dá)V8＝VCC/2+2·VTN…(7)V9＝VCC/2-2|VTP|…(8)在一個(gè)電壓發(fā)生電路或電壓發(fā)生部分VGBb中，電阻元件R7和R8的電阻值各設(shè)定成比包括在相應(yīng)通路中的MOS晶體管的溝道電阻足夠地大。此外，用電阻元件R7和R8的電值R、流過此通路的電流I及節(jié)點(diǎn)10上的電壓VY，得到以下諸式。
VCC+2·VTN-Vy＝I·R+VTN+|VTP|Vy+2|VTP|＝VTN+|VTP|+I·R從以上兩式中消去I·R項(xiàng)，得到到下式。
Vy＝VCC/2+VTN-|VTP| …(9)在電壓發(fā)生部分VGBc中，由于MOS晶體管具有一個(gè)比漏電位(第三電源節(jié)點(diǎn)5的電位)低的柵電位，MOS晶體管Q15按源輸出器模式工作。因而，節(jié)點(diǎn)1的電壓被MOS晶體管Q15充電到VCC/2+VTN的電平。當(dāng)節(jié)點(diǎn)1的電壓變成大于此充電電平時(shí)，由式(9)表達(dá)的電壓VV與節(jié)點(diǎn)1上的電壓V1之間的差值變成大于MOS晶體管Q16的閾電壓的絕對值，借此MOS晶體管Q16接通而降低節(jié)點(diǎn)1的電位。MOS晶體管Q16把節(jié)點(diǎn)1的電壓V1放電到VCC/2+VTN的電平。因而，節(jié)點(diǎn)1的電壓V1由下式表達(dá)V1＝VCC/2+VTN同理，在電壓發(fā)生部分VGBd中，MOS晶體管Q17按源輸出器模式工作，把節(jié)點(diǎn)2的電位電平充電到VCC/2-|VTP|。當(dāng)超過此電壓電平時(shí)，MOS晶體管Q18接通，借此把節(jié)點(diǎn)2的電位放電到VCC/2-|VTP|的電平。因而，節(jié)點(diǎn)2的電壓V2表達(dá)為
V2＝VCC/2-|VTP|在輸出電路OUT中，MOS晶體管Q5和Q6按源輸出器模式工作。因而，輸出節(jié)點(diǎn)3上的電壓VO達(dá)到VCC/2的電壓電平。在輸出電路OUT中，MOS晶體管Q5和Q6的柵-源電壓分別等于各自的閾電壓的絕對值，并工作于接通狀態(tài)與斷開狀態(tài)之間的邊界區(qū)，從而把功率消耗抑制到足夠低的水平。如果輸出節(jié)點(diǎn)3上的電壓升高，則MOS晶體管Q6接通。當(dāng)輸出節(jié)點(diǎn)3上的電壓VO降低時(shí)，MOS晶體管Q5接通。因而，能以很低的功率消耗穩(wěn)定地提供VCC/2電平的電壓VO。
在電壓發(fā)生部分VGBc和VGBd中，MOS晶體管Q15-Q18工作于接通狀態(tài)與斷開狀態(tài)之間的邊界區(qū)。在穩(wěn)定狀態(tài)下它們的功率消耗是極低的。此外，由于MOS晶體管Q15和Q16進(jìn)行推挽工作，其中一個(gè)斷開時(shí)另一個(gè)接通，故MOS晶體管Q5的電壓能穩(wěn)定地保持于預(yù)定的電壓電平。MOS晶體管Q17和Q18同樣進(jìn)行推挽工作，把MOS晶體管Q6的柵電位穩(wěn)定地保持于預(yù)定的電平。
當(dāng)由這一電壓發(fā)生電路所供應(yīng)的電壓VO在一個(gè)DRAM中用作位線預(yù)充電電壓VBL或單元陽極電壓VCP時(shí)，由于位線電容或單元陽極電容而在輸出節(jié)點(diǎn)3存在一個(gè)很大的寄生電容。為了以很高的速度給這一大寄生電容充電并穩(wěn)定地保持它們的預(yù)定電壓電平，MOS晶體管Q5和Q6中每一個(gè)的尺寸(溝道寬度W，或溝道寬度W對溝道長度L之比)設(shè)定成很大的量值。因而，MOS晶體管Q5和Q6的柵電容變成一個(gè)極大的值。當(dāng)經(jīng)一個(gè)具有大電阻值的電阻器對一個(gè)具有這樣一個(gè)大電容的柵充電時(shí)，由于該電阻器和該柵電容的RC延遲，在它們的電位提高時(shí)，MOS晶體管Q5和Q6的柵電位的提高被減慢。更具體地說，當(dāng)電源接通時(shí)，MOS晶體管Q5和Q6的柵電位穩(wěn)定于預(yù)定的電平是很費(fèi)時(shí)間的，而在接通電源后DRAM達(dá)到可操作狀態(tài)的時(shí)間期拖長。引起一個(gè)問題，即在電源接通之后DRAM不能快速地達(dá)到可操作狀態(tài)。
如圖7中所示通過用MOS晶體管Q15-Q18來驅(qū)動(dòng)輸出電路OUT的MOS晶體管Q5和Q6的柵能解決這個(gè)電位提高延遲的問題。更具體地說，僅為驅(qū)動(dòng)MOS晶體管Q5和Q6的諸柵的電容的目的而需要MOS晶體管Q15-Q18。與位線電容和單元陽極電容相比MOS晶體管Q5和Q6的柵電容是非常小的。因而，MOS晶體管Q15-Q18的尺寸(溝道寬度，或溝道寬度對溝道長度的比值)可設(shè)定成約為MOS晶體管Q5和Q6的尺寸的1/10至1/100。因而，MOS晶體管Q15-Q18的柵電容相應(yīng)地減小。根據(jù)其中經(jīng)一個(gè)大電阻值的電阻元件給MOS晶體管Q15-Q18的諸柵充電的結(jié)構(gòu)，它們的電位提高速度能提高到在經(jīng)一個(gè)電阻元件驅(qū)動(dòng)MOS晶體管Q5和Q6的柵電位的場合的該速度的10至100倍。結(jié)果，來自輸出節(jié)點(diǎn)3的電壓VO的提高能增加。
因而，通過采用圖7中所示結(jié)構(gòu)的電壓發(fā)生電路，在電源接通這后能快速而穩(wěn)定地產(chǎn)生電壓VO。在電壓發(fā)生部分VGBa和VGBb中，第三電源節(jié)點(diǎn)5與第四電源節(jié)點(diǎn)6的電壓之間的差值能設(shè)定成VCC+2·VTN+2|VTP|的電平。即使當(dāng)電源電壓VCC很低時(shí)，每個(gè)通路中的MOS晶體管也能可靠地接通。于是，MOS晶體管能按二極管模式工作，即使當(dāng)電源電壓VCC的值很低時(shí)也產(chǎn)生一個(gè)所需電平的電壓。
根據(jù)圖7中所示的結(jié)構(gòu)，在電壓發(fā)生部分VGBb中MOS晶體管Q13N和MOS晶體管Q18P的位置可以互換。此外，MOS晶體管Q12N和Q10P的位置可以互換。
第八實(shí)施例圖8表示根據(jù)本發(fā)明的第八實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。除了電壓發(fā)生部分VGBa之外，圖8的電壓發(fā)生電路的結(jié)構(gòu)類似于圖7的電壓發(fā)生電路的結(jié)構(gòu)。對應(yīng)的元件帶有所分配的相同的標(biāo)號。
在電壓發(fā)生部分VGBa中，接成二極管的p溝道MOS晶體管Q9P和Q7P串聯(lián)連接在節(jié)點(diǎn)8與7之間。此外，接成二極管的n溝道MOS晶體管Q8N和Q1ON串聯(lián)連接在節(jié)點(diǎn)7與9之間。將描述它們的工作。
電阻元件R5和R6的電阻值設(shè)定成比MOS晶體管Q9P、Q7P、Q8N和Q10N的溝道電阻足夠地大，因而，這些MOS晶體管各引起一個(gè)從第三電源節(jié)點(diǎn)5至第四電源節(jié)點(diǎn)6的閾電壓絕對值的電壓降。假定流過電壓發(fā)生部分VGBa的電流為I，得到以下關(guān)系式。
VCC+2·VTN-Vx＝I·R+2|VTP|Vx+2|VTP|＝2·VTN+I·R
從以下兩式中消去I·R項(xiàng)，得到下式。
Vx＝VCC/2+2·VTN-2|VTP|因而，節(jié)點(diǎn)8上的電壓V8和節(jié)點(diǎn)9上的電壓V9由以下諸式表達(dá)V8＝VCC/2+2·VTNV9＝VCC/2-2|VTP|更具體地說，節(jié)點(diǎn)8和9上的電壓V8和V9各達(dá)到與圖7的電壓發(fā)生電路中節(jié)點(diǎn)8和9上各電壓相同的電壓電平。因而，根據(jù)圖8中所示的電路能實(shí)現(xiàn)類似于第七實(shí)施例的電壓發(fā)生電路的那些優(yōu)點(diǎn)。
只要兩個(gè)p溝道MOS晶體管和兩個(gè)n溝道MOS晶體管彼此串聯(lián)地連接在節(jié)點(diǎn)8和9之間并各為二極管連接的，即能實(shí)現(xiàn)類似的優(yōu)點(diǎn)。這些MOS晶體管的配置次序是隨意的。
第九實(shí)施例圖9表示根據(jù)本發(fā)明的第九實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。圖9的電壓發(fā)生電路類似于圖7中所示者，除了電壓發(fā)生部分VGBb的結(jié)構(gòu)，及分別供應(yīng)第三電源節(jié)點(diǎn)5和第四電源節(jié)點(diǎn)6的電壓VPP和VBB的電平之外。對應(yīng)的元件帶有所分配的相同標(biāo)號。
電壓發(fā)生部分VGBb包括一個(gè)連接在第三電源節(jié)點(diǎn)5與節(jié)點(diǎn)10之間的高電阻值的電阻元件R9，以及一個(gè)連接在節(jié)點(diǎn)10與第四電源節(jié)點(diǎn)6之間的高電阻值的電阻元件R1O。電阻元件R9和R10具有相同的電阻值。根據(jù)降低功率消耗的觀點(diǎn)，電阻元件R9和R10具有一個(gè)高電阻值。電阻元件R9和R10可以由具有很高的溝道電阻的MOS晶體管來形成。
施加于第三電源節(jié)點(diǎn)5的電壓VPP設(shè)定成VCC+VTN+|VTP|的電平。施加于第四電源節(jié)點(diǎn)6的電壓VBB設(shè)定成-(|VTP|+VTN)的電平。|VTP|代表電壓發(fā)生部分VGBa中p溝道MOS晶體管閾電壓的絕對值。VTN代表電壓發(fā)生部分VGBa中n溝道MOS晶體管的閾電壓。它們的工作將在下文描述。
電阻R9和R10具有相同的電阻值，而節(jié)點(diǎn)10上的電壓VY設(shè)定成(VPP+VBB)/2＝VCC/2的電壓電平。當(dāng)電壓發(fā)生部分VGBa中節(jié)點(diǎn)7上的電壓為Vx時(shí)，得到下式VCC+VTN+|VTP|-Vx＝2·VTN+I·RVx+VTN+|VTP|＝2|VTP|+I·R從以上兩式中消去I·R項(xiàng)，得到下式。
Vx＝VCC/2+|VTP|-VTN因而，節(jié)點(diǎn)8上的電壓V8和節(jié)點(diǎn)9上的電壓V9由以下諸式表示V8＝Vx+2·VTN＝VCC/2+|VTP|+VTNV9＝Vx-2|VTP|＝VCC/2-|VTP|-VTN因而，從電壓發(fā)生部分VGBc的節(jié)點(diǎn)1供應(yīng)由下式表達(dá)的電壓V1。
V1＝VCC/2+|VTP|而且從電壓發(fā)生部分VGBd的節(jié)點(diǎn)2供應(yīng)由下式表達(dá)的電壓V2。
V2＝VCC/2-VTN因而，從輸出電路OUT供應(yīng)由下式表達(dá)的電壓VO。
VO＝VCC/2+|VTP|-VTN由于VTN大體上等于|VTP|，故來自輸出節(jié)點(diǎn)3的電壓VO達(dá)到大約VCC/2的電壓電平。
由于根據(jù)圖9中所示的結(jié)構(gòu)在電壓發(fā)生部分VGBb中沒有設(shè)置MOS晶體管，故與前面第七和第八實(shí)施例的結(jié)構(gòu)對比元件數(shù)能減少。根據(jù)圖9中所示的結(jié)構(gòu)，第三電源節(jié)點(diǎn)5上的電壓VPP與第四電源節(jié)點(diǎn)6上的電壓VBB之間的差值能用下式表達(dá)VPP-VBB＝VCC+2·VTN+2|VTP|因而，在此電壓發(fā)生部分VGBa中即使當(dāng)兩個(gè)n溝道MOS晶體管和兩個(gè)p溝道MOS晶體管串聯(lián)連接時(shí)，這些MOS晶體管也能可靠地接通。于是，即使在很低的電源電壓VCC的場合也能可靠地產(chǎn)生一個(gè)想要電壓電平的電壓。
MOS晶體管Q15和Q18的漏分別連接于第三電源節(jié)點(diǎn)5和第四電源節(jié)點(diǎn)6，以便按源輸出器模式運(yùn)行MOS晶體管Q15和Q18。(這一源輸出模式將在下文詳細(xì)描述)。
根據(jù)圖9中所示的結(jié)構(gòu)，第三電源節(jié)點(diǎn)5上的電壓VPP滿足針對輸出節(jié)點(diǎn)3上的電壓VO的關(guān)系VPP＞2·VOVPP-2·VO＝3·VTN-|VTP|＞0根據(jù)本第九實(shí)施例的電壓發(fā)生電路，可以得到一個(gè)能以很低的功率消耗在很寬的電源電壓VCC的范圍內(nèi)穩(wěn)定地產(chǎn)生一個(gè)想要電平的電壓的電壓發(fā)生電路。此外，在電源接通之后能以很高的速度把電壓VO設(shè)定成一個(gè)預(yù)定電平。
第十實(shí)施例圖10表示根據(jù)本發(fā)明的第十實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。除以下諸點(diǎn)之外圖10的電壓發(fā)生電路具有與圖9所示者類似的結(jié)構(gòu)。圖10的電壓發(fā)生電路的電壓發(fā)生部分VGBa帶有串聯(lián)連接在節(jié)點(diǎn)8與7之間的接成二極管的p溝道MOS晶體管Q9P和Q7P，以及串聯(lián)連接在節(jié)點(diǎn)7與9之間的接成二極管的n溝道MOS晶體管Q8N和Q10N。
它們的工作將在下文描述。假定電阻元件R5和R6的電阻值為R。電阻值R設(shè)定成比MOS晶體管Q7P、Q8N、Q9P和Q10N的溝道電阻足夠地大。假定流過電壓發(fā)生部分VGBa的電流為I，得到以下關(guān)系式VPP-Vx＝VCC+VTN+|VTP|-Vx＝I·R-2|VTP|Vx-VBB＝Vx+|VTP|+VTN＝2|VTP|+I·R
從以上兩式中消去I·R項(xiàng)，得到下式。
Vx＝VCC/2+VTN-|VTP|因而，節(jié)點(diǎn)8和9上的電壓V8和V9分別由以下諸式表達(dá)V8＝Vx+2|VTP|＝VCC/2+VTN+|VTP|V9＝Vx-2|VTP|＝VCC/2-|VTP|-VTN節(jié)點(diǎn)8和9上的電壓V8和V9與圖9的電壓發(fā)生電路中節(jié)點(diǎn)8和9上的諸電壓相同。因而，根據(jù)圖10中所示的結(jié)構(gòu)進(jìn)行與圖9的電壓發(fā)生電路相同的工作，并實(shí)現(xiàn)類似的優(yōu)點(diǎn)。
至于電壓發(fā)生部分VGBa，只要兩個(gè)接成二極管的p溝道MOS晶體管和兩個(gè)接成二極管的n溝道MOS晶體管串聯(lián)連接在節(jié)點(diǎn)8和9之間，即能得到類似的優(yōu)點(diǎn)。
第十一實(shí)施例圖11表示根據(jù)本發(fā)明的第十一實(shí)施例的一種電壓發(fā)生電路的一種結(jié)構(gòu)。圖11的電壓發(fā)生電路缺少用來產(chǎn)生第五電壓VY的電壓發(fā)生部分VGBb。電壓發(fā)生部分VGBa產(chǎn)生該第五電壓。電壓發(fā)生部分VGBa包括連接在第三電源節(jié)點(diǎn)5與節(jié)點(diǎn)8之間的高電阻值的電阻元件R5，串聯(lián)連接在節(jié)點(diǎn)8與7之間的接成二極管的n溝道MOS晶體管Q9N和p溝道MOS晶體管Q7P，串聯(lián)連接在節(jié)點(diǎn)7與9之間的接成二極管的n溝道MOS晶體管Q8N和p溝道MOS晶體管Q10P，以及一個(gè)連接在節(jié)點(diǎn)9與第四電源節(jié)點(diǎn)6之間的高電阻值電阻元件R6。
電阻元件R5和R6各有一個(gè)比MOS晶體管Q7P、Q8N、Q9N和Q10P的溝道電阻足夠地大的電阻值。電壓發(fā)生部分VGBc和VGBd及輸出電路OUT的結(jié)構(gòu)與前面第七至第十實(shí)施例的電壓發(fā)生電路的結(jié)構(gòu)類似，而且對應(yīng)的元件帶有所分配的相同標(biāo)號。施加于第三電源節(jié)點(diǎn)5的電壓VPP具有VCC+VTN+|VTP|的電壓電平。施加于第四電源節(jié)點(diǎn)6的電壓VBB具有-(|VTP|+VTN) 的電壓電平。它們的工作將在下文描述。
電阻R5和R6二者均有一個(gè)電阻值R。假定在電壓發(fā)生部分BGBa中從第三電源節(jié)點(diǎn)5流到第四電源節(jié)點(diǎn)6的電流為I。假定節(jié)點(diǎn)7上的電壓為Vx，得到以下關(guān)系式。
VPP-Vx＝VCC+VTN+|VTP|-Vx＝I·R+VTN+|VTP|Vx-VBB＝Vx+|VTP|+VTN＝VTN+|VTP|+I·R從以上兩式中消去I·R項(xiàng)，得到下式Vx＝VCC/2因而，節(jié)點(diǎn)8和9上的電壓V8和V9分別表達(dá)為V8＝VCC/2+|VTP|+VTN，V9＝VCC/2-|VTP|-VTN.
MOS晶體管Q15和Q17按源輸出器模式工作。來自節(jié)點(diǎn)1和2的電壓V1和V2分別由以下諸式表達(dá)。
V1＝VCC/2+|VTP|V2＝VCC/2-VTN.
當(dāng)節(jié)點(diǎn)1上的電壓V1變成高于此電壓電平時(shí)，p溝道MOS晶體管Q16接通，借此降低節(jié)點(diǎn)1上的電壓V1的電平。MOS晶體管Q16能放電降低到的電壓電平為VCC/2+|VTP|。
同理，當(dāng)節(jié)點(diǎn)2上的電壓V2升高時(shí)，MOS晶體管Q18工作，借此把節(jié)點(diǎn)2上的電壓V2放電到VCC/2-VTN的電平。因而，節(jié)點(diǎn)1和2上的電壓V1和V2分別保持于由下式表達(dá)的電壓電平V1＝VCC/2+|VTP|V2＝VCC/2-VTN由于在輸出電路OUT中MOS晶體管Q5和Q6按源輸出器模式工作，故輸出節(jié)點(diǎn)3上的電壓VO表達(dá)為VO＝VCC/2+|VTP|-VTN由于在圖11中所示的電路中，電壓發(fā)生部分VGBc和VGBd及輸出電路OUT分別按推挽模式工作，故能以很低的功率消耗穩(wěn)定地產(chǎn)生一個(gè)想要電平的電壓。
第三電源節(jié)點(diǎn)5上的電壓VPP與第四電源節(jié)點(diǎn)6上的電壓VBB之間的電壓差設(shè)定成比電壓發(fā)生部分VGBa中諸MOS晶體管的閾電壓絕對值之和高出電源電壓VCC。因而，即使當(dāng)電源電壓VCC很低時(shí)電壓發(fā)生部分VGBa中的所有MOS晶體管也都能可靠地接通。因而，即使在低電源電壓的條件下也能以預(yù)定的電壓電平穩(wěn)定地產(chǎn)生第三至第五電壓。
由于電源發(fā)生部分VGBa也產(chǎn)生第五電壓，故不必要設(shè)置用來產(chǎn)生第五電壓的電壓發(fā)生部分VGBb。因而，能消除電壓發(fā)生部分VGBb的功率消耗和占用面積，從而實(shí)現(xiàn)一種具有很低的功率消耗和很小的占用面積的電壓發(fā)生電路。
在圖11中所示的結(jié)構(gòu)中，MOS晶體管Q9N和MOS晶體管Q7P的位置可以互換。此外，MOS晶體管Q8N和Q10P的位置可以互換。
其他實(shí)施例從電壓發(fā)生電路VGB供應(yīng)的電壓VO被描述成具有大約電源電壓VCC的一半的電壓電平。這僅僅是為了方便起見，而在一個(gè)DRAM中實(shí)際需要的電壓值是分別對應(yīng)著一個(gè)存儲單元電容器的存儲節(jié)點(diǎn)的存儲狀態(tài)“1”和“0” 的電壓VH和VL的中間值(VH+VL)/2，或者當(dāng)從一個(gè)存儲單元讀出數(shù)據(jù)時(shí)該位線的電壓(在字線選擇期間的位線電壓)。該情況將在下文描述。
考慮一種狀態(tài)，其中存儲單元電容器Cs的存儲節(jié)點(diǎn)連接于位線BL，如圖12A中所示。一個(gè)單元陽極電壓VCP施加于存儲單元電容器Cs的單元陽極。寄生電容Cb存在于位線BL中?？紤]到位線BL預(yù)充電到電壓VBL的電平。當(dāng)“1”的電壓存儲在存儲單元電位器Cs的存儲節(jié)點(diǎn)中時(shí)，位線BL的電位在該存儲單元被選擇時(shí)升高ΔVh，如圖12B中所示。當(dāng)“0”的電壓存儲在存儲單元電位器Cs的存儲節(jié)點(diǎn)中時(shí)，位線BL的電位從預(yù)充電電壓VBL的電平降低ΔVl，如圖12職所示。這些讀出電壓ΔVh和ΔVl概述如下。
假定存儲單元電容器Cs中存儲狀態(tài)“1”和“0”的電壓分別為VH和VL。在存儲信息“1”和“0”時(shí)存儲單元電容器Cs的存儲節(jié)點(diǎn)中的存儲電荷Q由以下式(10)和式(11)來代表＂1＂∶Q＝Cs·(VH-VCP) …(10)＂O＂∶Q＝Cs·(VL-VCP) …(11)如果讀出電壓ΔVh的電平不同于ΔVl的電平，對于該讀出放大器來說數(shù)據(jù)“1”的裕度不同于數(shù)據(jù)“0”的裕度。因而，讀出放大器的工作裕度按較低的讀出電壓確定，以便減小讀出裕度。為了均衡ΔVh和ΔVl的電平，式(10)和(11)中所示的存儲電荷Q的量必須彼此相等并帶有相反的符號。
就是說，Cs·(VH-VCP)+Cs·(VL-VCP)＝0上式經(jīng)過變換，得到式(12)。
VCP＝(VH+VL)/2 …(12)更具體地說，需要單元陽極電壓VCP取對應(yīng)著存儲狀態(tài)“1”的電壓VH與對應(yīng)著存儲狀態(tài)“0”的電壓VL之間的一個(gè)中間值。
同理在位線BL中必須取電壓VH與VL之間的一個(gè)中間值。如果位線電位VBL偏離電壓VH與VL之間的一個(gè)中間值，雖然產(chǎn)生具有相同電平的讀出電壓ΔVh和ΔVl，但在讀出數(shù)據(jù)“1”時(shí)的位線電位與讀出數(shù)據(jù)“0”時(shí)的位線電位不同。因而，讀出裕度降低。于是，位線預(yù)充電電壓VBL和單元陽極電壓VCP設(shè)定成與在存儲單元陽極(plate)電容器Cs的存儲節(jié)點(diǎn)中的存儲狀態(tài)“1”相對應(yīng)的電壓VH和與存儲狀態(tài)“0”相對應(yīng)的電壓VL之間的一個(gè)中間值。由電壓發(fā)生電路VGB產(chǎn)生的電壓VO相當(dāng)于電壓VH與VL之間的該中間值的電壓電平，或者在字線選擇期間位線BL的電壓電平，而不是大約電源電壓的一半。
圖13A和13B各是用來說明一個(gè)MOS晶體管的源輸出器模式工作的圖，其中圖13A表示一個(gè)n溝道MOS晶體管而圖13B表示一個(gè)p溝道MOS晶體管。
當(dāng)一個(gè)n溝道MOS晶體管NQ如圖13A中所示按源輸出器模式工作時(shí)，在柵G的電壓Vg與源S的電壓Vs之間建立起以下關(guān)系式。
Vs＝Vg-VTN由于需要一個(gè)n溝道MOS晶體管NQ工作于飽和區(qū)，故施加于漏D的電壓Vd必須滿足以下關(guān)系式。
Vd≥Vg-VTN只要滿足上式，漏D的電壓Vd可以取任意值。因而，用來給輸出電路OUT中的輸出節(jié)點(diǎn)充電的MOS晶體管Q5的漏不得耦合于電源節(jié)點(diǎn)4a接收電源電壓VCC。需要一個(gè)處于VCC±ΔVCC范圍之內(nèi)的電壓(以便工作于飽和區(qū))。例如，在一個(gè)從內(nèi)部降壓轉(zhuǎn)換外電源電壓EXTVCC而產(chǎn)生一個(gè)內(nèi)電源電壓INTVCC的DRAM中，MOS晶體管Q5的漏可以設(shè)定成接收外電源電壓EXTVCC。在此場合，電壓發(fā)生部分VGB以內(nèi)部工作電源電壓INTVCC為基準(zhǔn)產(chǎn)生一個(gè)電壓。此漏電壓也施加于電壓發(fā)生部分VGBc和VGBd中按源輸出器模式工作的MOS晶體管Q15和Q17。
當(dāng)p溝道MOS晶體管PQ如圖13B中所示按源輸出器模式工作時(shí)，在柵G的電壓Vg與源S的電壓Vs之間建立起一個(gè)類似于n溝道MOS晶體管NQ的關(guān)系式。
Vs＝Vg-VTP＝Vg+|VTP|由于需要工作于飽和區(qū)，故在該p溝道MOS晶體管中漏D的電壓Vd與柵電壓Vg滿足以下關(guān)系式。
Vd≤Vg-VTP＝Vg+|VTP|
這里，VTP是P溝道MOS晶體管PQ的閾電壓并有負(fù)值。n溝道MOS晶體管NQ的閾電壓VTN有正值。
只要保證工作于飽和區(qū)，p溝道MOS晶體管PQ中漏電壓Pd可以取任意值。因而，沒有必要向輸出電路OUT中MOS晶體管Q6的漏提供地電壓VSS的電平，并且只要保證工作于飽和區(qū)可以適用于接收0±ΔVSS范圍內(nèi)的一個(gè)電壓。這也適用于電壓發(fā)生部分VGBc和VGBd中的MOS晶體管Q16和Q18的諸漏電壓。
更具體地說，按源輸出器模式工作的MOS晶體管的源電壓Vs僅取決于柵電壓Vg和閾電壓VTN或VTP的值，而與漏電壓Vd的值(只要保證工作于飽和區(qū))無關(guān)。因而，在以上諸實(shí)施例中地節(jié)點(diǎn)4b可以適用于接收第四電源節(jié)點(diǎn)6上的電壓。
〔產(chǎn)生施加于第三電源節(jié)點(diǎn)的電壓的電路1〕圖14A表示一種用來產(chǎn)生施加于第三電源節(jié)點(diǎn)的電壓VPP的結(jié)構(gòu)，而且14B表示其操作波形。一個(gè)VPP發(fā)生電路包括串聯(lián)連接在電源節(jié)點(diǎn)4a與第三電源節(jié)點(diǎn)5之間的二極管元件D1-D4，一個(gè)用來使第三電源節(jié)點(diǎn)5的電壓穩(wěn)定的穩(wěn)壓電容器CL1，以及一個(gè)連接在第三電源節(jié)點(diǎn)5與電源節(jié)點(diǎn)4a之間并按二極管模式工作的n溝道MOS晶體管Q50。二極管元件D1-D4從電源節(jié)點(diǎn)4a向第三電源節(jié)點(diǎn)5沿正向方向配置。
VPP發(fā)生電路還包括一個(gè)連接在時(shí)鐘信號輸入節(jié)點(diǎn)60和二極管元件D1與D2之間的節(jié)點(diǎn)50之間的升壓電容器C1，一個(gè)連接在時(shí)鐘信號輸入節(jié)點(diǎn)61和二極管元件D2與D3之間的節(jié)點(diǎn)51之間的升壓電容器C2，以及一個(gè)連接在時(shí)鐘信號輸入節(jié)點(diǎn)60和二極管元件D3與D4之間的節(jié)點(diǎn)52之間的升壓電容器C3?；パa(bǔ)時(shí)鐘信號Ф和/Ф分別施加于時(shí)鐘信號輸入節(jié)點(diǎn)60和61。時(shí)鐘信號Ф和/Ф在0V與電源電壓VCC之間振蕩。它們的工作將在下文中參照圖14B來描述。
當(dāng)時(shí)鐘信號Ф達(dá)到高電平而時(shí)鐘信號/Ф達(dá)低電平時(shí)，節(jié)點(diǎn)50和52的電位被升壓電容器C1和C3的電荷抽運(yùn)作用升高。節(jié)點(diǎn)51的電位根據(jù)升壓電容器C2的電荷抽運(yùn)作用而降低。二極管元件D1從電源節(jié)點(diǎn)4a接收電源電壓VCC，把節(jié)點(diǎn)50的電位預(yù)充電到VCC-VF的電位電平。這里，VF是二極管元件D1-D4中每一個(gè)的正向壓降。因而，當(dāng)時(shí)鐘信號Ф被驅(qū)動(dòng)成高電平時(shí)，節(jié)點(diǎn)5的電位被升壓電容器C1的電荷抽運(yùn)作用上拉到2·VCC-VF的電平。節(jié)點(diǎn)50的電荷經(jīng)二極管元件D2轉(zhuǎn)移到節(jié)點(diǎn)51而提高節(jié)點(diǎn)51的電位。當(dāng)節(jié)點(diǎn)50與節(jié)點(diǎn)51的電位之間的差值變成VF時(shí)，二極管元件D2達(dá)到斷開狀態(tài)。這里二極管元件D3達(dá)到斷開狀態(tài)。當(dāng)節(jié)點(diǎn)52的電位升高時(shí)，電荷經(jīng)二極管元件D4供應(yīng)給穩(wěn)壓電容器CL1，借此節(jié)點(diǎn)5的電位升高。
當(dāng)時(shí)鐘信號Ф被驅(qū)動(dòng)成低電平而時(shí)鐘信號/Ф被驅(qū)動(dòng)成高電平時(shí)，節(jié)點(diǎn)50和52的電位降低，而節(jié)點(diǎn)51的電位升高。在此狀態(tài)下，二極管元件D接通，借此電荷從節(jié)點(diǎn)51向節(jié)點(diǎn)52流入而提高節(jié)點(diǎn)52的電位。通過重復(fù)此操作，在穩(wěn)定的狀態(tài)下節(jié)點(diǎn)50的電位在VCC-VF與2·VCC-VF之間進(jìn)行變換。由于節(jié)點(diǎn)51從節(jié)點(diǎn)50經(jīng)二極管元件D2預(yù)充電，故其電位在2·VCC-2·VF與3·VCC-2·VF之間進(jìn)行變換。由于節(jié)點(diǎn)52從節(jié)點(diǎn)51經(jīng)二極管元件D3預(yù)充電，故該電位在3·VCC-3·VF與4·VCC-3·VF之間進(jìn)行變換。因而，從二極管元件D4作為最大生成電壓VPP’產(chǎn)生一個(gè)4(VCC-VF)的電壓。MOS晶體管Q50連接在第三電源節(jié)點(diǎn)5與電源節(jié)點(diǎn)4a之間以便把第三電源節(jié)點(diǎn)5上的電壓VPP與電源節(jié)點(diǎn)4a上的電源電壓VCC之差保持于其閾電壓VTN的電平。因而，供應(yīng)給第三電源節(jié)點(diǎn)5的電壓VPP為VPP＝VCC+VTN當(dāng)這一n溝道MOS晶體管Q50被用作一個(gè)鉗位晶體管以產(chǎn)生比電源電壓VCC高的電壓VPP時(shí)，靠一個(gè)由二極管元件D1-D4及升壓電容器C1-C3形成的電荷抽運(yùn)電路所產(chǎn)生的電壓VPP’必定高于電壓VPP。
圖15表示電源電壓VCC與電壓VPP及VPP’之間的關(guān)系。電源電壓VCC沿橫坐標(biāo)繪制，而電壓VPP和VPP’沿縱坐標(biāo)繪制。為了通過MOS晶體管Q50的鉗位操作來產(chǎn)生所需電平的電壓VPP，必須滿足VPP≤VPP’。就是說，VPP’≥VPP＝VCC+VTN·更具體地說，必須滿足關(guān)系式4(VCC-VF)≥VCC+VTN.
VCC≥(4VF+VTN)/3假定二極管元件D1-D4中每一個(gè)的正向壓降VF為0.7V，而n溝道MOS晶體管Q50的閾電壓VTN為0.8V，建立起下式。
VCC≥(2.8+0.8)/3＝1.2V更具體地說，如果電源電壓VCC大于1.2V，則能產(chǎn)生所需電平的電壓VPP。這意味著電源電壓VCC能降低到1.2V的電平。
〔VPP發(fā)生電路2〕圖16表示一種VPP發(fā)生電路的另一種結(jié)構(gòu)。參見圖16，該VPP發(fā)生電路包括一個(gè)用來根據(jù)電源電壓VCC和時(shí)鐘信號Ф和/Ф產(chǎn)生電壓VPP’的VPP’發(fā)生器100，以及串聯(lián)連接在第三電源節(jié)點(diǎn)5與電源節(jié)點(diǎn)4a之間的一個(gè)n溝道MOS晶體管Q50和一個(gè)P溝道MOS晶體管Q51。MOS晶體管Q50和Q51分別接成二極管。VPP’發(fā)生器100包括圖14A中所示的二極管元件D1-D4，升壓電容器C1-C3，以及穩(wěn)壓電容器CL1。根據(jù)圖16中所示的結(jié)構(gòu)，第三電源節(jié)點(diǎn)5的電壓VPP的電平由下式表達(dá)VPP＝VCC+VTN+|VTP|這里，VTN和VTP分別表示MOS晶體管Q50和Q51的閾電壓。
〔VPP發(fā)生電路3〕
圖17表示一種VPP發(fā)生電路的又一種結(jié)構(gòu)。參見圖17，該VPP發(fā)生電路包括一個(gè)VPP’發(fā)生器100，以及一個(gè)連接在第三電源節(jié)點(diǎn)5與電源節(jié)點(diǎn)4a之間的p溝道MOS晶體管Q51。MOS晶體管Q51帶有它的連接于電源節(jié)點(diǎn)4a的柵和漏及它的連接于第三電源節(jié)點(diǎn)5的源。當(dāng)?shù)谌娫垂?jié)點(diǎn)5上的電壓VPP高于VCC+|VTP|時(shí)MOS晶體管Q51接通，從而降低電壓VPP的電平。根據(jù)MOS晶體管Q51的鉗位功能，從第三電源節(jié)點(diǎn)5供應(yīng)由下式表達(dá)的電平的電壓VPP。
VPP＝VCC+|VTP|這里，VTP指的是MOS晶體管Q51的閾電壓。
為了產(chǎn)生一個(gè)VPP＝VCC+2VTN的電壓，可以采用串聯(lián)連接的兩個(gè)接成二極管的n溝道MOS晶體管。
〔VBB發(fā)生電路1〕圖18表示一個(gè)用來產(chǎn)生施加于第四電源節(jié)點(diǎn)的電壓VBB的電路的又一種結(jié)構(gòu)。參見圖18，該VBB發(fā)生電路包括串聯(lián)連接在第四電源節(jié)點(diǎn)6與地節(jié)點(diǎn)4b之間的二極管元件D11-D14，一個(gè)連接在二極管元件D11和D12的節(jié)點(diǎn)70與時(shí)鐘信號輸入節(jié)點(diǎn)60之間的電荷抽運(yùn)電容器C11，一個(gè)連接在二極管元件D12和D13的節(jié)點(diǎn)71與時(shí)鐘信號輸入節(jié)點(diǎn)61之間的電荷抽運(yùn)電容器C12，以及一個(gè)連接在二極管元件D13和D14的節(jié)點(diǎn)72與時(shí)鐘信號輸入節(jié)點(diǎn)60之間的電荷抽運(yùn)電容器C13。二極管元件D11-D14從第四電源節(jié)點(diǎn)6向地節(jié)點(diǎn)4b沿正向方向連接?；パa(bǔ)的時(shí)鐘信號Ф和/Ф分別供應(yīng)給時(shí)鐘信號輸入節(jié)點(diǎn)60和61。
該VBB發(fā)生電路還包括一個(gè)連接在第四電源節(jié)點(diǎn)6與地節(jié)點(diǎn)4b之間的穩(wěn)壓電容器CL2，以及一個(gè)連接在第四電源節(jié)點(diǎn)6與地節(jié)點(diǎn)4b之間的p溝道MOS晶體管Q60。MOS晶體管Q60帶有它的連接于第四電源節(jié)點(diǎn)6的柵和漏。MOS晶體管Q60具有一個(gè)閾電壓VTP。二極管元件D11-D14各有一個(gè)正向壓降VF。它們的工作將在下文中參照圖19來描述。
時(shí)鐘信號Ф和/Ф在地電壓0V與電源電壓VCC之間進(jìn)行轉(zhuǎn)換。當(dāng)施加于時(shí)鐘信號輸入節(jié)點(diǎn)60的時(shí)鐘信號Ф被上拉到高電平時(shí)，施加于時(shí)鐘信號輸入節(jié)點(diǎn)61的時(shí)鐘信號/Ф被下拉到低電平。雖然節(jié)點(diǎn)70的電位響應(yīng)于時(shí)鐘信號Ф的上升被電荷抽運(yùn)電容器C11提高，但該電位被二極管元件D11放電成VF的電平。響應(yīng)于時(shí)鐘信號/Ф的下降，節(jié)點(diǎn)71的電位被電荷抽運(yùn)電容器C12所降低，而二極管元件D12斷開。由于節(jié)點(diǎn)72的電位響應(yīng)于時(shí)鐘信號Ф的上升被電荷抽運(yùn)電容器C13的電荷抽運(yùn)作用所提高，故二極管元件D13變成導(dǎo)通的。電荷從節(jié)點(diǎn)72經(jīng)二極管元件D13向節(jié)點(diǎn)71移動(dòng)。當(dāng)節(jié)點(diǎn)71的電位變成比節(jié)點(diǎn)72的電位低正向壓降VF時(shí)，二極管元件D13斷開。由于節(jié)點(diǎn)72的電位高于二極管元件D14的陽極電位，故二極管元件D14斷開。
當(dāng)時(shí)鐘信號Ф被下拉到低電平而時(shí)鐘信號/Ф被上拉到高電平時(shí)，節(jié)點(diǎn)70和72的電位被電荷抽運(yùn)電容器C11和C13變成較低的。節(jié)點(diǎn)71的電位被電荷抽運(yùn)電容器C12上拉。在此狀態(tài)下，二極管元件D12導(dǎo)通，借此電荷從節(jié)點(diǎn)71向節(jié)點(diǎn)70移動(dòng)而降低節(jié)點(diǎn)71的電位。由于節(jié)點(diǎn)72的電位低于節(jié)點(diǎn)71的電位，故二極管元件D13達(dá)到斷開狀態(tài)。節(jié)點(diǎn)72的電位的降低使電荷經(jīng)二極管元件D14流向它從而降低二極管元件D14的陽極電位。當(dāng)二極管元件D14的陽極與陰極之間的電位差變成VF時(shí)，二極管元件D14斷開。
在穩(wěn)定的狀態(tài)下，節(jié)點(diǎn)70的電位在VF與VF-VCC之間變化。當(dāng)二極管元件D12導(dǎo)通時(shí)由于節(jié)點(diǎn)70的電位達(dá)到VF-VCC的電平，故節(jié)點(diǎn)71被放電到2·VF-VCC的電平。因而，節(jié)點(diǎn)71的電位在2·VF-VCC與2·VF-2·VCC之間變化。由于二極管元件D13導(dǎo)通而在其電位上升期間節(jié)點(diǎn)71的電位達(dá)到2·VF-2·VCC的電平，故節(jié)點(diǎn)72被放電到3·VF-2·VCC的電平。因而，節(jié)點(diǎn)72的電位在3·VF-2·VCC與3·VF-3·VCC之間進(jìn)行轉(zhuǎn)換。于是，可以達(dá)到的并被二極管元件D14施加的最低電位VBB’由下式表達(dá)。
VBB’＝3·VF-3·VCC+VF＝4·VF-3·VCC應(yīng)該指出，在第四電源節(jié)點(diǎn)6與地節(jié)點(diǎn)4b之間設(shè)置一個(gè)p溝道MOS晶體管Q60。當(dāng)?shù)谒碾娫垂?jié)點(diǎn)6上的電壓變成低于VTP，即-|VTP|時(shí)，MOS晶體管Q60接通，以便從地節(jié)點(diǎn)4b向第四電源節(jié)點(diǎn)6供應(yīng)電流，從而提高其電位。因而，從第四電源節(jié)點(diǎn)6提供的VBB的電壓電平由下式來表達(dá)VBB＝-|VTP|穩(wěn)壓電容器CL2的設(shè)置使得即使當(dāng)產(chǎn)生噪聲時(shí)也能從該電容器供應(yīng)負(fù)電荷或正電荷，以便把電壓VBB穩(wěn)定地保持于預(yù)定的電平。
為了實(shí)現(xiàn)一種鉗位功能對MOS晶體管Q60來說必須滿足以下關(guān)系式。
VBB’≤VBB圖20表示電壓VBB與VBB’之間的關(guān)系。在圖20中電壓VBB與電壓VBB’之間的交點(diǎn)以上的電源電壓區(qū)域內(nèi)實(shí)現(xiàn)電壓VBB的鉗位。這一鉗位區(qū)根據(jù)圖20由下式得到。
-3(VCC-VF)+VF≤-|VTP|VCC≥(4·VF+|VTP|)/3假定VF＝0.7V，|VTP|＝0.85V，VCC≥(2.8+0.85)/31·2V根據(jù)上式，當(dāng)電源電壓VCC處于1.2V以上的范圍內(nèi)時(shí)靠MOS晶體管Q60實(shí)現(xiàn)一種鉗位操作，從而能產(chǎn)生-|VTP|電平的電壓VBB。這意味著通過采用圖18中所示的電荷抽運(yùn)電路能把電源電壓VCC降低到1.2V。
〔VBB發(fā)生電路2〕圖21表示一個(gè)VBB發(fā)生電路的另一種結(jié)構(gòu)。參見圖21，該VBB發(fā)生電路包括一個(gè)用來產(chǎn)生電壓VBB’的VBB’發(fā)生器110，以及一個(gè)連接在第四電源節(jié)點(diǎn)6與地節(jié)點(diǎn)4b之間的n溝道MOS晶在體管Q60N。MOS晶體管Q60N帶有它的連接于地節(jié)點(diǎn)4b的柵和漏及它的連接于第四電源節(jié)點(diǎn)6的源。當(dāng)?shù)谒碾娫垂?jié)點(diǎn)6上的電壓VBB變成低于-VTN時(shí)MOS晶體管Q60N導(dǎo)通，借此從地節(jié)點(diǎn)4b向電源節(jié)點(diǎn)6供應(yīng)電流以便提高電壓VBB的電平。因而，MOS晶體管Q60N把電壓VBB鉗位于-VTN的電平。
VBB’發(fā)生器110包括圖18中所示的二極管元件D11-D14，電荷抽運(yùn)電容器C11-C13，以及穩(wěn)壓電容器CL2。從VBB’發(fā)生器110靠電荷抽運(yùn)作用而產(chǎn)生的負(fù)電壓VBB’被MOS晶體管Q60N所鉗位，以便產(chǎn)生具有一個(gè)-VTN的預(yù)定電壓的電壓VBB。
〔VBB發(fā)生電路3〕圖22表示一個(gè)VBB發(fā)生電路的又一種結(jié)構(gòu)。圖22中所示的該VBB發(fā)生電路帶有串聯(lián)連接在第四電源節(jié)點(diǎn)6與地節(jié)點(diǎn)4b之間的一個(gè)n溝道MOS晶體管Q60N和一個(gè)p溝道MOS晶體管Q61。MOS晶體管Q60N和Q61為接成二極管的，以至從地節(jié)點(diǎn)4b朝著第四電源節(jié)點(diǎn)6沿正向方向按二極管模式工作。
VBB’發(fā)生單元110包括圖18中所示的二極管元件D11-D14，電荷抽運(yùn)電容器C11-C13，以及穩(wěn)壓電容器CL2。從VBB’發(fā)生單元110靠電荷抽運(yùn)作用而產(chǎn)生的電壓被MOS晶體管Q60N和Q61所鉗位。當(dāng)在各自的柵和源之間分別產(chǎn)生VTN和|VTP|的電壓差時(shí)，MOS晶體管Q60N和Q61接通。因而，從第四電源節(jié)點(diǎn)6產(chǎn)生的電壓VBB具有由下式表達(dá)的電平。
VBB＝-VTN-|VTP|應(yīng)該指出，圖22中MOS晶體管Q60N和Q61的位置可以互換。
為了產(chǎn)生一個(gè)VBB＝-2|VTP|的電壓，可以采用一種結(jié)構(gòu)，其中串聯(lián)連接著兩個(gè)接成二極管的p溝道MOS晶體管。
雖然已經(jīng)詳細(xì)地描述并圖示了本發(fā)明，但是應(yīng)該明確地指出，這些描述和圖示僅為了說明和例證而不構(gòu)成限制，本發(fā)明的精神和范圍僅由所附權(quán)利要求書來限定。
權(quán)利要求
1.一種用來對一個(gè)輸出節(jié)點(diǎn)產(chǎn)生一個(gè)具有一個(gè)預(yù)定電平的電壓的電壓發(fā)生電路，該電路包括一個(gè)屬于第一導(dǎo)電型的第一絕緣柵型場效應(yīng)晶體管(Q5)，該場效應(yīng)晶體管帶有一個(gè)耦合于一個(gè)第一電源節(jié)點(diǎn)(4a)的電極節(jié)點(diǎn)和另一個(gè)耦合于所述輸出節(jié)點(diǎn)(3)的電極節(jié)點(diǎn)，一個(gè)屬于第二導(dǎo)電型的第二絕緣柵型場效應(yīng)晶體管(Q6)，該場效應(yīng)晶體管帶有一個(gè)耦合于一個(gè)第二電源節(jié)點(diǎn)(4b)的電極節(jié)點(diǎn)和另一個(gè)耦合于所述輸出節(jié)點(diǎn)的電極節(jié)點(diǎn)，以及接收至少第三和第四電源節(jié)點(diǎn)(5，6)上的電壓，用來根據(jù)所接收的諸電壓產(chǎn)生用來供應(yīng)所述第一和第二絕緣柵型場效應(yīng)晶體管的控制電極節(jié)點(diǎn)的第一和第二電壓的電壓發(fā)生裝置(VGa；VGB)；其中所述第一與第二電壓之間的差值等于所述第一絕緣柵場效應(yīng)晶體管的閾電壓絕對值與所述第二絕緣柵場效應(yīng)晶體管的閾電壓絕對值之和，其中所述第三電源節(jié)點(diǎn)(5)的電壓呈現(xiàn)一個(gè)高于從所述輸出節(jié)點(diǎn)所供應(yīng)的電壓與一個(gè)測量基準(zhǔn)電壓之間的差值的兩倍的電壓電平，該測量基準(zhǔn)電壓為測量所述輸出節(jié)點(diǎn)的電壓提供一個(gè)基準(zhǔn)值，以及其中所述第四電源節(jié)點(diǎn)(6)的電壓呈現(xiàn)一個(gè)低于所述測量基準(zhǔn)電壓的電壓電平。
2.根據(jù)權(quán)利要求1中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置(VGA；VGB)包括一個(gè)耦合在所述第三電源節(jié)點(diǎn)(5)與一個(gè)對其施加一個(gè)低于所述第三電源節(jié)點(diǎn)上的電壓的電壓的第五電源節(jié)點(diǎn)(4b)之間的，用來從所述第三和第五電源節(jié)點(diǎn)上的諸電壓產(chǎn)生所述第一電壓的第一電壓發(fā)生部分(VGAa)，以及一個(gè)連接在所述第四電源節(jié)點(diǎn)與一個(gè)對其施加一個(gè)高于所述第四電源節(jié)點(diǎn)上的電壓的電壓的第六電源節(jié)點(diǎn)(4a)之間的，用來從所述第四和第六電源節(jié)點(diǎn)上的諸電壓產(chǎn)生所述第二電壓的第二電壓發(fā)生部分(VGAb)。
3.根據(jù)權(quán)利要求2中所述的電壓發(fā)生電路，其中所述第一電壓發(fā)生部分(VGAa)包括連接在所述第三電源節(jié)點(diǎn)(5)與一個(gè)第一內(nèi)部節(jié)點(diǎn)之間的，用來對所述第三電源節(jié)點(diǎn)上的電壓和所述第一內(nèi)部節(jié)點(diǎn)上的電壓分壓以產(chǎn)生所述第一電壓的第一分壓器裝置(R1，R2)，以及一個(gè)連接在所述第一內(nèi)部節(jié)點(diǎn)與所述第五電源節(jié)點(diǎn)(4b)之間的，并按二極管模式工作的第三絕緣柵場效應(yīng)晶體管(Q1N；Q1P)，其中所述第三電源節(jié)點(diǎn)的電壓大體上等于一個(gè)來自所述輸出節(jié)點(diǎn)的電壓與所述測量基準(zhǔn)電壓之差的兩倍的電壓，與一個(gè)所述第三絕緣柵場效應(yīng)晶體管的閾電壓絕對值之和，以及其中所述第五電源節(jié)點(diǎn)上的電壓為一個(gè)所述測量基準(zhǔn)電壓電平的電壓。
4.根據(jù)權(quán)利要求2中所述的電壓發(fā)生電路，其中所述第二電壓發(fā)生部分(VGAb)包括一個(gè)連接在所述第六電源節(jié)點(diǎn)(4a)與一個(gè)第二內(nèi)部節(jié)點(diǎn)之間的，并按二極管模式工作的第四絕緣柵場效應(yīng)晶體管(Q3P；Q3N)，以及連接在所述第二內(nèi)部節(jié)點(diǎn)與所述第四電源節(jié)點(diǎn)之間的，用來對所述第二內(nèi)部節(jié)點(diǎn)上的電壓和所述第四電源節(jié)點(diǎn)上的電壓分壓以產(chǎn)生所述第二電壓的第二分壓器裝置(R3，R4)。其中所述第六電源節(jié)點(diǎn)的電壓為一個(gè)來自所述輸出節(jié)點(diǎn)的電壓與所述測量基準(zhǔn)電壓之差的兩倍的電壓，而所述第四電源節(jié)點(diǎn)上的電壓為一個(gè)比所述測量基準(zhǔn)電壓低一個(gè)所述第四絕緣柵場效應(yīng)晶體管的閾電壓絕對值的電壓。
5.根據(jù)權(quán)利要求1中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置包括連接在所述第三電源節(jié)點(diǎn)與一個(gè)第一內(nèi)部節(jié)點(diǎn)之間的，用來對所述第三電源節(jié)點(diǎn)上的電壓和所述第一內(nèi)部節(jié)點(diǎn)上的電壓分壓以產(chǎn)生所述第一電壓的第一分壓器裝置(R1，R2)，一個(gè)連接在一個(gè)對其施加所述測量基準(zhǔn)電壓電平的電壓的第五電源節(jié)點(diǎn)(4b)與所述第一內(nèi)部節(jié)點(diǎn)之間的，并按二極管模式工作的第三絕緣柵場效應(yīng)晶體管(Q1N，Q1P)，連接在所述第四電源節(jié)點(diǎn)(6)與一個(gè)第二內(nèi)部節(jié)點(diǎn)之間的，用來對所述第四電源節(jié)點(diǎn)上的電壓和所述第二內(nèi)部節(jié)點(diǎn)上的電壓分壓以產(chǎn)生所述第二電壓的第二分壓器裝置(R3，R4)，以及一個(gè)連接在所述第二內(nèi)部節(jié)點(diǎn)與一個(gè)對其施加一個(gè)大體上等于所述第一和第二電壓之和的電平的電壓的第六電源節(jié)點(diǎn)(4a)之間的，并按二極管模式工作的第四絕緣柵場效應(yīng)晶體管(Q3P；Q3N)，其中所述第三電源節(jié)點(diǎn)上的電壓與所述第六電源節(jié)點(diǎn)上的電壓之差大體上等于一個(gè)所述第三和第四絕緣柵場效應(yīng)晶體管之一的閾電壓絕對值，以及所述第四電源節(jié)點(diǎn)上的電壓具有比所述測量基準(zhǔn)電壓低一個(gè)所述第三和第四絕緣柵場效應(yīng)晶體管中另一個(gè)的閾電壓絕對值的電平。
6.根據(jù)權(quán)利要求1中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置(VGA)包括一個(gè)由串聯(lián)連接在所述第三電源節(jié)點(diǎn)(5)與一個(gè)第一內(nèi)部節(jié)點(diǎn)(7)之間的一個(gè)第一電阻元件(R5)和一個(gè)接成二極管的第三絕緣柵場效應(yīng)晶體管(Q7N；Q7P)形成的，用來從所述第一電阻元件與所述第三絕緣柵場效應(yīng)晶體管的一個(gè)連接產(chǎn)生所述第一電壓的第一電壓發(fā)生部分，以及一個(gè)由串聯(lián)連接在所述第一內(nèi)部節(jié)點(diǎn)與所述第四電源節(jié)點(diǎn)(6)之間的一個(gè)第二電阻元件(R6)和一個(gè)第四絕緣柵場效應(yīng)晶體管(Q8P；Q8N)形成的，用來從所述第二電阻元件和所述第四絕緣柵場效應(yīng)晶體管的一個(gè)連接產(chǎn)生所述第二電壓的第二電壓發(fā)生部分。
7.根據(jù)權(quán)利要求6中所述的電壓發(fā)生電路，其中所述第三電源節(jié)點(diǎn)(5)上的電壓高于從所述輸出節(jié)點(diǎn)(3)供應(yīng)的電壓與所述測量基準(zhǔn)電壓之間差值的兩倍，而所述第三和第四電源節(jié)點(diǎn)上的電壓之和等于所述第一和第二電壓之和，以及所述第四電源節(jié)點(diǎn)(6)上的電壓大體上等于一個(gè)比所述測量基準(zhǔn)電壓低一個(gè)所述第四絕緣柵場效應(yīng)晶體管的閾電壓絕對值的電壓電平。
8.根據(jù)權(quán)利要求7中所述的電壓發(fā)生電路，其中所述第三和第四絕緣柵場效應(yīng)晶體管(Q7N，Q8P；Q7P，Q8N)中的一個(gè)屬于所述第一導(dǎo)電型，而所述第三和第四絕緣柵場效應(yīng)晶體管中的另一個(gè)屬于第二導(dǎo)電型。
9.根據(jù)權(quán)利要求1中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置(VGB)包括一個(gè)連接在所述第三電源節(jié)點(diǎn)(5)與所述第四電源節(jié)點(diǎn)(6)之間的，用來從所述第三電源節(jié)點(diǎn)上的電壓和所述第四電源節(jié)點(diǎn)上的電壓產(chǎn)生第三、第四和第五電壓的第一電壓發(fā)生部分(VGBa，VGBb)，一個(gè)在一個(gè)控制電極節(jié)點(diǎn)處接收所述第三電壓并按源極跟隨器模式工作以產(chǎn)生所述第一電壓的第三絕緣柵場效應(yīng)晶體管(Q15)，以及一個(gè)在一個(gè)控制電極節(jié)點(diǎn)處接收所述第四電壓并按源極跟隨器模式工作以產(chǎn)生所述第二電壓的第四絕緣柵場效應(yīng)晶體管(Q18)，其中所述第三電壓與所述第四電壓之間的差值大體上等于所述第一與第二電壓之間差值的兩倍，而所述第五電壓大體上為所述第三和第四控制電極節(jié)點(diǎn)上的所述第三和第四電壓之和的一半。
10.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置還包括一個(gè)在一個(gè)控制電極節(jié)點(diǎn)處接收所述第五電壓，并按源極跟隨器模式工作以便鉗位所述第一電壓的上限電位的第五絕緣柵場效應(yīng)晶體管(Q16)，以及一個(gè)在一個(gè)控制電極處接收所述第四電壓，并按源極跟隨器模式工作以便鉗位所述第二電平的下限電位的第六絕緣柵場效應(yīng)晶體管(Q17)。
11.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置(VGBa，VGBb)包括一個(gè)包括串聯(lián)連接在所述第三電壓節(jié)點(diǎn)與一個(gè)第一內(nèi)部節(jié)點(diǎn)(7)之間的一個(gè)第一電阻元件(R5)和第五及第六接成二極管的絕緣柵場效應(yīng)晶體管(Q9N，Q7N；Q9P，Q7P)在內(nèi)的，用來從所述第一電阻元件和所述第五絕緣柵場效應(yīng)晶體管的一個(gè)連接提供所述第三電壓的第一電壓發(fā)生部分，以及一個(gè)包括串聯(lián)連接在所述第四內(nèi)部節(jié)點(diǎn)與所述第一電源節(jié)點(diǎn)之間的一個(gè)第二電阻元件(R6)和接成二極管的第七和第八絕緣柵場效應(yīng)晶體管(Q8P，Q10P；Q8N，Q10N)在內(nèi)的，用來從所述第二電阻元件和所述第七絕緣柵型場效應(yīng)晶體管的一個(gè)連接提供所述第四電壓的第二電壓發(fā)生部分。
12.根據(jù)權(quán)利要求11中所述的電壓發(fā)生電路，其中所述第三電源節(jié)點(diǎn)(5)的電壓和所述第四電源節(jié)點(diǎn)(6)上的電壓之和等于所述第三和第四電壓之和，而所述第四電源節(jié)點(diǎn)的電壓比所述測量基準(zhǔn)電壓低所述第五至第八絕緣柵場效應(yīng)晶體管中兩個(gè)的閾電壓絕對值之和。
13.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述第五至第八絕緣柵場效應(yīng)晶體管(Q9N，Q7N，Q8P，Q10P；Q9P，Q8N，Q10N)中的兩個(gè)具有相同的共導(dǎo)電型，而所述第五至第八絕緣柵場效應(yīng)晶體管中的另外兩個(gè)各具有與所述相同的共導(dǎo)電型相反的導(dǎo)電型。
14.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述第三電壓節(jié)點(diǎn)(5)上的電壓為等于所述第一電壓的兩倍的電平。
15.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述第三電源節(jié)點(diǎn)(5)上的電壓具有一個(gè)比所述第一電壓的兩倍與所述第五絕緣柵場效應(yīng)晶體管(Q9N；Q9P)的閾電壓絕緣值之和低一個(gè)所述第七絕緣柵場效應(yīng)晶體管(Q8P；Q8N)的閾電壓絕對值的電壓電平，其中所述第四電源節(jié)點(diǎn)(6)的電壓具有一個(gè)比所述測量基準(zhǔn)電壓低所述第五和第七絕緣柵場效應(yīng)晶體管各自的閾電壓的絕對值之和的電壓電平，以及所述第五和第七絕緣柵場效應(yīng)晶體管具有彼此不同的導(dǎo)電型。
16.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置還包括一個(gè)連接在所述第三電源節(jié)點(diǎn)(5)與一個(gè)對其供應(yīng)所述第五電壓的第三內(nèi)部節(jié)點(diǎn)(10)之間的，并且包括彼此串聯(lián)連接的一個(gè)第三電阻元件(R7)和各按二極管模式工作的第九和第十絕緣柵場效應(yīng)晶體管(Q13N，Q11P)在內(nèi)的第三電壓發(fā)生部分，以及一個(gè)包括彼此串聯(lián)地連接在所述第三內(nèi)部節(jié)點(diǎn)與所述第四電源節(jié)點(diǎn)(6)之間的一個(gè)第四電阻元件(R8)和接成二極管的第十一和第十二絕緣柵場效應(yīng)晶體管(Q12N，Q14P)在內(nèi)的第四電壓發(fā)生部分。
17.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述第五電壓(VY)由所述第一內(nèi)部節(jié)點(diǎn)提供。
18.根據(jù)權(quán)利要求1中所述的電壓發(fā)生電路，其中從所述電壓發(fā)生電路的輸出節(jié)點(diǎn)(3)供應(yīng)的電壓用于一個(gè)動(dòng)態(tài)型半導(dǎo)體存儲器，其中所述動(dòng)態(tài)半導(dǎo)體存儲器包括多個(gè)位線對(BL，/BL)，這些位線對各帶有一列與之相連接的存儲單元并且在備用狀態(tài)下接收從所述輸出節(jié)點(diǎn)提供的該電壓。
19.根據(jù)權(quán)利要求1中所述的電壓發(fā)生電路，其中從所述輸出節(jié)點(diǎn)(3)供應(yīng)的該電壓用于一個(gè)動(dòng)態(tài)型半導(dǎo)體存儲器，其中所述動(dòng)態(tài)型半導(dǎo)體存儲器包括多個(gè)存儲單元，這些存儲單元各包括一個(gè)用來以電荷的形式存儲信息的電容器(Ca)，以及一個(gè)用來讀出存儲在所述電容器中的信息的存取晶體管(MT)，每個(gè)所述電容器包括一個(gè)連接于一個(gè)相應(yīng)的存取晶體管的存儲電極節(jié)點(diǎn)，以及一個(gè)從所述電壓發(fā)生電路的所述輸出節(jié)點(diǎn)接收該電壓的公共電極。
20.根據(jù)權(quán)利要求9中所述的電壓發(fā)生電路，其中所述電壓發(fā)生裝置(VGB)還包括耦合在所述第三電源節(jié)點(diǎn)(5)與所述第四電源節(jié)點(diǎn)(6)之間的，用來對所述第三和第四電源節(jié)點(diǎn)上的諸電壓進(jìn)行電阻器分壓以產(chǎn)生所述第五電壓的分壓器裝置。
全文摘要
一種電壓發(fā)生電路包括連接在第一電源節(jié)點(diǎn)(4a)與輸出節(jié)點(diǎn)(3)之間并按源輸出器模式工作的第一MOS晶體管(Q5)；連接在該輸出節(jié)點(diǎn)與第二電源節(jié)點(diǎn)(4b)之間并按源輸出器模式工作的第二MOS晶體管(Q6)；以及電壓發(fā)生部分(VGA)，該電壓發(fā)生部分利用具有大于來自輸出節(jié)點(diǎn)(3)的電壓(VO)的兩倍的電平的第三電源節(jié)點(diǎn)(5)上的電壓，和接收一個(gè)比輸出節(jié)點(diǎn)(3)的電壓的測量基準(zhǔn)電壓更低的電壓的第四電源節(jié)點(diǎn)(6)上的電壓(VBB)。
文檔編號G11C11/407GK1161490SQ9611125
公開日1997年10月8日 申請日期1996年8月30日 優(yōu)先權(quán)日1995年9月4日
發(fā)明者飛田洋一 申請人:三菱電機(jī)株式會社