專利名稱：一種非易失性半導(dǎo)體存儲器裝置的檢測放大器電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，特別涉及具有NAND結(jié)構(gòu)單元(NAND Structured cell)的閃速(flash)EEPROM(electrically era-sable and programmable read-onlymemory)裝置的檢測放大器電路。
一般，在像筆記本大小的便攜式電池供電的微計算機系統(tǒng)中，因主要作為輔助存儲裝置用的硬盤占有相當(dāng)大的面積，因而系統(tǒng)設(shè)計者對開發(fā)占據(jù)更小面積的高密度、高性能的EEPROM深表關(guān)切。為了制作這種高密度、高性能的EEPROM，縮小存儲單元所占據(jù)的面積是個重要課題。為解決此課題，有人開發(fā)了可使每個單元的選擇晶體管的數(shù)和位線的接觸孔的數(shù)減少的具有NAND結(jié)構(gòu)單元的EEPROM。這種改進的NAND EEPROM結(jié)構(gòu)及采用此種結(jié)構(gòu)的裝置的改進的擦除和編程技術(shù)見1990年出版的Symposium on VLSI Technology，pp.129～130，“A NAND STRUCTURED CELL WITH A NEW PROGRAMMINGTECHNOLOGY FOR HIHGLY RELIABLE 5V-ONLY FLASHEEPROM”。前述文獻揭示的NAND EEPROM具有一擦除存儲器單元中所編程的信息的模式。具有這種模式的EEPROM通常被稱作閃速EEPROM或稱作閃速存儲器。
通常的閃速存儲器在進行讀出操作時，在選定單元的晶體管的柵極端子即字線上施加0V電壓。此時，在選定的單元晶體管具有正的門限電壓的編程情況，與前述的單元晶體管連接的位線維持初期的預(yù)充電值。與此相反，在上述選定的單元晶體管具有負的門限電壓的編程時，與上述選定的單元晶體管連接的位線放電為接地電平。采用這種閃速存儲器的讀出放大器電路，由于讀出操作之時所選定的單元晶體管的門限電壓，而具有讀出并放大或維持預(yù)充電電平或維持接地電壓電平的位線的電位和基準(zhǔn)位線的電位之間的差值的功能。圖1表示采用具有折疊位線結(jié)構(gòu)的NAND閃速EEPROM的已有技術(shù)的檢測放大器電路。
參照圖1，檢測放大器電路1位于單元陣列100和輸入/輸出門電路200之間。上述單元陣列100包含供給基準(zhǔn)電壓的基準(zhǔn)單元陣列。輸入/輸出門電路200將被上述檢測放大器電路1放大的數(shù)據(jù)傳給各輸入/輸出線。在檢測放大器電路1中，連接到單元陣列100的位線BLi，BLj與連接到輸入/輸出門電路200的子位線SBLi，SBLj之間設(shè)置位線絕緣部2。此位線絕緣部2由N溝道MOSFET Q1，Q2構(gòu)成。借助于此，使位線BLi，BLj和子位線SBLi，SBLj各自相互選擇地電絕緣。在子位線SBLi，SBLj上連接著由N溝道MOS晶體管Q3，Q4構(gòu)成的N鎖存讀出放大部3、由P溝MOS晶體管Q5，Q6構(gòu)成的P鎖存讀出放大部4、由P溝道MOS晶體管Q7，Q8構(gòu)成的預(yù)充電部5以及由P溝道MOS晶體管Q9構(gòu)成的均衡部6。在說明讀出放大器電路1的操作之前，為便于說明，假定，在位線BLi根據(jù)選擇擦除單元傳送放電電壓，根據(jù)選擇位線BLj的基準(zhǔn)單元傳送可得到的讀出基準(zhǔn)電壓。此時，通常將上述基準(zhǔn)電壓設(shè)計為擦除單元的所選擇的電壓和編程單元所選擇的電壓的中間電平。
圖2表示用于NAND閃速存儲器的讀出操作的圖1所示的檢測放大器電路1的讀出操作的時序圖。參照圖2，位線BLi，BLj和鎖存放大的驅(qū)動線LA，LA先預(yù)充電到電源電壓。另外，子位線SBLi，SBLj也根據(jù)預(yù)充電控制信號φEQ預(yù)充電到Vcc電平。根據(jù)單元的選擇，使位線BLi，BLj的電壓充分充電，就產(chǎn)生脈沖波形的絕緣控制信號ISO。根據(jù)該絕緣控制信號ISO絕緣晶體管Q1，Q2各自變?yōu)閷?dǎo)通狀態(tài)，N鎖存放大器的驅(qū)動線LA的電位下降到接地電平GND即0V。此時，為了防止位線電壓因絕緣晶體管Q1，Q2而下降，必須使前述絕緣控制信號ISO的高電平維持在Vcc＋2Vtn(其中的Vtn是N溝道MOS晶體管的門限電壓)電平以上。當(dāng)絕緣晶體管Q1，Q2變?yōu)閷?dǎo)通狀態(tài)，通過位線BLi，BLj和子位線SBLi，SBLj之間的電荷分配，而改變子位線電壓。此時，使在擦除單元和電連接的位線BLi之間進行電荷分配的子位線SBLi的電位相對低速地變化，使晶體管Q3，Q6導(dǎo)通。其結(jié)果，通過鎖存放大器的驅(qū)動線LA，LA，使子位線SBLi的電位下降到GND電平，子位線SBLi的電位上升到Vcc電平。這時，位線BLi，BLj之間的微細的電位差由檢測放大器電路1放大后提供給輸入/輸出門電路200。
然而，前述的檢測放大器電路在讀出操作中，絕緣控制信號ISO必須具有脈沖波形LA，上述絕緣控制信號的高電平也必須控制在Vcc＋2Vtn電平以上。另外，在讀出操作時，上述檢測放大器電路1變得受單元陣列的位線負載的影響，因此，產(chǎn)生了讀出速度的延遲及峰值電流增加等問題。進而，該檢測放大器電路只能執(zhí)行正常讀出操作，而不能執(zhí)行輸出存儲在選定的單元中的數(shù)據(jù)的反碼數(shù)據(jù)的反向讀出操作。這些因素限制了輸入/輸出電路的設(shè)計。
圖3表示采用具有折疊位線結(jié)構(gòu)的NAND閃速EEPROM的另一種已有技術(shù)的檢測放大器電路。參照圖3，在由P溝道MOS晶體管Q10，Q11構(gòu)成的預(yù)充電部7和由N溝道MOS晶體管Q12構(gòu)成的均衡部8之間設(shè)置單元陣列100。單元陣列100的位線BLi，BLj和子位線SBLi，SBLj之間設(shè)置由N道溝MOS晶體管Q13，Q14構(gòu)成的位線絕緣部9。通過該位線絕緣部9使位線BLi，BLj和子位線SBLi，SBLj相互各自電絕緣。在子位線SBLi，SBLj中，連接著由N溝道MOS晶體管Q15，Q16構(gòu)成的N鎖存放大部10和由P溝道MOS晶體管Q17，Q18構(gòu)成的P鎖存放大部11。N溝道MOS晶體管Q15，Q16的漏極共同連接到鎖存放大驅(qū)動線Vsal，P溝道MOS晶體管Q17，Q18的源極共同連接到鎖存放大驅(qū)動線Vsah。
圖4表示用于NAND閃速存儲器的讀出操作的圖3所示的檢測放大器電路的讀出操作的時序圖。參照圖4，首先，在預(yù)充電和均衡動作后，根據(jù)被字線的信號WL所選定的單元的狀態(tài)，使位線BLi的電位放電。此時，當(dāng)所選定的單元是關(guān)閉單元(off-cell)即已編程的單元時，因所選定的單元晶體管具有正的門限電壓，在上述所選定的單元晶體管的柵極上施加0V的字線的選擇信號，使上述選定的單元晶體管不導(dǎo)通，據(jù)此，使位線BLi的電位依舊維持在預(yù)充電電平。相反，當(dāng)所選定的單元是開放單元(on-cell)即擦除單元時，因所選定的單元晶體管具有負的門限電壓，即使在上述所選定的單元晶體管的柵極上施加0V的字線的選擇信號，上述選定的單元晶體管也導(dǎo)通。因此，位線BLi，BLj的電位變成比與基準(zhǔn)單元連接的位線BLj的電位還低。然后，產(chǎn)生具有預(yù)定脈寬的絕緣控制信號ISOi，ISOj使絕緣晶體管Q13，Q14分別變?yōu)閷?dǎo)通狀態(tài)。相反，在脈沖波形的絕緣控制信號ISO處于有效狀態(tài)期間，N鎖存放大驅(qū)動線Vsal的電位從預(yù)充電電平(高電平)下落到低電平(0V)，P鎖存放大驅(qū)動線Vsah的電位從預(yù)充電電平(低電平)上升到高電平。其結(jié)果，位線BLi上的數(shù)據(jù)由N鎖存放大部10及P鎖存放大部11讀出。這時，位線BLi，BLj之間的微小電位差由檢測放大器電路放大提供給輸入/輸出門電路200。
圖5表示用于NAND閃速存儲器程序校驗及編程禁上的圖3所示的檢測放大器電路的讀出操作的時序圖。程序校驗是指在所選定的開放單元的負的門限電壓隨著編程操作轉(zhuǎn)變?yōu)檎拈T限電壓時，認(rèn)定預(yù)定的門限電壓的編程結(jié)束，終止編程操作。編程禁止是指在編程操作時，使非選定的開放單元不能編程。
首先，在編程操作中，為使與選定的位線BLi連接的開放單元不被編程，與上述選定的位線BLi對應(yīng)的子位線SBLi必須持續(xù)地維持在Vcc電平。在禁止該編程操作中，參照圖5，通過I/O門電路200所提供的外部數(shù)據(jù)信號，使子位線SBLi，SBLj的電位分別處于預(yù)充電到Vcc電平和GND電平(0V)的狀態(tài)，絕緣控制信號ISOj變?yōu)榧せ顟B(tài)。因此，與基準(zhǔn)單元連接的非選定的位線BLj放電，使所述位線BLi，BLj的電位落到GND電平。此時鎖存驅(qū)動信號Vsal，Vsah成為非激活狀態(tài)。其結(jié)果，在后續(xù)的讀出操作中，因為與開放單元連接的位線BLi的電平已放電到低電平，所以即使子位線SBLj的電位為GND電平，子位線SBLi的電平也仍舊維持在Vcc電平。
然后，在與選定的位線BLi相連接的開放單元(即被擦除的單元)進行編程的編程操作(在此操作中被選定的位線BLi維持在GND電平)中，根據(jù)外部數(shù)據(jù)信號將子位線SBLi，SBLj的電位分別預(yù)充電到GND電平和Vcc電平后，執(zhí)行按與公知的程序檢驗?zāi)Ｊ较嗤牟僮?。在此后的單元讀出操作中，子位線SBLi的電位從GND電平轉(zhuǎn)變?yōu)閂cc電平，變成編程序禁止?fàn)顟B(tài)，編程動作自動中止。
在這種檢測放大器電路中，在位線讀出期間，根據(jù)使絕緣控制信號ISOi，ISOj和鎖存驅(qū)動信號Vsal，Vsah重疊的程度及工藝參數(shù)，產(chǎn)生用作使各位線和各子位線之間的去耦的去耦裕度的變化和讀出裕度的變化。另外，在編程校驗及禁止操作中，因為首先必須使與位線BLj相連接的絕緣晶體管Q14處于導(dǎo)通狀態(tài)，所以與執(zhí)行正常的讀出操作的檢測放大器電路不同，需要另外的控制邏輯，產(chǎn)生了使校驗時間變長的問題。
本發(fā)明的目的在于提供一種不使用脈沖波形的位線絕緣信號，執(zhí)行穩(wěn)定讀出操作的具有折疊位線結(jié)構(gòu)的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路。
本發(fā)明的另一目的在于提供一種具有折疊位線結(jié)構(gòu)的非易失性半導(dǎo)體存儲器裝置的并不受與存儲單元連接的位線的負載影響的檢測放大器電路。
本發(fā)明的又一目的在于提供一種耗電小的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路。
本發(fā)明的又一目的在于提供一種不僅執(zhí)行正常讀出操作而且可以執(zhí)行反向讀出操作的用于閃速存儲裝置的檢測放大器電路。
本發(fā)明的再一個目的在于提供一種在讀出時可使去耦裕度及讀出裕度的變化減至最小的用于閃速存儲裝置的檢測放大器電路。
本發(fā)明的另一目的在于提供一種執(zhí)行快速讀出操作的用于閃速存儲器裝置的檢測放大器電路。
本發(fā)明的又一目的在于提供一種順利執(zhí)行編程校檢操作及編程禁止操作的用于閃速存儲器裝置的檢測放大器電路。
為達到上述目的，本發(fā)明的特征之一在于，一種非易失性半導(dǎo)體存儲器裝置的檢測放大器電路包含分別連接在用于存儲被存入的數(shù)據(jù)的NAND結(jié)構(gòu)的存儲單元陣列和供給預(yù)定的基準(zhǔn)電壓的基準(zhǔn)單元陣列的第一和第二位線；與前述第一和第二位線分別相對應(yīng)的第一和第二子位線；與前述各位線和各子位線連接的并根據(jù)預(yù)定的絕緣控制信號有選擇的使前述各位線與前述各子位線絕緣的位線絕緣裝置；在預(yù)定的預(yù)充電期間，使前述各子位線均衡預(yù)充電的裝置；與預(yù)定的外部電壓信號連接的信號線；具有分別與前述第一和第二子位線連接的第一和第二電流通路，在預(yù)定的讀出期間，根據(jù)前述第一位線的電壓電平，控制流過前述第二電流通路的電流，根據(jù)前述第二位線的電壓電平，控制流過前述第一電流通路的電流的電壓控制電流源；根據(jù)預(yù)定的切換控制信號，使前述第一和第二電流通路有選擇地與前述信號線連接的切換裝置；以及當(dāng)前述第一子位線的電壓和前述第二子位線的電壓之間的電位差在預(yù)定值以上時，使前述第一和第二子位線各自鎖存在預(yù)定的第一和第二電壓電平的鎖存放大裝置。
在上述檢測放大器電路中，所述位線的絕緣裝置在所述預(yù)充電期間及所述讀出期間，使所述各位線和所述各子位線完全絕緣。因而檢測操作完全不受位線負載影響。其結(jié)果，提高了讀出速度，減少了峰值電流。另外，在前述放大器電路中，在所述信號線預(yù)充電到Vcc電平，前述子位線各自預(yù)充電到GND電平的狀態(tài)下執(zhí)行讀出操作時，存取與存儲器單元數(shù)據(jù)的相位相反的數(shù)據(jù)。
根據(jù)本發(fā)明的另一特征，一種非易失性半導(dǎo)體存儲器裝置的檢測放大器電路包含分別連接在用于存儲被存入的數(shù)據(jù)的NAND結(jié)構(gòu)的存儲單元陣列和供給預(yù)定的基準(zhǔn)電壓的基準(zhǔn)單元陣列的第一和第二位線；在預(yù)定的預(yù)充電期間，使所述各位線均衡預(yù)充電的裝置；與前述第一和第二位線分別對應(yīng)的、根據(jù)外部提供的數(shù)據(jù)信號各自預(yù)充電的第一和第二子位線；與前述各位線和各子位線連接的、根據(jù)預(yù)定的第一和第二絕緣控制信號有選擇的使前述各位線與前述各子位線絕緣的位線絕緣裝置；具有分別與前述第一和第二子位線連接的第一和第二電流通路，在預(yù)定的讀出期間，根據(jù)前述第一位線的電壓電平，控制流過前述第二電流通路的電流，根據(jù)前述第二位線的電壓電平，控制流過前述第一電流通路的電流的電壓控制電流源；輸出預(yù)定恒壓信號的穩(wěn)壓電源；根據(jù)第一和第二切換控制信號使前述第一和第二電流通路有選擇地與前述穩(wěn)壓電源連接的切換裝置；以及當(dāng)前述第一子位線的電壓和前述第二子位線的電壓之間的電位差在預(yù)定值以上時，使前述第一和第二子位線各自鎖存在預(yù)定的第一和第二電壓電平的鎖存放大裝置。
根據(jù)如此構(gòu)成的檢測放大器電路，即使位線的絕緣裝置不施加脈沖的位線絕緣信號，仍能執(zhí)行讀出操作，而且可節(jié)約編程校驗及禁止所需要的時間。
該特征的檢測放大器電路，在所述切換裝置和所述穩(wěn)壓電源之間具有相互分別并列連接的第三和第四電流通路；還附加在所述讀出期間根據(jù)所述第一位線的電壓電平來控制流過前述第三電流通路的電流量，根據(jù)所述第二位線的電壓電平控制流過前述第四電流通路的電流量的另一個電壓控制電流源。
下面結(jié)合附圖詳細說明本發(fā)明的實施方式，首先是


圖1是表示已有技術(shù)的檢測放大器的結(jié)構(gòu)的電路圖。
圖2是表示圖1所示的檢測放大器的讀出操作時序圖。
圖3是表示另一個已有技術(shù)的檢測放大器的結(jié)構(gòu)的電路圖。
圖4是表示用于圖3所示的檢測放大器的讀操作的讀出操作的時序圖。
圖5是表示用于圖3所示的檢測放大器的編程校驗及編程禁止的讀出操作的時序圖。
圖6是表示本發(fā)明的第一實施例的檢測放大器結(jié)構(gòu)的電路圖。
圖7是表示用于圖6所示的檢測放大器的正常讀出操作的時序圖。
圖8是表示用于圖6所示的檢測放大器的反向讀出操作的時序圖。
圖9是表示用于圖6所示的檢測放大器的正常讀出操作的根據(jù)模擬結(jié)果的位線電壓波形圖。
圖10是表示用于圖6所示的檢測放大器的反向讀出操作的根據(jù)模擬結(jié)果的位線電壓波形圖。
圖11是表示本發(fā)明的第二實施例的檢測放大器結(jié)構(gòu)的電路圖。
圖12是表示用于圖11所示的檢測放大器的讀操作的讀出操作的時序圖。
圖13是表示用于圖11所示的檢測放大器的編程校檢及編程禁止的讀出操作的時序圖。
圖14是表示本發(fā)明的第三實施例的檢測放大器結(jié)構(gòu)的電路圖。
圖15是表示用于圖14所示的檢測放大器的讀操作的讀出操作的時序圖。
圖16是表示用于圖14所示的檢測放大器的編程校檢及編程禁止的讀出操作的時序圖。
下面，根據(jù)附圖對本發(fā)明的優(yōu)選實施例加以詳細說明。為便于說明，假定，在位線BLi根據(jù)選擇擦除的單元來傳遞所發(fā)出的電壓，在位線BLj根據(jù)選擇基準(zhǔn)單元來傳遞可以得到的讀出基準(zhǔn)電壓，然后說明根據(jù)實施例的檢測放大器電路。
實施例1圖6是表示根據(jù)本實施例的用于具有折疊位線結(jié)構(gòu)NAND的閃速存儲裝置的檢測放大器電路。參照圖6，本實施例的檢測放大器電路位于包含用于存儲信息的由NAND結(jié)構(gòu)構(gòu)成的存儲單元陣列和用于供給基準(zhǔn)電壓的基準(zhǔn)單元陣列的單元陣列100和輸入/輸出門電路200之間。在檢測放大器電路中，位線絕緣裝置12位于與單元陣列100連接的位線BLi，BLj和與輸入/輸出門電路200連接的子位線SBLi，SBLj之間。該位線絕緣裝置12由N溝道MOS晶體管Q19，Q20構(gòu)成。在N溝道MOS晶體管Q19，Q20的柵極上施加絕緣控制信號ISO。位線BLi，BLj和子位線SBLi，SBLi相互選擇被位線絕緣裝置12電絕緣。N溝道MOS晶體管Q21，Q22構(gòu)成的鎖存狀態(tài)的電壓控制電流源13連接在子位線SBLi，SBLj上，由N溝道MOS晶體管Q23，Q24構(gòu)成的切換部14連接在該電壓控制電流源13和信號線VSA之間。在電壓控制電流源13中，晶體管Q1的漏極與子位線SBLi連接，其源極與晶體管Q23的漏極相連接，前述的晶體管Q21的柵極與位線BLj及絕緣晶體管Q20的漏極共同連接。另外，晶體管Q22的漏極連接在子位線SBLj上，其源極與晶體管Q24的漏極連接。所述晶體管Q22的柵極與位線BLi和晶體管Q19的漏極共同連接。構(gòu)成切換部14的晶體管Q23，Q24的源極與信號線VSA共同連接，它們的柵極施加脈沖形態(tài)的開關(guān)控制信號φSA。另外，由N溝道MOS晶體管Q25，Q26構(gòu)成的N鎖存讀出放大部15、由P溝道MOS晶體管Q27，Q28構(gòu)成的P鎖存讀出放大部16、由N溝道MOS晶體管Q29，Q30構(gòu)成的預(yù)充電部17以及由N溝道MOS晶體管Q31構(gòu)成的均衡部18均連接在子位線SBLi，SBLj上。
圖7是表示用于圖6所示的檢測放大器的正常讀出操作的時序圖。參照圖7，使位線BLi，BLj預(yù)充電到Vcc電平。在預(yù)充電及均衡的控制信號φEQ維持Vcc＋2Vtn(此處的Vtn是N溝道MOS晶體管的門限電壓)電平期間，子位線SBLi，SBLj通過預(yù)充電部17及均衡部18各自預(yù)充電到Vcc電平。在此讀出操作中，信號線VSA及P鎖存讀出放大的驅(qū)動線LA的電位分別維持GND電平及Vcc電平，在脈沖狀態(tài)的切換控制信號φSA產(chǎn)生前，N鎖存讀出放大的驅(qū)動線LA也維持Vcc電平。在此狀態(tài)下，根據(jù)字線信號WL選擇存儲單元。圖7表示僅以選定的存儲器單元為開放單元的情況作為例子。根據(jù)選定單元的狀態(tài)(即，是否為開放單元，或是否為關(guān)閉單元)，放電位線BLi，BLj各自的電位一旦在兩個位線BLi，BLj之間產(chǎn)生預(yù)定電位差，即從位線BLi的電位比位線BLj的電位變低開始經(jīng)過預(yù)定的時間，切換控制信號φSA變?yōu)橛行顟B(tài)。此時開始讀出位線BLi，BLj之間的電位差的讀出操作。一旦切換控制信號φSA轉(zhuǎn)換為高電平，晶體管Q23，Q24就導(dǎo)通。此時，由于位線BLj的電位比位線BLi的電位高，通過晶體管Q21子位線SBLi比子位線SBLj放電更快。其結(jié)果，子位線SBLi的電位變得比子位線SBLj的電位還低。此時，N鎖存讀出放大器的驅(qū)動線LA的電位Vcc電平遷移到GND電平，P鎖存讀出放大器的驅(qū)動線LA的電位維持Vcc電平，因而晶體管Q25，Q28導(dǎo)通。因此，子位線SBLi的電位變?yōu)镚ND電平，子位線SBLj的電位變?yōu)閂cc電平，因而位線BLi，BLj之間的微小的電位差被檢測放大器電路放大。
在前述的讀出操作中，如圖7所示，在信號線VSA預(yù)充電到GND電平，子位線SBLi，SBLj預(yù)充電到Vcc電平的條件下，執(zhí)行讀出操作。參照圖7，比如，在讀出位線BLi及BLj為各自放電到GND電平0V及基準(zhǔn)電壓電平(Vref)的開放單元數(shù)據(jù)的情況下，可以看到子位線SBLi及SBLj各自放電到GND電平及Vcc電平。因此，根據(jù)上述條件，用本實施例的檢測放大器電路可以進行與單元數(shù)據(jù)的相位相同的數(shù)據(jù)存取。
另一方面，在本實施例中，由于放電的位線BLi，BLj，為了防止實質(zhì)讀出操作之后繼續(xù)形成從子位線SBLi，SBLj經(jīng)過電壓控制電流源13及切換部14到GND(即信號線VSA)的DC電流通路，上述切換控制信號φSA具有如圖7所示的脈沖波形。另外，在本實施例中，因絕緣控制信號ISO在讀出操作中變?yōu)闊o效狀態(tài)，維持GND電平，且由于作讀出操作的位線BLi，BLj和讀出放大器電路完全絕緣，讀出操作則完全不受位線負載影響。因此，可以得到提高讀出速度減少峰值電流的效果。
圖8表示用于圖6所示的檢測放大器電路的反向讀出操作的時序圖。參照圖8，位線BLi，BLj被預(yù)充電到Vcc電平。在預(yù)充電及均衡控制信號φEQ維持Vcc＋2Vtn電平期間，子位線SBLi，SBLj由預(yù)充電部17及均衡部18分別預(yù)充電到GND電平。在該讀出操作，即反向讀出操作中，信號線VSA及P鎖存讀出放大的驅(qū)動線LA的電位分別維持在Vcc及GND電平。在脈沖狀態(tài)的切換控制信號φSA產(chǎn)生之前，鎖存放大器的驅(qū)動線LA，LA分別維持GND電平。在此狀態(tài)下，通過字線信號WL選擇存儲單元。根據(jù)所選定的單元狀態(tài)，放電位線BLi，BLj各自的電位，當(dāng)兩個位線BLi，BLj之間產(chǎn)生預(yù)定的電壓差時，切換控制信號FSA變成有效狀態(tài)。切換控制信號φSA轉(zhuǎn)換到高電平后，晶體管Q23，Q24導(dǎo)通，開始讀出操作。此時，因位線BLj的電位比位線BLi的電位高，通過晶體管Q21使子位線SBLi比子位線SBLj充電更快。其結(jié)果，子位線SBLi的電位變得比子位線SBLj的電位還高。此時，P鎖存讀出放大的驅(qū)動線LA的電位從GND電平遷移到Vcc電平，P鎖存讀出放大的驅(qū)動線LA的電位維持GND電平，因而，電壓控制電流源15、16的晶體管Q26，27導(dǎo)通。因此，由于子位線SBLi的電位變成Vcc電平，子位線SBLj的電位變?yōu)镚ND電平，使位線BLi，BLj之間的微小的電位差被檢測放大器電路放大。
以這樣的讀出操作，如圖8所示，信號線VSA預(yù)充電到Vcc電平，子位線SBLi，SBLj各自預(yù)充電到GND電平的條件下，執(zhí)行讀出操作。參照圖8，比如，在讀出位線BLi及BLj分別放電到GND電平及基準(zhǔn)電壓(Vref)電平的開放單元數(shù)據(jù)時，可以看到子位線SBLi及SBLj各自放電到GND電平及Vcc電平。從而，依前述條件，用本實施例的檢測放大器電路能存取與單元數(shù)據(jù)的相位相反的數(shù)據(jù)。
圖9及圖10表示根據(jù)圖6所示的實施例的檢測放大器電路的正常讀出及反向讀出操作的模擬結(jié)果的位線電壓波形。該模擬是在電源電壓Vcc為3.8V，溫度為-5℃的條件下進行的。在圖9及圖10中，在與各線對應(yīng)的波形旁標(biāo)記該線的標(biāo)號。根據(jù)本實施例，在讀出操作時，使檢測放大器電路和單元陣列的位線BLi，Blj相互電絕緣，因此，如前述附圖所示，可以看到提高了讀出速度，并且?guī)缀鯖]有峰值電流。
如上所述，根據(jù)本實施例，在位線絕緣部即使不施加絕緣控制信號ISO仍能執(zhí)行穩(wěn)定的讀出操作。另外，除提高了讀出速度和減少了峰值電流外，還有可執(zhí)行正常讀出操作和反向讀出操作，具有在設(shè)計上運用自由的優(yōu)點。
實施例2圖11表示根據(jù)本實施例的具有折疊位線結(jié)構(gòu)的NAND閃速存儲裝置的檢測放大器電路的構(gòu)成。參照圖11，檢測放大器電路位于包含基準(zhǔn)單元陣列的單元陣列100和輸入/輸出門電路200之間。檢測放大器電路中，在與單元陣列100連接的位線BLi，BLj和與輸入/輸出門電路200連接的子位線SBLi，SBLj之間，設(shè)置由N溝道MOS晶體管Q35，Q36構(gòu)成的位線絕緣部21。在該位線絕緣部21和單元陣列100之間的位線BLi，BLj上連接著由P溝道MOS晶體管Q32，Q33構(gòu)成的預(yù)充電部19和由N溝道MOS晶體管Q34構(gòu)成的均衡部20。在子位線SBLi，SBLj上連接著由N溝道MOS晶體管Q37，Q38構(gòu)成的電壓控制電流源22，在該電壓控制電流源22和接地(或者低于Vcc電平的預(yù)定電位)之間，連接著由N溝道MOS晶體管Q39，Q40構(gòu)成的切換部23。在電壓控制電流源22，晶體管Q37的漏極與子位線BLi連接，其源極與晶體管Q39的漏極連接，前述的晶體管Q37的柵極共同與位線BLj和絕緣晶體管Q36的漏極連接。另外，晶體管Q38的漏極與子位線SBLj連接，其源極與晶體管Q40的漏極連接。前述晶體管Q38的柵極共同與位線BLi和絕緣晶體管Q35的漏極連接。構(gòu)成切換部23的晶體管Q39，Q40的源極共同連接到接地或比Vcc電平低的預(yù)定電位，在各柵極上分別施加脈沖形態(tài)的切換控制信號φSAi，φSAj。另外在子位線SBLi，SBLj連接著由N溝道MOS晶體管Q41，Q42構(gòu)成的N鎖存讀出放大部24和由P溝道MOS晶體管Q43，Q44構(gòu)成的P鎖存讀出放大部25。
圖12表示用于讀出操作的如圖11所示的檢測放大器電路的讀出操作的時序圖。參照圖12，在字線信號WL維持低電平期間，位線BLi，BLj預(yù)充電到Vcc電平。此時，絕緣控制信號ISOi，ISOj及P鎖存讀出放大的驅(qū)動線Vsah的電位維持GND電平，N鎖存讀出放大的驅(qū)動線Vsal的電位維持在Vcc電平。在此狀態(tài)下，通過字線信號WL遷移到高電平而選擇存儲單元。根據(jù)選定的單元的狀態(tài)，如圖12所示，放電位線BLi，BLj各自的電位，在兩個位線BLi，BLj之間產(chǎn)生了預(yù)定的電位差。此后，切換控制信號φSAi，φSAj變成有效狀態(tài)，P鎖存讀出放大的驅(qū)動線Vsah的電位和N鎖存讀出放大的驅(qū)動線Vsal的電位分別從預(yù)充電電平遷移到高電平(Vcc電平)及低電平(GND電平)。從此此開始讀出子位線SBLi，SBLj之間的電位差的讀出操作。一旦切換控制信號φSAi，φSAj遷移到高電平，晶體管Q39，Q40就各自導(dǎo)通。
此時，在由字線信號WL所選定的單元為開放單元(即擦除單元)的情況下，由于位線BLj的電位比位線BLi的電位高，而使流過晶體管Q37的電流量變得比流過晶體管Q38的電流量多。因此，子位線SBLi比子位線SBLj放電更快。其結(jié)果，子位線SBLi的電位變得比子位線SBLj的電位還低。此時，電壓控制電流源24，25的晶體管Q41，Q42被鎖存驅(qū)動線Vsal，Vsah導(dǎo)通。因此，子位線SBLi的電位放電到GND電平，子位線SBLj的電位放電到Vcc電平，由檢測放大器電路放大位線BLi，BLj之間的微小的電位差。
相反，在選定的單元為開放單元(即編程單元)時，因位線BLi的電位比位線BLj的電位高，而使流過晶體管Q38的電流量變得比流過晶體管Q37的電流量多。因此，子位線SBLj比子位線SBLi放電更快。其結(jié)果，使子位線SBLj的電位變得比子位線SBLi的電位低。此時，子位線SBLj的電位變成GND電平，子位線SBLi的電位變?yōu)閂cc電平，由檢測放大器電路放大位線BLi，BLj之間的微小電位差。
本實施例與前一實施例相同，為防止在實際讀出操作期間以外由放電的位線BLi，BLj繼續(xù)形成從預(yù)充電的子位線SBLi，SBLj通過電壓控制電流源22及切換部23到GND的DC電流通過，所述切換控制信號φSAi，φSAj具有如圖12所述的脈沖波形。另外，在本實施例中，因絕緣控制信號ISOi，ISOj讀出操作中變?yōu)闊o效狀態(tài)，維持GND電平，在檢測操作中，使位線BLi，BLj和子位線SBLi，SBLj完全去耦。在此狀態(tài)下，因子位線SBLi，SBLj可以放電，所以提高讀出速度，減少損耗電流，執(zhí)行穩(wěn)定的讀出操作。
圖13表示用于編程校檢及編程禁止的圖11所示的檢測放大器的讀出操作的時序圖。首先，在編程操作中，為使與選定的位線BLi連接的開放單元不被編程，與上述選定的位線BLi對應(yīng)的子位線SBLi必須繼續(xù)維持Vcc電平。在該編程禁止操作中，由N鎖存讀出放大部24，25鎖存從輸入/輸出門電路200所提供的外部數(shù)據(jù)信號，子位線SBLi，SBLj分別變?yōu)閂cc電平及GND電平。在此狀態(tài)下，參照圖13，絕緣控制信號ISOi，ISOj變?yōu)闊o效狀態(tài)，執(zhí)行讀出(即讀出)操作。此時，由于只是切換控制信號φSAj變?yōu)橛行顟B(tài)，在切換部23由于只有晶體管Q40導(dǎo)通，所選定的子位線SBLj預(yù)充電到GND電平，鎖存驅(qū)動信號Vsal Vsah變成有效狀態(tài)。與此相反，在N鎖存讀出放大部24的驅(qū)動信號Vsal暫時變?yōu)闊o效狀態(tài)，切換控制信號φSAj變?yōu)橛行顟B(tài)時，有同它一起變?yōu)橛行顟B(tài)的可能性。如前所述，由于子位線SBLj維持GND電平，在后續(xù)的讀出操作中，所選定的位線BLi的電位向低電位放電，上述子位線SBLi的電位已經(jīng)是GND電平，所以子位線SBLi的電位仍舊維持Vcc電平。因此，禁止所選定的開放單元的編程。
然后，在編程與所選定的位線BLi連接的開放單元(即擦除單元)的編程操作(此動作期間所選定的位線BLi維持GND電平)中，根據(jù)輸入/輸出門電路200所提供的外部數(shù)據(jù)信號，子位線SBLi，SBLj分別鎖存在GND電平及Vcc電平后，執(zhí)行與眾所周知的程序檢驗?zāi)Ｊ较嗤牟僮?。編程操作?dāng)中，所選定的單元進行完全的編程，即位線BLi的電位變得比位線BLj的基準(zhǔn)電平還高，晶體管Q38的導(dǎo)電性變得比晶體管Q37的更好。結(jié)果，所選定的單元在完全編程狀態(tài)下，切換控制信號φSAj變?yōu)橛行r，使從子位線SBLj經(jīng)鎖存放大器22的晶體管Q38流到地的電流量(該電流量隨著單元編程的程度而變化)急劇增加。因此，使上述子位線SBLj充分放電，變成GND電平。此后，根據(jù)N鎖存讀出放大部24，25，使子位線SBLi的電位從GND電平遷移到Vcc電平后，便成為編程禁止?fàn)顟B(tài)。因此，自動中止所選定的開放單元的編程操作。如上所述，為了編程校驗及禁止，在與基準(zhǔn)位線連接的絕緣晶體管Q36開始讀出操作之前，不必事先導(dǎo)通，據(jù)此，在讀出操作之前，因為無須使上述絕緣晶體管Q36導(dǎo)通的另外的控制邏輯，與已有技術(shù)相比，存儲器裝置不僅結(jié)構(gòu)簡單，而且節(jié)約編程校驗及禁止時間。
相反，在編程操作中，為了由外部數(shù)據(jù)信號預(yù)充電的子位線SBLi的電位傳遞給位線BLi，僅使位線絕緣部21的晶體管Q31本身導(dǎo)通，為了與非選定的位線BLi連接的單元被禁止編程，僅使預(yù)充電晶體管Q33本身導(dǎo)通，上述位線BLj預(yù)充電到Vcc電平。
如上所述，根據(jù)本實施例，在位線絕緣部即使不施加絕緣控制信號ISOi，ISOj，不僅能執(zhí)行穩(wěn)定的讀出操作，而且可以節(jié)約編程校驗及禁止時間。
實施例3圖14表示用于具有依實施例的折疊位線結(jié)構(gòu)的NAND閃速存儲器裝置的檢測放大器電路的構(gòu)成。參照圖14，本實施例的檢測放大器電路具有在前述的第二實施例的電路的構(gòu)成上又增加了另一個電壓控制電流源30的結(jié)構(gòu)。前述電壓控制電流源30由N溝道MOS晶體管Q45，Q46構(gòu)成。這兩個晶體管Q45，Q46的漏極相互連接，前述的晶體管Q45，Q46的源極也相互連接，晶體管Q39，Q40的源極和晶體管Q45，Q46的漏極相互連接，晶體管Q45，Q46的源極與信號線Vsan連接。晶體管Q45的柵極和位線BLj連接。晶體管Q46的柵極和位線BLj連接。
圖15表示用于讀出操作的圖14所示的檢測放大器電路的讀出操作時序圖。參照圖15，在預(yù)充電及均衡操作后，通過字線信號WL向高電平遷移，選擇存儲器單元，根據(jù)所選定的單元的狀態(tài)，如圖15所示，使位線BLi，BLj的各自電位放電，在這兩個位線BLi，BLj之間產(chǎn)生預(yù)定的電位差。然后，切換控制信號φSAi，φSAj變?yōu)橛行顟B(tài)，P鎖存讀出放大的驅(qū)動線Vsah的電位和N鎖存讀出放大的驅(qū)動線Vsal的電位從預(yù)充電電平分別向高電平(Vcc電平)和低電平(CND電平)遷移。從此時開始讀出位線BLi，BLj之間的電位差的讀出操作。在讀出操作時，由維持GND電平的Vsan信號線向電壓控制電流源30的晶體管Q45，Q46提供充分的柵極偏置。一旦切換控制信號φSAi，φSAj轉(zhuǎn)換到高電平，晶體管Q39，Q40便分別導(dǎo)通。因該檢測放大器電路的另一讀出操作執(zhí)行與實施例2相同的讀出操作，省略其說明。還因為，同前一實施例相同，為防止由于放電的位線BLi，BLj在實際的讀出操作中形成從子位線SBLi，SBLj經(jīng)電壓控制電流源22及切換部23到GND的DC電流通路，上述切換控制信號φSAi，φSAj具有如圖12所示的脈沖波形。另外，由于本實施例絕緣控制信號ISOi，ISOj在讀出操作中變?yōu)闊o效狀態(tài)，而維持GND電平，讀出操作中位線BLi，BLj和子位線SBLi，SBLj完全去耦。在此狀態(tài)下，因子位線SBLi，SBLj可以放電，而提高了讀出速度，并減少了損耗電流，可執(zhí)行穩(wěn)定的讀出操作。
圖16表示用于編程校驗及編程禁止的圖14所示的檢測放大器的讀出操作的時序圖。首先為使在編程操作中與所選定的位線BLi連接的開放單元不被編程，通過由輸入/輸出門電路200所提供有的外部數(shù)據(jù)信號，子位線SBLi，SBLj分別處于預(yù)充電到Vcc電平及GND電平的狀態(tài)，執(zhí)行讀出操作。此時，在信號線Vsan上施加比從基準(zhǔn)電壓(Vref)減去晶體管Q45或Q46的上升門限電壓(Vtn)的電壓稍高的電位，據(jù)此，將柵極連接在位線BLj的晶體管Q46和柵極連接在位線BLi的晶體管Q45同時截止。其結(jié)果，子位線SBLi及SBLj依舊維持預(yù)充電電平，即Vcc電平及GND電平。從而，可以防止所選定的開放單元的編程。相反，如圖16所示，在P鎖存讀出放大的驅(qū)動線Vsah變成暫時的無效狀態(tài)后，切換控制信號φSAi變成有效狀態(tài)時，也有與其同時變?yōu)橛行顟B(tài)的可能性。
其次，在使與選定的位線BLi連接的開放單元(即擦除單元)編程的編程操作中，根據(jù)由輸入/輸出門電路200所提供的外部數(shù)據(jù)，子位線SBLi，SBLj預(yù)充電到GND電平及Vcc電平后，以眾所周知的編程檢驗?zāi)Ｊ綀?zhí)行相同的操作。選定的單元完全被編程，使位線BLi的電位變?yōu)閂san＋Vtn后，晶體管Q45導(dǎo)通。所選定的單元完全編程的狀態(tài)下，一旦切換控制信號φSAj變?yōu)橛行顟B(tài)，子位線SBLj就變成完全放電的GND電平。此后，根據(jù)N鎖存讀出放大部24、25，一旦子位線SBLi的電位從GND電平遷移到Vcc電平就變?yōu)榫幊探範(fàn)顟B(tài)，據(jù)此，所選定的開放單元的編程動作自動中止。
權(quán)利要求
1.一種非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，包含分別連接在用于存儲被存入的數(shù)據(jù)的NAND結(jié)構(gòu)的存儲單元陣列和供給預(yù)定的基準(zhǔn)電壓的基準(zhǔn)單元陣列的第一和第二位線(BLi，BLj)；與前述第一和第二位線分別對應(yīng)的第一和第二子位線(SBLi，SBLj)；與前述各位線和各子位線連接的、根據(jù)預(yù)定的絕緣控制信號(ISO)有選擇地使前述各位線與前述各子位線絕緣的位線絕緣裝置(12)；在預(yù)定的預(yù)充電期間，使前述各子位線均衡預(yù)充電的裝置(17、18)；與預(yù)定的外部電壓信號連接的信號線(VSA)；具有分別與前述第一和第二子位線連接的第一和第二電流通路，在預(yù)定的讀出期間，根據(jù)前述第一位線的電壓電平，控制流過前述第二電流通路的電流，根據(jù)前述第二位線的電壓電平，控制流過前述第一電流通路的電流的電壓控制電流源(13)；根據(jù)預(yù)定的切換控制信號(φAS)，使前述第一和第二電流通路有選擇地與前述信號線連接的切換裝置；以及當(dāng)前述第一子位線的電壓和前述第二子位線的電壓之間的電位差在預(yù)定值以上時，使前述第一和第二子位線各自鎖存在預(yù)定的第一和第二電壓電平的鎖存放大裝置。
2.一種如權(quán)利要求1所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的位線的絕緣裝置，在所述預(yù)充電期間及所述讀出期間，使所述各位線和所述各子位線絕緣。
3.一種如權(quán)利要求2所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的電壓控制電流源包含具有與所述第一子位線連接的源漏溝道和與所述第二位線連接的柵極的第一N溝道MOS晶體管(Q21)，和具有與所述第二子位線連接的源漏溝道和與所述第一位線連接的柵極的第二N溝道MOS晶體管(Q22)。
4.一種如權(quán)利要求3所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的切換裝置包含具有與所述信號線、所述第一N溝道MOS晶體管的所述源漏溝道串聯(lián)連接的源漏溝道和與所述切換控制信號連接的柵極的MOS晶體管，以及具有與所述信號線、所述第二N溝道MOS晶體管的所述源漏溝道串聯(lián)連接的源漏溝道和與所述切換控制信號連接的柵極的MOS晶體管。
5.一種如權(quán)利要求4所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的切換控制信號是從讀出操作開始時刻到經(jīng)過預(yù)定時間時刻所產(chǎn)的脈沖信號。
6.一種如權(quán)利要求5所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器的電路，其中，所述的放大裝置包含具有連接在施加預(yù)定的第一驅(qū)動電壓信號的第一驅(qū)動線(LA)和所述第一子位線之間源漏溝道和與所述第二子位線連接的柵極的N溝道MOS晶體管(Q25)；具有連接在第一驅(qū)動線和所述第二子位線之間源漏溝道和與所述第一子位線連接的柵極的N溝道MOS晶體管(Q26)；具有連接在施加預(yù)定的第二驅(qū)動電壓信號的第二驅(qū)動線(LA)和所述第一子位線之間源漏溝道和與所述第二子位線連接的柵極的P溝道MOS晶體管(Q27)，以及具有連接在第二驅(qū)動線和所述第二子位線之間源漏溝道和與所述第一子位線連接的柵極的P溝道MOS晶體管(Q28)。
7.一種如權(quán)利要求6所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器的電路，其中，所述的預(yù)充電和均衡裝置使所述子位線各自預(yù)充電到電源電壓電平。
8.一種如權(quán)利要求7所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的外部信號在所述預(yù)充電期間和所述讀出期間維持在接地電壓電平。
9.一種如權(quán)利要求8所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的第一驅(qū)動電壓信號在所述預(yù)充電期間維持在所述電源電壓電平，在所述讀出期間維持接地電壓電平；所述的第二驅(qū)動電壓信號在所述預(yù)充電期間和在所述讀出期間維持在所述電源電壓電平。
10.一種如權(quán)利要求6所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的預(yù)充電及均衡裝置使所述各子位線分別預(yù)充電到接地電壓電平。
11.一種如權(quán)利要求10所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的外部電壓信號在所述預(yù)充電期間和所述讀出期間維持在所述電源電壓電平。
12.一種如權(quán)利要求11所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的第一驅(qū)動電壓信號在所述預(yù)充電期間和所述讀出期間維持在所述接地電壓電平；所述的第二驅(qū)動電壓信號在所述預(yù)充電期間維持所述接地電壓電平，在所述讀出期間維持所述電源電壓電平。
13.一種非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，包含分別連接在用于存儲被存入的數(shù)據(jù)的NAND結(jié)構(gòu)的存儲單元陣列和供給預(yù)定的基準(zhǔn)電壓的基準(zhǔn)單元陣列的第一和第二位線(BLi，BLj)；在預(yù)定的預(yù)充電期間，使所述各位線均衡預(yù)充電的裝置(19、20)；與前述第一和第二位線分別對應(yīng)的，根據(jù)外部提供的數(shù)據(jù)信號各自預(yù)充電的第一和第二子位線(SBLi，SBLj)；與前述各位線和各子位線連接的、根據(jù)預(yù)定的第一和第二絕緣控制信號(ISOi、ISOj)有選擇地使前述各位線與前述各子位線絕緣的位線絕緣裝置(21)；具有分別與前述第一和第二子位線連接的第一和第二電流通路，在預(yù)定的讀出期間，根據(jù)前述第一位線的電壓電平，控制流過前述第二電流通路的電流，根據(jù)前述第二位線的電壓電平，控制流過前述第一電流通路的電流的電壓控制電流源(22)；輸出預(yù)定恒壓信號的穩(wěn)壓電源；對應(yīng)第一和第二切換控制信號(φASi，φASj)使前述第一和第二電流通路有選擇地與前述穩(wěn)壓電源連接的切換裝置；以及當(dāng)前述第一子位線的電壓和前述第二子位線的電壓之間的電位差在預(yù)定值以上時，使前述第一和第二子位線各自鎖存在預(yù)定的第一和第二電壓電平的鎖存放大裝置。
14.一種如權(quán)利要求13所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的位線絕緣裝置在所述預(yù)充電期間及所述讀出期間使前述各位線與所述各子位線絕緣。
15.一種如權(quán)利要求14所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的電壓控制電流源包含具有與所述第一子位線連接的源漏溝道和與所述第二位線連接的柵極的第一N溝道MOS晶體管(Q37)，和具有與所述第二子位線連接的源漏溝道和與所述第一位線連接的柵極的第二N溝道MOS晶體管(Q38)。
16.一種如權(quán)利要求15所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的切換裝置包含具有與所述穩(wěn)壓電源和所述第一N溝道MOS晶體管的所述源漏溝道串聯(lián)連接的源漏溝道和與所述切換控制信號(φSAi)連接的柵極的MOS晶體管，以及具有與所述電源電壓和所述第二N溝道MOS晶體管的所述源漏溝道串聯(lián)連接的源漏溝道和與所述第二切換控制信號(φSAj)連接的柵極的MOS晶體管。
17.一種如權(quán)利要求16所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的放大裝置包含具有連接在施加預(yù)定的第一驅(qū)動電壓信號的第一驅(qū)動線(Vsal)和所述第一子位線之間源漏溝道和與所述第二子位線連接的柵極N溝道MOS晶體管(Q41)；具有連接在第一驅(qū)動線和所述第二子位線之間源漏溝道和與所述第一子位線連接的柵極的N溝道MOS晶體管(Q42)；具有連接在施加預(yù)定的第二驅(qū)動電壓信號的第二驅(qū)動線(Vsah)和所述第一子位線之間源漏溝道和與所述第二子位線連接的柵極的P溝道MOS晶體管(Q43)；以及具有連接在第二驅(qū)動線和所述第二子位線之間源漏溝道和與所述第一子位線連接的柵極的P溝道MOS晶體管(Q44)。
18.一種如權(quán)利要求17所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的預(yù)充電及均衡裝置使所述各位線分別預(yù)充電到電源電壓電平。
19.一種如權(quán)利要求18所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的穩(wěn)壓信號在預(yù)充電期間和讀出期間維持在所述接地電壓電平。
20.一種如權(quán)利要求19所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的第一驅(qū)動電壓信號在所述預(yù)充電期間維持在所述電源電壓電平，在所述讀出期間維持接地電壓電平；所述的第二驅(qū)動電壓信號在所述預(yù)充電期間維持在所述接地電壓電平，在前述讀出期間維持前述電源電壓電平。
21.一種如權(quán)利要求20所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，還包含具有分別相互并聯(lián)連接在其中所述的切換裝置和所述穩(wěn)壓電源之間的第三和第四電流通路，在所述讀出期間，根據(jù)所述第一位線的電壓電平，控制流過所述第三電流通路的電流量，根據(jù)所述第二位線的電壓電平控制流過所述第四電流通路的電流量的另一個電壓控制的電流源(30)。
22.一種如權(quán)利要求21所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的第一及各切換控制信號是從用于讀出的讀出操作開始時至經(jīng)過預(yù)定時間之間分別所產(chǎn)生的脈沖信號。
23.一種如權(quán)利要求22所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述第一驅(qū)動電壓信號在預(yù)充電期間和讀出期間維持在所述接地電壓電平；所述第二驅(qū)動電壓信號在所述編程校驗和禁止的所述預(yù)充電及前述讀出期間維持在前述電源電壓電平。
24.一種如權(quán)利要求21所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述第一切換控制信號在用于編程校驗和禁止的預(yù)充電期間及讀出期間維持接地電壓電平，所述第二切換控制信號是在用于編程檢驗和禁止的讀出操作開始時至經(jīng)過預(yù)定時間之間所產(chǎn)生的脈沖信號。
25.一種如權(quán)利要求13所記載的非易失性半導(dǎo)體存儲器裝置的檢測放大器電路，其中，所述的位線絕緣裝置，在使連接在所述第一位線上的開放單元進行編程的編程操作期間，根據(jù)所述第二切換控制信號變成激活態(tài)，使前述第一位線和所述第一子位線相連接。
全文摘要
本發(fā)明提供一種具有NAND結(jié)構(gòu)單元的閃速EEPROM裝置的檢測放大器電路，與存儲器單元陣列連接的位線和與輸入/輸出門電路連接的子位線之間設(shè)置位線絕緣部，在該位線絕緣部施加絕緣控制信號，在子位線上連接電壓控制電流源，在該電壓控制電流源和信號線之間連接切換部。因絕緣控制信號在讀出操作中變?yōu)闊o效狀態(tài)，并在讀出操作中，由于位線和檢測放大器電路完全絕緣，所以讀出操作則完全不受位線負載影響，可提高讀出速度，減少峰值電流。
文檔編號G11C17/00GK1151593SQ9611045
公開日1997年6月11日 申請日期1996年6月13日 優(yōu)先權(quán)日1995年6月13日
發(fā)明者金明載, 鄭泰圣 申請人:三星電子株式會社