專利名稱：半導(dǎo)體存儲(chǔ)器裝置及其驅(qū)動(dòng)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器裝置及其驅(qū)動(dòng)方法。
近年來，隨著半導(dǎo)體存儲(chǔ)器裝置的大容量化，存儲(chǔ)單元的高密度化及高集成化不斷進(jìn)步。在這樣的半導(dǎo)體存儲(chǔ)器裝置中，由于一部分存儲(chǔ)單元失效而使全部存儲(chǔ)器失效所產(chǎn)生的制造成品率低成為大問題。作為避免該問題的方法，通過把主體存儲(chǔ)單元部分的失效存儲(chǔ)單元置換成冗余存儲(chǔ)單元，使之成為合格品，這種補(bǔ)救方法作為有效方法正加以采用。
下面，對(duì)備有冗余存儲(chǔ)單元的半導(dǎo)體存儲(chǔ)器裝置的一般構(gòu)成，參照?qǐng)D21進(jìn)行說明。該半導(dǎo)體存儲(chǔ)器裝置由下述部分構(gòu)成存儲(chǔ)信息的主體存儲(chǔ)單元部1；當(dāng)主體存儲(chǔ)單元部1中產(chǎn)生失效存儲(chǔ)單元時(shí)，用于置換該失效存儲(chǔ)單元的冗余存儲(chǔ)單元部2；驅(qū)動(dòng)主體存儲(chǔ)單元部1的主體譯碼器3；驅(qū)動(dòng)冗余存儲(chǔ)單元部2的冗余譯碼器4；控制主體譯碼器3及冗余譯碼器4的控制電路5；輸入地址信號(hào)及控制信號(hào)的輸入端子6。
在這種半導(dǎo)體存儲(chǔ)器裝置中，主體存儲(chǔ)單元部1中存在失效存儲(chǔ)單元時(shí)，把該失效存儲(chǔ)單元的地址數(shù)據(jù)寫入設(shè)置在控制電路5中的非易失性存儲(chǔ)電路中。該非易失性存儲(chǔ)電路是用熔斷絲熔斷結(jié)構(gòu)、可用電的方式寫入的存儲(chǔ)器或可用電的方式消去及寫入的存儲(chǔ)器(EPROM或EEPROM)構(gòu)成的。
這種半導(dǎo)體存儲(chǔ)器裝置的寫入及讀出動(dòng)作如下進(jìn)行。
首先，由輸入端子6輸入控制信號(hào)和地址數(shù)據(jù)。該地址數(shù)據(jù)與存儲(chǔ)在控制電路5內(nèi)的非易失性存儲(chǔ)電路中的數(shù)據(jù)一致時(shí)，通過由控制電路5輸出的信號(hào)，使主體譯碼器3處于禁止?fàn)顟B(tài)，從而不選擇主體存儲(chǔ)單元部1，而選擇冗余存儲(chǔ)單元部2，進(jìn)行寫入及讀出動(dòng)作。
但是，在非易失性存儲(chǔ)電路中使用熔斷絲時(shí)，一般采用通過激光進(jìn)行的切斷方法，因此必須有激光產(chǎn)生裝置。又，在這種場(chǎng)合必須進(jìn)行下述復(fù)雜的調(diào)整工序用測(cè)試器確認(rèn)失效存儲(chǔ)單元的地址數(shù)據(jù)；由該地址數(shù)據(jù)控制激光的照射位置；調(diào)整激光能量，進(jìn)行照射。從而，制造者能把出廠檢查時(shí)發(fā)現(xiàn)的失效存儲(chǔ)單元的地址數(shù)據(jù)存儲(chǔ)在非易失性存儲(chǔ)電路中，但使用者本人要寫入使用中所發(fā)生的失效存儲(chǔ)單元的地址數(shù)據(jù)實(shí)際上是不可能的。
又，在使用EPROM或EEPROM之類讀出專用存儲(chǔ)器的場(chǎng)合中，與使用上述熔斷絲的情況不同，它可以電寫入。但是，這種場(chǎng)合必須要具備制造EEPROM的工藝。且，使用常用的MOS型EEP-ROM時(shí)，雖然讀出速度快但寫入速度慢且必須要有高的寫入電壓。
本發(fā)明的目的在于提供一種主體存儲(chǔ)單元部的失效存儲(chǔ)單元用冗余存儲(chǔ)單元部的存儲(chǔ)單元置換，并存儲(chǔ)其地址數(shù)據(jù)的操作，必要時(shí)不必使用特別的裝置，即能實(shí)現(xiàn)、且能使冗余存儲(chǔ)單元選擇電路高速動(dòng)作的半導(dǎo)體存儲(chǔ)器裝置及其驅(qū)動(dòng)方法。
本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的一種構(gòu)成包括主體存儲(chǔ)單元部；冗余存儲(chǔ)單元部；由半導(dǎo)體存儲(chǔ)器構(gòu)成的冗余地址數(shù)據(jù)單元部，該半導(dǎo)體存儲(chǔ)器用電的方式存儲(chǔ)把主體存儲(chǔ)單元部的一部分置換為冗余存儲(chǔ)單元的置換地址；控制電路部；冗余存儲(chǔ)單元選擇電路。又，冗余存儲(chǔ)單元選擇電路部保持第1地址數(shù)據(jù)且比較第1地址數(shù)據(jù)和通過控制電路部輸入的讀出用或?qū)懭胗玫牡?地址數(shù)據(jù)，從而選擇主體存儲(chǔ)單元部或冗余存儲(chǔ)單元部。
尤其，冗余存儲(chǔ)單元選擇電路部最好備有保持由冗余地址數(shù)據(jù)單元部讀出的第1地址數(shù)據(jù)的第1鎖存器電路。
本發(fā)明的半導(dǎo)體存儲(chǔ)器裝置的驅(qū)動(dòng)方法的一種形態(tài)是在讀出接入電源后的最初數(shù)據(jù)時(shí)進(jìn)行下述步驟讀出來自冗余存儲(chǔ)單元部的第1地址數(shù)據(jù)并把它保持在冗余存儲(chǔ)單元選擇電路部的第1鎖存器電路中。
根據(jù)這種構(gòu)成，能在電源接通時(shí)，讀出來自冗余地址數(shù)據(jù)單元部的第1地址數(shù)據(jù)，并存儲(chǔ)在冗余地址選擇電路部，使冗余地址選擇時(shí)的高速動(dòng)作成為可能。又，由于能用與主體存儲(chǔ)單元部相同構(gòu)成的半導(dǎo)體存儲(chǔ)器構(gòu)成冗余地址數(shù)據(jù)單元部，使高密度化成為可能。
再者，通過用例如強(qiáng)介質(zhì)(強(qiáng)誘電體)電容器和MOS晶體管構(gòu)成冗余地址數(shù)據(jù)單元部的存儲(chǔ)單元，就可不需特別的裝置和工序，能夠在任何時(shí)候容易地存儲(chǔ)置換主體存儲(chǔ)單元部的失效存儲(chǔ)單元的冗余存儲(chǔ)單元部的地址。
以下參照附圖敘述本發(fā)明的實(shí)施例。


圖1是本發(fā)明實(shí)施例1的半導(dǎo)體存儲(chǔ)器裝置的電路框圖。
圖2是本發(fā)明實(shí)施例2的半導(dǎo)體存儲(chǔ)器裝置的冗余存儲(chǔ)單元選擇電路部分的電路構(gòu)成圖。
圖3是實(shí)施例2的冗余地址數(shù)據(jù)單元部的電路構(gòu)成圖。
圖4是實(shí)施例2的冗余地址選擇時(shí)的動(dòng)作定時(shí)圖。
圖5是本發(fā)明的實(shí)施例3的半導(dǎo)體存儲(chǔ)器裝置的電路框圖。
圖6是實(shí)施例3的動(dòng)作定時(shí)圖。
圖7是本發(fā)明實(shí)施例4的半導(dǎo)體存儲(chǔ)器裝置的電路框圖。
圖8是實(shí)施例4的動(dòng)作定時(shí)圖。
圖9是本發(fā)明實(shí)施例5的半導(dǎo)體存儲(chǔ)器裝置的電路框圖。
圖10是用于說明實(shí)施例5動(dòng)作的流程圖。
圖11是用于說明實(shí)施例5動(dòng)作的另一流程圖。
圖12是本發(fā)明實(shí)施例6的半導(dǎo)體存儲(chǔ)器裝置的標(biāo)志數(shù)據(jù)存儲(chǔ)部的電路圖。
圖13是用于說明該標(biāo)志數(shù)據(jù)存儲(chǔ)部動(dòng)作的圖。
圖14是本發(fā)明實(shí)施例7的半導(dǎo)體存儲(chǔ)器裝置的標(biāo)志數(shù)據(jù)存儲(chǔ)部的電路圖。
圖15是用于說明圖14的標(biāo)志數(shù)據(jù)存儲(chǔ)部動(dòng)作的圖。
圖16是本發(fā)明實(shí)施例8的半導(dǎo)體存儲(chǔ)器裝置的電路框圖。
圖17是用于說明圖16動(dòng)作的圖。
圖18是用于說明本發(fā)明實(shí)施例9的半導(dǎo)體存儲(chǔ)器裝置的驅(qū)動(dòng)方法的電路框圖。
圖19是用于說明實(shí)施例9的驅(qū)動(dòng)方法的電路構(gòu)成圖。
圖20是說明上述驅(qū)動(dòng)方法的定時(shí)圖。
圖21是以往半導(dǎo)體存儲(chǔ)器裝置的電路框圖。
下面，結(jié)合附圖敘述本發(fā)明的實(shí)施例。實(shí)施例1示于圖1的半導(dǎo)體存儲(chǔ)器裝置由下述部分構(gòu)成存儲(chǔ)信息的主體存儲(chǔ)單元部11；用于在主體存儲(chǔ)單元部11中產(chǎn)生失效存儲(chǔ)單元時(shí)，置換該失效存儲(chǔ)單元的冗余存儲(chǔ)單元部12；驅(qū)動(dòng)主體存儲(chǔ)單元部11的主體譯碼器13；驅(qū)動(dòng)冗余存儲(chǔ)單元部12的冗余譯碼器14；控制半導(dǎo)體存儲(chǔ)器裝置的控制電路部15；選擇主體存儲(chǔ)單元部11及冗余存儲(chǔ)單元部12的冗余存儲(chǔ)單元選擇電路部16；當(dāng)主體存儲(chǔ)單元部11中有失效存儲(chǔ)單元時(shí)，存儲(chǔ)該地址數(shù)據(jù)、由非易失性半導(dǎo)體存儲(chǔ)器組成的冗余地址數(shù)據(jù)單元部17；輸入控制半導(dǎo)體存儲(chǔ)器裝置的控制信號(hào)和地址信號(hào)等的輸入端子18。但是，冗余存儲(chǔ)單元選擇電路部16是自已寫入第1地址數(shù)據(jù)的冗余地址數(shù)據(jù)單元部17讀出該第1地址數(shù)據(jù)并在電源施加期間保持第1地址數(shù)據(jù)的電路。第1地址數(shù)據(jù)是用于在電源接入時(shí)把主體存儲(chǔ)單元部11的失效存儲(chǔ)單元置換至冗余存儲(chǔ)單元部12的地址數(shù)據(jù)。
在上述半導(dǎo)體存儲(chǔ)器裝置中，進(jìn)行信息數(shù)據(jù)讀出動(dòng)作時(shí)，首先，自輸入端子18輸入控制信號(hào)使之為讀出狀態(tài)。然后，從輸入端子18通過控制電路部15，把用于讀出的地址數(shù)據(jù)(第2地址數(shù)據(jù))送往冗余存儲(chǔ)單元選擇電路部16。在冗余存儲(chǔ)單元選擇電路部16中，把自冗余地址數(shù)據(jù)單元部17讀入并保持的第1地址數(shù)據(jù)與通過控制電路部15輸入的第2地址數(shù)據(jù)比較，當(dāng)兩者數(shù)據(jù)不一致時(shí)，不選擇冗余存儲(chǔ)單元部12，而選擇主體存儲(chǔ)單元部11并由其指定的存儲(chǔ)單元讀出信息數(shù)據(jù)。相反，當(dāng)?shù)?地址數(shù)據(jù)與第2地址數(shù)據(jù)一致時(shí)，不選擇主體存儲(chǔ)單元部11，而選擇冗余存儲(chǔ)單元部12并自冗余存儲(chǔ)單元部12的指定存儲(chǔ)單元讀出信息數(shù)據(jù)。
信息數(shù)據(jù)的寫入動(dòng)作也與上述讀出動(dòng)作相同。首先，自輸入端子18輸入控制信號(hào)使之為寫入狀態(tài)。然后，由輸入端子18，把第2地址數(shù)據(jù)，通過控制電路部15送往冗余存儲(chǔ)單元選擇電路部16。在冗余存儲(chǔ)單元選擇電路部16中，把自冗余地址數(shù)據(jù)單元部17讀取的第1地址數(shù)據(jù)與通過控制電路部15輸入的第2地址數(shù)據(jù)比較。當(dāng)兩者數(shù)據(jù)不一致時(shí)，選擇主體存儲(chǔ)單元部11，把信息數(shù)據(jù)寫入至主體存儲(chǔ)單元部11的指定存儲(chǔ)單元中。相反，第1地址數(shù)據(jù)與第2地址數(shù)據(jù)一致時(shí)，選擇冗余存儲(chǔ)單元部12，信息數(shù)據(jù)寫入至冗余存儲(chǔ)單元部12的指定存儲(chǔ)元單元中。
本實(shí)施例的特征是把在主體存儲(chǔ)單元部11中產(chǎn)生的失效存儲(chǔ)單元用冗余存儲(chǔ)單元部12的一部分置換的地址數(shù)據(jù)(第1地址數(shù)據(jù))存儲(chǔ)在用非易失性存儲(chǔ)器構(gòu)成的冗余地址數(shù)據(jù)單元部17中；如果接入電源，自冗余地址數(shù)據(jù)單元部17讀出的第1地址數(shù)據(jù)即存儲(chǔ)在冗余存儲(chǔ)單元選擇電路部16中，此后讀出時(shí)及寫入時(shí)，根據(jù)暫時(shí)存儲(chǔ)在冗余存儲(chǔ)單元選擇電路部16中的第1地址數(shù)據(jù)，選擇主體存儲(chǔ)單元部11或冗余存儲(chǔ)單元部12。
從而，在本實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置中，不必用象以往采用熔斷絲的半導(dǎo)體存儲(chǔ)器裝置那樣復(fù)雜的裝置及方法，就能存儲(chǔ)冗余存儲(chǔ)單元12的地址數(shù)據(jù)(第1地址數(shù)據(jù))，且，使用時(shí)，把讀往冗余存儲(chǔ)單元選擇電路部16的冗余存儲(chǔ)單元部12的地址數(shù)據(jù)(第1地址數(shù)據(jù))與自控制信號(hào)輸入端子18輸入的地址數(shù)據(jù)(第2地址數(shù)據(jù))作比較，能高速且容易地選擇主體存儲(chǔ)單元部11或冗余存儲(chǔ)單元部12。實(shí)施例2本實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置是實(shí)施例1的具體例子之一。把示于圖2的選擇電路用作冗余存儲(chǔ)單元選擇電路部16，示于圖3的存儲(chǔ)電路用作冗余地址數(shù)據(jù)單元部17。在圖2的冗余存儲(chǔ)單元選擇電路中，采用鎖存器電路。
圖2的冗余存儲(chǔ)單元選擇電路，由P溝道型MOS晶體管Qp101、Qp102、N溝道型MOS晶體管Qn100、Qn101、Qn111—114、Qn121—Qn124，第1鎖存器電路LATCH10、LATCH11、LATCH12構(gòu)成。該選擇電路，通過自輸入端子18輸入的地址數(shù)據(jù)A0，/A0，A1，/A1、來自圖3存儲(chǔ)電路(相應(yīng)于冗余地址數(shù)據(jù)單元部17)的信號(hào)DRS，DRA0，DRA1、選擇冗余存儲(chǔ)單元部12的選擇信號(hào)RS、電源電壓VDD、接地電位VSS、控制信號(hào)I而動(dòng)作。再者，地址數(shù)據(jù)前附加的斜線符號(hào)“/”，表示成為相反邏輯電壓的地址數(shù)據(jù)。
首先，使之為初始狀態(tài)，設(shè)定控制信號(hào)I為邏輯電壓“L”(低電壓)。此時(shí)，由于MOS晶體管Qp101為開關(guān)導(dǎo)通狀態(tài)，其漏極為邏輯電平“H”(高電平)，選擇信號(hào)RS為“H”，使冗余存儲(chǔ)單元部12處于選擇狀態(tài)。選擇信號(hào)RS為“H”時(shí)，選擇冗余存儲(chǔ)單元部12，為“L”時(shí)，選擇主體存儲(chǔ)單元部11。從而，把主體存儲(chǔ)單元部11的失效存儲(chǔ)單元，用冗余存儲(chǔ)單元部12的存儲(chǔ)單元置換時(shí)，設(shè)失效存儲(chǔ)單元的地址數(shù)據(jù)A0指定為“H”、地址數(shù)據(jù)A1指定為“L”，則信號(hào)DRS、DRA0、DRA1分別輸出“H”、“L”、“H”，并可以把數(shù)據(jù)寫入圖3的存儲(chǔ)電路(冗余地址數(shù)據(jù)部)。另一方面，不使用冗余存儲(chǔ)單元部12時(shí)，“L”寫至信號(hào)DRS。由于，選擇信號(hào)RS為“L”，無論輸入什么地址也不選擇冗余存儲(chǔ)單元部12。
與冗余地址數(shù)據(jù)單元部17相應(yīng)的圖3的存儲(chǔ)電路，由N溝道型MOS晶體管Qn101—Qn103、Qn201—Qn204、Qn211—Qn214、Qn221—Qn224、強(qiáng)介質(zhì)電容器C201、C202、C211、C212、C221、C222、讀出放大器SAR、SA0、SA1構(gòu)成。它通過控制MOS晶體管Qn101—Qn103的信號(hào)TR1、控制讀出放大器SAR，SA0，SA1的信號(hào)SAE、字線WL、單元板極CP、預(yù)充電位線的信號(hào)BP、位線BLR、/BLR、BL0、/BL0、BL1、/BL1加以控制。
參照示于圖4的動(dòng)作定時(shí)圖說明該半導(dǎo)體存儲(chǔ)器裝置的動(dòng)作。
首先，在初始狀態(tài)中，使預(yù)充電信號(hào)BP為“H”，MOS晶體管Qn203、Qn204、Qn213、Qn214、Qn223、Qn224為開關(guān)導(dǎo)通狀態(tài)，位線BLR、/BLR、BL0、/BL0、BL1、/BL1為地電位。然后，使預(yù)充電信號(hào)BP為“L”后，字線WL及單元板極CP為“M”，MOS晶體管Qn201、Qn202、Qn211、Qn212、Qn221、Qn222為開關(guān)導(dǎo)通狀態(tài)。由此，由強(qiáng)介質(zhì)電容器C201、C202、C211、C212、C221、C222讀出電荷至位線。然后，控制信號(hào)SAE為“H”，使讀出放大器SAR、SA0、SA1動(dòng)作，位線間電位差增幅。此時(shí)，冗余存儲(chǔ)單元部12被選擇時(shí)，位線BLR，/BLR分別為“H”和“L”。
然后，使控制信號(hào)TR1為“H”，MOS晶體管Qn101—Qn103為開關(guān)導(dǎo)通狀態(tài)。此時(shí)，由于信號(hào)DRS為“H”且自第1鎖存器電路LATCH10輸出“L”至MOS晶體管Qn100的柵極，所以，MOS晶體管Qn100為開關(guān)截止?fàn)顟B(tài)。因而，冗余存儲(chǔ)單元選擇電路為待選擇冗余存儲(chǔ)單元12的狀態(tài)。
在該狀態(tài)中，如果自外部輸入“H”至地址數(shù)據(jù)A0，/A1；輸入“L”至地址數(shù)據(jù)/A0，A1，且，自圖3的存儲(chǔ)電路(冗余地址數(shù)據(jù)單元部)分別輸出“L”及“H”至信號(hào)DRA0及信號(hào)DRA1，則如下所述輸出選擇信號(hào)RS。即，由于信號(hào)DRA0是“L”，MOS晶體管Qn111處于開關(guān)導(dǎo)通狀態(tài)，由于地址數(shù)據(jù)A0為“H”，MOS晶體管Qn121處于導(dǎo)通狀態(tài)，結(jié)果，該通路為切斷狀態(tài)。又，由于第1鎖存器電路LATCH11的輸出是“H”，MOS晶體管Qn112處于導(dǎo)通狀態(tài)，但因?yàn)榈刂窋?shù)據(jù)/A0為“L”，所以，MOS晶體管Qn122處于開關(guān)截止?fàn)顟B(tài)，該通路被切斷。
同樣，MOS晶體管Qn113是導(dǎo)通狀態(tài)，MOS晶體管Qn123為截止?fàn)顟B(tài)，該通路也被切斷。再者，MOS晶體管Qn114是截止?fàn)顟B(tài)，MOS晶體管Qn124為導(dǎo)通狀態(tài)，結(jié)果該通路也被切斷。又，因?yàn)镸OS晶體管Qp101的漏極保持“H”，輸出“H”作為選擇信號(hào)RS。從而，選擇冗余存儲(chǔ)單元12。
如上所述，本實(shí)施例的冗余存儲(chǔ)單元選擇電路具有鎖存器電路，且，冗余地址數(shù)據(jù)單元部具有由強(qiáng)介質(zhì)電容器和MOS晶體管構(gòu)成的存儲(chǔ)單元。又，由于在接入電源的時(shí)刻，用鎖存器保持自冗余地址數(shù)據(jù)單元部讀出的第1數(shù)據(jù)，因而能高速進(jìn)行主體存儲(chǔ)單元部和冗余存儲(chǔ)單元部的選擇。實(shí)施例3示于圖5的半導(dǎo)體存儲(chǔ)器裝置的基本構(gòu)成與示于圖1的實(shí)施例1相同。本實(shí)施例與實(shí)施例1的不同點(diǎn)在于設(shè)置輸入端子19，用于輸入使冗余地址數(shù)據(jù)單元部17動(dòng)作的控制信號(hào)RST5，只要控制信號(hào)RST5不輸入，冗余地址數(shù)據(jù)單元部17就不動(dòng)作。但是，在冗余地址選擇電路部16和冗余地址數(shù)據(jù)單元部17中分別采用示于圖2的選擇電路和示于圖3的存儲(chǔ)電路。又，產(chǎn)生控制信號(hào)RST5的動(dòng)作信號(hào)產(chǎn)生電路的圖示，在圖5中省略。
參照?qǐng)D3和圖6說明該半導(dǎo)體存儲(chǔ)器裝置的動(dòng)作。且，示于圖6的箭頭表示動(dòng)作的順序。
在初始狀態(tài)，預(yù)充電信號(hào)BP為“H”，全部位線固定在地電位。首先，使輸入端子19的控制信號(hào)RST5為“H”后，預(yù)充電信號(hào)BP為“L”。然后，字線WL和單元板極CP為“H”，由強(qiáng)介質(zhì)電容器C201、C202、C211、C212、C221、C222讀出電荷至位線BLR，/BLR，BL0，/BL0，BL1，/BL1。然后，使控制信號(hào)SAE為“H”，讀出放大器SAR，SA0，SA1動(dòng)作，位線間的電位差增大。然后，使單元板極CP為“L”后，字線WL為“L”，進(jìn)而使控制信號(hào)SAE為“L”。又，使預(yù)充電信號(hào)BP為“H”，位線固定于地電位后，使控制信號(hào)RST5為“L”。
然后，進(jìn)行使冗余存儲(chǔ)單元12作選擇或非選擇的數(shù)據(jù)存儲(chǔ)至第1鎖存器電路LATCH11，LATCH12的存儲(chǔ)動(dòng)作。但該動(dòng)作步驟在實(shí)施例2中已作了說明，兩者對(duì)應(yīng)的動(dòng)作步驟相同，極省略其說明。
這樣，通過用來自動(dòng)作信號(hào)產(chǎn)生電路的控制信號(hào)RST5控制冗余地址數(shù)據(jù)單元部17，一旦自冗余地址數(shù)據(jù)單元部17讀出數(shù)據(jù)至選擇電路部后，能使冗余地址數(shù)據(jù)單元部17為不激活狀態(tài)，從而能簡(jiǎn)化動(dòng)作，同時(shí)也能謀求減少電力消耗。實(shí)施例4示于圖7的半導(dǎo)體存儲(chǔ)器裝置是實(shí)施例3的變形。本實(shí)施例設(shè)置檢測(cè)電源接入、輸出控制信號(hào)VDDDT1的檢測(cè)電路20來代替實(shí)施例3中的輸入控制信號(hào)RST5的輸入端子19。
參照?qǐng)D3和圖8，說明該半導(dǎo)體存儲(chǔ)器裝置的動(dòng)作。又，圖8中的箭頭表示動(dòng)作順序。
在初始狀態(tài)中，預(yù)充電信號(hào)BP是“H”，全部位線被固定于地電位。首先，如果接入電源，使電源電壓VDD為“H”，則自檢測(cè)電路20輸出電平為“H”的控制信號(hào)VDDDT1。此后，使預(yù)充電信號(hào)BP為“L”。然后，字線WL和單元板極CP為“H”，自強(qiáng)介質(zhì)電容器C201、C202、C211、C21 2、C221、C222讀出電荷至位線。接著，控制信號(hào)SAE為“H”，使讀出放大器SAR，SA0，SA1動(dòng)作，位線間的電位差增大。然后，在單元板極CP為“L”后，字線WL為“L”，進(jìn)而使控制信號(hào)SAE為“L”。接著，預(yù)充電信號(hào)BP為“H”，位線固定于地電位后，使控制信號(hào)VDDDT1為“L”。
然后，進(jìn)行使冗余存儲(chǔ)單元12作選擇或非選擇的數(shù)據(jù)存儲(chǔ)至第1鎖存器電路LATCH11，LATCH12的動(dòng)作。但該動(dòng)作步驟與在實(shí)施例2中已說明的、與此相對(duì)應(yīng)的動(dòng)作步驟相同，故在此省略其說明。
這樣，通過由檢測(cè)電路20輸出的控制信號(hào)VDDDT1使冗余地址數(shù)據(jù)單元部12動(dòng)作，能在電源一接入，就開始把冗余存儲(chǔ)單元部12的選擇或非選擇數(shù)據(jù)存儲(chǔ)至選擇電路部16中的一系列動(dòng)作。實(shí)施例5示于圖9的半導(dǎo)體存儲(chǔ)器裝置是把標(biāo)志數(shù)據(jù)存儲(chǔ)部21附加至實(shí)施例1的控制電路部15上而成的，該標(biāo)志數(shù)據(jù)存儲(chǔ)部是存儲(chǔ)標(biāo)志數(shù)據(jù)的，后者表示已自冗余地址數(shù)據(jù)單元部17讀出第1地址數(shù)據(jù)。
參照示于圖10的流程圖說明該半導(dǎo)體存儲(chǔ)器裝置的動(dòng)作。但在電源電壓接入的時(shí)刻，設(shè)標(biāo)志數(shù)據(jù)未設(shè)定，該狀態(tài)以FLAG＝0表示。又，標(biāo)志數(shù)據(jù)設(shè)定的狀態(tài)以FLAG＝1表示。
首先，在步驟1，分別自標(biāo)志數(shù)據(jù)存儲(chǔ)部21，冗余地址數(shù)據(jù)單元部17、主體存儲(chǔ)單元部11，讀出標(biāo)志數(shù)據(jù)、第1地址數(shù)據(jù)、信息數(shù)據(jù)。然后，在步驟2，判定標(biāo)志數(shù)據(jù)是否設(shè)置，即判定是否FLAG＝1。如果在步驟2，標(biāo)志數(shù)據(jù)沒有設(shè)置，即若FLAG＝0，則在步驟4使信息數(shù)據(jù)無效并在存儲(chǔ)部21設(shè)置標(biāo)志數(shù)據(jù)。從而，讀出的第1地址數(shù)據(jù)保持在冗余存儲(chǔ)單元選擇電路部16中，且存儲(chǔ)部21中表示信息數(shù)據(jù)是有效的標(biāo)志數(shù)據(jù)被設(shè)置，直到電源被切斷止。由此，在第二次數(shù)據(jù)讀出動(dòng)作以后，在步驟1，分別自存儲(chǔ)部21、冗余地址數(shù)據(jù)單元部分17、主體存儲(chǔ)單元部11讀出標(biāo)志數(shù)據(jù)、第1地址數(shù)據(jù)和信息數(shù)據(jù)。然后，在步驟2，為FLAG＝1的狀態(tài)；在步驟3，信息數(shù)據(jù)有效。因而，信息數(shù)據(jù)有效并輸出直至電源被切斷。
這樣，在第2次以后的數(shù)據(jù)讀出動(dòng)作中，信息數(shù)據(jù)自主體存儲(chǔ)單元部11或冗余存儲(chǔ)單元部12，作為有效的信息數(shù)據(jù)加以讀出。
另一流程示于圖11。這時(shí)，在步驟1，自存儲(chǔ)部21讀出標(biāo)志數(shù)據(jù)，在步驟2，判定標(biāo)志數(shù)據(jù)是否設(shè)定，即判定是否FLAG＝1。此時(shí)，在步驟2，如果標(biāo)志數(shù)據(jù)沒有設(shè)定，即若FLAG＝0，則在步驟3，自冗余地址數(shù)據(jù)單元部17讀出第1地址數(shù)據(jù)。接著，在步驟4，把標(biāo)志數(shù)據(jù)設(shè)定在存儲(chǔ)部21后，在步驟5讀出信息數(shù)據(jù)。又，如果在步驟2標(biāo)志數(shù)據(jù)被設(shè)定，即若FLAG＝1，則流程跳至步驟5，讀出信息數(shù)據(jù)。由于在電源被切斷前，標(biāo)志數(shù)據(jù)一直設(shè)定在標(biāo)志數(shù)據(jù)存儲(chǔ)部21，在第2次以后的數(shù)據(jù)讀出動(dòng)作中，能夠在步驟1自存儲(chǔ)部分21讀出標(biāo)志數(shù)據(jù)后，馬上跳至步驟5讀出信息數(shù)據(jù)。從而可高速讀出信息數(shù)據(jù)。實(shí)施例6本實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置，在實(shí)施例5的標(biāo)志數(shù)據(jù)存儲(chǔ)部21中，采用具有鎖存器電路的存儲(chǔ)電路。
在示于圖12的這種標(biāo)志數(shù)據(jù)存儲(chǔ)電路中，設(shè)置電壓檢測(cè)電路22和第2鎖存器電路LATCH13，該電壓檢測(cè)電路當(dāng)電壓小于設(shè)定的電壓時(shí)，輸出“H”電平至控制信號(hào)VDDDT12。在第2鎖存器電路LATCH13的輸入端，連接著由來自電壓檢測(cè)電路22的控制信號(hào)VDDDT12控制的晶體管Qn1201和由控制信號(hào)TR12控制的晶體管Qn1202。晶體管Qn1201通過控制信號(hào)VDDDT12，把第2鎖存器電路LATCH13的輸入導(dǎo)至地電位VSS。晶體管Qn1202，把與設(shè)定標(biāo)志數(shù)據(jù)的信號(hào)FS相同的邏輯電平提供至第2鎖存器電路LATCH13的輸入端。又，在電源輸入期間，第2鎖存器電路LATCH13保持標(biāo)志數(shù)據(jù)。
就該標(biāo)志數(shù)據(jù)存儲(chǔ)電路的動(dòng)作，尤其是復(fù)位時(shí)的動(dòng)作作說明。如圖13所示，電源切斷時(shí)，電源電壓VDD開始下降，一旦降至設(shè)定的電壓以下時(shí)，電壓檢測(cè)電路22動(dòng)作，控制信號(hào)VDDDT12輸出“H”。與該電源電壓降低的同時(shí)，由第2鎖存器電路LATCH13輸出的標(biāo)志數(shù)據(jù)的電壓電平也開始下降，由于通過控制信號(hào)VD-DDT12，MOS晶體管Qn1201開關(guān)接通，第2鎖存器電路LATCH13的輸入接地電位VSS，使標(biāo)志數(shù)據(jù)的電壓電平為接地電位VSS。因而，電源切斷時(shí)保持著標(biāo)志數(shù)據(jù)的第2鎖存器電路LATCH13自動(dòng)地被復(fù)位。實(shí)施例7本實(shí)施例的半導(dǎo)體存儲(chǔ)器裝置是實(shí)施例6的變形。如圖14的標(biāo)志數(shù)據(jù)存儲(chǔ)電路所示，本實(shí)施例與實(shí)施例6的不同點(diǎn)在于為了復(fù)位第2鎖存器電路LATCH13，使輸入接地的MOS晶體管Qn1201的柵極不是由來自電壓檢測(cè)電路22的控制信號(hào)VDDDT12，而是用外部的復(fù)位信號(hào)產(chǎn)生電路(未圖示)形成的控制信號(hào)RST14控制。
如圖15所示，如設(shè)定控制信號(hào)RST14為“H”，則MOS晶體管Qn1201為開關(guān)接通狀態(tài)，第2鎖存器電路LATCH13的輸入接地。第2鎖存器電路一復(fù)位，控制信號(hào)RST14返回至“L”，使此后的控制信號(hào)TR14為“H”。由此，準(zhǔn)備將信號(hào)FS傳輸至第2鎖存器電路LATCH13的輸入端。
這樣，通過使用來自外部電路的控制信號(hào)復(fù)位保持標(biāo)志數(shù)據(jù)的第2鎖存器電路LATCH13，能夠在任意時(shí)刻復(fù)位。從而能夠通過控制信號(hào)，在電源切斷前進(jìn)行可靠的復(fù)位。實(shí)施例8示于圖16的半導(dǎo)體存儲(chǔ)器裝置是實(shí)施例1的變形。與實(shí)施例1的不同點(diǎn)是把所示圖1的冗余存儲(chǔ)單元部12及冗余地址數(shù)據(jù)單元部17配置在同一存儲(chǔ)器區(qū)域23，控制電路部15及冗余存儲(chǔ)單元選擇電路部16集中在同一區(qū)域24。即，圖16的存儲(chǔ)器區(qū)域23包含冗余地址數(shù)據(jù)單元區(qū)域23a和冗余存儲(chǔ)單元區(qū)域23b及標(biāo)志數(shù)據(jù)區(qū)域23c。因而，在主體存儲(chǔ)單元部11中存在失效存儲(chǔ)單元時(shí)，失效存儲(chǔ)單元的地址數(shù)據(jù)、信息數(shù)據(jù)、表示數(shù)據(jù)意義及使用狀態(tài)的標(biāo)志數(shù)據(jù)分別寫入存儲(chǔ)器區(qū)域23中。
下面，對(duì)存儲(chǔ)器區(qū)域23的分配例子加以說明。在圖16中，為使說明明確，以虛線劃分各自的區(qū)域，但實(shí)際上，如圖17所示，冗余地址數(shù)據(jù)和信息數(shù)據(jù)及標(biāo)志數(shù)據(jù)是作為一體寫入的。
圖17表示主體存儲(chǔ)單元部11中有4個(gè)失效存儲(chǔ)單元、用冗余存儲(chǔ)單元區(qū)域23b的存儲(chǔ)單元置換該失效存儲(chǔ)單元的例子。又，示于圖17左欄的冗余地址0—15是作為一個(gè)例子來表示的，不受該數(shù)字所限定。
如圖17所示，例如，主體存儲(chǔ)單元部11的失效存儲(chǔ)單元的地址0(以下表示為外部地址0)和置換該失效存儲(chǔ)單元的已存儲(chǔ)信息數(shù)據(jù)的使用冗余地址5等被寫入冗余地址0的數(shù)據(jù)區(qū)域。該冗余地址0的數(shù)據(jù)區(qū)域相應(yīng)于存儲(chǔ)單元區(qū)域23a。又，用于區(qū)分地址數(shù)據(jù)和信息數(shù)據(jù)的地址/數(shù)據(jù)欄中表示地址時(shí)是1、使用/未使用欄中表示使用時(shí)用1、在記入該數(shù)據(jù)區(qū)域是否可能使用的OK/NG欄中，表示可能時(shí)用1、分別寫入冗余地址0的標(biāo)志區(qū)域。該標(biāo)志區(qū)域?qū)?yīng)于存儲(chǔ)單元23C。
應(yīng)該寫入主體存儲(chǔ)單元部11中的數(shù)據(jù)被寫入冗余地址5的數(shù)據(jù)區(qū)域中。由于冗余地址5是為了用于寫入數(shù)據(jù)，所以，在其標(biāo)志數(shù)據(jù)區(qū)域23C的地址/數(shù)據(jù)欄中寫入0。又，冗余地址6表示失效存儲(chǔ)單元，表示NG的0寫入標(biāo)志區(qū)域的OK/NG欄中。從而，雖然不能使用其冗余地址的數(shù)據(jù)區(qū)域，但通過檢查標(biāo)志數(shù)據(jù)區(qū)域可加以判定。
再者，雖然在本實(shí)施例中，以把示于圖1的冗余地址數(shù)據(jù)單元部17和冗余存儲(chǔ)單元部12作成一體的這種例子來加以說明的，但冗余地址數(shù)據(jù)單元部、冗余存儲(chǔ)單元部及主體存儲(chǔ)單元部中二個(gè)以上共用也好、全部共用也好，都可與上述完全同樣地，能夠以冗余存儲(chǔ)單元部置換主體存儲(chǔ)單元部的失效存儲(chǔ)單元。
如上所述，由于在第1實(shí)施例中，預(yù)先明確分割了冗余存儲(chǔ)單元部12和冗余地址數(shù)據(jù)單元部17，當(dāng)其中一個(gè)區(qū)域存滿時(shí)，超過其限度的失效存儲(chǔ)器單元就不可能補(bǔ)救，而在本實(shí)施例中，在存儲(chǔ)器區(qū)域23存滿前，失效存儲(chǔ)單元均可能補(bǔ)救，冗余補(bǔ)救的自由度變大。實(shí)施例9示于圖18的半導(dǎo)體存儲(chǔ)器裝置與實(shí)施例1相同。但，在本實(shí)施例中，主體存儲(chǔ)單元部11及冗余存儲(chǔ)單元部12，用示于圖19的電路構(gòu)成。又，冗余存儲(chǔ)單元選擇電路部16與冗余地址數(shù)據(jù)單元部17，分別用與示于圖2及示于圖3的相同電路構(gòu)成。再者，示于圖18的羅馬數(shù)字(I)、(II)、(III)表示步驟的順序。
示于圖19的主體存儲(chǔ)單元部11及冗余存儲(chǔ)單元部12的電路由下述部分構(gòu)成用N溝道型MOS晶體管Qn701—Qn704、Qn711—Qn714和強(qiáng)介質(zhì)電容器C701—C704、C711—C714構(gòu)成的存儲(chǔ)單元，由N溝道型MOS晶體管Qn731—Qn734和強(qiáng)介質(zhì)電容器DC701—DC704構(gòu)成的虛設(shè)單元；讀出放大器SA0、SA1；及控制用MOS晶體管Qn741—Qn744，Qn751—Qn754。一個(gè)存儲(chǔ)單元(例如由MOS晶體管Qn701和強(qiáng)介質(zhì)電容器C701構(gòu)成的存儲(chǔ)單元)連接至位線BL0、字線WL0及單元板極CP0。其它存儲(chǔ)單元也如圖19所示，同樣地連接到位線BL0，/BL0，BL1，/BL1、字線WL0，WL1，WL2，WL3及單元板極CP0、CP1。一個(gè)虛設(shè)單元(例如，由MOS晶體管Qn731和強(qiáng)介質(zhì)電容器DC701構(gòu)成的虛設(shè)單元)連接至位線BL0、字線DWL1及單元板極DCP0。其它虛設(shè)單元，如圖19所示，也同樣地連接到位線/BL0，BL1，/BL1、字線DWL0，DWL1及單元板極DCP0、DCP1。
增大位線間電位差的讀出放大器SA0、SA1，受控制信號(hào)SAE0、SAE1控制；MOS晶體管Qn741—Qn744由虛設(shè)單元的復(fù)位信號(hào)DCRST控制；MOS晶體管Qn751—Qn754通過預(yù)充電位線的預(yù)充電信號(hào)BPM控制。
下面，就上述半導(dǎo)體存儲(chǔ)器裝置的驅(qū)動(dòng)方法，參照?qǐng)D2、圖19及圖20進(jìn)行說明。
接入電源后，首先使芯片啟動(dòng)信號(hào)CE為“L”，進(jìn)行示于圖20的步驟(I)，即進(jìn)行冗余地址數(shù)據(jù)單元部17的數(shù)據(jù)讀出動(dòng)作。此時(shí)，冗余存儲(chǔ)單元部使用時(shí)信號(hào)BLR為“H”，冗余存儲(chǔ)單元部未使用時(shí)信號(hào)BLR為“L”。該動(dòng)作與示于圖4的定時(shí)中的動(dòng)作基本相同，省略詳細(xì)說明。此時(shí)的主體存儲(chǔ)單元部11或冗余存儲(chǔ)單元部12的狀態(tài)為初始狀態(tài)。預(yù)充電信號(hào)BPM和復(fù)位信號(hào)DCRST均為“H”，位線固定在地電位VSS且虛設(shè)單元的強(qiáng)介質(zhì)電容器DC701、DC702、DC703、DC704全部是地電位VSS。
然后，進(jìn)行步驟(II)的動(dòng)作，即，進(jìn)行自冗余地址數(shù)據(jù)單元部17向冗余地址單元選擇電路部16讀出第1地址數(shù)據(jù)的動(dòng)作。
其次，進(jìn)行步驟(III)的動(dòng)作，即，進(jìn)行主體存儲(chǔ)單元部11或冗余存儲(chǔ)單元部12的信息數(shù)據(jù)的讀出動(dòng)作。又，示于圖20的步驟(III)的定時(shí)圖，在選擇冗余存儲(chǔ)單元部12時(shí)，與自冗余存儲(chǔ)單元部12讀出信息數(shù)據(jù)的定時(shí)圖對(duì)應(yīng)；在不選擇冗余存儲(chǔ)單元部12時(shí)，與自主體存儲(chǔ)單元部11讀出信息數(shù)據(jù)的定時(shí)圖對(duì)應(yīng)。此時(shí)，如果字線WLO、DWLO及單元板極CP0、DCP0分別為“H”，則自存儲(chǔ)單元的強(qiáng)介質(zhì)電容器C701讀出電荷至位線BL0；自虛設(shè)單元的強(qiáng)介質(zhì)電容器DC702讀出電荷至位線/BLO。進(jìn)而，由各自的電荷和位線容量確定的電位差通過讀出放大器增幅，自位線BL0輸出信息數(shù)據(jù)。
在本實(shí)施例中，讀出冗余地址并把它保持在冗余存儲(chǔ)單元選擇電路部16的第1鎖存器電路后，進(jìn)行自主體存儲(chǔ)單元部11或冗余存儲(chǔ)單元部12讀出信息數(shù)據(jù)的動(dòng)作。這與實(shí)施例5中采用圖10說明的動(dòng)作相應(yīng)。
另一方面，讀出冗余地址然后保持在冗余存儲(chǔ)單元選擇電路部16的第1鎖存器電路中的步驟與自主體存儲(chǔ)單元部11或冗余存儲(chǔ)單元部12讀出信息數(shù)據(jù)的步驟也可以同時(shí)進(jìn)行，該動(dòng)作與采用圖11說明的動(dòng)作相應(yīng)。但是，這種情況下，電源一接入后，自冗余地址數(shù)據(jù)部17讀出的冗余地址不被保持在冗余存儲(chǔ)單元選擇電路部16的第1鎖存器電路中。為此，必須進(jìn)行該保持。作為該保持方法，可采用如下的方法。
一般地，在DRAM之類的半導(dǎo)體存儲(chǔ)器裝置中，電源一接入后，稱作啞循環(huán)的讀出或?qū)懭雱?dòng)作多次重復(fù)。這里，在啞循環(huán)中，進(jìn)行讀出冗余地址然后保持在冗余存儲(chǔ)單元選擇電路部的第1鎖存器電路中的動(dòng)作。這個(gè)啞循環(huán)即為多次重復(fù)示于圖20步驟1的動(dòng)作。又，作為其它方法，也可以采用在電源接入后馬上檢測(cè)電源接入，然后多次重復(fù)圖20的步驟(I)的動(dòng)作這樣的方法。
這樣，在啞循環(huán)中或電源一接入后，通過把冗余存儲(chǔ)單元部的選擇或不選擇信號(hào)保持在冗余存儲(chǔ)單元選擇電路的第1鎖存器電路中的操作，使該信號(hào)在本次循環(huán)中完全地被保持在第1鎖存器電路中。
本發(fā)明不限于上面敘述的各種實(shí)施例。在本發(fā)明的精神實(shí)質(zhì)及其范圍內(nèi)的變換例子，全部包含在權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)器裝置包括主體存儲(chǔ)單元部；冗余存儲(chǔ)單元部；電氣儲(chǔ)存把所述主體存儲(chǔ)單元部的一部分置換成所述冗余存儲(chǔ)單元部的置換地址的、由半導(dǎo)體存儲(chǔ)器組成的冗余地址數(shù)據(jù)單元部；控制電路部；冗余存儲(chǔ)單元選擇電路部；其特征在于，所述冗余存儲(chǔ)單元選擇電路部保持自所述冗余地址數(shù)據(jù)單元部讀出的第1地址數(shù)據(jù)；比較所述第1地址數(shù)據(jù)和通過所述控制電路部輸入的、讀出用或?qū)懭胗玫牡?地址數(shù)據(jù)，從而選擇所述主體存儲(chǔ)單元部或所述冗余存儲(chǔ)單元部。
2.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于，所述冗余存儲(chǔ)單元選擇電路部包括鎖存自所述冗余地址數(shù)據(jù)單元部讀出的第1地址數(shù)據(jù)的第1鎖存器電路。
3.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于，進(jìn)一步包括產(chǎn)生使所述冗余地址數(shù)據(jù)單元部動(dòng)作的控制信號(hào)的動(dòng)作信號(hào)產(chǎn)生電路。
4.如權(quán)利要求3所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于，所述動(dòng)作信號(hào)產(chǎn)生電路由檢測(cè)電源接入并產(chǎn)生動(dòng)作信號(hào)的電源接入檢測(cè)電路組成。
5.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于，進(jìn)一步包括存儲(chǔ)標(biāo)志數(shù)據(jù)的標(biāo)志數(shù)據(jù)存儲(chǔ)部，該標(biāo)志數(shù)據(jù)表示已自所述冗余地址數(shù)據(jù)單元部讀出第1地址數(shù)據(jù)。
6.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于，進(jìn)一步包括電源切斷時(shí)檢測(cè)電壓降低的電壓檢測(cè)電路；所述標(biāo)志數(shù)據(jù)存儲(chǔ)部由第2鎖存器構(gòu)成且所述第2鎖存器由來自所述電壓檢測(cè)電路的信號(hào)復(fù)位。
7.如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于，進(jìn)一步包括復(fù)位信號(hào)產(chǎn)生電路；所述標(biāo)志數(shù)據(jù)存儲(chǔ)部由第2鎖存器電路構(gòu)成且所述第2鎖存器電路由來自所述復(fù)位信號(hào)產(chǎn)生電路的信號(hào)復(fù)位。
8.如權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于，所述主體存儲(chǔ)單元部、所述冗余存儲(chǔ)單元部及所述冗余地址數(shù)據(jù)單元部中，任二個(gè)以上的單元部設(shè)置在同一存儲(chǔ)區(qū)域中且所述單元部的占有區(qū)域是可變的。
9.如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)器裝置，其特征在于所述同一存儲(chǔ)區(qū)域具有存儲(chǔ)標(biāo)志數(shù)據(jù)的標(biāo)志數(shù)據(jù)存儲(chǔ)區(qū)域；該標(biāo)志數(shù)據(jù)表示設(shè)置在所述同一存儲(chǔ)區(qū)域內(nèi)的單元部是主體存儲(chǔ)單元部、冗余存儲(chǔ)單元部及冗余地址數(shù)據(jù)單元部中的哪一個(gè)。
10.一種進(jìn)行如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置中的所述冗余存儲(chǔ)單元部的選擇及非選擇的方法，其特征在于，讀出電源接入后的最初數(shù)據(jù)時(shí)進(jìn)行的步驟包括通過由所述控制電路輸出的信號(hào)，讀出存儲(chǔ)在所述冗余存儲(chǔ)單元部中第1地址數(shù)據(jù)的步驟；把所述第1地址數(shù)據(jù)保持在所述冗余存儲(chǔ)單元選擇電路部的第1鎖存器電路中的步驟；把通過所述控制電路部輸入的讀出用或?qū)懭胗玫牡?地址數(shù)據(jù)與所述第1地址數(shù)據(jù)，在所述冗余存儲(chǔ)單元選擇電路部比較，從而判定選擇或不選擇所述冗余存儲(chǔ)單元部的步驟。
11.一種進(jìn)行如權(quán)利要求2所述的半導(dǎo)體存儲(chǔ)器裝置中的所述冗余存儲(chǔ)單元部的選擇或非選擇的方法，其特征在于，電源接入后的啞循環(huán)進(jìn)行時(shí)的步驟包括下述步驟通過由所述控制電路輸出的信號(hào)，讀出存儲(chǔ)在所述冗余存儲(chǔ)單元部中的第1地址數(shù)據(jù)；把所述第1地址數(shù)據(jù)保持在所述冗余存儲(chǔ)單元選擇電路部的第1鎖存器電路中；在所述冗余存儲(chǔ)單元選擇電路中，比較通過所述控制電路部輸入的讀出用或?qū)懭胗玫牡?地址數(shù)據(jù)和所述第1地址數(shù)據(jù)，判定選擇或不選擇所述冗余存儲(chǔ)單元部。
12.一種在如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器裝置中讀出和寫入時(shí)，判定信息數(shù)據(jù)有效性的方法，其特征在于包括下述步驟分別自所述標(biāo)志數(shù)據(jù)存儲(chǔ)部、冗余地址數(shù)據(jù)單元部、主體存儲(chǔ)單元部讀出標(biāo)志數(shù)據(jù)、第1地址數(shù)據(jù)、信息數(shù)據(jù)至所述控制電路部；判定所述標(biāo)志數(shù)據(jù)是置位狀態(tài)還是非置位狀態(tài)；如果所述標(biāo)志數(shù)據(jù)是置位狀態(tài)，則判定由所述主體存儲(chǔ)單元部讀出的所述信息數(shù)據(jù)為有效；如果所述標(biāo)志數(shù)據(jù)不是置位狀態(tài)，則判定所述信息數(shù)據(jù)無效，使所述標(biāo)志數(shù)據(jù)為置位狀態(tài)。
13.一種在如權(quán)利要求5所述的半導(dǎo)體存儲(chǔ)器裝置中讀出及寫入時(shí)，判定信息數(shù)據(jù)有效性的方法，其特征在于，包括下述步驟由所述標(biāo)志數(shù)據(jù)存儲(chǔ)部讀出標(biāo)志數(shù)據(jù)；判定所述標(biāo)志數(shù)據(jù)處于置位狀態(tài)還是非置位狀態(tài)；如果所述標(biāo)志數(shù)據(jù)不是置位狀態(tài)，則自所述冗余地址數(shù)據(jù)單元部讀出第1地址數(shù)據(jù)，讀出所述標(biāo)志數(shù)據(jù)置位后的信息數(shù)據(jù)；如果所述標(biāo)志數(shù)據(jù)是置位狀態(tài)，則讀出所述信息數(shù)據(jù)。
全文摘要
一種半導(dǎo)體存儲(chǔ)器裝置包括主體存儲(chǔ)單元部；冗余存儲(chǔ)單元部；由非易失性半導(dǎo)體存儲(chǔ)器組成的、電氣存儲(chǔ)置換主體存儲(chǔ)單元部中的失效存儲(chǔ)單元的冗余存儲(chǔ)單元地址的冗余地址數(shù)據(jù)單元部；控制電路部；冗余存儲(chǔ)單元選擇電路部。冗余存儲(chǔ)單元選擇電路部保持由冗余地址數(shù)據(jù)單元部讀出的第1地址數(shù)據(jù)且把該第1地址數(shù)據(jù)與通過控制電路部輸入的讀出用或?qū)懭胗玫牡?地址數(shù)據(jù)比較，從而選擇主體存儲(chǔ)單元部或冗余存儲(chǔ)單元部。具有結(jié)構(gòu)簡(jiǎn)單且能高速動(dòng)作的優(yōu)點(diǎn)。
文檔編號(hào)G11C11/401GK1114456SQ9411924
公開日1996年1月3日 申請(qǐng)日期1994年12月23日 優(yōu)先權(quán)日1994年4月25日
發(fā)明者平野博茂, 中根譲治, 中熊哲治, 森脇信行, 椋木敏夫, 角辰己 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社