本發(fā)明屬于集成電路技術(shù)領(lǐng)域，具體地說，是涉及一種新型抗單粒子翻轉(zhuǎn)的SRAM位單元。

背景技術(shù)：

為了滿足用戶對(duì)計(jì)算能力日益增長的需求，半導(dǎo)體工藝節(jié)點(diǎn)快速減小。半導(dǎo)體器件尺寸減小，導(dǎo)致晶體管節(jié)點(diǎn)電容的降低，而與此同時(shí)，電路的供電電壓也在相應(yīng)降低，于是節(jié)點(diǎn)上存儲(chǔ)的電荷量更是急劇衰減。在這種情況下，單粒子事件（Single Event Phenomena）引起的軟錯(cuò)誤（Soft Error）不僅僅在空間應(yīng)用中被重點(diǎn)考慮，在地面應(yīng)用中也逐漸被重視。片上SRAM（靜態(tài)隨機(jī)存儲(chǔ)器）一般占據(jù)片上大部分面積，因此，成為發(fā)生單粒子翻轉(zhuǎn)（Single Event Upset）軟錯(cuò)誤的重災(zāi)區(qū)。而同樣因?yàn)楣に嚬?jié)點(diǎn)的降低，單粒子引起的電荷共享效應(yīng)和寄生雙極晶體管效應(yīng)使得電路中多個(gè)節(jié)點(diǎn)翻轉(zhuǎn)，造成更高的軟錯(cuò)誤率（Soft Error Rate）。

因輻射粒子引起的軟錯(cuò)誤嚴(yán)重影響了系統(tǒng)的穩(wěn)定性，為了緩解軟錯(cuò)誤，集成電路系統(tǒng)設(shè)計(jì)人員從各層次對(duì)系統(tǒng)進(jìn)行加固。

在對(duì)SRAM位單元（Bit Cell）的加固設(shè)計(jì)方面，T.Calin等在IEEE Transactions on Nuclear Science的文章“Upset hardened memory design for submicron CMOS technology”給出了一種經(jīng)典的加固方式DICE結(jié)構(gòu)（Dual Interlocked Storage Cell）。若用于SRAM，這是一個(gè)12個(gè)晶體管（12T）。該結(jié)構(gòu)使用雙反饋結(jié)構(gòu)，使得其中任何一個(gè)存儲(chǔ)節(jié)點(diǎn)出現(xiàn)翻轉(zhuǎn)時(shí)，可以通過另一個(gè)反饋結(jié)構(gòu)進(jìn)行及時(shí)修正。但是在該結(jié)構(gòu)中，若一個(gè)存儲(chǔ)節(jié)點(diǎn)出現(xiàn)翻轉(zhuǎn)，直接導(dǎo)致控制其恢復(fù)的2個(gè)節(jié)點(diǎn)失去驅(qū)動(dòng)，處于一種非常不穩(wěn)定狀態(tài)，所以一旦輻射粒子影響到任何其他任何一個(gè)存儲(chǔ)節(jié)點(diǎn)，該單元的存儲(chǔ)信息就會(huì)翻轉(zhuǎn)，無法修正。

S.M.Jahinuzzaman等在IEEE Transactions on Nuclear Science的文章“A Soft Error Tolerant 10T SRAM Bit-Cell with differential Read Capability”給出了一種同樣較為經(jīng)典的結(jié)構(gòu)Quatro-10T。該結(jié)構(gòu)增加了存儲(chǔ)節(jié)點(diǎn)對(duì)其恢復(fù)節(jié)點(diǎn)影響的阻抗，使得該結(jié)構(gòu)對(duì)能量較小的例子具有較好的免疫能力，但是一旦粒子效果持續(xù)時(shí)間較長，使得粒子效應(yīng)擴(kuò)散到其恢復(fù)節(jié)點(diǎn)，該單元存儲(chǔ)的信息就會(huì)翻轉(zhuǎn)，無法修正。

還有較多基于原始的6T結(jié)構(gòu)的設(shè)計(jì)的改進(jìn)結(jié)構(gòu)，這些結(jié)構(gòu)在不改變?cè)形粏卧Y(jié)構(gòu)的情況下，添加輔助晶體管，使得粒子影響擴(kuò)散速度降低，或基于某種已有的加固結(jié)構(gòu)增加其讀寫能力等，因?yàn)檫@些結(jié)構(gòu)仍然基于原始的6T結(jié)構(gòu)，很難在單點(diǎn)持續(xù)較長時(shí)間的翻轉(zhuǎn)下保持原有信息。

從當(dāng)前已有的技術(shù)方案看，加固設(shè)計(jì)仍然是面積、速度、穩(wěn)定性和可行性的權(quán)衡，單純針對(duì)位單元的加固設(shè)計(jì)中，幾乎沒有單點(diǎn)翻轉(zhuǎn)修復(fù)、支持部分多點(diǎn)翻轉(zhuǎn)修復(fù)、壓降小、兼容6T讀寫電路且使用晶體管較少的設(shè)計(jì)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)上述現(xiàn)有技術(shù)的不足，給出了一種新型的抗單粒子SRAM位單元結(jié)構(gòu)，該結(jié)構(gòu)具有單點(diǎn)翻轉(zhuǎn)修復(fù)、支持部分多點(diǎn)翻轉(zhuǎn)修復(fù)、壓降小、兼容6T讀寫電路且只使用10個(gè)晶體管等優(yōu)點(diǎn)。。

為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提采用下述技術(shù)方案予以實(shí)現(xiàn)：

一種新型抗單粒子SRAM位單元，其包括

NMOS反饋結(jié)構(gòu)，包括第一NMOS和第二NMOS，所述第一NMOS和所述第二NMOS的源極接地，所述第一NMOS的漏極接所述第二NMOS的柵極，所述第二NMOS的漏極接所述第一NMOS的柵極，所述第一NMOS的漏極是第一正存儲(chǔ)點(diǎn)Q，所述第二NMOS的漏極是第一反存儲(chǔ)點(diǎn)QN；

PMOS反饋結(jié)構(gòu)，包括第一PMOS和第二PMOS，所述第一PMOS和所述第二PMOS的源極接電源，所述第一PMOS的漏極接所述第二PMOS的柵極，所述第二PMOS的漏極接所述第一PMOS的柵極，所述第一PMOS的漏極是第二正存儲(chǔ)點(diǎn)QU，所述第二PMOS的漏極是第二反存儲(chǔ)點(diǎn)QUN；

傳遞結(jié)構(gòu)，包括第三NMOS和第四NMOS，所述第三NMOS和所述第四NMOS的源極接地，所述第三NMOS的柵極接所述第一正存儲(chǔ)點(diǎn)Q，所述第三NMOS的漏極接所述第二反存儲(chǔ)點(diǎn)QUN，所述第四NMOS的柵極接所述第一反存儲(chǔ)點(diǎn)QN，所述第四NMOS的漏極接所述第二正存儲(chǔ)點(diǎn)QU；

隔離結(jié)構(gòu)，包括第五NMOS和第六NMOS，所述第五NMOS的源極接所述第一正存儲(chǔ)點(diǎn)Q，所述第五NMOS的漏極和柵極接所述第二正存儲(chǔ)點(diǎn)QU，所述第六NMOS的源極接所述第一反存儲(chǔ)點(diǎn)QN，所述第六NMOS的漏極和柵極接所述第二反存儲(chǔ)點(diǎn)QUN；

讀寫結(jié)構(gòu)，包括第七NMOS和第八NMOS，所述第七NMOS和所述第八NMOS的柵極接字線WL，所述第七NMOS的源極接正位線BL，所述第七NMOS的漏極接所述第一正存儲(chǔ)點(diǎn)Q，所述第八NMOS的源極接反位線BLN，所述第八NMOS的漏極接所述第一反存儲(chǔ)點(diǎn)QN。

與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)和積極效果是：本發(fā)明新型抗單粒子SRAM位單元只使用10個(gè)晶體管搭建即可實(shí)現(xiàn)：若僅單個(gè)存儲(chǔ)點(diǎn)因單粒子而翻轉(zhuǎn)，無論粒子影響時(shí)間，必定可以恢復(fù)；若兩個(gè)第二存儲(chǔ)點(diǎn)都因單粒子而翻轉(zhuǎn)，同樣可以恢復(fù)；每個(gè)存儲(chǔ)點(diǎn)至少連接五個(gè)點(diǎn)，電容較大，翻轉(zhuǎn)閾值大；電源與地之間最多串聯(lián)一個(gè)PMOS和兩個(gè)NMOS，壓降小，可保證驅(qū)動(dòng)能力；適用于傳統(tǒng)6T位單元相同的讀寫電路，方便替代原有電路。

結(jié)合附圖閱讀本發(fā)明的具體實(shí)施方式后，本發(fā)明的其他特點(diǎn)和優(yōu)點(diǎn)將變得更加清楚。

附圖說明

圖1是本發(fā)明具體實(shí)施例的示意圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施方式對(duì)本發(fā)明的技術(shù)方案作進(jìn)一步詳細(xì)的說明。

如圖1所示，本實(shí)施例新型抗單粒子SRAM位單元由NMOS反饋結(jié)構(gòu)、PMOS反饋結(jié)構(gòu)、傳遞結(jié)構(gòu)、隔離結(jié)構(gòu)與讀寫結(jié)構(gòu)組成。

NMOS反饋結(jié)構(gòu)包括第一NMOS（N1）和第二NMOS（N2）。第一NMOS（N1）和第二NMOS（N2）的源極接地（GND），第一NMOS（N1）的漏極接第二NMOS（N2）的柵極，第二NMOS（N2）的漏極接第一NMOS（N1）的柵極。其中，第一NMOS（N1）的漏極是第一正存儲(chǔ)點(diǎn)（Q），第二NMOS（N2）的漏極是第一反存儲(chǔ)點(diǎn)（QN）。

PMOS反饋結(jié)構(gòu)包括第一PMOS（P1）和第二PMOS（P2）。第一PMOS（P1）和第二PMOS（P2）的源極接電源（VDD），第一PMOS（P1）的漏極接第二PMOS（P2）的柵極，第二PMOS（P2）的漏極接第一PMOS（P1）的柵極。其中，第一PMOS（P1）的漏極是第二正存儲(chǔ)點(diǎn)（QU），第二PMOS（P2）的漏極是第二反存儲(chǔ)點(diǎn)（QUN）。

傳遞結(jié)構(gòu)包括第三NMOS（N3）和第四NMOS（N4）。第三NMOS（N3）和第四NMOS（N4）的源極接地（GND），第三NMOS（N3）的柵極接第一正存儲(chǔ)點(diǎn)（Q），第三NMOS（N3）的漏極接第二反存儲(chǔ)點(diǎn)（QUN），第四NMOS（N4）的柵極接第一反存儲(chǔ)點(diǎn)（QN），第四NMOS（N4）的漏極接第二正存儲(chǔ)點(diǎn)（QU）。

隔離結(jié)構(gòu)包括第五NMOS（N5）和第六NMOS（N6）。第五NMOS（N5）的源極接第一正存儲(chǔ)點(diǎn)（Q），第五NMOS（N5）的漏極和柵極接第二正存儲(chǔ)點(diǎn)（QU），第六NMOS（N6）的源極接第一反存儲(chǔ)點(diǎn)（QN），第六NMOS（N6）的漏極和柵極接第二反存儲(chǔ)點(diǎn)（QUN）。

讀寫結(jié)構(gòu)包括第七NMOS（N7）和第八NMOS（N8）。第七NMOS（N7）和第八NMOS（N8）的柵極接字線（WL），第七NMOS（N7）的源極接正位線（BL），第七NMOS（N7）的漏極接第一正存儲(chǔ)點(diǎn)（Q），第八NMOS（N8）的源極接反位線（BLN），第八NMOS（N8）的漏極接第一反存儲(chǔ)點(diǎn)（QN）。

下面就該位單元存儲(chǔ)高電平（用1表示高電平），即Q=QU=1,QN=QUN=0的情況，討論該位單元的讀寫與穩(wěn)定性。位單元存儲(chǔ)低電平時(shí)的情況與存儲(chǔ)高電平的情況相同，因?yàn)樵摻Y(jié)構(gòu)是完全對(duì)稱的，所以僅說明一種情況即可。

讀操作

BL和BLN預(yù)充電至高電壓，WL升高開始讀操作，WL升高將打開N7和N8，因?yàn)镹2也處于打開狀態(tài)，于是BLN中的電荷通過N7和N2放電，而N1處于關(guān)閉狀態(tài)，所以BL處于原始電平，靈敏放大器根據(jù)BL和BLN之間的電壓差獲取存儲(chǔ)單元的狀態(tài)。在讀操作時(shí)，在短暫的時(shí)間內(nèi)，QN可能因?yàn)樽x操作而升高電壓，此時(shí)需要仔細(xì)調(diào)整讀寫結(jié)構(gòu)與NMOS反饋結(jié)構(gòu)中晶體管的大小，以保證讀寫操作不會(huì)影響單元的存儲(chǔ)狀態(tài)，這種情況與普通6T結(jié)構(gòu)相同，解決方法也相同。

寫操作（寫入低電平，改變位單元的值）

在初始狀態(tài)，BL和BLN都處于高電平，為了寫入低電平，將BL放電，然后拉高WL打開讀寫管。BL通過N7拉低Q點(diǎn)電平，使N2驅(qū)動(dòng)能力下降，導(dǎo)致QN在BLN的高電平影響下電壓高于N1的閾值電壓，打開N1后Q點(diǎn)加速放電，并與QN形成正反饋。在NMOS反饋結(jié)構(gòu)電平發(fā)生變化的同時(shí)，PMOS反饋結(jié)構(gòu)再也發(fā)生變化。QN電壓升高之后，打開N4，拉低QU，打開P2；而Q點(diǎn)電壓降低使得N3關(guān)閉，所以打開的P2拉高QUN的電平，于是N6被漸漸打開，此時(shí)QN的電荷累計(jì)不僅僅依靠外部的BLN，而是通過P2和N6對(duì)QN進(jìn)行充電，維持QN電壓保持在一定的范圍之內(nèi)。同時(shí)QUN的電壓升高會(huì)關(guān)閉P1，使QU的電壓在N4的驅(qū)動(dòng)下完全拉低。至此整個(gè)單元處于穩(wěn)定狀態(tài)。值得注意的是，當(dāng)NMOS反饋結(jié)構(gòu)的存儲(chǔ)點(diǎn)電壓翻轉(zhuǎn)至臨界點(diǎn)時(shí)，外圍電路即可認(rèn)為結(jié)束了寫操作，此時(shí)，NMOS反饋結(jié)構(gòu)會(huì)帶動(dòng)PMOS反饋結(jié)構(gòu)進(jìn)行后續(xù)操作，直到穩(wěn)定。

單點(diǎn)翻轉(zhuǎn)穩(wěn)定性分析

QN 0à1：NMOS反饋結(jié)構(gòu)中，QN只連接NMOS的源極和漏極，而NMOS的P型襯底和P阱都連接低電壓，所以當(dāng)QN為0時(shí)，即使遭受到單粒子影響，也只會(huì)使QN點(diǎn)的電壓更低，不會(huì)影響存儲(chǔ)的狀態(tài)。

Q 1à0：當(dāng)Q點(diǎn)處于高電平狀態(tài)時(shí)遭受單粒子影響，會(huì)降低電壓，有可能會(huì)關(guān)閉N2和N3，使得QN和QUN處于浮空狀態(tài)，但是本設(shè)計(jì)中所有存儲(chǔ)點(diǎn)都具有較大的電容，所以該兩點(diǎn)的可保持高電平很長時(shí)間。QUN控制著Q點(diǎn)的恢復(fù)管P1，Q點(diǎn)的負(fù)電荷經(jīng)由N5從P1釋放掉，使Q點(diǎn)恢復(fù)原存儲(chǔ)狀態(tài)。需要注意的是，Q點(diǎn)同多N5,P1釋放負(fù)電荷時(shí)，會(huì)稍微拉低QU點(diǎn)的電壓，為了保證穩(wěn)定性，本設(shè)計(jì)中僅有的兩個(gè)PMOS需要有較大的驅(qū)動(dòng)能力。

QUN 0à1：因QUN連接著P2，所以可能因?yàn)镻2的漏極因單粒子影響而升高電壓。QUN升高電壓會(huì)關(guān)閉P1，打開N6。關(guān)閉P1對(duì)整體影響不大，打開N6使QUN的正電荷僅僅可以從N3釋放，還可以通過N6與N2釋放，所以整個(gè)位單元的存儲(chǔ)狀態(tài)不會(huì)改變。值得注意的是，若QUN通過N6與N2釋放正電荷，有可能升高QN的電壓，但是QN電壓越高N6的電阻越大，而且在對(duì)N2進(jìn)行設(shè)計(jì)時(shí)，如6T設(shè)計(jì)相同，需要N2(N1)具有較大的驅(qū)動(dòng)能力，以保證讀操作的穩(wěn)定性，所以雖然QN電壓在這種情況下會(huì)有所升高，但是不會(huì)影響存儲(chǔ)狀態(tài)。

QU 1à0：QU連接著N4和N5，如果這兩個(gè)NMOS的漏極受單粒子影響，可能會(huì)降低QU電壓。QU電壓降低會(huì)打開P2、關(guān)閉N5。其中N5由于柵源之間的壓差本就很小，基本處于關(guān)閉狀態(tài)，此時(shí)降低柵漏電壓，N5仍然處于關(guān)閉狀態(tài)，不會(huì)產(chǎn)生其他影響。而打開P2可能對(duì)QUN的電壓產(chǎn)生影響，但此時(shí)N6與N2以及N3都處于打開狀態(tài)，QUN的電壓不會(huì)出現(xiàn)較大變動(dòng)。最終QU上的負(fù)電荷會(huì)通過P1釋放，恢復(fù)原本的狀態(tài)。

從上述的分析可知，本實(shí)施例中的四個(gè)存儲(chǔ)點(diǎn)，NMOS反饋結(jié)構(gòu)中存儲(chǔ)低電平的存儲(chǔ)點(diǎn)因其結(jié)構(gòu)原因，不會(huì)在粒子影響下發(fā)生翻轉(zhuǎn)，而其他存儲(chǔ)點(diǎn)若出現(xiàn)單點(diǎn)翻轉(zhuǎn)，最終仍然可以恢復(fù)到原狀態(tài)。

多點(diǎn)翻轉(zhuǎn)穩(wěn)定性分析

從上文分析可以看出，本發(fā)明在穩(wěn)定的存儲(chǔ)狀態(tài)下，可以保證一個(gè)存儲(chǔ)點(diǎn)肯定不會(huì)受單粒子影響，只有三個(gè)存儲(chǔ)點(diǎn)會(huì)受單粒子影響，下面就這三點(diǎn)出現(xiàn)多點(diǎn)翻轉(zhuǎn)進(jìn)行穩(wěn)定性分析。

QU和QUN：從前文分析可知，QU若在單粒子影響下降低電壓，可能會(huì)關(guān)閉N5且略微升高QUN，若QUN同時(shí)也受到影響而升高電壓，同樣按照上文分析，QN無法在N2處于打開的情況下升高至N1或N4的閾值電壓，所以不會(huì)影響存儲(chǔ)狀態(tài)。于是即使QU和QUN同時(shí)受單粒子影響而改變電壓，也不會(huì)影響該位單元的存儲(chǔ)狀態(tài)。

Q和QU或者QU和QUN： Q點(diǎn)電壓降低，會(huì)關(guān)閉N2，使得QN浮空。若此時(shí)QU/QUN的電壓發(fā)生變化，前者會(huì)驅(qū)動(dòng)P2經(jīng)由N6對(duì)QN充電，后者則通過N6對(duì)QN釋放電荷，在這些情況下，QN電壓也會(huì)隨之變化，所以在這種情況下，該位單元僅能承受持續(xù)時(shí)間較短的情況，否則存儲(chǔ)狀態(tài)會(huì)隨之改變。

從多點(diǎn)分析可以看出，本實(shí)施例可以承受PMOS反饋結(jié)構(gòu)完全翻轉(zhuǎn)（而NMOS反饋結(jié)構(gòu)本身沒有完全翻轉(zhuǎn)的能力）。但是若兩個(gè)反饋結(jié)構(gòu)中都出現(xiàn)翻轉(zhuǎn)，則很可能無法恢復(fù)，但這也是必然的情況，所有冗余設(shè)計(jì)的加固思想是使用冗余的存儲(chǔ)恢復(fù)被影響的部分，如果所有存儲(chǔ)狀態(tài)都被影響了，自然就沒有恢復(fù)的能力了。

以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對(duì)其進(jìn)行限制；盡管參照前述實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，依然可以對(duì)前述實(shí)施例所記載的技術(shù)方案進(jìn)行修改，或者對(duì)其中部分技術(shù)特征進(jìn)行等同替換；而這些修改或替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明所要求保護(hù)的技術(shù)方案的精神和范圍。