本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器及柵極驅(qū)動(dòng)電路。

背景技術(shù)：

隨著顯示屏的不斷發(fā)展，消費(fèi)群眾對(duì)顯示屏穩(wěn)定性的要求也越來(lái)越高。顯示屏的穩(wěn)定性很大程度體現(xiàn)在柵極驅(qū)動(dòng)電路以及組成柵極驅(qū)動(dòng)電路的移位寄存器上。

目前，移位寄存器多采用5T2C的結(jié)構(gòu)(即包括5個(gè)TFT薄膜晶體管開(kāi)關(guān)及2個(gè)電容)。如圖1所示，圖1為現(xiàn)有技術(shù)提供的一種移位寄存器，第一開(kāi)關(guān)M1至第五開(kāi)關(guān)M5均為P型薄膜晶體管。當(dāng)輸出端OUT輸出低電平信號(hào)時(shí)，第三開(kāi)關(guān)M3因輸出端OUT輸出的低電平信號(hào)而打開(kāi)，此時(shí)高電平信號(hào)端VGH輸出的高電平信號(hào)因第三開(kāi)關(guān)M3打開(kāi)而傳輸至第一節(jié)點(diǎn)N1。因第一節(jié)點(diǎn)N1為高電平信號(hào)，因此第五開(kāi)關(guān)M5斷開(kāi)。如第一節(jié)點(diǎn)N1一直持續(xù)處于高電平狀態(tài)，輸出端OUT會(huì)輸出異常，產(chǎn)生電路的競(jìng)爭(zhēng)風(fēng)險(xiǎn)，造成移位寄存器不穩(wěn)定。

因此，目前急需一種穩(wěn)定的移位寄存器及柵極驅(qū)動(dòng)電路，能夠在保證電路穩(wěn)定并實(shí)現(xiàn)輸出端正常輸出。

技術(shù)實(shí)現(xiàn)要素：

為解決上述問(wèn)題，本發(fā)明提供一種移位寄存器，包括第一輸入模塊、第二輸入模塊、上拉模塊、輸出模塊、第一電容、第二電容以及第三電容，其中，

所述第一輸入模塊與輸入信號(hào)端以及第一信號(hào)端電連接，通過(guò)輸入信號(hào)端的控制將第一信號(hào)端輸入的信號(hào)傳輸至第三節(jié)點(diǎn)；

所述第二輸入模塊與所述輸入信號(hào)端、所述第一信號(hào)端、第二信號(hào)端、第一時(shí)鐘信號(hào)端電連接，將所述輸入信號(hào)端輸入的信號(hào)傳輸至第一節(jié)點(diǎn)；

所述上拉模塊與所述第一時(shí)鐘信號(hào)端、所述第二信號(hào)端以及第二時(shí)鐘信號(hào)端電連接，將所述第二信號(hào)端輸入的信號(hào)傳輸至第二節(jié)點(diǎn)；

所述輸出模塊與所述第一信號(hào)端、所述第二時(shí)鐘信號(hào)輸入端以及輸出端電連接，將所述第一信號(hào)端或者所述第二時(shí)鐘信號(hào)端輸入的信號(hào)傳輸至所述輸出端；

所述第一電容，與所述第三節(jié)點(diǎn)電連接，用于穩(wěn)定所述第三節(jié)點(diǎn)的電位；

所述第二電容，與所述第一信號(hào)端和所述第二節(jié)點(diǎn)電連接，用于穩(wěn)定所述第二節(jié)點(diǎn)的電位；

所述第三電容，與所述輸出端和所述第一節(jié)點(diǎn)電連接，用于抬高或者拉低所述第一節(jié)點(diǎn)的電位。

一種柵極驅(qū)動(dòng)電路，包括N級(jí)上述所述的一種移位寄存器，其中N為正整數(shù)。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)之一：移位寄存器包括第一輸入模塊、第二輸入模塊、上拉模塊以及輸出模塊；其中，第一輸入模塊以及上拉模塊與第三節(jié)點(diǎn)電連接，第二輸入模塊和輸出模塊與第一節(jié)點(diǎn)電連接，第二輸入模塊和上拉模塊與第二節(jié)點(diǎn)電連接。其中，每半個(gè)周期，第一節(jié)點(diǎn)變?yōu)楦唠娖叫盘?hào)，第二節(jié)點(diǎn)變?yōu)榈碗娖叫盘?hào)，一定程度上保證了輸出端的穩(wěn)定。

此外，本發(fā)明實(shí)施例為9T3C結(jié)構(gòu)(即9個(gè)TFT薄膜晶體管開(kāi)關(guān)、3個(gè)電容)，開(kāi)關(guān)數(shù)量少且各個(gè)信號(hào)輸入端數(shù)量也少，一定程度上能夠?qū)崿F(xiàn)窄邊框。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)提供的附圖獲得其他的附圖。

圖1為現(xiàn)有技術(shù)提供的一種移位寄存器；

圖2為本發(fā)明實(shí)施例提供的一種移位寄存器的模塊示意圖；

圖3為本發(fā)明實(shí)施例提供的一種移位寄存器的具體示意圖；

圖4為本發(fā)明實(shí)施例提供的另一種移位寄存器的具體示意圖；

圖5為本發(fā)明實(shí)施例提供的又一種移位寄存器的具體示意圖；

圖6為本發(fā)明實(shí)施例提供的再一種移位寄存器的具體示意圖；

圖7為本發(fā)明實(shí)施例提供的一種移位寄存器的時(shí)序圖；

圖8為本發(fā)明實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的示意圖。

具體實(shí)施方式

下面結(jié)合示意圖對(duì)本發(fā)明的一種移位寄存器及柵極驅(qū)動(dòng)電路進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對(duì)于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對(duì)本發(fā)明的限制。

本發(fā)明提供一種移位寄存器，包括第一輸入模塊、第二輸入模塊、上拉模塊、輸出模塊、第一電容、第二電容以及第三電容，其中，

所述第一輸入模塊與輸入信號(hào)端以及第一信號(hào)端電連接，通過(guò)輸入信號(hào)端的控制將第一信號(hào)端輸入的信號(hào)傳輸至第三節(jié)點(diǎn)；

所述第二輸入模塊與所述輸入信號(hào)端、所述第一信號(hào)端、第二信號(hào)端、第一時(shí)鐘信號(hào)端電連接，將所述輸入信號(hào)端輸入的信號(hào)傳輸至第一節(jié)點(diǎn)；

所述上拉模塊與所述第一時(shí)鐘信號(hào)端、所述第二信號(hào)端以及第二時(shí)鐘信號(hào)端電連接，將所述第二信號(hào)端輸入的信號(hào)傳輸至第二節(jié)點(diǎn)；

所述輸出模塊與所述第一信號(hào)端、所述第二時(shí)鐘信號(hào)輸入端以及輸出端電連接，將所述第一信號(hào)端或者所述第二時(shí)鐘信號(hào)端輸入的信號(hào)傳輸至所述輸出端；

所述第一電容，與所述第三節(jié)點(diǎn)電連接，用于穩(wěn)定所述第三節(jié)點(diǎn)的電位；

所述第二電容，與所述第一信號(hào)端和所述第二節(jié)點(diǎn)電連接，用于穩(wěn)定所述第二節(jié)點(diǎn)的電位；

所述第三電容，與所述輸出端和所述第一節(jié)點(diǎn)電連接，用于抬高或者拉低所述第一節(jié)點(diǎn)的電位。

具體的，如圖2所示，圖2為本發(fā)明實(shí)施例提供的一種移位寄存器的模塊示意圖。移位寄存器包括第一輸入模塊1、第二輸入模塊2、上拉模塊3、輸出模塊4、第一電容C1、第二電容C2以及第三電容C3。其中，第一輸入模塊1與上拉模塊3通過(guò)第三節(jié)點(diǎn)N3實(shí)現(xiàn)電連接，上拉模塊3與第二輸入模塊2通過(guò)第二節(jié)點(diǎn)N2實(shí)現(xiàn)電連接，第二輸入模塊2與輸出模塊4通過(guò)第一節(jié)點(diǎn)N1實(shí)現(xiàn)電連接。

第一輸入模塊1與輸入信號(hào)端IN以及第一信號(hào)端VGH電連接，通過(guò)輸入信號(hào)端IN的控制將第一信號(hào)端VGH輸入的信號(hào)傳輸至第三節(jié)點(diǎn)N3；

第二輸入模塊2與輸入信號(hào)端IN、第一信號(hào)端VGH、第二信號(hào)端VGL以及第一時(shí)鐘信號(hào)端CK1電連接，將輸入信號(hào)端IN輸入的信號(hào)傳輸至第一節(jié)點(diǎn)N1；

上拉模塊3與第一時(shí)鐘信號(hào)端CK1、第二時(shí)鐘信號(hào)端CK2以及第二信號(hào)端VGL電連接，將第二信號(hào)端VGL輸入的信號(hào)傳輸至第二節(jié)點(diǎn)N2；

輸出模塊4與第一信號(hào)端VGH、第二時(shí)鐘信號(hào)端CK2以及輸出端GOUT電連接，將第一信號(hào)端VGH或者第二時(shí)鐘信號(hào)端CK2輸入的信號(hào)傳輸至輸出端GOUT；

此外，第一電容C1與第三節(jié)點(diǎn)N3電連接，用于穩(wěn)定第三節(jié)點(diǎn)N3的電位；第二電容C2與第一信號(hào)端VGH和第二節(jié)點(diǎn)N2電連接，用于穩(wěn)定第二節(jié)點(diǎn)N2的電位；第三電容C3與輸出端GOUT和第一節(jié)點(diǎn)N1電連接，用于抬高或者拉低第一節(jié)點(diǎn)N1的電位。

上述實(shí)施例中，電路模塊僅包括四個(gè)信號(hào)輸入端、一個(gè)信號(hào)輸出端以及三個(gè)電容即可實(shí)現(xiàn)移位寄存器的穩(wěn)定輸出，且在保證電路正常工作的情況下實(shí)現(xiàn)窄邊框。

具體的，如圖3所示，圖3為本發(fā)明實(shí)施例提供的一種移位寄存器的具體示意圖。第一輸入模塊1包括第一開(kāi)關(guān)T1，其中，第一開(kāi)關(guān)T1的控制端電連接輸入信號(hào)端IN，第一開(kāi)關(guān)T1的第一極電連接第一信號(hào)端VGH，第一開(kāi)關(guān)T1的第二極電連接第三節(jié)點(diǎn)N3。第一開(kāi)關(guān)T1通過(guò)輸入信號(hào)端IN的控制而導(dǎo)通，將第一信號(hào)端VGH的信號(hào)傳輸至第三節(jié)點(diǎn)N3。

第二輸入模塊2包括第五開(kāi)關(guān)T5、第六開(kāi)關(guān)T6以及第七開(kāi)關(guān)T7。其中，第五開(kāi)關(guān)T5的控制端電連接第一時(shí)鐘信號(hào)端CK1，第五開(kāi)關(guān)T5的第一極電連接第六開(kāi)關(guān)T6的控制端，第五開(kāi)關(guān)T5的第二極電連接輸入信號(hào)端IN。第六開(kāi)關(guān)T6的第一極電連接第一信號(hào)端VGH，第六開(kāi)關(guān)T6的第二極電連接第二節(jié)點(diǎn)N2。第七開(kāi)關(guān)T7的控制端電連接第二信號(hào)端VGL，第七開(kāi)關(guān)T7的第一極電連接第六開(kāi)關(guān)T6的控制端，第七開(kāi)關(guān)T7的第二極電連接第一節(jié)點(diǎn)N1。第一時(shí)鐘信號(hào)端CK1控制第五開(kāi)關(guān)T5的導(dǎo)通，從而將輸入信號(hào)端IN輸入的信號(hào)傳輸至第六開(kāi)關(guān)T6的控制端并控制第六開(kāi)關(guān)T6的導(dǎo)通，第二信號(hào)端VGL控制第七開(kāi)關(guān)T7的導(dǎo)通并將輸入信號(hào)端IN的信號(hào)傳輸至第一節(jié)點(diǎn)N1。

上拉模塊3包括第二開(kāi)關(guān)T2、第三開(kāi)關(guān)T3以及第四開(kāi)關(guān)T4。其中，第二開(kāi)關(guān)T2的控制端電連接第二時(shí)鐘信號(hào)端CK2，第二開(kāi)關(guān)T2的第一極電連接第二信號(hào)端VGL，第二開(kāi)關(guān)T2的第二極電連接第三節(jié)點(diǎn)N3。第三開(kāi)關(guān)T3的控制端電連接第三節(jié)點(diǎn)N3，第三開(kāi)關(guān)T3的第一極電連接第二信號(hào)端VGL，第三開(kāi)關(guān)T3的第二極電連接第四開(kāi)關(guān)T4的第二極。上拉模塊3中，第二時(shí)鐘信號(hào)端CK2控制第二開(kāi)關(guān)T2的導(dǎo)通，將第二信號(hào)端VGL傳輸?shù)男盘?hào)傳輸至第三節(jié)點(diǎn)N3，第三開(kāi)關(guān)T3通過(guò)第三節(jié)點(diǎn)N3的控制導(dǎo)通并且第四開(kāi)關(guān)T4通過(guò)第一時(shí)鐘信號(hào)端CK1的控制導(dǎo)通從而將第二信號(hào)端VGL傳輸?shù)男盘?hào)傳輸至第二節(jié)點(diǎn)N2。

輸出模塊4包括第八開(kāi)關(guān)T8以及第九開(kāi)關(guān)T9。其中，第八開(kāi)關(guān)T8的控制端電連接第二節(jié)點(diǎn)N2，第八開(kāi)關(guān)T8的第一極電連接第一信號(hào)端VGH，第八開(kāi)關(guān)T8的第二極電連接第九開(kāi)關(guān)T9的第二極。第九開(kāi)關(guān)T9的控制端電連接第一節(jié)點(diǎn)N1，第九開(kāi)關(guān)T9的第一極電連接第二時(shí)鐘信號(hào)端CK2，第九開(kāi)關(guān)T9的第二極電連接輸出端GOUT。輸出模塊4中，第二節(jié)點(diǎn)N2以及第一節(jié)點(diǎn)N1分別控制第八開(kāi)關(guān)T8以及第九開(kāi)關(guān)T9的導(dǎo)通，將第一控制信號(hào)端VGH以及第二時(shí)鐘信號(hào)端CK2輸入的信號(hào)傳輸至輸出端GOUT。

具體的，第一電容C1的第一極電連接第三節(jié)點(diǎn)N3，第一電容C1的第二極電連接第一信號(hào)端VGH。第二電容C2的第一極電連接第一信號(hào)端VGH，第二電容C2的第二極電連接第二節(jié)點(diǎn)N2。第三電容C3的第一極電連接輸出端GOUT，第三電容C3的第二極電連接第一節(jié)點(diǎn)N1。其中，第一電容C1、第二電容C2以及第三電容C3的具體工作模式與作用會(huì)在圖8時(shí)序圖中具體描述。

具體的，上述實(shí)施例中，所有第一開(kāi)關(guān)T1至第九開(kāi)關(guān)T9均為P型薄膜晶體管，即第一開(kāi)關(guān)T1至第九開(kāi)關(guān)T9由低電平信號(hào)控制導(dǎo)通。此外，第一開(kāi)關(guān)T1至第九開(kāi)關(guān)T9也可以是N型薄膜晶體管，即第一開(kāi)關(guān)T1至第九開(kāi)關(guān)T9由高電平信號(hào)控制導(dǎo)通。除上述兩種情況外，第一開(kāi)關(guān)T1至第九開(kāi)關(guān)T9也可以是其他開(kāi)關(guān)，在此不做贅述，任何可以實(shí)現(xiàn)本發(fā)明實(shí)施例的方案均屬于本發(fā)明保護(hù)范圍。

上述實(shí)施例中，第八開(kāi)關(guān)T8與第九開(kāi)關(guān)T9分別與第一信號(hào)端VGH以及第二時(shí)鐘信號(hào)端CK2電連接。其中，第一信號(hào)端VGH持續(xù)輸入高電平信號(hào)，第二時(shí)鐘信號(hào)端CK2輸入的是脈沖信號(hào)，第一節(jié)點(diǎn)N1間隔性的被寫(xiě)高，第二節(jié)點(diǎn)N2間隔性的被寫(xiě)低，從而保證了輸出端GOUT的穩(wěn)定，減少因競(jìng)爭(zhēng)產(chǎn)生的顯示問(wèn)題。

圖4為本發(fā)明實(shí)施例提供的另一種移位寄存器的具體示意圖，其中，第一輸入模塊、第二輸入模塊、上拉模塊以及輸出模塊與圖3完全相同，相同之處不再贅述，區(qū)別點(diǎn)僅在于：第一電容C1的第一極電連接第三節(jié)點(diǎn)N3，第一電容C1的第二極電連接第二信號(hào)端VGL。第一電容的區(qū)別僅在于第二極的連接方式不同，但不論電連接第一信號(hào)端VGH還是第二信號(hào)端VGL，均是為了穩(wěn)定第三節(jié)點(diǎn)N3的電位。

具體的，圖5為本發(fā)明實(shí)施例提供的又一種移位寄存器的具體示意圖。其中，第一輸入模塊、第二輸入模塊以及輸出模塊的結(jié)構(gòu)與圖3相同，相同之處不再贅述，區(qū)別點(diǎn)在于：上拉模塊中，第三開(kāi)關(guān)T3的控制端與第三節(jié)點(diǎn)N3電連接，第三開(kāi)關(guān)T3的第一極與第一時(shí)鐘信號(hào)端CK1電連接，第三開(kāi)關(guān)T3的第二極與第四開(kāi)關(guān)T4的第二極電連接。本實(shí)施例中，由第三節(jié)點(diǎn)N3控制第三開(kāi)關(guān)T3的導(dǎo)通，同時(shí)在第四開(kāi)關(guān)T4導(dǎo)通的情況下將第一時(shí)鐘信號(hào)端CK1輸出的信號(hào)傳輸至第二節(jié)點(diǎn)N2，用以控制第八開(kāi)關(guān)T8的導(dǎo)通與輸出端GOUT的輸出。

具體的，圖6為本發(fā)明實(shí)施例提供的再一種移位寄存器的具體示意圖。其中，還包括第三輸入模塊5，第三輸入模塊5與輸入信號(hào)端IN、第一信號(hào)端VGH以及第二節(jié)點(diǎn)N2電連接。第三輸入模塊5在輸入信號(hào)端IN的控制下導(dǎo)通，并將第一信號(hào)端VGH輸入的信號(hào)傳輸至第二節(jié)點(diǎn)N2。

具體的，第三輸入模塊5包括第十開(kāi)關(guān)T10，第十開(kāi)關(guān)T10的控制端電連接輸入信號(hào)端IN，第十開(kāi)關(guān)T10的第一極電連接第一信號(hào)端VGH，第十開(kāi)關(guān)T10的第二極電連接第二節(jié)點(diǎn)N2。

本實(shí)施例中，通過(guò)增加第三輸入模塊5，可以在短時(shí)間內(nèi)更快的將第一信號(hào)端VGH輸入的高電平信號(hào)傳輸至第二節(jié)點(diǎn)N2，從而控制第八開(kāi)關(guān)T8的斷開(kāi)。

為了更好說(shuō)明本發(fā)明移位寄存器的運(yùn)作原理，結(jié)合圖3以及圖7來(lái)說(shuō)明，其中圖7為本發(fā)明實(shí)施例提供的一種移位寄存器的時(shí)序圖。本實(shí)施例中，第一信號(hào)端VGH輸入高電平信號(hào)，第二信號(hào)端VGL輸入低電平信號(hào)，第一時(shí)鐘信號(hào)端CK1以及第二時(shí)鐘信號(hào)端CK2輸入的均為脈沖信號(hào)。且，第一開(kāi)關(guān)T1至第九開(kāi)關(guān)T9均為P型薄膜晶體管。

移位寄存器工作包括五個(gè)階段，第一階段P1、第二階段P2、第三階段P3、第四階段P4以及第五階段P5。

第一階段P1過(guò)程中，輸入信號(hào)端IN輸入低電平信號(hào)，第一時(shí)鐘信號(hào)端CK1輸入低電平信號(hào)，第二時(shí)鐘信號(hào)端CK2輸入高電平信號(hào)。此時(shí)，第一開(kāi)關(guān)T1在輸入信號(hào)端IN輸入的低電平信號(hào)下導(dǎo)通，此時(shí)第一開(kāi)關(guān)T1將第一信號(hào)端VGH的高電平信號(hào)傳輸至第三節(jié)點(diǎn)N3。第二開(kāi)關(guān)T2因控制端接收高電平信號(hào)而斷開(kāi)，第三開(kāi)關(guān)T3因第三節(jié)點(diǎn)N3的高電位而斷開(kāi)。第五開(kāi)關(guān)T5與第四開(kāi)關(guān)T4因第一時(shí)鐘信號(hào)端CK1的低電平信號(hào)而導(dǎo)通，第七開(kāi)關(guān)T7因第二信號(hào)端VGL的低電平信號(hào)而持續(xù)導(dǎo)通。此時(shí)，輸入信號(hào)端IN的低電平信號(hào)因第五開(kāi)關(guān)T5以及第七開(kāi)關(guān)T7的導(dǎo)通而傳輸至第一節(jié)點(diǎn)N1，第六開(kāi)關(guān)T6導(dǎo)通導(dǎo)致第二節(jié)點(diǎn)N2接收第一信號(hào)端VGH輸入的高電平信號(hào)。因此，第八開(kāi)關(guān)T8斷開(kāi)，第九開(kāi)關(guān)T9導(dǎo)通，此時(shí)輸出端GOUT輸出第二時(shí)鐘信號(hào)端CK2傳輸?shù)母唠娖叫盘?hào)。

第二階段P2過(guò)程中，輸入信號(hào)端IN輸入高電平信號(hào)，第一時(shí)鐘信號(hào)端CK1輸入高電平信號(hào)，第二時(shí)鐘信號(hào)端CK2輸入低電平信號(hào)。此時(shí)，第一開(kāi)關(guān)T1斷開(kāi)，第二開(kāi)關(guān)T2因控制端接收低電平信號(hào)而導(dǎo)通，第二信號(hào)端VGL的低電平信號(hào)控制第三開(kāi)關(guān)T3導(dǎo)通。因第一時(shí)鐘信號(hào)端CK1輸入高電平信號(hào)，因此第四開(kāi)關(guān)T4斷開(kāi)。第二節(jié)點(diǎn)N2維持上一狀態(tài)的高電位，第三節(jié)點(diǎn)N3變?yōu)榈碗娢?，第一?jié)點(diǎn)N1維持上一階段的低電位狀態(tài)。此時(shí)，第九開(kāi)關(guān)T9導(dǎo)通，輸出端GOUT輸出第二時(shí)鐘信號(hào)端CK2的低電平信號(hào)。因第三電容C3的耦合作用，第一節(jié)點(diǎn)N1被拉低。

第三階段P3過(guò)程中，輸入信號(hào)端IN維持高電平信號(hào)，第一時(shí)鐘信號(hào)端CK1輸入低電平信號(hào)，第二時(shí)鐘信號(hào)端CK2輸入高點(diǎn)平信號(hào)。此時(shí)，第一開(kāi)關(guān)T1斷開(kāi)，第四開(kāi)關(guān)T4以及第五開(kāi)關(guān)T5導(dǎo)通，第二開(kāi)關(guān)T2斷開(kāi)。第三節(jié)點(diǎn)N3維持低電位，第三開(kāi)關(guān)T3導(dǎo)通。因第五開(kāi)關(guān)T5導(dǎo)通，第六開(kāi)關(guān)T6因高電位控制而斷開(kāi)，第一節(jié)點(diǎn)N1維持高電位。此時(shí)，第二節(jié)點(diǎn)N2輸入第二信號(hào)端VGL的低電平，第八開(kāi)關(guān)T8導(dǎo)通，第一信號(hào)端VGH輸入的高電平傳輸至輸出端GOUT。

第四階段P4過(guò)程中，輸入信號(hào)端IN維持高電平信號(hào)，第一時(shí)鐘信號(hào)端CK1輸入高電平信號(hào)，第二時(shí)鐘信號(hào)端CK2輸入低電平信號(hào)。此時(shí)，第一開(kāi)關(guān)T1依舊處于斷開(kāi)狀態(tài)，第二開(kāi)關(guān)T2因低電位控制而導(dǎo)通，第二信號(hào)端VGL輸入的低電平信號(hào)傳輸至第三節(jié)點(diǎn)N3。第三開(kāi)關(guān)T3因第三節(jié)點(diǎn)N3的電位而導(dǎo)通，第四開(kāi)關(guān)T4因第一時(shí)鐘信號(hào)端CK1而斷開(kāi)。此時(shí)，第一節(jié)點(diǎn)N1維持上一狀態(tài)的高電位，第二節(jié)點(diǎn)N2維持上一階段的低電位，輸出端GOUT輸出第一信號(hào)端VGH輸入的高電平。

第五階段P5過(guò)程中，輸入信號(hào)端IN維持高電平，第一時(shí)鐘信號(hào)端CK1輸入低電平信號(hào)，第二時(shí)鐘信號(hào)端CK2輸入高電平信號(hào)。此時(shí)，第一開(kāi)關(guān)T1繼續(xù)斷開(kāi)，第二開(kāi)關(guān)T2因高電位控制而斷開(kāi)。因第三節(jié)點(diǎn)N3維持低電位，第三開(kāi)關(guān)T3導(dǎo)通，第四開(kāi)關(guān)T4以及第五開(kāi)關(guān)T5因第一時(shí)鐘信號(hào)端CK1的低電位而導(dǎo)通。此時(shí)第二節(jié)點(diǎn)N2接收第二信號(hào)端VGL的低電平信號(hào)。第一節(jié)點(diǎn)N1接收輸入信號(hào)端IN傳輸?shù)母唠娖叫盘?hào)。此時(shí)，第八開(kāi)關(guān)T8導(dǎo)通，第九開(kāi)關(guān)T9斷開(kāi)，輸出端GOUT輸出第一信號(hào)端傳輸?shù)母唠娖叫盘?hào)。

上述實(shí)施例中，第一節(jié)點(diǎn)N1每半個(gè)周期由低電位變?yōu)楦唠娢?，第二?jié)點(diǎn)N2每半個(gè)周期由高電位變?yōu)榈碗娢唬敵龆薌OUT僅在第二階段P2過(guò)程中輸出低電位，其他階段均能穩(wěn)定維持在高電位狀態(tài)，不會(huì)發(fā)生開(kāi)關(guān)之間的競(jìng)爭(zhēng)影響。

本發(fā)明還提供一種柵極驅(qū)動(dòng)電路，包括N級(jí)上述所述的一種移位寄存器，其中N為正整數(shù)。

具體的，如圖8所示，圖8為本發(fā)明實(shí)施例提供的一種柵極驅(qū)動(dòng)電路的示意圖。其中，柵極驅(qū)動(dòng)電路包括輸入信號(hào)線S、第一時(shí)鐘信號(hào)線CK以及第二時(shí)鐘信號(hào)線CKB。

奇數(shù)級(jí)移位寄存器，例如第一級(jí)移位寄存器A1、第三級(jí)移位寄存器等，其第一時(shí)鐘信號(hào)端CK1電連接第一時(shí)鐘信號(hào)線CK，第二時(shí)鐘信號(hào)端CK2電連接第二時(shí)鐘信號(hào)線CKB。偶數(shù)級(jí)移位寄存器，例如第二級(jí)移位寄存器A2、第四級(jí)移位寄存器等，其第一時(shí)鐘信號(hào)端CK1電連接第二時(shí)鐘信號(hào)線CKB，第二時(shí)鐘信號(hào)端CK2電連接第一時(shí)鐘信號(hào)線CK。

具體的，第一級(jí)移位寄存器A1的輸入信號(hào)端IN電連接輸入信號(hào)線S，第二級(jí)移位寄存器A2的輸入信號(hào)端電連接第一級(jí)移位寄存器A1的輸出端GOUT1，即第N級(jí)移位寄存器AN-1的輸入信號(hào)端IN電連接第N-1級(jí)移位寄存器AN-1的輸出端GOUT N-1。上一級(jí)移位寄存器的輸出端輸出的信號(hào)作為下一級(jí)移位寄存器的輸入信號(hào)，形成移位輸出。

本實(shí)施例所述的一種柵極驅(qū)動(dòng)電路，僅具有兩個(gè)時(shí)鐘信號(hào)，便于驅(qū)動(dòng)電路的工藝設(shè)計(jì)與制作，并且有效減少了柵極驅(qū)動(dòng)電路的面積，利于實(shí)現(xiàn)顯示面板的窄邊框。

此外，本發(fā)明涉及的移位寄存器以及柵極驅(qū)動(dòng)電路，不僅局限于液晶顯示面板，還可以是有機(jī)發(fā)光顯示面板或者電子紙領(lǐng)域，其簡(jiǎn)單的工藝以及合理的電路設(shè)計(jì)能夠有效穩(wěn)定電路的輸出端，利于顯示。

注意，上述僅為本發(fā)明的較佳實(shí)施例及所運(yùn)用技術(shù)原理。本領(lǐng)域技術(shù)人員會(huì)理解，本發(fā)明不限于這里所述的特定實(shí)施例，對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)能夠進(jìn)行各種明顯的變化、重新調(diào)整和替代而不會(huì)脫離本發(fā)明的保護(hù)范圍。因此，雖然通過(guò)以上實(shí)施例對(duì)本發(fā)明進(jìn)行了較為詳細(xì)的說(shuō)明，但是本發(fā)明不僅僅限于以上實(shí)施例，在不脫離本發(fā)明構(gòu)思的情況下，還可以包括更多其他等效實(shí)施例，而本發(fā)明的范圍由所附的權(quán)利要求范圍決定。