相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求2016年4月8日提交給韓國知識(shí)產(chǎn)權(quán)局的第10-2016-0043276號(hào)韓國專利申請(qǐng)的優(yōu)先權(quán)和益處，其全部?jī)?nèi)容通過引用其整體合并于此。

本專利文件涉及存儲(chǔ)電路或器件以及它們?cè)陔娮釉O(shè)備或系統(tǒng)中的應(yīng)用。

背景技術(shù)：

近來，隨著電子裝置朝著微型化、低功耗、高性能、多功能等方向發(fā)展，本領(lǐng)域需要能在諸如計(jì)算機(jī)、便攜式通信器件等各種電子裝置中儲(chǔ)存信息的半導(dǎo)體器件，且已經(jīng)對(duì)這樣的半導(dǎo)體器件開展了研發(fā)。這種半導(dǎo)體器件包括能利用根據(jù)施加的電壓或電流在不同的電阻狀態(tài)之間切換的特性來儲(chǔ)存數(shù)據(jù)的半導(dǎo)體器件，例如，rram(阻變隨機(jī)存取存儲(chǔ)器)、pram(相變隨機(jī)存取存儲(chǔ)器)、fram(鐵電隨機(jī)存取存儲(chǔ)器)、mram(磁隨機(jī)存取存儲(chǔ)器)、電子熔絲等。

技術(shù)實(shí)現(xiàn)要素：

下面在各個(gè)實(shí)施例中描述具有半導(dǎo)體存儲(chǔ)器的電子設(shè)備的技術(shù)，其中，通過將每個(gè)單元陣列的特性反映在讀取電流或參考電流上，來增加讀取裕度。

在一個(gè)實(shí)施例中，一種電子設(shè)備可以包括半導(dǎo)體存儲(chǔ)器。

半導(dǎo)體存儲(chǔ)器可以包括：?jiǎn)卧嚵?，包括多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變存儲(chǔ)單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于將流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流相比較，由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器能操作以基于電流碼的值來調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。

半導(dǎo)體存儲(chǔ)器還可以包括：非易失性儲(chǔ)存塊，用于儲(chǔ)存電流碼，且耦接到電流碼發(fā)生塊。

電流碼發(fā)生塊可以包括：平均電流發(fā)生單元，在測(cè)試操作中產(chǎn)生平均電流，所述平均電流具有與測(cè)試電流的電流量的平均值相對(duì)應(yīng)的電流量；以及碼發(fā)生單元，基于平均電流產(chǎn)生電流碼。

平均電流發(fā)生單元可以包括至少兩個(gè)電流復(fù)制部，所述至少兩個(gè)電流復(fù)制部通過復(fù)制流經(jīng)一組第一阻變儲(chǔ)存單元之中的選中的第一阻變儲(chǔ)存單元的測(cè)試電流來產(chǎn)生復(fù)制電流，并且平均電流發(fā)生單元通過將由所述至少兩個(gè)電流復(fù)制部復(fù)制的復(fù)制電流相加來產(chǎn)生平均電流。

碼發(fā)生單元可以包括：積分器，根據(jù)時(shí)間對(duì)平均電流積分以及產(chǎn)生輸出電壓；以及多個(gè)比較部，從積分器的積分開始的時(shí)間開始經(jīng)過預(yù)定時(shí)間之后，所述多個(gè)比較部將輸出電壓與具有不同電平的多個(gè)比較電壓相比較，以及產(chǎn)生在電流碼中包括的多個(gè)位之中的相應(yīng)的位。

半導(dǎo)體存儲(chǔ)器可以被構(gòu)造成，在測(cè)試操作中，所述多個(gè)阻變儲(chǔ)存單元被寫入相同的數(shù)據(jù)。

半導(dǎo)體存儲(chǔ)器能操作以基于電流碼的值來調(diào)整參考電流的電流量，以及當(dāng)測(cè)試電流的電流量的平均值增大時(shí)，半導(dǎo)體存儲(chǔ)器能操作以增加參考電流的電流量，而當(dāng)測(cè)試電流的電流量的平均值減小時(shí)，半導(dǎo)體存儲(chǔ)器能操作以減少參考電流的電流量。

半導(dǎo)體存儲(chǔ)器可以操作以基于電流碼的值來調(diào)整讀取電流的電流量，以及當(dāng)測(cè)試電流的電流量的平均值增大時(shí)，半導(dǎo)體存儲(chǔ)器能操作以減少讀取電流的電流量，而當(dāng)測(cè)試電流的電流量的平均值減小時(shí)，半導(dǎo)體存儲(chǔ)器能操作以增加讀取電流的電流量。

每個(gè)阻變儲(chǔ)存單元可以包括：可變電阻元件，構(gòu)造成展現(xiàn)可變電阻值且被設(shè)置為表示該阻變儲(chǔ)存單元中儲(chǔ)存的數(shù)據(jù)的特定電阻值；以及選擇元件，耦接到可變電阻元件以導(dǎo)通或切斷到該可變電阻元件的導(dǎo)電路徑。

可變電阻元件可以包括金屬氧化物或包括隧道勢(shì)壘層介于兩個(gè)鐵磁層之間的結(jié)構(gòu)。

電子設(shè)備還可以包括微處理器。

微處理器可以包括：控制單元，用于從微處理器的外部接收具有命令的信號(hào)，提取或解碼命令或者執(zhí)行微處理器的信號(hào)的輸入/輸出控制；操作單元，用于根據(jù)控制單元中的命令的解碼結(jié)果來執(zhí)行操作；以及儲(chǔ)存單元，用于儲(chǔ)存要操作的數(shù)據(jù)、與操作結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或者要操作的數(shù)據(jù)的地址。

半導(dǎo)體存儲(chǔ)器可以是微處理器內(nèi)的儲(chǔ)存單元的部件。

電子設(shè)備還可以包括處理器。

處理器可以包括：核心單元，用于根據(jù)從處理器的外部輸入的命令來使用數(shù)據(jù)執(zhí)行與所述命令相對(duì)應(yīng)的操作；高速緩沖存儲(chǔ)單元，用于儲(chǔ)存要操作的數(shù)據(jù)、與操作結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或者要操作的數(shù)據(jù)的地址；以及總線接口，耦接在核心單元與高速緩沖存儲(chǔ)單元之間，且在核心單元與高速緩沖存儲(chǔ)單元之間傳輸數(shù)據(jù)。

半導(dǎo)體存儲(chǔ)器可以是處理器內(nèi)的高速緩沖存儲(chǔ)單元的部件。

電子設(shè)備還可以包括處理系統(tǒng)。

處理系統(tǒng)可以包括：處理器，用于將接收的命令譯碼并且根據(jù)該命令的譯碼結(jié)果來控制對(duì)信息的操作；輔助存儲(chǔ)器件，用于儲(chǔ)存用于將命令譯碼的程序和信息；主存儲(chǔ)器件，用于導(dǎo)入和儲(chǔ)存來自輔助存儲(chǔ)器件的程序和信息，使得在執(zhí)行該程序時(shí)處理器可以使用該程序和信息來執(zhí)行操作；以及接口器件，用于在處理器、輔助存儲(chǔ)器件和主存儲(chǔ)器件中的一個(gè)或更多個(gè)與外部之間執(zhí)行通信。

半導(dǎo)體存儲(chǔ)器可以是處理系統(tǒng)內(nèi)的輔助存儲(chǔ)器件或主存儲(chǔ)器件的部件。

電子設(shè)備還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)。

數(shù)據(jù)儲(chǔ)存系統(tǒng)可以包括：儲(chǔ)存器件，用于儲(chǔ)存數(shù)據(jù)且不管電源如何都保留儲(chǔ)存的數(shù)據(jù)；控制器，用于根據(jù)從外部輸入的命令來控制儲(chǔ)存器件的數(shù)據(jù)輸入/輸出；暫時(shí)儲(chǔ)存器件，用于暫時(shí)儲(chǔ)存在儲(chǔ)存器件與外部之間交換的數(shù)據(jù)；以及接口，用于在儲(chǔ)存器件、控制器和暫時(shí)儲(chǔ)存器件中的一個(gè)或更多個(gè)與外部之間執(zhí)行通信。

半導(dǎo)體存儲(chǔ)器可以是數(shù)據(jù)儲(chǔ)存系統(tǒng)內(nèi)的儲(chǔ)存器件或暫時(shí)儲(chǔ)存器件的部件。

電子設(shè)備還可以包括存儲(chǔ)系統(tǒng)。

存儲(chǔ)系統(tǒng)可以包括：存儲(chǔ)器，用于儲(chǔ)存數(shù)據(jù)且不管電源如何都保留儲(chǔ)存的數(shù)據(jù)；存儲(chǔ)器控制器，用于根據(jù)從外部輸入的命令來控制存儲(chǔ)器的數(shù)據(jù)輸入/輸出；緩沖存儲(chǔ)器，用于緩沖在存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，用于在存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的一個(gè)或更多個(gè)與外部之間執(zhí)行通信。

半導(dǎo)體存儲(chǔ)器可以是存儲(chǔ)系統(tǒng)內(nèi)的存儲(chǔ)器或緩沖存儲(chǔ)器的部件。

在一個(gè)實(shí)施例中，一種電子設(shè)備可以包括半導(dǎo)體存儲(chǔ)器。

半導(dǎo)體存儲(chǔ)器可以包括：用于儲(chǔ)存數(shù)據(jù)的單元陣列，這些單元陣列中的每個(gè)包括用于儲(chǔ)存數(shù)據(jù)的多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生分別與這些單元陣列相對(duì)應(yīng)的對(duì)應(yīng)的電流碼，每個(gè)電流碼具有與分別流經(jīng)相應(yīng)單元陣列中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，這些感測(cè)塊中的每個(gè)適用于將流經(jīng)這些單元陣列之中的相應(yīng)單元陣列的所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流相比較，由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)。

半導(dǎo)體存儲(chǔ)器可以操作以基于電流碼的值來調(diào)整流經(jīng)這些感測(cè)塊的一個(gè)或更多個(gè)電流的電流量。

半導(dǎo)體存儲(chǔ)器可以包括：非易失性儲(chǔ)存塊，耦接到電流碼發(fā)生塊且構(gòu)造成儲(chǔ)存電流碼。

電流碼發(fā)生塊中的每個(gè)可以包括：平均電流發(fā)生單元，在測(cè)試操作中產(chǎn)生平均電流，所述平均電流具有與測(cè)試電流的電流量的平均值相應(yīng)的電流量；以及碼發(fā)生單元，基于平均電流產(chǎn)生電流碼。

平均電流發(fā)生單元可以包括至少兩個(gè)電流復(fù)制部，所述至少兩個(gè)電流復(fù)制部通過復(fù)制流經(jīng)一組第一阻變儲(chǔ)存單元之中的選中的第一阻變儲(chǔ)存單元的測(cè)試電流來產(chǎn)生復(fù)制電流，以及平均電流發(fā)生單元通過將由所述至少兩個(gè)電流復(fù)制部復(fù)制的復(fù)制電流相加來產(chǎn)生平均電流。

碼發(fā)生單元可以包括：積分器，根據(jù)時(shí)間對(duì)平均電流積分以及產(chǎn)生輸出電壓；以及多個(gè)比較部，從積分器的積分開始的時(shí)間開始經(jīng)過預(yù)定時(shí)間之后，所述多個(gè)比較部將輸出電壓與具有不同電平的多個(gè)比較電壓相比較，以及產(chǎn)生在電流碼中包括的多個(gè)位之中的相應(yīng)的位。

半導(dǎo)體存儲(chǔ)器可以被構(gòu)造成，在測(cè)試操作中，全部這些單元陣列都被寫入相同的數(shù)據(jù)。

半導(dǎo)體存儲(chǔ)器可以操作以基于電流碼的值來調(diào)整這些感測(cè)塊的參考電流的電流量，以及當(dāng)測(cè)試電流的電流量的平均值增大時(shí)，半導(dǎo)體存儲(chǔ)器能操作以增加這些感測(cè)塊的參考電流的電流量中的每個(gè)，而當(dāng)測(cè)試電流的電流量的平均值減小時(shí)，半導(dǎo)體存儲(chǔ)器能操作以減少這些感測(cè)塊的參考電流的電流量中的每個(gè)。

半導(dǎo)體存儲(chǔ)器可以操作以基于電流碼的值來調(diào)整這些感測(cè)塊的讀取電流的電流量，以及當(dāng)測(cè)試電流的電流量的平均值增大時(shí)，半導(dǎo)體存儲(chǔ)器可以操作以減少這些感測(cè)塊的讀取電流的電流量中的每個(gè)，而當(dāng)測(cè)試電流的電流量的平均值減小時(shí)，半導(dǎo)體存儲(chǔ)器可以操作以增加這些感測(cè)塊的讀取電流的電流量中的每個(gè)。

每個(gè)所述阻變儲(chǔ)存單元可以包括：可變電阻元件，被構(gòu)造成展現(xiàn)可變電阻值且被設(shè)置為表示阻變儲(chǔ)存單元中儲(chǔ)存的數(shù)據(jù)的特定電阻值；以及選擇元件，耦接到可變電阻元件以導(dǎo)通或切斷到該可變電阻元件的導(dǎo)電路徑。

可變電阻元件可以包括金屬氧化物或包括隧道勢(shì)壘層介于兩個(gè)鐵磁層之間的結(jié)構(gòu)。

電子設(shè)備還可以包括微處理器。

微處理器可以包括：控制單元，用于從微處理器的外部接收具有命令的信號(hào)，提取或解碼命令或者執(zhí)行微處理器的信號(hào)的輸入/輸出控制；操作單元，用于根據(jù)控制單元中的命令的解碼結(jié)果來執(zhí)行操作；以及儲(chǔ)存單元，用于儲(chǔ)存要操作的數(shù)據(jù)、與操作結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或者要操作的數(shù)據(jù)的地址。

半導(dǎo)體存儲(chǔ)器可以是微處理器內(nèi)的儲(chǔ)存單元的部件。

電子設(shè)備還可以包括處理器。

處理器可以包括：核心單元，用于根據(jù)從處理器的外部輸入的命令來使用數(shù)據(jù)執(zhí)行與該命令相對(duì)應(yīng)的操作；高速緩沖存儲(chǔ)單元，用于儲(chǔ)存要操作的數(shù)據(jù)、與操作結(jié)果相對(duì)應(yīng)的數(shù)據(jù)或者要操作的數(shù)據(jù)的地址；以及總線接口，耦接在核心單元與高速緩沖存儲(chǔ)單元之間，且在核心單元與高速緩沖存儲(chǔ)單元之間傳輸數(shù)據(jù)。

半導(dǎo)體存儲(chǔ)器可以是處理器內(nèi)的高速緩沖存儲(chǔ)單元的部件。

電子設(shè)備還可以包括處理系統(tǒng)。

處理系統(tǒng)可以包括：處理器，用于將接收的命令譯碼并且根據(jù)該命令的譯碼結(jié)果來控制對(duì)信息的操作；輔助存儲(chǔ)器件，用于儲(chǔ)存用于將該命令譯碼的程序和該信息；主存儲(chǔ)器件，用于導(dǎo)入和儲(chǔ)存來自輔助存儲(chǔ)器件的該程序和信息，使得在執(zhí)行該程序時(shí)處理器可以使用該程序和信息來執(zhí)行操作；以及接口器件，用于在處理器、輔助存儲(chǔ)器件和主存儲(chǔ)器件中的一個(gè)或更多個(gè)與外部之間執(zhí)行通信。

半導(dǎo)體存儲(chǔ)器可以是處理系統(tǒng)內(nèi)的輔助存儲(chǔ)器件或主存儲(chǔ)器件的部件。

電子設(shè)備還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)。

數(shù)據(jù)儲(chǔ)存系統(tǒng)可以包括：儲(chǔ)存器件，用于儲(chǔ)存數(shù)據(jù)且不管電源如何都保留儲(chǔ)存的數(shù)據(jù)；控制器，用于根據(jù)從外部輸入的命令來控制儲(chǔ)存器件的數(shù)據(jù)輸入/輸出；暫時(shí)儲(chǔ)存器件，用于暫時(shí)儲(chǔ)存在儲(chǔ)存器件與外部之間交換的數(shù)據(jù)；以及接口，用于在儲(chǔ)存器件、控制器和暫時(shí)儲(chǔ)存器件中的一個(gè)或更多個(gè)與外部之間執(zhí)行通信。

半導(dǎo)體存儲(chǔ)器可以是數(shù)據(jù)儲(chǔ)存系統(tǒng)內(nèi)的儲(chǔ)存器件或暫時(shí)儲(chǔ)存器件的部件。電子設(shè)備還可以包括存儲(chǔ)系統(tǒng)。

存儲(chǔ)系統(tǒng)可以包括：存儲(chǔ)器，用于儲(chǔ)存數(shù)據(jù)且不管電源如何都保留儲(chǔ)存的數(shù)據(jù)；存儲(chǔ)器控制器，用于根據(jù)從外部輸入的命令來控制存儲(chǔ)器的數(shù)據(jù)輸入/輸出；緩沖存儲(chǔ)器，用于緩沖在存儲(chǔ)器與外部之間交換的數(shù)據(jù)；以及接口，用于在存儲(chǔ)器、存儲(chǔ)器控制器和緩沖存儲(chǔ)器中的一個(gè)或更多個(gè)與外部之間執(zhí)行通信。

半導(dǎo)體存儲(chǔ)器可以是存儲(chǔ)系統(tǒng)內(nèi)的存儲(chǔ)器或緩沖存儲(chǔ)器的部件。

在一個(gè)實(shí)施例中，一種電子設(shè)備可以包括半導(dǎo)體存儲(chǔ)器。

半導(dǎo)體存儲(chǔ)器可以包括：用于儲(chǔ)存數(shù)據(jù)的單元陣列，這些單元陣列中的每個(gè)包括多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，在測(cè)試操作中產(chǎn)生電流碼之中的分別與這些單元陣列相對(duì)應(yīng)的電流碼，每個(gè)電流碼具有與分別流經(jīng)相應(yīng)單元陣列中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及耦接到這些單元陣列的感測(cè)塊，每個(gè)感測(cè)塊能操作以將流經(jīng)相應(yīng)單元陣列的多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流相比較，由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)。

半導(dǎo)體存儲(chǔ)器可以操作以基于電流碼的值來調(diào)整流經(jīng)這些感測(cè)塊的一個(gè)或更多個(gè)電流的電流量。

半導(dǎo)體存儲(chǔ)器還可以包括：非易失性儲(chǔ)存塊，儲(chǔ)存電流碼且耦接到電流碼發(fā)生塊。

電流碼發(fā)生塊可以在測(cè)試操作中產(chǎn)生與這些單元陣列之中的與選中的單元陣列相對(duì)應(yīng)的電流碼。

半導(dǎo)體存儲(chǔ)器可以操作以基于電流碼的值來調(diào)整這些感測(cè)塊的參考電流的電流量，以及當(dāng)測(cè)試電流的電流量的平均值增大時(shí)，半導(dǎo)體存儲(chǔ)器可以操作以增加這些感測(cè)塊的參考電流的電流量中的每個(gè)，而當(dāng)測(cè)試電流的電流量的平均值減小時(shí)，半導(dǎo)體存儲(chǔ)器可以操作以減少這些感測(cè)塊的參考電流的電流量中的每個(gè)。

半導(dǎo)體存儲(chǔ)器可以操作以基于電流碼的值來調(diào)整這些感測(cè)塊的讀取電流的電流量，以及當(dāng)測(cè)試電流的電流量的平均值增大時(shí)，半導(dǎo)體存儲(chǔ)器可以操作以減少這些感測(cè)塊的讀取電流的電流量中的每個(gè)，而當(dāng)測(cè)試電流的電流量的平均值減小時(shí)，半導(dǎo)體存儲(chǔ)器可以操作以增加這些感測(cè)塊的讀取電流的電流量中的每個(gè)。

附圖說明

圖1是示出作為隧道勢(shì)壘層位于兩個(gè)鐵磁層之間的結(jié)構(gòu)中的一種的磁隧道結(jié)(mtj)的例子的圖。

圖2a和圖2b是說明在可變電阻元件中儲(chǔ)存數(shù)據(jù)的操作的圖。

圖3是幫助解釋在具有可變電阻元件的存儲(chǔ)電路(器件)中有可能發(fā)生的問題的圖的例子的代表。

圖4是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

圖5是幫助解釋在圖4的存儲(chǔ)電路(器件)中如何通過測(cè)試操作提高讀取裕度的圖的例子的代表。

圖6是說明圖4中所示的電流碼發(fā)生塊的例子的代表的配置圖。

圖7a至圖7e是幫助解釋圖6中所示的平均電流發(fā)生單元的操作的圖的例子的代表。

圖8是說明圖6中所示的碼發(fā)生單元的例子的代表的配置圖。

圖9是幫助解釋在碼發(fā)生單元中產(chǎn)生電流碼的方法的圖的例子的代表。

圖10是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

圖11是幫助解釋在圖10的存儲(chǔ)電路(器件)中如何通過測(cè)試操作提高讀取裕度的圖的例子的代表。

圖12是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

圖13是幫助解釋在圖12的存儲(chǔ)電路(器件)中如何通過測(cè)試操作提高讀取裕度的圖的例子的代表。

圖14是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

圖15是幫助解釋在圖14的存儲(chǔ)電路(器件)中如何通過測(cè)試操作提高讀取裕度的圖的例子的代表。

圖16是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

圖17是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

圖18是根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的微處理器的例子的配置圖。

圖19是根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的處理器的例子的配置圖。

圖20是根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的系統(tǒng)的例子的配置圖。

圖21是根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的數(shù)據(jù)儲(chǔ)存系統(tǒng)的例子的配置圖。

圖22是根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的存儲(chǔ)系統(tǒng)的例子的配置圖。

具體實(shí)施方式

下面將參照附圖更加詳細(xì)地描述各個(gè)實(shí)施例。除了本文所列的具體實(shí)施例之外，還可以采用不同的形式來實(shí)施公開的技術(shù)。貫穿本公開，相同的附圖標(biāo)記在所公開技術(shù)的各個(gè)附圖和實(shí)施例中表示相同的部件。

根據(jù)實(shí)施例的每個(gè)半導(dǎo)體器件可以包括可變電阻元件。在以下的描述中，可變電阻元件展示具有不同電阻值的不同電阻狀態(tài)的可變電阻特性，且可以包括單層或多層。例如，可變電阻元件可以包括在pram、rram、fram或mram中使用的材料，例如，基于硫族化物的化合物、過渡金屬化合物、鐵電或鐵磁。然而，本公開的技術(shù)的實(shí)施方式不限于這些材料，由于其根據(jù)施加在其兩端的電壓或電流而在不同的電阻狀態(tài)之間切換，因此足以使可變電阻元件具有可變電阻特性。

在一些實(shí)施方式中，可變電阻元件可以包括金屬氧化物。例如，金屬氧化物可以是過渡金屬氧化物，諸如鎳(ni)氧化物、鈦(ti)氧化物、鉿(hf)氧化物、鋯(zr)氧化物、鎢(w)氧化物和鈷(co)氧化物，或諸如sto(srtio)或pcmo(prcamno)的基于鈣鈦礦的材料。這樣的可變電阻元件可以展現(xiàn)這樣的特性：由于空位(vacancy)的行為導(dǎo)致的電流絲(currentfilament)的產(chǎn)生和消失，可變電阻元件能被控制在不同的電阻狀態(tài)之間切換。

在其它實(shí)施方式中，可變電阻元件可以包括相變材料。相變材料可以包括，例如，基于硫族化物的材料諸如gst(ge-sb-te)。這樣的可變電阻元件可以被穩(wěn)定化到晶體狀態(tài)和非晶狀態(tài)中的任何一種，由此展現(xiàn)在不同電阻狀態(tài)之間切換的特性。

另外，可變電阻元件可以包括隧道勢(shì)壘層介于兩個(gè)鐵磁層之間的結(jié)構(gòu)。鐵磁層可以由諸如nifeco和cofe的材料形成，且隧道勢(shì)壘層可以由諸如al2o3的材料形成。這樣的可變電阻元件可以展現(xiàn)根據(jù)鐵磁層的磁化方向而在不同的電阻狀態(tài)之間切換的特性。例如，在兩個(gè)鐵磁層的磁化方向彼此平行的情況下，可變電阻元件可以處于低電阻狀態(tài)，而在兩個(gè)鐵磁層的磁化方向彼此反向平行的情況下，可變電阻元件可以處于高電阻狀態(tài)。

圖1是示出作為隧道勢(shì)壘層介于兩個(gè)鐵磁層之間的結(jié)構(gòu)中的一種的磁隧道結(jié)(mtj)的例子的圖。

如圖1中所示，mtj100包括第一電極層110作為頂電極，第二電極層120作為底電極，第一鐵磁層112和第二鐵磁層122作為一對(duì)鐵磁層，以及形成在所述一對(duì)鐵磁層112和122之間的隧道勢(shì)壘層130。

第一鐵磁層112可以是磁化方向可根據(jù)施加給mtj100的電流的方向而改變的自由鐵磁層，且第二鐵磁層122可以是磁化方向釘扎的釘扎鐵磁層。

這樣的mtj100根據(jù)電流的方向改變其電阻值，且記錄數(shù)據(jù)“0”或“1”。

圖2a和圖2b示出用于在可變電阻元件210中儲(chǔ)存數(shù)據(jù)的操作的例子?？勺冸娮柙?10可以是上面參照?qǐng)D1描述的mtj100。

圖2a示出在可變電阻元件210中記錄具有低邏輯值的數(shù)據(jù)。為了選擇可變電阻元件210來儲(chǔ)存數(shù)據(jù)，與可變電阻元件210電耦接的字線230被激活，且晶體管220導(dǎo)通。當(dāng)電流從一端251流到另一端252(圖中箭頭方向所示)時(shí)，即，從圖1所示的mtj100中作為頂電極的第一電極層110流到作為底電極的第二電極層120時(shí)，作為自由鐵磁層的第一鐵磁層112的磁化方向和作為釘扎鐵磁層的第二鐵磁層122的磁化方向變?yōu)楸舜似叫?，且可變電阻元?10處于低電阻狀態(tài)。當(dāng)可變電阻元件210處于低電阻狀態(tài)時(shí)，定義“低”數(shù)據(jù)被儲(chǔ)存在可變電阻元件210中。

圖2b示出在可變電阻元件210中記錄具有高邏輯值的數(shù)據(jù)。以相似的方式，電耦接到可變電阻元件210的字線230被激活，且晶體管220導(dǎo)通。當(dāng)電流從另一端252流到一端251(圖中箭頭方向所示)時(shí)，即，從圖1所示的mtj100中的第二電極層120流到第一電極層110時(shí)，第一鐵磁層112的磁化方向和第二鐵磁層122的磁化方向變得彼此反向平行，且可變電阻元件210處于高電阻狀態(tài)。當(dāng)可變電阻元件210處于高電阻狀態(tài)時(shí)，定義“高”數(shù)據(jù)被儲(chǔ)存在可變電阻元件210中。

儲(chǔ)存在可變電阻元件210中的數(shù)據(jù)的邏輯值根據(jù)可變電阻元件210的電阻值而改變。在可變電阻元件210的高電阻狀態(tài)的電阻值與低電阻狀態(tài)的電阻值的差異大的情況下，容易區(qū)分儲(chǔ)存在可變電阻元件210中的數(shù)據(jù)。在可變電阻元件210的高電阻狀態(tài)的電阻值與低電阻狀態(tài)的電阻值的差異小的情況下，難以區(qū)分儲(chǔ)存在可變電阻元件210中的數(shù)據(jù)，且因而在區(qū)分?jǐn)?shù)據(jù)時(shí)發(fā)生錯(cuò)誤的幾率增加。因此，需要即使可變電阻元件的高電阻狀態(tài)的電阻值與低電阻狀態(tài)的電阻值的差異小，也能準(zhǔn)確地區(qū)分儲(chǔ)存在可變電阻元件中的數(shù)據(jù)的技術(shù)。

圖3是幫助解釋在具有可變電阻元件的存儲(chǔ)電路(器件)中有可能發(fā)生的問題的圖的例子的代表。

參見圖3，存儲(chǔ)電路(器件)可以包括多個(gè)單元陣列301_0至301_k(k是自然數(shù))和多個(gè)感測(cè)塊302_0至302_k。

單元陣列301_0至301_k中的每個(gè)可以包括多個(gè)阻變儲(chǔ)存單元(未示出)，所述多個(gè)阻變儲(chǔ)存單元中的每個(gè)具有根據(jù)其中儲(chǔ)存的數(shù)據(jù)而確定的電阻值。感測(cè)塊302_0至302_k中的每個(gè)可以對(duì)應(yīng)于一個(gè)單元陣列。感測(cè)塊302_0至302_k中的每個(gè)可以通過比較流經(jīng)選中的阻變儲(chǔ)存單元的電流與具有預(yù)定電流量的參考電流，來感測(cè)相應(yīng)的單元陣列中的選中的阻變儲(chǔ)存單元的數(shù)據(jù)。

多個(gè)阻變儲(chǔ)存單元中的每個(gè)包括可變電阻元件，且可變電阻元件可以具有根據(jù)儲(chǔ)存在相應(yīng)的阻變儲(chǔ)存單元中的數(shù)據(jù)的值而確定的電阻值。在儲(chǔ)存低數(shù)據(jù)(例如0)的情況下可變電阻元件可以是低電阻狀態(tài)，而在儲(chǔ)存高數(shù)據(jù)(例如1)的情況下可變電阻元件可以是高電阻狀態(tài)。或者，可變電阻元件在儲(chǔ)存高數(shù)據(jù)的情況下可以是低電阻狀態(tài)，而在儲(chǔ)存低數(shù)據(jù)的情況下可以是高電阻狀態(tài)。

在理想制造的情況下，各個(gè)單元陣列和各個(gè)感測(cè)塊應(yīng)當(dāng)實(shí)質(zhì)完美地具有相同的特性。然而，因?yàn)閷?shí)際的工藝并不完美，所以在各個(gè)單元陣列和各個(gè)感測(cè)塊的特性中會(huì)引入偏差。例如，阻變儲(chǔ)存單元的低電阻狀態(tài)的電阻值或高電阻狀態(tài)的電阻值可能彼此不同，感測(cè)塊中的參考電流的電流量可能彼此不同。結(jié)果，這樣的偏差可能會(huì)降低讀取裕度。

圖4、圖10、圖12和圖14說明具有上述可變電阻元件的存儲(chǔ)電路(器件)的實(shí)施例。

圖4是說明包括具有可變電阻元件r的阻變儲(chǔ)存單元(例如c0至c8)的存儲(chǔ)電路(器件)的例子的代表的配置圖，可變電阻元件r基于其各自的可變電阻狀態(tài)來儲(chǔ)存數(shù)據(jù)位。

參見圖4，存儲(chǔ)電路(器件)可以包括由阻變儲(chǔ)存單元(例如c0至c8)形成的單元陣列410和操作單元陣列410的單元陣列電路。如圖4中的例子所示，單元陣列電路可以包括，例如，電流碼發(fā)生塊420、感測(cè)塊430、非易失性儲(chǔ)存塊440、電壓發(fā)生塊450、電壓調(diào)整塊460以及列解碼器470。單元陣列電路的其它實(shí)施方式是可能的。

與多個(gè)阻變儲(chǔ)存單元c0至c8相關(guān)，單元陣列410可以包括，耦接到阻變儲(chǔ)存單元c0至c8的多個(gè)字線wl0至wl2、多個(gè)位線bl0至bl2以及多個(gè)源線sl0至sl2，以提供用于操作單元陣列410的互連和信令路徑，用于讀取阻變儲(chǔ)存單元c0至c8中的數(shù)據(jù)和儲(chǔ)存數(shù)據(jù)在阻變儲(chǔ)存單元c0至c8中。阻變儲(chǔ)存單元c0至c8中的每個(gè)可以耦接在多個(gè)位線bl0至bl2和多個(gè)源線sl0至sl2之中的相應(yīng)位線與相應(yīng)源線之間，且可以與多個(gè)字線wl0至wl2之中的相應(yīng)字線耦接。

除了用于儲(chǔ)存數(shù)據(jù)的可變電阻元件r之外，阻變儲(chǔ)存單元c0至c8中的每個(gè)可以包括選擇元件s，所述選擇元件s作為可控開關(guān)串聯(lián)耦接到可變電阻元件r，用于導(dǎo)通或切斷可變電阻元件r的導(dǎo)電路徑，以用于選擇和不選擇可變電阻元件r。在一些實(shí)施方式中，選擇元件s可以是晶體管、二極管或另一種合適的開關(guān)電路元件?？勺冸娮柙在儲(chǔ)存低數(shù)據(jù)的情況下可以是低電阻狀態(tài)，而在儲(chǔ)存高數(shù)據(jù)的情況下可以是高電阻狀態(tài)?；蛘撸勺冸娮柙在儲(chǔ)存高數(shù)據(jù)的情況下可以是低電阻狀態(tài)，而在儲(chǔ)存低數(shù)據(jù)的情況下可以是高電阻狀態(tài)。在下文，將基于可變電阻元件r在儲(chǔ)存低數(shù)據(jù)的情況下是低電阻狀態(tài)，而在儲(chǔ)存高數(shù)據(jù)的情況下是高電阻狀態(tài)這一假設(shè)，來進(jìn)行描述。

在測(cè)試操作中，電流碼發(fā)生塊420可以產(chǎn)生電流碼i_code<3:0>，該電流碼i_code<3:0>具有與分別流經(jīng)阻變儲(chǔ)存單元c0至c8之中的至少兩個(gè)阻變儲(chǔ)存單元的測(cè)試電流itest的電流量的平均值相對(duì)應(yīng)的值。這種測(cè)試操作用來檢測(cè)單元陣列410中的可能處在低數(shù)據(jù)狀態(tài)或高數(shù)據(jù)狀態(tài)的阻變儲(chǔ)存單元的電阻狀態(tài)。例如，電流碼發(fā)生塊420可以控制測(cè)試電流itest流經(jīng)被順序選中的四個(gè)阻變儲(chǔ)存單元c0、c2、c6和c8，并且產(chǎn)生與流經(jīng)阻變儲(chǔ)存單元c0、c2、c6和c8的測(cè)試電流itest的電流量的平均值相應(yīng)的電流碼i_code<3:0>。因此，如果流經(jīng)阻變儲(chǔ)存單元c0、c2、c6和c8的測(cè)試電流itest的電流量分別為itest1、itest2、itest3和itest4，則電流碼發(fā)生塊420可以產(chǎn)生電流碼i_code<3:0>，該電流碼i_code<3:0>具有與平均值(itest1+itest2+itest3+itest4)/4相對(duì)應(yīng)的值。在測(cè)試操作中，電流碼發(fā)生塊420可以施加與讀取操作中相同的電壓到選中的阻變儲(chǔ)存單元的兩端，且因而可以將測(cè)試電流itest引向選中的阻變儲(chǔ)存單元。

在讀取操作中，感測(cè)塊430可以將流經(jīng)阻變儲(chǔ)存單元c0至c8之中的選中的阻變儲(chǔ)存單元的讀取電流ird與參考電流iref相比較，由此感測(cè)選中的阻變儲(chǔ)存單元的數(shù)據(jù)。

在圖4中所示的存儲(chǔ)電路(器件)中，參考電流iref的電流量可以根據(jù)從非易失性儲(chǔ)存塊440輸出的電流碼i_code’<3:0>的值來調(diào)整。如果讀取電流ird的電流量大于參考電流iref的電流量，則感測(cè)塊430可以輸出選中的阻變儲(chǔ)存單元的數(shù)據(jù)為低數(shù)據(jù)out，而如果讀取電流ird的電流量小于參考電流iref的電流量，則感測(cè)塊430可以輸出選中的阻變儲(chǔ)存單元的數(shù)據(jù)為高數(shù)據(jù)out。

非易失性儲(chǔ)存塊440可以是以下非易失性存儲(chǔ)電路中的一種，諸如：熔絲電路、rom(只讀存儲(chǔ)器)、nor閃存、nand閃存、pram(相變隨機(jī)存取存儲(chǔ)器)、rram(阻變隨機(jī)存取存儲(chǔ)器)、sttram(自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器)以及mram(磁隨機(jī)存取存儲(chǔ)器)以及執(zhí)行與儲(chǔ)存數(shù)據(jù)的非易失性存儲(chǔ)電路相似功能的各種電路。當(dāng)電流碼發(fā)生塊420產(chǎn)生電流碼i_code<3:0>時(shí)，非易失性儲(chǔ)存塊440可以儲(chǔ)存電流碼i_code<3:0>，并在存儲(chǔ)電路(器件)操作時(shí)輸出電流碼i_code’<3:0>到電壓調(diào)整塊460。供作參考，電流碼發(fā)生塊420產(chǎn)生的電流碼i_code<3:0>和從非易失性儲(chǔ)存塊440輸出的電流碼i_code’<3:0>可以具有相同的值。

電壓發(fā)生塊450可以產(chǎn)生要在存儲(chǔ)電路(器件)中使用的各種電壓。圖4示出電壓發(fā)生塊450產(chǎn)生鉗位電壓vclamp和第一參考電壓vref1的情況，該鉗位電壓vclamp用來調(diào)整讀取電流ird的電流量，該第一參考電壓vref1用來調(diào)整參考電流iref的電流量。

電壓調(diào)整塊460可以根據(jù)電流碼i_code’<3:0>的值來調(diào)整第一參考電壓vref1的電壓電平，并產(chǎn)生第二參考電壓vref2。例如，在測(cè)試電流itest的電流量的平均值較大時(shí)電流碼i_code’<3:0>的值增加的情況下，即，在測(cè)試電流itest的電流量的平均值和電流碼i_code’<3:0>的值彼此成比例的情況下，隨著電流碼i_code’<3:0>的值增加，電壓調(diào)整塊460可以增加或提高第二參考電壓vref2的電壓電平，而隨著電流碼i_code’<3:0>的值減小，電壓調(diào)整塊460可以降低第二參考電壓vref2的電壓電平。參考電流iref的電流量可以隨著第二參考電壓vref2的電壓電平增加或提高而增加，而隨著第二參考電壓vref2的電壓電平降低而減少。

列解碼器470可以使被列地址選中的位線和源線由預(yù)定電壓驅(qū)動(dòng)。在測(cè)試操作中，列解碼器470可以使被列地址選中的位線與電流碼發(fā)生塊420耦接，且使接地電壓vss施加到選中的源線。此外，在讀取操作中，列解碼器470可以使被列地址選中的位線與感測(cè)塊430耦接，且使接地電壓vss施加到選中的源線。

下文，描述存儲(chǔ)電路(器件)的測(cè)試操作。

在圖4中所示的存儲(chǔ)電路(器件)的測(cè)試操作中，首先，可以在單元陣列410中所包括的所有阻變儲(chǔ)存單元c0至c8中寫入低數(shù)據(jù)值或高數(shù)據(jù)值中的一個(gè)數(shù)據(jù)值。然后，測(cè)試電流itest可以流動(dòng)到單元陣列410中所包括的阻變儲(chǔ)存單元c0至c8中的一些或全部，且可以產(chǎn)生與流經(jīng)各個(gè)阻變儲(chǔ)存單元的測(cè)試電流itest的電流量的平均值相應(yīng)的電流碼i_code<3:0>。產(chǎn)生的電流碼i_code<3:0>可以被儲(chǔ)存在非易失性儲(chǔ)存塊440中。之后，在存儲(chǔ)電路(器件)的讀取操作中，可以產(chǎn)生具有反映電流碼i_code’<3:0>的值的電壓電平的第二參考電壓vref2，且可以利用第二參考電壓vref2執(zhí)行讀取操作，由此可以提高讀取裕度。

供作參考，通過測(cè)試操作檢測(cè)的測(cè)試電流量的平均值結(jié)果是在測(cè)試的阻變儲(chǔ)存單元具有低數(shù)據(jù)或高數(shù)據(jù)時(shí)流動(dòng)的電流量的平均值。因此，可以通過測(cè)試操作來檢測(cè)單元陣列410中所包括的阻變儲(chǔ)存單元在它們被寫入低數(shù)據(jù)或高數(shù)據(jù)時(shí)平均上具有哪種電阻值。在測(cè)試電流itest的電流量的平均值大于本領(lǐng)域周知的阻變儲(chǔ)存單元的讀取電流的電流值時(shí)，可以意味著，單元陣列410中所包括的阻變儲(chǔ)存單元的電阻值趨向于小于一般情況。相反情況，可以意味著，單元陣列410中所包括的阻變儲(chǔ)存單元的電阻值傾向于大于一般情況。

盡管在圖4中為了便于解釋示出了單元陣列410包括以3×3矩陣形式布置的9個(gè)阻變儲(chǔ)存單元，但是要注意，在基于本公開技術(shù)的一些存儲(chǔ)電路中，單元陣列410在各種應(yīng)用中可以包括大量的阻變儲(chǔ)存單元，例如至少數(shù)十個(gè)至數(shù)百個(gè)行和至少數(shù)十個(gè)至數(shù)百個(gè)列。

圖5是說明在圖4的存儲(chǔ)電路(器件)中如何通過測(cè)試操作來提高讀取裕度的圖的例子的代表。

參見圖5，假設(shè)流經(jīng)感測(cè)塊430的參考電流iref的電流量在調(diào)整前是第一電流量iref。當(dāng)?shù)谝浑娏髁縤ref位于流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量irdl與流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量irdh之間的正中間位置時(shí)，感測(cè)塊430的讀取裕度可以是最大值(見“理想”)。

首先，假設(shè)通過測(cè)試操作檢測(cè)到單元陣列410中所包括的阻變儲(chǔ)存單元的電阻值趨向于小于一般情況(見“情形1”)。此外，在這種情況下，假設(shè)流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdl_avg以及流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdh_avg如圖5中所示。在這種情況下，由于第一電流量iref傾向于平均值irdh_avg，因此讀取裕度減小。因此，可以將參考電流iref的第一電流量iref增加到第二電流量iref’以最大化讀取裕度。

接著，假設(shè)通過測(cè)試操作檢測(cè)到單元陣列410中所包括的阻變儲(chǔ)存單元的電阻值趨向于大于一般情況(見“情形2”)。此外，在這種情況下，假設(shè)流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdl_avg以及流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdh_avg如圖5中所示。在這種情況下，由于第一電流量iref傾向于平均值irdl_avg，因此讀取裕度減小。因此，可以將參考電流iref的第一電流量iref減小到第二電流量iref’以最大化讀取裕度。

在上述示例性設(shè)計(jì)下，通過根據(jù)通過測(cè)試操作檢測(cè)的測(cè)試電流的電流量的平均值來調(diào)整參考電流iref的電流量，圖4的存儲(chǔ)電路(器件)可以使讀取裕度有利地增加或最大化。

圖6是說明圖4中所示的電流碼發(fā)生塊420的例子的代表的配置圖。

參見圖6，電流碼發(fā)生塊420可以包括平均電流發(fā)生單元610和碼發(fā)生單元620。

在測(cè)試操作中，平均電流發(fā)生單元610可以產(chǎn)生平均電流iavg，該平均電流iavg具有與分別流經(jīng)單元陣列410的阻變儲(chǔ)存單元c0至c8之中的至少兩個(gè)阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的電流量。

平均電流發(fā)生單元610可以包括測(cè)試電流發(fā)生部611和電流復(fù)制部612至615。測(cè)試電流發(fā)生部611可以包括nmos晶體管n0和pmos晶體管p0，并且在測(cè)試操作中使預(yù)定的測(cè)試電流itest流到選中的阻變儲(chǔ)存單元。nmos晶體管n0可以由鉗位電壓vclamp來控制。

在測(cè)試操作中用于采樣的阻變儲(chǔ)存單元的數(shù)量為m(m為自然數(shù)，在圖6中m＝4)的情況下，電流復(fù)制部612至615可以通過將流經(jīng)選中的阻變儲(chǔ)存單元的測(cè)試電流itest復(fù)制1/m倍，產(chǎn)生復(fù)制電流icopy0至icopy3。平均電流iavg可以是將所有的復(fù)制電流icopy0至icopy3相加而產(chǎn)生的電流。

各個(gè)電流復(fù)制部612至615可以包括電容器cp0至cp3、開關(guān)sw0至sw3、以及pmos晶體管p1至p4。每個(gè)pmos晶體管p1至p4的電流驅(qū)動(dòng)能力可以是pmos晶體管p0的電流驅(qū)動(dòng)能力的1/m倍。這意味著，在相同的操作條件下，流經(jīng)每個(gè)pmos晶體管p1至p4的電流是流經(jīng)pmos晶體管p0的電流的1/m倍。為此，可以進(jìn)行設(shè)計(jì)，使得每個(gè)pmos晶體管p1至p4的尺寸與pmos晶體管p0的尺寸比為1:m。

平均電流發(fā)生單元610產(chǎn)生的平均電流iavg可以被輸入至碼發(fā)生單元620。下面將參照?qǐng)D7a至圖7e來描述平均電流發(fā)生單元610的具體操作。

碼發(fā)生單元620可以輸入有平均電流iavg，并且產(chǎn)生電流碼i_code<3:0>，該電流碼i_code<3:0>具有與平均電流iavg的電流量相對(duì)應(yīng)的值。當(dāng)從平均電流iavg被輸入的時(shí)間點(diǎn)開始經(jīng)過預(yù)定時(shí)間之后使能信號(hào)en被使能時(shí)，碼發(fā)生單元620可以輸出電流碼i_code<3:0>，該電流碼i_code<3:0>具有與平均電流iavg的電流量相對(duì)應(yīng)的值。例如，電流碼i_code<3:0>的值可以與平均電流iavg的電流量成比例。稍后將參照?qǐng)D8描述碼發(fā)生單元620的具體操作。開關(guān)sw可以是在測(cè)試操作中閉合的開關(guān)。供作參考，參考符號(hào)vdd可以表示電源電壓，而參考符號(hào)vss可以表示接地電壓。

圖7a至圖7e示出用來解釋平均電流發(fā)生單元610的操作的電路操作圖的例子。

在第一步驟(圖7a)，測(cè)試電流發(fā)生部611耦接到阻變儲(chǔ)存單元c0，且使測(cè)試電流itest1流到阻變儲(chǔ)存單元c0。電流復(fù)制部612可以將測(cè)試電流itest1復(fù)制1/4倍，并且產(chǎn)生復(fù)制電流icopy0。與此相似地，在第二步驟至第四步驟(圖7b、圖7c和圖7d)，測(cè)試電流itest2、itest3和itest4可以被復(fù)制1/4倍，且可以產(chǎn)生復(fù)制電流icopy1、icopy2和icopy3。在第五步驟(圖7e)，平均電流發(fā)生單元610可以在節(jié)點(diǎn)a_node處將復(fù)制電流icopy0、icopy1、icopy2和icopy3相加成平均電流iavg。因此，平均電流iavg的電流量可以與復(fù)制電流icopy0、icopy1、icopy2和icopy3的電流量的總和(即，測(cè)試電流itest1、itest2、itest3和itest4的電流量的平均值)相同。

圖8是說明碼發(fā)生單元620的例子的代表的配置圖。

參見圖8，碼發(fā)生單元620可以包括積分器810和多個(gè)比較部820_0至820_3。

積分器810可以根據(jù)時(shí)間對(duì)平均電流iavg積分，且產(chǎn)生輸出電壓vout。積分器810可以包括電容器811和比較器812。

在積分器810的積分的時(shí)間開始經(jīng)過預(yù)定時(shí)間之后，多個(gè)比較部820_0至820_3可以將輸出電壓vout與具有不同電平的多個(gè)相應(yīng)的比較電壓vcmp0至vcmp3比較，并產(chǎn)生電流碼i_code<3:0>中所包括的多個(gè)位i_code<0>至i_code<3>之中的相應(yīng)的位。如果在使能信號(hào)en被使能時(shí)輸出電壓vout小于相應(yīng)的比較電壓vcmp0至vcmp3，則比較部820_0至820_3可以輸出“0”；如果在使能信號(hào)en被使能時(shí)輸出電壓vout大于相應(yīng)的比較電壓vcmp0至vcmp3，則比較部820_0至820_3可以輸出“1”。從比較電壓vcmp0到比較電壓vcmp3電壓電平可以上升。

圖9是用于解釋在碼發(fā)生單元620中產(chǎn)生電流碼i_code<3:0>的方法的圖的例子的代表。

參見圖9，積分器810的輸出電壓vout可以根據(jù)時(shí)間t以與平均電流iavg的電流量成比例的斜率而增加。因此，當(dāng)平均電流iavg的電流量大時(shí)，輸出電壓vout的斜率可以增大，而當(dāng)平均電流iavg的電流量小時(shí)，輸出電壓vout的斜率可以減小。

如果使能信號(hào)en在預(yù)定時(shí)間點(diǎn)t1被使能，則可以在時(shí)間點(diǎn)t1處輸出輸出電壓vout與比較電壓vcmp0至vcmp3的比較結(jié)果。因此，可以根據(jù)輸出電壓vout的斜率(即平均電流iavg的電流量)來改變這種比較結(jié)果。

圖9示出當(dāng)平均電流iavg的電流量改變時(shí)輸出電壓vout根據(jù)時(shí)間的變化。在平均電流iavg的電流量是第一值iavg1的情況下，電流碼i_code<3:0>變?yōu)椤?000”，在平均電流iavg的電流量是第二值iavg2的情況下，電流碼i_code<3:0>變?yōu)椤?001”，在平均電流iavg的電流量為第三值iavg3的情況下，電流碼i_code<3:0>變?yōu)椤?011”，在平均電流iavg的電流量為第四值iavg4的情況下，電流碼i_code<3:0>變?yōu)椤?111”，以及在平均電流iavg的電流量為第五值iavg5的情況下，電流碼i_code<3:0>變?yōu)椤?111”(第一值<第二值<第三值<第四值<第五值)。

盡管圖9示出電流碼i_code<3:0>為4位的具體實(shí)施例子，但是電流碼i_code<3:0>的位的數(shù)量可以不同，且可以基于設(shè)計(jì)或應(yīng)用的具體需要或要求來設(shè)定。

圖10是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。圖10的存儲(chǔ)電路(器件)可以通過使用電流碼i_code<3:0>來調(diào)整讀取電流ird的電流量，因而在這個(gè)方面與圖4的存儲(chǔ)電路(器件)不同，但是與圖4中的設(shè)計(jì)共享各種共同的特征。

在圖10中，感測(cè)塊430’可以比較流經(jīng)阻變儲(chǔ)存單元c0至c8之中的選中的阻變儲(chǔ)存單元的讀取電流ird與參考電流iref，且由此感測(cè)選中的阻變儲(chǔ)存單元的數(shù)據(jù)。在圖10中所示的存儲(chǔ)電路(器件)中，可以根據(jù)從非易失性儲(chǔ)存塊440輸出的電流碼i_code’<3:0>的值來調(diào)整讀取電流ird的電流量。如果讀取電流ird的電流量大于參考電流iref的電流量，則感測(cè)塊430’可以輸出選中的阻變儲(chǔ)存單元的數(shù)據(jù)為低數(shù)據(jù)out，而如果讀取電流ird的電流量小于參考電流iref的電流量，則感測(cè)塊430’可以輸出選中的阻變儲(chǔ)存單元的數(shù)據(jù)為高數(shù)據(jù)out。

電壓調(diào)整塊460’可以根據(jù)電流碼i_code’<3:0>的值來調(diào)整第一鉗位電壓vclamp1的電壓電平，并且產(chǎn)生第二鉗位電壓vclamp2。例如，在當(dāng)測(cè)試電流itest的電流量的平均值較大時(shí)電流碼i_code’<3:0>的值增大的情況下，即，在測(cè)試電流itest的電流量的平均值和電流碼i_code’<3:0>的值彼此成比例的情況下，隨著電流碼i_code’<3:0>的值增加，電壓調(diào)整塊460’可以降低第二鉗位電壓vclamp2的電壓電平，而隨著電流碼i_code’<3:0>的值減小，電壓調(diào)整塊460’可以提高第二鉗位電壓vclamp2的電壓電平。隨著第二鉗位電壓vclamp2的電壓電平提高，讀取電流ird的電流量可以增加，而隨著第二鉗位電壓vclamp2的電壓電平降低，讀取電流ird的電流量可以減少。

圖11是幫助解釋在圖10的存儲(chǔ)電路(器件)中如何通過測(cè)試操作增加讀取裕度的圖的例子的代表。

參見圖11，假設(shè)流經(jīng)感測(cè)塊430’的參考電流iref的電流量在調(diào)整之前為電流量iref。當(dāng)電流量iref位于流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量irdl與流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量irdh之間的正中間位置時(shí)，感測(cè)塊430’的讀取裕度可以是最大值(見“理想”)。

首先，假設(shè)通過測(cè)試操作檢測(cè)到單元陣列410中所包括的阻變儲(chǔ)存單元的電阻值趨向于小于一般情況(見“情形1”)。此外，在這種情況下，假設(shè)流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdl_avg以及流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdh_avg如圖11中所示。在這種情況下，由于電流量iref傾向于平均值irdh_avg，因此讀取裕度減小。因此，電流量的平均值irdl_avg和irdh_avg可以減小到電流量的新平均值irdl_avg’和irdh_avg’，以最大化讀取裕度。

接著，假設(shè)通過測(cè)試操作檢測(cè)到單元陣列410中所包括的阻變儲(chǔ)存單元的電阻值趨向于大于一般情況(見“情形2”)。此外，在這種情況下，假設(shè)流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdl_avg以及流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流量的平均值irdh_avg如圖11中所示。在這種情況下，由于電流量iref傾向于平均值irdl_avg，因此讀取裕度減小。因此，電流量的平均值irdl_avg和irdh_avg可以增大到電流量的新平均值irdl_avg’和irdh_avg’，以最大化讀取裕度。

以此方式，圖10的存儲(chǔ)電路(器件)可以通過根據(jù)通過測(cè)試操作檢測(cè)的測(cè)試電流的電流量的平均值調(diào)整讀取電流ird的電流量，來使讀取裕度最大化。

圖12是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

參見圖12，存儲(chǔ)電路(器件)可以包括多個(gè)核心塊core0至core3、多個(gè)碼發(fā)生塊code_gen0至code_gen3、多個(gè)感測(cè)塊sa0至sa3、多個(gè)非易失性儲(chǔ)存塊storage0至storage3、電壓發(fā)生塊vol_gen以及多個(gè)電壓調(diào)整塊vol_adj0至vol_adj3。

圖12中所示的核心塊core0至core3中的每個(gè)可以對(duì)應(yīng)于源自在圖4所示的存儲(chǔ)電路(器件)中組合了單元陣列410和列解碼器470的配置。通過包括多個(gè)核心塊core0至core3、多個(gè)碼發(fā)生塊code_gen0至code_gen3、多個(gè)非易失性儲(chǔ)存塊storage0至storage3以及多個(gè)電壓調(diào)整塊vol_adj0至vol_adj3，圖12的存儲(chǔ)電路(器件)可以產(chǎn)生和儲(chǔ)存與各個(gè)核心塊core0至core3相應(yīng)的電流碼i_code0<3:0>至i_code3<3:0>。另外，圖12的存儲(chǔ)電路(器件)可以通過將參考電壓vref調(diào)整為與各個(gè)儲(chǔ)存的電流碼i_code0’<3:0>至i_code3’<3:0>相對(duì)應(yīng)的電壓電平來產(chǎn)生參考電壓vref0至vref3，并且通過使用參考電壓vref0至vref3來調(diào)整各個(gè)核心塊core0至core3的參考電流iref0至iref3的電流量以符合各個(gè)核心塊core0至core3的特性。因此，各個(gè)核心塊core0至core3的讀取裕度可以最大化。核心塊core0至core3中的每個(gè)的測(cè)試操作和參考電流調(diào)整操作與上面參照?qǐng)D4描述的相同。

圖13是幫助解釋在圖12的存儲(chǔ)電路(器件)中如何通過測(cè)試操作增加讀取裕度的圖的例子的代表。

參見圖13，假設(shè)流經(jīng)各個(gè)感測(cè)塊sa0至sa3的各個(gè)參考電流iref0至iref3的電流量在調(diào)整之前與iref相同。假設(shè)在核心塊core0至core3中流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量的平均值分別是ird0l_avg至ird3l_avg，且在核心塊core0至core3中流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量的平均值分別是ird0h_avg至ird3h_avg(見“之前”)。

通過測(cè)試操作，可以檢測(cè)各個(gè)核心塊core0至core3中所包括的阻變儲(chǔ)存單元的尺寸具有哪種趨勢(shì)，通過利用電流碼i_code0<3:0>至i_code3<3:0>將該趨勢(shì)反映在流經(jīng)各個(gè)感測(cè)塊sa0至sa3的參考電流iref0至iref3上，可以將各個(gè)參考電流iref0至iref3的電流量改變?yōu)閕ref0至iref3。經(jīng)由這樣的電流量調(diào)整，可以使電流量iref0至iref3位于平均值ird0l_avg至ird3l_avg與ird0h_avg至ird3h_avg之間的正中間位置，由此可以在各個(gè)核心塊core0至core3中最大化讀取裕度(見“之后”)。

圖14是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。存儲(chǔ)電路(器件)可以包括多個(gè)核心塊core0至core3、多個(gè)碼發(fā)生塊code_gen0至code_gen3、多個(gè)感測(cè)塊sa0’至sa3’、多個(gè)非易失性儲(chǔ)存塊storage0至storage3、電壓發(fā)生塊vol_gen以及多個(gè)電壓調(diào)整塊vol_adj0’至vol_adj3’。

圖14中所示的核心塊core0至core3中的每個(gè)可以對(duì)應(yīng)于源自圖10中所示的存儲(chǔ)電路(器件)中組合了單元陣列410和列解碼器470的配置。通過包括多個(gè)核心塊core0至core3、多個(gè)碼發(fā)生塊code_gen0至code_gen3、多個(gè)非易失性儲(chǔ)存塊storage0至storage3以及多個(gè)電壓調(diào)整塊vol_adj0’至vol_adj3’，圖14的存儲(chǔ)電路(器件)可以產(chǎn)生和儲(chǔ)存與各個(gè)核心塊core0至core3相對(duì)應(yīng)的電流碼i_code0<3:0>至i_code3<3:0>。另外，圖14的存儲(chǔ)電路(器件)可以通過將鉗位電壓vclamp調(diào)整到與各個(gè)儲(chǔ)存的電流碼i_code0’<3:0>至i_code3’<3:0>相對(duì)應(yīng)的電壓電平，來產(chǎn)生鉗位電壓vclamp0至vclamp3，并且通過使用鉗位電壓vclamp0至vclamp3調(diào)整各個(gè)核心塊core0至core3的讀取電流ird0至ird3的電流量以符合各個(gè)核心塊core0至core3的特性。因此，各個(gè)核心塊core0至core3的讀取裕度可以最大化。核心塊core0至core3中的每個(gè)的測(cè)試操作和讀取電流調(diào)整操作與上面參照?qǐng)D10描述的相同。

圖15是幫助解釋在圖14的存儲(chǔ)電路(器件)中如何通過測(cè)試操作增加讀取裕度的圖的例子的代表。

參見圖15，假設(shè)流經(jīng)各個(gè)感測(cè)塊sa0’至sa3’的參考電流iref的電流量為iref，在核心塊core0至core3中流經(jīng)被寫入低數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量的平均值在調(diào)整前分別是ird0l_avg至ird3l_avg，且在核心塊core0至core3中流經(jīng)被寫入高數(shù)據(jù)的阻變儲(chǔ)存單元的電流的電流量的平均值在調(diào)整前分別是ird0h_avg至ird3h_avg(見“之前”)。

通過測(cè)試操作，可以檢測(cè)各個(gè)核心塊core0至core3中所包括的阻變儲(chǔ)存單元的尺寸具有哪種趨勢(shì)，通過利用電流碼i_code0<3:0>至i_code3<3:0>將該趨勢(shì)反映在流經(jīng)各個(gè)感測(cè)塊sa0’至sa3’的讀取電流ird0至ird3上，可以將各個(gè)讀取電流ird0至ird3的電流量的平均值改變?yōu)閕rd0l_avg’至ird3l_avg’和ird0h_avg’至ird3h_avg’。通過這種電流量調(diào)整，可以使電流量iref位于平均值ird0l_avg’至ird3l_avg’與ird0h_avg’至ird3h_avg’之間的正中間位置，由此可以在各個(gè)核心塊core0至core3中最大化讀取裕度(見“之后”)。

圖16是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。

參見圖16，存儲(chǔ)電路(器件)可以包括多個(gè)核心塊core0至core3、碼發(fā)生塊code_gen、多個(gè)感測(cè)塊sa0至sa3、非易失性儲(chǔ)存塊storage、電壓發(fā)生塊vol_gen以及多個(gè)電壓調(diào)整塊vol_adj0至vol_adj3。

圖16中所示的核心塊core0至core3中的每個(gè)可以對(duì)應(yīng)于源自圖4所示的存儲(chǔ)電路(器件)中組合了單元陣列410和列解碼器470的配置。圖16的存儲(chǔ)電路(器件)包括多個(gè)核心塊core0至core3以及多個(gè)電壓調(diào)整塊vol_adj0至vol_adj3，且所述多個(gè)核心塊core0至core3共享碼發(fā)生塊code_gen和非易失性儲(chǔ)存塊storage。碼發(fā)生塊code_gen可以產(chǎn)生與各個(gè)核心塊core0至core3相應(yīng)的電流碼i_code0<3:0>至i_code3<3:0>，并且將電流碼i_code0<3:0>至i_code3<3:0>儲(chǔ)存在非易失性儲(chǔ)存塊storage中。另外，圖16的存儲(chǔ)電路(器件)可以通過將參考電壓vref調(diào)整到與各個(gè)儲(chǔ)存的電流碼i_code0’<3:0>至i_code3’<3:0>相對(duì)應(yīng)的電壓電平來產(chǎn)生參考電壓vref0至vref3，并且通過利用參考電壓vref0至vref3調(diào)整各個(gè)核心塊core0至core3的參考電流iref0至iref3的電流量以符合各個(gè)核心塊core0至core3的特性。因此，各個(gè)核心塊core0至core3的讀取裕度可以最大化。核心塊core0至core3中的每個(gè)的測(cè)試操作和參考電流調(diào)整操作與上面參照?qǐng)D4描述的相同。

圖16的存儲(chǔ)器件與圖12的存儲(chǔ)器件之間的一個(gè)不同之處在于，多個(gè)核心塊共享碼發(fā)生塊，使得可以減小在利用多個(gè)碼發(fā)生塊的情況下各個(gè)碼發(fā)生塊的電路特性可能引起的碼值上的差異。

圖17是說明包括可變電阻元件的存儲(chǔ)電路(器件)的例子的代表的配置圖。存儲(chǔ)電路(器件)可以包括多個(gè)核心塊core0至core3、碼發(fā)生塊code_gen、多個(gè)感測(cè)塊sa0’至sa3’、非易失性儲(chǔ)存塊storage、電壓發(fā)生塊vol_gen以及多個(gè)電壓調(diào)整塊vol_adj0’至vol_adj3’。

在一些實(shí)施方式中，圖17中所示的核心塊core0至core3中的每個(gè)可以對(duì)應(yīng)于源自圖10中所示的存儲(chǔ)電路(器件)中組合了單元陣列410和列解碼器470的配置。圖17的存儲(chǔ)電路(器件)包括多個(gè)核心塊core0至core3以及多個(gè)電壓調(diào)整塊vol_adj0’至vol_adj3’，且多個(gè)核心塊core0至core3共享碼發(fā)生塊code_gen和非易失性儲(chǔ)存塊storage。碼發(fā)生塊code_gen可以產(chǎn)生與各個(gè)核心塊core0至core3相對(duì)應(yīng)的電流碼i_code0<3:0>至i_code3<3:0>，并且將電流碼i_code0<3:0>至i_code3<3:0>儲(chǔ)存在非易失性儲(chǔ)存塊storage中。另外，圖17的存儲(chǔ)電路(器件)可以通過將鉗位電壓vclamp調(diào)整到與各個(gè)儲(chǔ)存的電流碼i_code0’<3:0>至i_code3’<3:0>相對(duì)應(yīng)的電壓電平來產(chǎn)生鉗位電壓vclamp0至vclamp3，并且利用鉗位電壓vclamp0至vclamp3調(diào)整各個(gè)核心塊core0至core3的讀取電流ird0至ird3的電流量以符合各個(gè)核心塊core0至core3的特性。因此，各個(gè)核心塊core0至core3的讀取裕度可以最大化。核心塊core0至core3中的每個(gè)的測(cè)試操作和讀取電流調(diào)整操作與參照?qǐng)D10描述的相同。

圖17的存儲(chǔ)器件與圖14的存儲(chǔ)器件之間的一個(gè)不同之處在于，多個(gè)核心塊共享碼發(fā)生塊，使得可以減小在使用多個(gè)碼發(fā)生塊的情況下各個(gè)碼發(fā)生塊的電路特性可能引起的碼值上的差異。

在根據(jù)上述實(shí)施例的電子設(shè)備中，可以通過調(diào)整反映每個(gè)單元陣列的特性的讀取電流或參考電流來增加讀取裕度。

上述的存儲(chǔ)電路或半導(dǎo)體器件可以用在各種器件或系統(tǒng)中。圖18至圖22示出可以用上述存儲(chǔ)電路或半導(dǎo)體器件實(shí)現(xiàn)的一些設(shè)備或系統(tǒng)。

圖18是說明根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的微處理器的例子的配置圖。

參見圖18，微處理器1000可以對(duì)從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)且然后發(fā)送結(jié)果到外部設(shè)備的一系列過程進(jìn)行控制和調(diào)節(jié)。微處理器1000可以包括儲(chǔ)存單元1010、操作單元1020、控制單元1030等。微處理器1000可以是各種數(shù)據(jù)處理器件，諸如中央處理單元(cpu)、圖像處理單元(gpu)、數(shù)字信號(hào)處理器(dsp)和應(yīng)用處理器(ap)等。

儲(chǔ)存單元1010可以是處理器寄存器、寄存器等，且可以是微處理器1000中的用于儲(chǔ)存數(shù)據(jù)的部件。儲(chǔ)存單元1010可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器、其它各種寄存器等。儲(chǔ)存單元1010可以用來暫時(shí)地儲(chǔ)存用于執(zhí)行操作的數(shù)據(jù)、操作單元1020中的操作結(jié)果數(shù)據(jù)以及待執(zhí)行的數(shù)據(jù)被儲(chǔ)存的地址。

儲(chǔ)存單元1010可以包括上述半導(dǎo)體器件的實(shí)施例中的一個(gè)或更多個(gè)。例如，儲(chǔ)存單元1010可以包括：?jiǎn)卧嚵校ǘ鄠€(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于比較流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流，且由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器可操作成基于電流碼的值調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。在這種設(shè)計(jì)下，儲(chǔ)存單元1010的讀取裕度可以增加。因此，可以改善微處理器1000的性能。

操作單元1020可以根據(jù)控制單元1030將命令解碼的結(jié)果，來執(zhí)行多種算術(shù)運(yùn)算和邏輯運(yùn)算。操作單元1020可以包括一個(gè)或更多個(gè)算術(shù)單元和邏輯單元(alu)等。

控制單元1030可以從儲(chǔ)存單元1010、操作單元1020和微處理器1000的外部設(shè)備等接收信號(hào)，且執(zhí)行命令的提取或解碼以及微處理器1000的信號(hào)輸入/輸出控制、以及執(zhí)行由程序所表示的處理。

除了儲(chǔ)存單元1010之外，根據(jù)本實(shí)施方式的微處理器1000還可以包括高速緩沖存儲(chǔ)單元1040，所述高速緩沖存儲(chǔ)單元1040可以暫時(shí)儲(chǔ)存要輸出到外部設(shè)備的數(shù)據(jù)或從外部設(shè)備輸入的數(shù)據(jù)。高速緩沖存儲(chǔ)單元1040可以經(jīng)由總線接口1050與儲(chǔ)存單元1010、操作單元1020和控制單元1030交換數(shù)據(jù)。

圖19是說明根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的處理器的例子的配置圖。

參見圖19，處理器1100可以通過包括除了微處理器的功能(控制和調(diào)節(jié)從各種外部設(shè)備接收數(shù)據(jù)、處理數(shù)據(jù)且然后發(fā)送結(jié)果到外部設(shè)備的一系列過程)之外的各種功能來改善性能和實(shí)現(xiàn)多功能。處理器1100可以包括：核心單元1110，用作微處理器；高速緩沖存儲(chǔ)單元1120，用來暫時(shí)地儲(chǔ)存數(shù)據(jù)；以及總線接口1130，用于在內(nèi)部設(shè)備與外部設(shè)備之間傳輸數(shù)據(jù)。處理器1100可以包括諸如多核處理器、圖像處理單元(gpu)和應(yīng)用處理器(ap)等的各種片上系統(tǒng)(soc)。

核心單元1110可以是對(duì)從外部器件輸入的數(shù)據(jù)進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算的部件，且可以包括儲(chǔ)存單元1111、操作單元1112和控制單元1113。

儲(chǔ)存單元1111可以是處理器寄存器、寄存器等，以及可以是處理器1100中用于儲(chǔ)存數(shù)據(jù)的部件。儲(chǔ)存單元1111可以包括數(shù)據(jù)寄存器、地址寄存器、浮點(diǎn)寄存器、其它各種寄存器等。儲(chǔ)存單元1111可以用來暫時(shí)儲(chǔ)存用于執(zhí)行操作的數(shù)據(jù)、操作單元1112中的操作結(jié)果數(shù)據(jù)、以及待執(zhí)行的數(shù)據(jù)被儲(chǔ)存的地址。操作單元1112是在處理器1100內(nèi)執(zhí)行操作的部件，且操作單元1112可以根據(jù)控制單元1113解碼命令的結(jié)果來執(zhí)行多種算術(shù)運(yùn)算和邏輯運(yùn)算。操作單元1112可以包括一個(gè)或更多個(gè)算術(shù)單元和邏輯單元(alu)等。控制單元1113可以從儲(chǔ)存單元1111、操作單元1112和處理器1100的外部設(shè)備等接收信號(hào)，執(zhí)行命令的提取或解碼以及處理器1100的信號(hào)輸入/輸出控制、以及執(zhí)行由程序所表示的處理。

高速緩沖存儲(chǔ)單元1120是暫時(shí)儲(chǔ)存數(shù)據(jù)以補(bǔ)償高速操作的核心單元1110與低速操作的外部設(shè)備之間的數(shù)據(jù)處理速度差異的部件。高速緩沖存儲(chǔ)單元1120可以包括初級(jí)儲(chǔ)存單元1121、二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123。一般而言，高速緩沖存儲(chǔ)單元1120可以包括初級(jí)儲(chǔ)存單元1121和二級(jí)儲(chǔ)存單元1122，且當(dāng)需要大容量時(shí)，高速緩沖存儲(chǔ)單元1120可以包括三級(jí)儲(chǔ)存單元1123。根據(jù)需要，高速緩沖存儲(chǔ)單元1120可以包括更多的儲(chǔ)存單元。即，高速緩存存儲(chǔ)器中所包括的儲(chǔ)存單元的數(shù)量可以取決于設(shè)計(jì)。初級(jí)儲(chǔ)存單元1121、二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123儲(chǔ)存和辨別數(shù)據(jù)的速度可以彼此相同或彼此不同。當(dāng)儲(chǔ)存單元的處理速度不同時(shí)，初級(jí)儲(chǔ)存單元的速度可以最快。高速緩沖存儲(chǔ)單元1120的初級(jí)儲(chǔ)存單元1121、二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123之中的一個(gè)或更多個(gè)儲(chǔ)存單元可以包括上述存儲(chǔ)器件的實(shí)施例中的一個(gè)或更多個(gè)。例如，高速緩沖存儲(chǔ)單元1120可以包括：?jiǎn)卧嚵校ǘ鄠€(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于比較流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流，且由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器可操作成基于電流碼的值來調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。在這種設(shè)計(jì)下，高速緩沖存儲(chǔ)單元1120的讀取裕度可以增加。因此，可以改善處理器1100的性能。

圖19是示出初級(jí)儲(chǔ)存單元1121、二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123都配置在高速緩沖存儲(chǔ)單元1120之內(nèi)的配置圖。然而，高速緩沖存儲(chǔ)單元1120的初級(jí)儲(chǔ)存單元1121、二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123全都配置在核心單元1110的外部，且可以補(bǔ)償核心單元1110與外部設(shè)備之間的處理速度差異。此外，高速緩沖存儲(chǔ)單元1120的初級(jí)儲(chǔ)存單元1121可以配置在核心單元1110內(nèi)部，而二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123可以配置在核心單元1110外部，且處理速度差異的補(bǔ)償功能可以增強(qiáng)。此外，初級(jí)儲(chǔ)存單元1121和二級(jí)儲(chǔ)存單元1122可以配置在核心單元1110內(nèi)部，而三級(jí)儲(chǔ)存單元1123可以配置在核心單元1110的外部。

總線接口1130是通過將核心單元1110、高速緩沖存儲(chǔ)單元1120和外部設(shè)備耦接來允許數(shù)據(jù)有效傳輸?shù)牟考?/p>

處理器1100可以包括多個(gè)核心單元1110，且多個(gè)核心單元1110可以共享高速緩沖存儲(chǔ)單元1120。多個(gè)核心單元1110和高速緩沖存儲(chǔ)單元1120可以直接耦接或經(jīng)由總線接口1130耦接。多個(gè)核心單元1110全部可以具有與上述核心單元相同的配置。當(dāng)處理器1100包括多個(gè)核心單元1110時(shí)，高速緩沖存儲(chǔ)單元1120的初級(jí)儲(chǔ)存單元1121可以對(duì)應(yīng)于多個(gè)核心單元1110的數(shù)量，且初級(jí)儲(chǔ)存單元1121可以配置在每個(gè)核心單元1110中，而二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123可以配置在多個(gè)核心單元1110的外部，以經(jīng)由總線接口1130被共享。這里，初級(jí)儲(chǔ)存單元1121的處理速度可以比二級(jí)儲(chǔ)存單元1122和三級(jí)儲(chǔ)存單元1123的處理速度快。在另一個(gè)實(shí)施方式中，初級(jí)儲(chǔ)存單元1121和二級(jí)儲(chǔ)存單元1122可以對(duì)應(yīng)于多個(gè)核心單元1110的數(shù)量，且可以配置在每個(gè)核心單元1110中；在多個(gè)核心單元1110的外部，三級(jí)儲(chǔ)存單元1123可以被配置為經(jīng)由接口被共享。

處理器1100還可以包括用于儲(chǔ)存數(shù)據(jù)的嵌入式存儲(chǔ)器單元1140；通信模塊單元1150，用于以無線或有線方式與外部設(shè)備發(fā)送和接收數(shù)據(jù)；存儲(chǔ)器控制單元1160，用于驅(qū)動(dòng)外部?jī)?chǔ)存器件；媒體處理單元1170，用于處理在處理器1100中處理的數(shù)據(jù)或從外部輸入設(shè)備輸入的數(shù)據(jù)，并且輸出處理的數(shù)據(jù)到外部接口設(shè)備等，且處理器1100還可以包括多個(gè)模塊和器件。加入的多個(gè)模塊可以經(jīng)由總線接口1130與核心單元1110和高速緩沖存儲(chǔ)單元1120交換數(shù)據(jù)。

嵌入式存儲(chǔ)器單元1140可以包括易失性存儲(chǔ)器以及非易失性存儲(chǔ)器。易失性存儲(chǔ)器可以包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)、移動(dòng)dram、靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)以及執(zhí)行上述存儲(chǔ)器相似功能的存儲(chǔ)器等，而非易失性存儲(chǔ)器可以包括只讀存儲(chǔ)器(rom)、nor閃存、nand閃存、相變隨機(jī)存取存儲(chǔ)器(pram)、阻變隨機(jī)存取存儲(chǔ)器(rram)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(sttram)、磁隨機(jī)存取存儲(chǔ)器(mram)、執(zhí)行上述存儲(chǔ)器相似功能的存儲(chǔ)器。

通信模塊單元1150可以包括可與有線網(wǎng)路耦接的模塊、可與無線網(wǎng)絡(luò)耦接的模塊以及全部這些模塊?？膳c有線網(wǎng)路耦接的模塊可以包括局域網(wǎng)絡(luò)(lan)、通用串行總線(usb)、以太網(wǎng)、電力線通信(plc)等，諸如經(jīng)由傳輸線發(fā)送和接收數(shù)據(jù)的各種器件?？膳c無線網(wǎng)絡(luò)耦接的模塊可以包括紅外數(shù)據(jù)協(xié)會(huì)(irda)、碼分多址聯(lián)接(cdma)、時(shí)分多址聯(lián)接(tdma)、頻分多址聯(lián)接(fdma)、無線lan、zigbee、泛在傳感器網(wǎng)絡(luò)(usn)、藍(lán)牙、射頻識(shí)別(rfid)、長(zhǎng)期演進(jìn)(lte)、近場(chǎng)通信(nfc)、無線寬帶網(wǎng)絡(luò)(wibro)、高速下行鏈路分組接入(hsdpa)、寬帶cdma(wcdma)、超寬帶(uwb)等，諸如不用傳輸線發(fā)送和接收數(shù)據(jù)的各種器件。

存儲(chǔ)器控制單元1160可以處理和管理在處理器1100與根據(jù)來自處理器1100的不同通信標(biāo)準(zhǔn)而操作的外部?jī)?chǔ)存器件之間傳輸?shù)臄?shù)據(jù)，且存儲(chǔ)器控制單元1160可以包括用于控制存儲(chǔ)器控制器的各種控制器,諸如，集成電路設(shè)備(ide)、串行高級(jí)技術(shù)附件(sata)、小型計(jì)算機(jī)系統(tǒng)接口(scsi)、獨(dú)立磁盤冗余陣列(raid)、固態(tài)盤(ssd)、外部sata(esata)、個(gè)人計(jì)算機(jī)存儲(chǔ)卡國際協(xié)會(huì)(pcmcia)、通用串行總線(usb)、安全數(shù)字卡(sd)、迷你安全數(shù)字卡(迷你sd)、微型sd、安全數(shù)字大容量卡(sdhc)、記憶棒卡、智能媒體卡(sm)、多媒體卡(mmc)、嵌入式mmc(emmc)、緊湊型閃存(cf)等。

媒體處理單元1170可以處理在處理器1100中處理的數(shù)據(jù)或者來自外部輸入設(shè)備的以視頻、聲音和其它形式輸入的數(shù)據(jù)，并且輸出數(shù)據(jù)到外部接口設(shè)備。媒體處理單元1170可以包括圖像處理單元(gpu)、數(shù)字信號(hào)處理器(dsp)、高分辨率音頻(hdaudio)、高分辨率多媒體接口(hdmi)控制器等。

圖20是說明根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的系統(tǒng)的例子的配置圖。

參見圖20，系統(tǒng)1200是用于處理數(shù)據(jù)的設(shè)備，且可以對(duì)數(shù)據(jù)執(zhí)行輸入、處理、輸出、通信、儲(chǔ)存等以執(zhí)行一系列操作。系統(tǒng)1200可以包括處理器1210、主存儲(chǔ)器件1220、輔助存儲(chǔ)器件1230、接口器件1240等。系統(tǒng)1200可以是利用處理器來操作的各種電子系統(tǒng)，諸如計(jì)算機(jī)、服務(wù)器、個(gè)人數(shù)字助理(pda)、便攜式計(jì)算機(jī)、網(wǎng)絡(luò)平板、無線電話、移動(dòng)電話、智能電話、數(shù)字音樂播放器、便攜式多媒體播放器(pmp)、照相機(jī)、全球定位系統(tǒng)(gps)、攝像機(jī)、錄音機(jī)、遠(yuǎn)程信息處理、視聽(av)系統(tǒng)、智能電視等。

處理器1210可以控制處理，諸如輸入命令的譯碼以及儲(chǔ)存在系統(tǒng)1200中的數(shù)據(jù)的操作、比較等。處理器1210可以包括微處理器單元(mpu)、中央處理單元(cpu)、單核/多核處理器、圖像處理單元(gpu)、應(yīng)用處理器(ap)、數(shù)字信號(hào)處理器(dsp)等。

主存儲(chǔ)器件1220可以是這樣的存儲(chǔ)器件：在執(zhí)行程序時(shí)導(dǎo)入來自輔助存儲(chǔ)器件1230的程序碼或數(shù)據(jù)，且儲(chǔ)存和執(zhí)行所述程序碼或數(shù)據(jù)。在電力中斷時(shí)，儲(chǔ)存在主存儲(chǔ)器件1220中的內(nèi)容可以保留。主存儲(chǔ)器件1220可以包括上述存儲(chǔ)器件的實(shí)施例的一個(gè)或更多個(gè)。例如，主存儲(chǔ)器件1220可以包括：?jiǎn)卧嚵?，包括多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于比較流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流，且由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器可操作成基于電流碼的值來調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。在這種設(shè)計(jì)下，主存儲(chǔ)器件1220的讀取裕度可以增加。因此，可以改善系統(tǒng)1200的性能。

主存儲(chǔ)器件1220還可以包括在電力中斷時(shí)內(nèi)容被全部擦除的易失性存儲(chǔ)器，諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)等。另一方面，主存儲(chǔ)器件1220可以不包括上述的存儲(chǔ)器件的實(shí)施例，而是可以包括在電力中斷時(shí)內(nèi)容被全部擦除的易失性存儲(chǔ)器，諸如靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)等。

輔助存儲(chǔ)器件1230可以是用于儲(chǔ)存數(shù)據(jù)和程序碼的存儲(chǔ)器件。輔助存儲(chǔ)器件1230的速度比主存儲(chǔ)器件1220的速度慢，但是輔助存儲(chǔ)器件1230可以儲(chǔ)存很多數(shù)據(jù)。輔助存儲(chǔ)器件1230可以包括上述存儲(chǔ)器件的實(shí)施例的一個(gè)或更多個(gè)。例如，輔助存儲(chǔ)器件1230可以包括：?jiǎn)卧嚵?，包括多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于比較流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流，且由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器可操作成基于電流碼的值來調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。在這種設(shè)計(jì)下，輔助存儲(chǔ)器件1230的讀取裕度可以增加。因此，可以改善系統(tǒng)1200的性能。

輔助存儲(chǔ)器件1230還可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)諸如利用磁學(xué)的磁帶、磁盤、利用光學(xué)的光盤、利用磁學(xué)和光學(xué)的磁光盤、固態(tài)盤(ssd)、通用串行總線存儲(chǔ)器(usbm)、安全數(shù)字(sd)卡、迷你安全數(shù)字卡(msd)、微型sd、安全數(shù)字大容量卡(sdhc)、記憶棒卡、智能媒體卡(sm)、多媒體卡(mmc)、嵌入式mmc(emmc)、緊湊型閃存(cf)等。另一方面，輔助存儲(chǔ)器件1230可以不包括上述存儲(chǔ)器件的實(shí)施例，而是可以包括數(shù)據(jù)儲(chǔ)存系統(tǒng)諸如利用磁學(xué)的磁帶和磁盤、利用光學(xué)的光盤、利用磁學(xué)和光學(xué)的磁光盤、固態(tài)盤(ssd)、通用串行總線存儲(chǔ)器(usbm)、安全數(shù)字卡(sd)、迷你安全數(shù)字卡(迷你sd)、微型sd、安全數(shù)字大容量卡(sdhc)、記憶棒卡、智能媒體卡(sm)、多媒體卡(mmc)、嵌入式mmc(emmc)、緊湊型閃存(cf)等。

接口器件1240可以在系統(tǒng)1200與外部設(shè)備之間交換命令、數(shù)據(jù)等，且接口器件1240可以是小型鍵盤、鍵盤、鼠標(biāo)、揚(yáng)聲器、麥克風(fēng)、顯示器、人機(jī)交互設(shè)備(hid)、通信設(shè)備等。通信設(shè)備可以包括可與有線網(wǎng)絡(luò)耦接的模塊、可與無線網(wǎng)絡(luò)耦接的模塊以及全部這些模塊?？膳c有線網(wǎng)絡(luò)耦接的模塊可以包括局域網(wǎng)絡(luò)(lan)、通用串行總線(usb)、以太網(wǎng)、電力線通信(plc)等，諸如經(jīng)由傳輸線發(fā)送和接收數(shù)據(jù)的各種器件?？膳c無線網(wǎng)絡(luò)耦接的模塊可以包括紅外數(shù)據(jù)協(xié)會(huì)(irda)、碼分多址聯(lián)接(cdma)、時(shí)分多址聯(lián)接(tdma)、頻分多址聯(lián)接(fdma)、無線lan、zigbee、泛在傳感器網(wǎng)絡(luò)(usn)、藍(lán)牙、射頻識(shí)別(rfid)、長(zhǎng)期演進(jìn)(lte)、近場(chǎng)通信(nfc)、無線寬帶網(wǎng)絡(luò)(wibro)、高速下行鏈路分組接入(hsdpa)、寬帶cdma(wcdma)、超寬帶(uwb)等，諸如不用傳輸線發(fā)送和接收數(shù)據(jù)的各種器件。

圖21說明根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的數(shù)據(jù)儲(chǔ)存系統(tǒng)的例子的配置圖。

參見圖21，數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以包括：儲(chǔ)存器件1310，用于儲(chǔ)存數(shù)據(jù)且具有非易失性特性；控制器1320，用于控制儲(chǔ)存器件；接口1330，用于與外部設(shè)備耦接；以及暫時(shí)儲(chǔ)存器件1340，用于暫時(shí)儲(chǔ)存數(shù)據(jù)。數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以是諸如硬盤驅(qū)動(dòng)器(hdd)、光盤只讀存儲(chǔ)器(cdrom)、數(shù)字通用磁盤(dvd)、以及固態(tài)盤(ssd)等盤型；以及可以是諸如通用串行總線存儲(chǔ)器(usbm)、安全數(shù)字卡(sd)、迷你安全數(shù)字卡(迷你sd)、微型sd、安全數(shù)字大容量卡(sdhc)、記憶棒卡、智能媒體卡(sm)、多媒體卡(mmc)、嵌入式mmc(emmc)、緊湊型閃存(cf)等卡型。

儲(chǔ)存器件1310可以包括半永久地儲(chǔ)存數(shù)據(jù)的非易失性存儲(chǔ)器。非易失性存儲(chǔ)器可以包括只讀存儲(chǔ)器(rom)、nor閃存、nand閃存、相變隨機(jī)存取存儲(chǔ)器(pram)、阻變隨機(jī)存取存儲(chǔ)器(rram)、磁隨機(jī)存取存儲(chǔ)器(mram)等。

控制器1320可以控制儲(chǔ)存器件1310與接口1330之間的數(shù)據(jù)的交換?？刂破?320可以包括用于執(zhí)行處理經(jīng)由接口1330從數(shù)據(jù)儲(chǔ)存系統(tǒng)1300外部輸入的命令的操作等的處理器1321。

接口1330可以在數(shù)據(jù)儲(chǔ)存系統(tǒng)1300與外部設(shè)備之間交換命令、數(shù)據(jù)等。當(dāng)數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以是卡型時(shí)，接口1330可以與用在以下器件中的接口兼容，諸如：通用串行總線存儲(chǔ)器(usbm)、安全數(shù)字卡(sd)、迷你安全數(shù)字卡(迷你sd)、微型sd、安全數(shù)字大容量卡(sdhc)、記憶棒卡、智能媒體卡(sm)、多媒體卡(mmc)、嵌入式mmc(emmc)、緊湊型閃存(cf)等，或者接口1330可以與用在與上述器件相似的器件中的接口兼容。當(dāng)數(shù)據(jù)儲(chǔ)存系統(tǒng)1300可以是硬盤型時(shí)，接口1330可以與以下接口兼容，諸如：集成電路設(shè)備(ide)、串行高級(jí)技術(shù)附件(sata)、小型計(jì)算機(jī)系統(tǒng)接口(scsi)、外部sata(esata)、個(gè)人計(jì)算機(jī)存儲(chǔ)卡國際協(xié)會(huì)(pcmcia)、通用串行總線(usb)等，或者接口1330可以與用在與上述器件相似的器件中的接口兼容。接口1330可以與彼此具有不同類型的一個(gè)或更多個(gè)接口兼容。

暫時(shí)儲(chǔ)存器件1340可以暫時(shí)地儲(chǔ)存數(shù)據(jù)，以根據(jù)與外部設(shè)備、控制器和系統(tǒng)的接口的多樣化和高性能，來有效地在接口1330與儲(chǔ)存器件1310之間傳送數(shù)據(jù)。暫時(shí)儲(chǔ)存器件1340可以包括上述存儲(chǔ)器件的實(shí)施例中的一個(gè)或更多個(gè)。例如，暫時(shí)儲(chǔ)存器件1340可以包括：?jiǎn)卧嚵?，包括多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于比較流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流，且由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器可操作成基于電流碼的值來調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。在這種設(shè)計(jì)下，暫時(shí)儲(chǔ)存器件1340的讀取裕度可以增加。因此，可以改善數(shù)據(jù)儲(chǔ)存系統(tǒng)1300的性能。

圖22是說明根據(jù)一個(gè)實(shí)施例的用存儲(chǔ)器件實(shí)現(xiàn)的存儲(chǔ)系統(tǒng)的例子的配置圖。

參見圖22，存儲(chǔ)系統(tǒng)1400可以包括用于儲(chǔ)存數(shù)據(jù)且具有非易失性特性的存儲(chǔ)器1410、用于控制存儲(chǔ)器的存儲(chǔ)器控制器1420、用于與外部設(shè)備耦接的接口1430等。存儲(chǔ)系統(tǒng)1400可以是諸如固態(tài)盤(ssd)、通用串行總線存儲(chǔ)器(usbm)、安全數(shù)字卡(sd)、迷你安全數(shù)字卡(迷你sd)、微型sd、安全數(shù)字大容量卡(sdhc)、記憶棒卡、智能媒體卡(sm)、多媒體卡(mmc)、嵌入式mmc(emmc)、緊湊型閃存(cf)等卡型。

存儲(chǔ)器1410可以包括上述存儲(chǔ)器件的實(shí)施例中的一個(gè)或更多個(gè)。例如，存儲(chǔ)器1410可以包括：?jiǎn)卧嚵?，包括多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于比較流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流，且由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器可操作成基于電流碼的值來調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。在這種設(shè)計(jì)下，存儲(chǔ)器1410的讀取裕度可以增加。因此，可以改善存儲(chǔ)系統(tǒng)1400的性能。

存儲(chǔ)器可以包括具有非易失性特性的只讀存儲(chǔ)器(rom)、nor閃存、nand閃存、相變隨機(jī)存取存儲(chǔ)器(pram)、阻變隨機(jī)存取存儲(chǔ)器(rram)、磁隨機(jī)存取存儲(chǔ)器(mram)等。

存儲(chǔ)器控制器1420可以控制存儲(chǔ)器1410與接口1430之間的數(shù)據(jù)的交換。存儲(chǔ)器控制器1420可以包括處理器1421，所述處理器1421執(zhí)行用于處理經(jīng)由接口1430從存儲(chǔ)系統(tǒng)1400的外部輸入的命令的操作等。

接口1430可以在存儲(chǔ)系統(tǒng)1400與外部設(shè)備之間交換命令、數(shù)據(jù)等。接口1430可以與用在以下器件中的接口兼容，諸如：通用串行總線存儲(chǔ)器(usbm)、安全數(shù)字卡(sd)、迷你安全數(shù)字卡(迷你sd)、微型sd、安全數(shù)字大容量卡(sdhc)、記憶棒卡、智能媒體卡(sm)、多媒體卡(mmc)、嵌入式mmc(emmc)、緊湊型閃存(cf)等，或者接口1430可以與用在與上述器件相似的器件中的接口兼容。接口1430可以與具有不同類型的一個(gè)或更多個(gè)接口兼容。

存儲(chǔ)系統(tǒng)1400還可以包括緩沖存儲(chǔ)器1440，以根據(jù)與外部器件、存儲(chǔ)器控制器和存儲(chǔ)系統(tǒng)的接口的多樣化和高性能，來有效地在接口1430與存儲(chǔ)器1410之間傳送數(shù)據(jù)的輸入和輸出。暫時(shí)儲(chǔ)存數(shù)據(jù)的緩沖存儲(chǔ)器1440可以包括上述存儲(chǔ)器件的實(shí)施例中的一個(gè)或更多個(gè)。例如，緩沖存儲(chǔ)器1440可以包括：?jiǎn)卧嚵?，包括多個(gè)阻變儲(chǔ)存單元；電流碼發(fā)生塊，適用于在測(cè)試操作中產(chǎn)生電流碼，所述電流碼具有與分別流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的至少兩個(gè)第一阻變儲(chǔ)存單元的測(cè)試電流的電流量的平均值相對(duì)應(yīng)的值；以及感測(cè)塊，適用于比較流經(jīng)所述多個(gè)阻變儲(chǔ)存單元之中的選中的第二阻變儲(chǔ)存單元的讀取電流與參考電流，且由此感測(cè)第二阻變儲(chǔ)存單元的數(shù)據(jù)，其中，半導(dǎo)體存儲(chǔ)器可操作成基于電流碼的值來調(diào)整流經(jīng)感測(cè)塊的至少一個(gè)電流的電流量。在這種設(shè)計(jì)下，緩沖存儲(chǔ)器1440的讀取裕度可以增加。因此，可以改善存儲(chǔ)系統(tǒng)1400的性能。

緩沖存儲(chǔ)器1440可以包括具有易失性特性的靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)，以及可以包括具有非易失性特性的只讀存儲(chǔ)器(rom)、nor閃存、nand閃存、相變隨機(jī)存取存儲(chǔ)器(pram)、阻變隨機(jī)存取存儲(chǔ)器(rram)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(sttram)、磁隨機(jī)存取存儲(chǔ)器(mram)等。另一方面，緩沖存儲(chǔ)器1440可以不包括上述存儲(chǔ)器件的實(shí)施例，而是可以包括具有易失性特性的靜態(tài)隨機(jī)存取存儲(chǔ)器(sram)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(dram)，以及可以包括具有非易失性特性的只讀存儲(chǔ)器(rom)、nor閃存、nand閃存、相變隨機(jī)存取存儲(chǔ)器(pram)、阻變隨機(jī)存取存儲(chǔ)器(rram)、自旋轉(zhuǎn)移力矩隨機(jī)存取存儲(chǔ)器(sttram)、磁隨機(jī)存取存儲(chǔ)器(mram)等。

圖18至圖22中的電子設(shè)備或系統(tǒng)的特征可以利用各種器件、系統(tǒng)或應(yīng)用實(shí)現(xiàn)，例如，移動(dòng)電話或其它便攜式通信器件、平板電腦、筆記本電腦或膝上電腦、游戲機(jī)、智能電視機(jī)、電視機(jī)機(jī)頂盒、多媒體服務(wù)器、具有有線通信功能和無線通信功能的數(shù)碼相機(jī)、具有無線通信功能的手表或其它可穿戴設(shè)備。

已經(jīng)出于說明的目的描述了各個(gè)實(shí)施例，對(duì)于本領(lǐng)域技術(shù)人員而言將明顯的是，可以進(jìn)行各種變化和修改。