本發(fā)明涉及集成電路設(shè)計領(lǐng)域，尤其涉及一種電熔絲裝置及其測試方法和使用方法。

背景技術(shù)：

隨著電熔絲(e-fuse)技術(shù)的發(fā)展，e-fuse的應(yīng)用也越來越廣泛，已經(jīng)不僅限于用于對存儲單元進(jìn)行修復(fù)，也可以用做可編程陣列。

e-fuse的單元結(jié)構(gòu)主要是由并列的幾個nmos提供足夠大的電流使熔絲熔斷，并通過熔絲被熔斷與否來存儲信息。熔絲在熔斷前電阻很小，在持續(xù)的大電流作用下熔斷后電阻成倍增加，并且熔絲熔斷的狀態(tài)將永遠(yuǎn)保持。因此，一根電熔絲可以對應(yīng)二進(jìn)制中的“0”和“1”。然而，熔絲可以完全燒斷的電流范圍較小，工藝或者測試環(huán)境的變化會導(dǎo)致編程電流的變化，從而導(dǎo)致熔絲過燒或燒不斷，進(jìn)而導(dǎo)致編程后電阻值處于臨界狀態(tài)，此狀態(tài)在進(jìn)行pc測試時容易被測試為正常編程狀態(tài)。而在受到后續(xù)封裝、ft測試等操作的影響后，容易使e-fuse單元裝置在ft測試或應(yīng)用中得到未編程的結(jié)果，而導(dǎo)致產(chǎn)生較大的損失。

由此可見，e-fuse裝置容易在應(yīng)用中或ft測試中出現(xiàn)pc測試中測試不到的錯誤，而導(dǎo)致較大的生產(chǎn)損失。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種電熔絲裝置及其測試方法和使用方法，能夠減少e-fuse單元裝置的生產(chǎn)損失

為解決上述問題，本發(fā)明提供一種電熔絲裝置，包括：存儲電路，參考電路和比較電路；

所述存儲電路包括：第一電流控制電路，用于輸出第一電流，并控制所述第一電流的大??；熔絲，用于存儲數(shù)字信息，所述熔絲具有第一熔絲連接端，所述第一熔絲連接端用于輸入所述第一電流；

所述參考電路包括：第二電流控制電路，用于輸出第二電流，并控制所述第二電流的大??；參考電阻，用于作為熔絲的參照物，所述參考電阻具有第一電阻連接端，所述第一電阻連接端用于輸入第二電流；附加電路，用于輸出第三電流，所述第三電流輸入第一電阻連接端；

所述比較電路用于比較所述第一熔絲連接端和第一電阻連接端的電壓值并輸出比較結(jié)果。

可選的，所述附加電路包括第三晶體管。

可選的，所述第一電流控制電路包括第一晶體管；所述第二電流控制電路包括第二晶體管；所述附加電路包括第三晶體管；所述第一晶體管的源極、所述第二晶體管的源極以及所述第三晶體管的源極相連；所述第一晶體管的漏極與所述第一熔絲連接端相連；所述第二晶體管的漏極與所述第一電阻連接端相連；所述第三晶體管的漏極與所述第一電阻連接端相連。

可選的，所述第一晶體管、第二晶體管和第三晶體管為pmos晶體管。

可選的，所述比較電路為比較放大器，包括：第一輸入端、第二輸入端和輸出端；所述第一輸入端與所述第一熔絲連接端相連；所述第二輸入端與所述第一電阻連接端連接。

可選的，所述熔絲為多晶硅熔絲。

可選的，所述熔絲還包括第二熔絲端；所述參考電阻還包括第二電阻連接端。

可選的，所述存儲電路還包括：第一選擇電路，用于控制存儲電路的開啟與關(guān)斷；所述參考電路還包括：與所述第一選擇電路對應(yīng)的第二選擇電路，用于使第二電阻連接端的電壓等于第二熔絲連接端的電壓。

相應(yīng)的，本發(fā)明還提供一種電熔絲單元裝置的測試方法，包括：提供上述述的電熔絲裝置，所述熔絲還包括第二熔絲連接端，所述參考電阻還包括第二電阻連接端；使存儲電路導(dǎo)通，并使所述第一電流控制電路輸出第一電流，所述第一電流輸入所述第一熔絲輸入端；使參考電路導(dǎo)通，并使所述參考電阻輸入第二電流和第三電流，所述第二電流和第三電流之和大于第一電 流；使所述第二電阻連接端的電壓等于所述第二熔絲連接端的電壓；通過比較電路對所述第二熔絲連接端和第二電阻連接端的電壓進(jìn)行比較，并輸出測試結(jié)果。

可選的，使所述參考電路導(dǎo)通的步驟包括：使所述附加電路導(dǎo)通，輸出第三電流，所述第三電流輸入所述第一電阻連接端；使所述第二電流控制電路導(dǎo)通，輸出第二電流，所述第二電流輸入第一電阻連接端。

可選的，所述第二電流等于所述第一電流。

可選的，所述附加電路為第三晶體管；所述第三晶體管的漏極與所述第一電阻連接端相連；使所述附加電路導(dǎo)通的步驟包括：使第三晶體管源極接電源；在第三晶體管柵極施加電壓，使第三晶體管溝道開啟。

可選的，所述參考電阻的阻值在1kohm～10kohm的范圍內(nèi)；所述第三電流與第二電流的比值大于0小于2。

可選的，所述第一電流控制電路為第一晶體管，所述第二電流控制電路為第二晶體管；所述第一晶體管漏極與所述第一熔絲連接端相連；所述第二晶體管漏極與所述第一電阻連接端相連；所述第三晶體管漏極與所述第一電阻連接端連接；使所述存儲電路導(dǎo)通的步驟包括：使第一晶體管源極接電源；在第一晶體管柵極施加電壓，使第一電流控制電路導(dǎo)通；使所述參考電路導(dǎo)通的步驟包括：使第二晶體管源極接電源；在第二晶體管柵極施加電壓，使第二電流控制電路導(dǎo)通。

可選的，所述第一電流控制電路為第一晶體管晶體管，所述第二電流控制電路為第二晶體管；所述附加電路為第三晶體管；使所述存儲電路和參考電路導(dǎo)通的步驟中，使所述第一晶體管源極、第二晶體管源極和第三晶體管源極的電壓相同。

可選的，所述第一晶體管、第二晶體管和第三晶體管為pmos晶體管。

可選的，所述第一電流與第二電流相等。

可選的，所述熔絲為多晶硅熔絲。

本發(fā)明還提供一種電熔絲裝置的使用方法，其特征在于，包括：

提供上述的電熔絲裝置，所述熔絲還包括第二熔絲連接端，所述參考電阻還包括第二電阻連接端；斷開附加電路；使存儲電路導(dǎo)通，并使所述第一電流控制電路輸出第一電流，所述第一電流輸入所述第一熔絲輸入端；使參考電路導(dǎo)通，并使所述第二電流控制電路輸出第二電流，所述第二電流輸入所述第一電阻輸入端，所述第二電流等于第一電流；使第二電阻連接端的電壓等于第二熔絲連接端的電壓；通過比較電路比較所述第一熔絲輸入端和第一電阻輸入端的電壓，輸出比較結(jié)果。

可選的，所述附加電路為第三晶體管；所述第三晶體管的漏極與所述第一電阻連接端相連；斷開所述附加電路的步驟包括：使第三晶體管的源極接電源；在第三晶體管柵極施加電壓，使附加電路溝道開啟。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明的電熔絲裝置中，所述參考電路包括附加電路，所述附加電路輸出的電流輸入所述參考電阻，能夠使通過所述參考電阻的電流增大，從而能夠使所述第一電阻連接端的電壓升高，使參考電阻的等效電阻值大于熔絲的電阻值，進(jìn)而容易使比較電路輸出所述熔絲未處于編程狀態(tài)的結(jié)果。因此，如果編程后熔絲電阻值處于臨界狀態(tài)，則在進(jìn)行測試時，所述熔絲的電阻值容易小于等效的參考電阻阻值，從而使測試的結(jié)果為所述熔絲處于未編程狀態(tài)，因此能夠剔除燒寫不正常的電熔絲裝置，避免引起更大的損失。

本發(fā)明的電熔絲裝置的使用方法中，如果待編程熔絲的電阻值處于臨界狀態(tài)，即所述熔絲的電阻值與所述參考電阻的電阻值相近，在進(jìn)行測試的過程中，輸入所述參考電阻的第二電流與第三電流之和大于第一電流，能夠使所述第一電阻連接端的電壓升高，從而容易使參考電阻的等效電阻值大于熔絲的電阻值，進(jìn)而能夠使測試的結(jié)果表示所述熔絲處于未編程狀態(tài)。因此能夠剔除燒寫不正常的電熔絲裝置，避免引起更大的損失。

電熔絲裝置的使用方法中，通過斷開附加電路使熔絲電阻與參考電阻的阻值進(jìn)行比較得出結(jié)果。經(jīng)過編程的熔絲阻值不容易低于所述參考電阻的阻值，因此，能夠輸出正確的存儲數(shù)據(jù)。

附圖說明

圖1是一種電熔絲裝置的測試方法的結(jié)構(gòu)示意圖；

圖2是本發(fā)明電熔絲裝置一實施例的結(jié)構(gòu)示意圖。

具體實施方式

現(xiàn)有的電熔絲裝置的測試方法存在諸多問題，例如：容易使e-fuse裝置在應(yīng)用中或ft測試中出現(xiàn)pc測試中檢測不到的錯誤，而導(dǎo)致較大的損失。

現(xiàn)結(jié)合現(xiàn)有的e-fuse裝置的測試方法，分析所述e-fuse裝置容易在應(yīng)用階段出現(xiàn)錯誤的原因：

圖1是一種電熔絲裝置的使用方法的結(jié)構(gòu)示意圖。電熔絲裝置的使用方法包括：

請參考圖1，提供電熔絲裝置，所述電熔絲裝置包括多個電熔絲單元，所述電熔絲單元包括：

熔絲r1，用于存儲數(shù)字信息，所述熔絲r1包括第一連接端1；

第一電流控制電路11，用于輸出第一電流i1，所述第一電流i1輸入所述熔絲；

參考電阻r2，參考電阻r2用做熔絲r1的參照電阻，所述參考電阻r2包括第二連接端2；

第二電流控制單元12，用于輸出第二電流i2，所述第二電流i2輸入所述參考電阻r2；

比較電路10，所述比較電路10包括兩個輸入端和一個輸出端3，所述兩個輸入端分別與所述第一連接端1和第二連接端2連接；

對所述第一電流控制電路11進(jìn)行調(diào)節(jié)，使通過所述第一電流控制電路11的電流為第一電流i1，并對所述第二電流控制電路12進(jìn)行調(diào)節(jié)，使通過所述第二電流控制電路12的電流為第二電流i2，第一電流i1等于第二電流i2。

現(xiàn)有的電熔絲裝置的測試方法中，對所述電熔絲裝置進(jìn)行測試時，由于第一電流i1等于第二電流i2，第一連接端1的電壓與第二連接端2的電壓大小關(guān)系由熔絲r1的電阻值和參考電阻r2的電阻值的大小關(guān)系決定。對電熔 絲單元編程前，熔絲r1的電阻值較小，熔絲r1的電阻值小于參考電阻r2的電阻值，比較電路輸出低電平“0”；對電熔絲單元編程后，熔絲r1熔斷，電阻值急劇增加，熔絲r1的電阻值大于參考電阻r2的電阻值，比較電路輸出高電平“1”。

然而，當(dāng)編程后熔絲r1的電阻值處于臨界狀態(tài)時，熔絲r1的電阻值與參考電阻r2的電阻值相近，在pc測試過程中，比較電路輸出高電平“1”。在進(jìn)行ft測試時，由于封裝、ft測試等操作的影響，所述熔絲r1的電阻值容易小于參考電阻r1的電阻值，而導(dǎo)致在ft測試時輸出低電平“0”，從而容易導(dǎo)致更大的損失。

為解決所述技術(shù)問題，本發(fā)明提供了一種電熔絲裝置，包括：存儲電路，參考電路和比較電路；所述存儲電路包括：第一電流控制電路，用于輸出第一電流，并控制所述第一電流的大??；熔絲，用于存儲數(shù)字信息，所述熔絲具有第一熔絲連接端，所述第一熔絲連接端用于輸入所述第一電流；所述參考電路包括：第二電流控制電路，用于輸出第二電流，并控制所述第二電流的大?。粎⒖茧娮?，用于作為熔絲的參照物，所述參考電阻具有第一電阻連接端，所述第一電阻連接端用于輸入第二電流；附加電路，用于輸出第三電流，所述第三電流輸入第一電阻連接端；所述比較電路用于比較所述第一熔絲連接端和第一電阻連接端的電壓值并輸出比較結(jié)果。

其中，所述參考電路包括附加電路，所述附加電路輸出的電流輸入所述參考電阻，能夠使通過所述參考電阻的電流增大，從而能夠使所述第一電阻連接端的電壓升高，使參考電阻的等效電阻值大于熔絲的電阻值，進(jìn)而容易使比較電路輸出所述熔絲未處于編程狀態(tài)的結(jié)果。因此，如果編程后熔絲電阻值處于臨界狀態(tài)，則在進(jìn)行測試時，所述熔絲的電阻值容易小于等效的參考電阻阻值，從而使測試的結(jié)果為所述熔絲處于未編程狀態(tài)，因此能夠剔除燒寫不正常的電熔絲裝置，避免引起更大的損失。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。

圖2是本發(fā)明的電熔絲裝置一實施例的結(jié)構(gòu)示意圖。所述電熔絲裝置包 括：

存儲電路，參考電路和比較電路；

所述存儲電路包括：

第一電流控制電路，用于輸出第一電流，并控制所述第一電流的大?。蝗劢zr1，用于存儲數(shù)字信息，所述熔絲r1具有第一熔絲連接端211，所述第一熔絲連接端211用于輸入所述第一電流；

所述參考電路包括：

第二電流控制電路，用于輸出第二電流，并控制所述第二電流的大??；

參考電阻r2，用于作為熔絲r1的參照物，所述參考電阻r2具有第一電阻連接端221，所述第一電阻連接端221用于輸入所述第二電流；

附加電路，用于輸出第三電流，所述第三電流輸入所述第一電阻連接端221；

所述比較電路用于比較所述第一熔絲連接端211和第一電阻連接端221的電壓值并輸出結(jié)果。

需要說明的是，所述熔絲r1為多晶硅熔絲，多晶硅熔絲在燒斷前的電阻很小，在持續(xù)的大電流熔斷后電阻成倍地增加，并且熔絲r1斷裂的狀態(tài)將永久保持，因此能夠準(zhǔn)確編程。然而，多晶硅熔絲可以完全燒斷的電流范圍較小，工藝或測試環(huán)境的變化會導(dǎo)致編程電流的變化，從而導(dǎo)致熔絲r1過燒或是燒不斷，從而導(dǎo)致編程后電阻處于臨界狀態(tài)。因此，本實施例以多晶硅電熔絲為例進(jìn)行說明。

本實施例中，所述第一電流控制電路用于控制輸入所述熔絲r1的電流，所述第一電流控制電路輸出的電流輸入所述熔絲r1。

本實施例中，所述第一電流控制電路包括第一晶體管，第一晶體管能夠?qū)崿F(xiàn)對漏源電流的控制。具體的，所述第一晶體管為pmos晶體管，本實施例中，所述第一電流控制電路為第一pmos管m1。在其他實施例中，所述第一電流控制電路還可以為nmos晶體管。

本實施例中，所述第一電流控制電路與所述熔絲r1串聯(lián)，具體的，所述 第一pmos管m1的漏極與所述熔絲r1的第一熔絲連接端連接211；所述第一pmos管m1的源極接高電壓；所述第一pmos管m1的漏極g1用于通過接不同的電壓值控制所述存儲電路中的電流。

本實施例中，所述熔絲r1在燒斷之前的電阻值在90ohm～110ohm；所述熔絲r1完全熔斷后的電阻值在3kohm～2mohm的范圍內(nèi)。

本實施例中，所述熔絲r1包括：第一熔絲連接端211和與第一熔絲連接端211相對的第二熔絲連接端212。

本實施例中，所述第二電流控制電路用于控制輸入所述參考電阻r2的電流，所述第一電流控制電路輸出的電流輸入所述參考電阻r2。

本實施例中，所述第二電流控制電路為第二晶體管，第二晶體管能夠?qū)崿F(xiàn)對漏源電流的控制。具體的，所述第二電流控制電路為pmos晶體管，本實施例中，所述第二電流控制電路為第二pmos管m2。在其他實施例中，所述第二電流控制電路還可以為nmos晶體管。

為了簡化第一pmos管m1和第二pmos管m2對電流的控制難度。本實施例中，所述第二pmos管m2和第一pmos管m1相同。

本實施例中，所述第二電流控制電路與所述參考電阻r2串聯(lián)，具體的，所述第二pmos管m2的漏極與所述參考電阻r2的第一電阻連接端221連接；所述第二pmos管m2的源極接高電壓；所述第二pmos管m2的漏極g2用于通過接不同電壓值來控制第二pmos管m2輸出的電流大小。

如果所述參考電阻r2的電阻值過高或過低容易使編程出現(xiàn)錯誤。具體的，本實施例中，所述參考電阻r2為電阻絲，所述參考電阻r2的阻值在1kohm～10kohm的范圍內(nèi)。

本實施例中，所述附加電路用于產(chǎn)生電流，所述附加電路產(chǎn)生的電流輸入所述參考電阻r2，因此，所述附加電路能夠調(diào)節(jié)流過所述參考電阻r2的電流，從而能夠調(diào)節(jié)r2第一連接端221的電壓。

本實施例中，所述附加電路為第三晶體管，所述第三晶體管能夠?qū)崿F(xiàn)對漏源電流的控制。具體的，所述附加電路為pmos晶體管，本實施例中，所 述附加電路為第三pmos管m3。在其他實施例中，所述附加電路還可以為nmos晶體管。

本實施例中，所述第三pmos管m3的漏極與所述參考電阻r2的第一電阻連接端221連接；所述第三pmos管m3的源極接高電壓；所述第三pmos管m3的柵極g3用于通過接不同的電壓值來控制第三pmos管m3輸出的電流，從而對所述第一電阻連接端221的電壓進(jìn)行控制。

所述第三pmos管m3的襯底接高電平。具體的，本實施例中，所述第三pmos管m3的襯底與三pmos管m3的源極相連，接相同的電壓。

本實施例中，所述第一pmos管m1、第二pmos管m2和第三pmos管m3的源極相連，用于連接相同的高電壓，能夠簡化電熔絲裝置的操作流程。在其他實施例中，所述第一pmos管、第二pmos管和第三pmos管的源極也可以不相互連接，而能夠接不同的電壓。

本實施例中，所述比較放大電路為比較放大器20，用于將輸入的信號進(jìn)行放大，并進(jìn)行比較，將比較結(jié)果輸出。

本實施例中，所述比較放大器20包括：第一輸入端input1、第二輸入端input2和輸出端output。所述第一輸入端input1與第一熔絲連接端211相連，用于輸入第一熔絲連接端211的電壓；所述第二輸入端input2與第一電阻連接端221連接，用于輸入第一電阻連接端221的電壓。

本實施例中，所述比較放大器20將第一熔絲連接端211的電壓與第一電阻連接端221的電壓進(jìn)行比較。當(dāng)?shù)谝蝗劢z連接端211的電壓大于第一電阻連接端221的電壓時，所述比較放大器20輸出高電平“1”；當(dāng)?shù)谝蝗劢z連接端211的電壓小于第一電阻連接端221的電壓時，所述比較放大器20輸出低電平“0”。

本實施例中，所述存儲電路還包括第一選擇電路，所述第一選擇電路用于控制存儲電路的開啟與關(guān)斷，從而選擇需要進(jìn)行編程的電熔絲單元。

本實施例中，所述第一選擇電路為晶體管，具體的，所述第一選擇電路為第一pmos管m4。

本實施例中，所述第一pmos管m4的漏極與第二熔絲連接端212連接；所述第一pmos管m4的源極接地；所述第一pmos管m4的柵極g4用于通過接不同的電壓控制第一pmos晶體管m4的導(dǎo)通與關(guān)斷，從而能夠?qū)π枰M(jìn)行編程的電熔絲單元進(jìn)行選擇。

具體的，當(dāng)?shù)谝籶mos晶體管m4的柵極g4接高電平時，第一pmos晶體管m4的溝道打開，第一pmos晶體管m4導(dǎo)通，可以對所述電熔絲單元進(jìn)行編程或測試；當(dāng)?shù)谝籶mos晶體管m4的柵極g4接低電平時，第一pmos晶體管m4關(guān)斷。

本實施例中，所述參考電路還包括與第一選擇電路相對應(yīng)的第二選擇電路，所述第二選擇電路用于實現(xiàn)參考電路與存儲電路的對稱，使第二電阻連接端212和第二熔絲連接端222的電壓相等，從而使所述比較放大器20的輸出結(jié)果只與通過所述熔絲r1和參考電阻r2的電流以及所述熔絲r1和參考電阻r2的電阻值有關(guān)，從而簡化電熔絲裝置的操作難度。在其他實施例中，所述第一選擇電路與第二選擇電路也可以不相同。具體的，本實施例中，所述第二選擇電路為第二pmos管m5。

綜上，本發(fā)明的電熔絲裝置中，所述參考電路包括附加電路，所述附加電路輸出的電流輸入所述參考電阻，能夠使通過所述參考電阻的電流增大，從而能夠使所述第一電阻連接端的電壓升高，使參考電阻的等效電阻值大于熔絲的電阻值，進(jìn)而容易使比較電路輸出所述熔絲未處于編程狀態(tài)的結(jié)果。因此，如果編程后熔絲電阻值處于臨界狀態(tài)，則在進(jìn)行測試時，所述熔絲的電阻值容易小于等效的參考電阻阻值，從而使測試的結(jié)果為所述熔絲處于未編程狀態(tài)，因此能夠剔除燒寫不正常的電熔絲裝置，避免引起更大的損失。

相應(yīng)的，本發(fā)明還提供一種電熔絲裝置的測試方法。如圖2所示，所述測試方法包括：

提供以上實施例所述的電熔絲裝置，所述熔絲還包括第二熔絲連接端212，所述參考電阻還包括第二電阻連接端222；

使所述存儲電路導(dǎo)通，并使所述第一電流控制電路輸出第一電流，所述第一電流輸入所述第一熔絲輸入端212；

使所述參考電路導(dǎo)通，并使所述參考電阻r2輸入第二電流和第三電流，所述第二電流和第三電流之和大于所述第一電流；

通過比較電路輸出測試結(jié)果。

如圖2所示，本實施中，所述電熔絲裝置與上一實施例所述的電熔絲裝置相同，具體結(jié)構(gòu)在此不多做贅述。

需要說明的是，本實施例中，所述電熔絲裝置包括多個熔絲r1。進(jìn)行所述編程處理之前，所述測試方法還包括：通過第一選擇電路對需要進(jìn)行測試的熔絲r1進(jìn)行選擇。

具體的，本實施例中，所述第一選擇電路為第一nmos管m4。對需要進(jìn)行測試的熔絲r1進(jìn)行選擇的步驟包括：使所述第一nmos管m4的源極接地；使所述第一nmos管m4的柵極g4接高電平，則第一nmos管m4導(dǎo)通，可以對熔絲r1進(jìn)行測試。

使所述存儲電路導(dǎo)通，并使所述第一電流控制電路輸出第一電流。

本實施例中，所述附加電路、第一電流控制電路和第二電流控制電路均為晶體管，且所述附加電路、第一電流控制電路和第二電流控制電路的源極相連，因此，所述附加電路、第一電流控制電路和第二電流控制電路的源極接相同的高電平。在其他實施例中，所述附加電路、第一電流控制電路和第二電流控制電路還可以接不同的高電壓。具體的，所述第一電流控制電路包括第一晶體管；所述第二電流控制電路包括第二晶體管；所述附加電路包括第三晶體管。

所述第一晶體管的漏極與所述第一熔絲連接端211連接；所述第二晶體管的漏極與所述第一電阻連接端221連接；所述第三晶體管的漏極與所述第一電阻連接端221連接。

本實施例中，所述第一晶體管為第一pmos管m1，使所述存儲電路導(dǎo)通，并輸出第一電流的步驟包括：使所述第一pmos管m1的柵極g1接低電壓，所述第一pmos管m1導(dǎo)通，并通過調(diào)節(jié)所述第一pmos管m1的柵極g1電壓使第一pmos管m1的漏源電流為第一電流。

需要說明的是，所述第一電流輸入所述第一熔絲輸入端211，用于燒斷所述熔絲r1。然而，由于所述熔絲r1對燒斷電流要求的范圍較小，因此，所述熔絲r1可能處于電阻接近參考電阻r2的臨界狀態(tài)。

使所述參考電路導(dǎo)通，并使所述參考電阻r2輸入第二電流和第三電流，所述第二電流和第三電流之和大于所述第一電流；

需要說明的是，本實施例中，通過所述第二電流控制電路和附加電路共同調(diào)節(jié)所述第二電流和第三電流之和的大小。使所述參考電路r2導(dǎo)通的步驟包括：

使所述附加電路導(dǎo)通，輸出第三電流，所述第三電流輸入所述第一電阻連接端221；

使所述第二控制電路導(dǎo)通，輸出第二電流，所述第二電流輸入所述第一電阻連接端222。

具體的，本實施例中，所述第三晶體管為第三pmos管m3，使所述附加電路導(dǎo)通的步驟包括：使所述第三pmos管m3的柵極g3接低電平，則第三pmos管m3溝道開啟，第三pmos管m3導(dǎo)通，并通過調(diào)節(jié)第三pmos管m3的柵極g3電壓調(diào)節(jié)所述第三電流的大小。

本實施例中，所述第二電流控制電路為第二pmos管m2，使所述參考電路導(dǎo)通，并輸出第二電流的步驟包括：使所述第二pmos管m2的柵極g2接低電壓，所述第二pmos管m2導(dǎo)通，并通過調(diào)節(jié)所述第二pmos管m2的柵極g2電壓使第二pmos管m2的漏源電流為第二電流。

需要說明的是，為了簡便起見，本實施例中，所述第二電流與第一電流相等。在其他實施例中，所述第一電流和第二電流也可以不相等。

又由于，本實施例中，所述第一選擇電路和第二選擇電路用于調(diào)節(jié)第二熔絲連接端212和第二電阻連接端222的電壓，使第二熔絲連接端212和第二電阻連接端222的電壓相同。因此，所述比較放大器20的輸出結(jié)果僅與所述熔絲r1和參考電阻r2的阻值以及所述第一電流與第二電流和第三電流之和的大小有關(guān)。

本實施例中，通過比較電路對第一熔絲連接端211和第一電阻連接端221電壓進(jìn)行比較輸出測試結(jié)果。

需要說明的是，為使第一熔絲連接端211和第一電阻連接端221電壓的比較結(jié)果更清楚，在保證第一電阻連接端221電壓不變的情況下，對所述參考電阻r2的阻值做等效替換為等效電阻rref’。所述等效電阻rref’指的是當(dāng)經(jīng)過所述參考電阻r2的電流為第一電流時的等效電阻值。

rref’＝rref·i總/i1

rref’＝rref(i2+i3)/i1

其中，rref為參考電阻r2的阻值，i2為第二電流的大小，i3為第三電流的大小，i總為第一電流與第二電流之和的大小。

則，所述第一電阻連接端221的電壓和第一熔絲連接端211的電壓分別為：

u221＝u222+rref’·i1

u211＝u212+r·i1

其中，u221、u211、u222和u212分別為第一電阻連接端221、第一熔絲連接端211、第二電阻連接端222和第二熔絲連接端212的電壓值。

由上式看出，本發(fā)明通過增加第二電流與第三電流之和，使第二電流與第三電流大于第一電流等效于增加了參考電阻的阻值。

具體的，當(dāng)熔絲r1的阻值大于參考電阻的等效電阻rref’時，第一熔絲連接端211的電壓大于第一電阻連接端221的電壓，比較放大器20輸出高電平“1”；當(dāng)熔絲r1的阻值小于參考電阻的等效電阻rref’時，第一熔絲連接端211的電壓小于第一電阻連接端221的電壓，比較放大器20輸出低電平“0”。因此，當(dāng)所述熔絲r1燒寫不完全時，熔絲r1的電阻接近參考電阻r2的阻值rref，小于參考電阻r2的等效電阻rref’，等效放大器20的輸出結(jié)果為“0”，從而能夠剔除燒寫不完全的熔絲r1，避免后續(xù)產(chǎn)生更大的損失。

本實施例中，所述第二電流等于第一電流，則有：rref’＝rref(i1+i3)/i1。如果所述第三電流與第一電流的比值過小，等效電阻比參考電阻r2的阻值至 差較小，很難使測試過程中使參考電阻r2的等效電阻大于處于臨界狀態(tài)的熔絲r1的電阻，因此很難剔除燒寫不完全的電熔絲裝置；如果所述第三電流與第一電流的比值過大，容易使參考電阻r2的等效電阻大于熔斷的熔絲r1的電阻，從而使測試出現(xiàn)錯誤。因此，本實施例中，所述第三電流與第二電流的比值大于0小于2。

需要說明的是，在其他實施例中，使所述參考電路導(dǎo)通的步驟為：斷開所述附加電路，則所述第三電流為0；使所述第二電流控制單元導(dǎo)通，并輸出第二電流，所述第二電流大于第一電流。所述第三電流與第二電流之和等于第二電流。

綜上，本發(fā)明的電熔絲裝置的使用方法中，如果待編程熔絲的電阻值處于臨界狀態(tài)，即所述熔絲的電阻值與所述參考電阻的電阻值相近，在進(jìn)行測試的過程中，輸入所述參考電阻的第二電流與第三電流之和大于第一電流，能夠使所述第一電阻連接端的電壓升高，從而容易使參考電阻的等效電阻值大于熔絲的電阻值，進(jìn)而能夠使測試的結(jié)果表示所述熔絲處于未編程狀態(tài)。因此能夠剔除燒寫不正常的電熔絲裝置，避免引起更大的損失。

如圖2所示，本發(fā)明還提供一種電熔絲裝置的使用方法，包括：

提供如電熔絲裝置一實施例所述的電熔絲裝置，所述熔絲r1還包括第二熔絲連接端211，所述參考電阻r2還包括第二電阻連接端221；

斷開所述附加電路，斷開所述附加電路，能夠使熔絲r1的電阻與所述參考電阻r2的阻值進(jìn)行比較，輸出比較結(jié)果；

使所述存儲電路導(dǎo)通，并使所述第一電流控制電路輸出第一電流，所述第一電流輸入所述第一熔絲輸入端211；

使所述參考電路導(dǎo)通，并使所述第二電流控制電路輸出第二電流，所述第二電流輸入所述第一電阻輸入端221，所述第二電流等于第一電流；

使所述第二電阻連接端222的電壓等于所述第二熔絲連接端212的電壓；

通過比較電路比較所述第一熔絲輸入端211和第一電阻輸入端221的電壓，輸出比較結(jié)果。

具體的，本實施例中，所述第一選擇電路為第一nmos管m4。對需要進(jìn)行讀取的熔絲r1進(jìn)行選擇的步驟包括：使所述第一nmos管m4的源極接地；使所述第一nmos管m4的柵極g4接高電平，則第一nmos管m4導(dǎo)通，可以對熔絲r1進(jìn)行讀取。

本實施例中，所述附加電路、第一電流控制電路和第二電流控制電路均為pmos晶體管，且所述附加電路、第一電流控制電路和第二電流控制電路的源極相連，因此，所述附加電路、第一電流控制電路和第二電流控制電路的源極接相同的高電平。在其他實施例中，所述附加電路、第一電流控制電路和第二電流控制電路還可以接不同的高電壓。

具體的，本實施例中，斷開所述附加電路的步驟包括：通過在附加電路柵極施加一定電壓，使附加電路溝道夾斷。

本實施例中，所述附加電路為第三pmos管m3，斷開所述附加電路的步驟包括：使所述第三pmos管m3的柵極g3接高電平，則第三pmos管m3溝道夾斷，第三pmos管m3關(guān)斷。

本實施例中，所述第一電流控制電路為第一pmos管m1，使所述存儲電路導(dǎo)通，并輸出第一電流的步驟包括：使所述第一pmos管m1的柵極g1接低電壓，所述第一pmos管m1導(dǎo)通，并通過調(diào)節(jié)所述第一pmos管m1的柵極g1電壓使第一pmos管m1的漏源電流為第一電流。

本實施例中，所述第二電流控制電路為第二pmos管m2，使所述參考電路導(dǎo)通，并輸出第二電流的步驟包括：使所述第二pmos管m2的柵極g2接低電壓，所述第二pmos管m2導(dǎo)通，通過調(diào)節(jié)所述第二pmos管m2的柵極g2電壓使第二pmos管m2的漏源電流為第二電流，并使所述第二電流等于第一電流。

本實施例中，通過調(diào)節(jié)第一nmos管m4的柵極g4電壓和第二nmos管m5的柵極g5電壓使第二熔絲連接端212和第二電阻連接端222的電壓相同。

本實施例中，所述第二電流等于第一電流，因此，所述第一熔絲連接端211和第一電阻連接端221的電壓大小關(guān)系取決于熔絲r1和參考電阻r2的 阻值。即所述比較放大器的輸出結(jié)果取決于熔絲r1和參考電阻r2的阻值。

需要說明的是，本實施例的熔絲裝置在使用之前經(jīng)過了熔絲裝置的測試方法一實施例所述的測試。也就是說，所述熔絲r1的電阻值遠(yuǎn)大于參考電阻r2的阻值，因此，在使用過程中，經(jīng)過編程的熔絲r1的電阻很難由于環(huán)境等因素的影響，使電阻小于參考電阻r2。因此，所述熔絲r1的讀出結(jié)果不容易出現(xiàn)錯誤。

綜上，電熔絲裝置的使用方法中，通過斷開附加電路使熔絲電阻與參考電阻的阻值進(jìn)行比較得出結(jié)果。經(jīng)過編程的熔絲阻值不容易低于所述參考電阻的阻值，因此，能夠輸出正確的存儲數(shù)據(jù)。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。