相關(guān)申請(qǐng)的交叉引用

本申請(qǐng)要求于2015年11月16日提交的美國(guó)臨時(shí)申請(qǐng)第62/255,733號(hào)的優(yōu)先權(quán)，其全部?jī)?nèi)容結(jié)合于此作為參考。

本發(fā)明的實(shí)施例總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及電阻式隨機(jī)存取存儲(chǔ)器(rram)電路及其相關(guān)形成方法。

背景技術(shù)：

許多現(xiàn)代電子器件包含被配置為存儲(chǔ)數(shù)據(jù)的電子存儲(chǔ)器。電子存儲(chǔ)器可以是易失性存儲(chǔ)器或非易失性存儲(chǔ)器。易失性存儲(chǔ)器在其被供電時(shí)存儲(chǔ)數(shù)據(jù)，而非易失性存儲(chǔ)器能夠在掉電時(shí)存儲(chǔ)數(shù)據(jù)。電阻式隨機(jī)存取存儲(chǔ)器(rram)是下一代非易失性存儲(chǔ)器技術(shù)的一個(gè)有前景的候選者。rram結(jié)構(gòu)簡(jiǎn)單、占用單元面積小、切換電壓低、切換時(shí)間短并且與cmos制造工藝兼容。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一個(gè)方面，提供了一種電阻式隨機(jī)存取存儲(chǔ)器(rram)電路，包括：多個(gè)rram單元，其中，每個(gè)rram單元分別包括rram器件；位線解碼器，被配置為向與所述多個(gè)rram單元中的兩個(gè)或更多個(gè)連接的多根位線同時(shí)施加形成信號(hào)；以及電流限制元件，被配置為在形成所述rram器件內(nèi)的初始導(dǎo)電細(xì)絲的形成操作期間，將所述多根位線上的電流同時(shí)限制為低于形成值。

根據(jù)本發(fā)明的另一方面，提供了一種電阻式隨機(jī)存取存儲(chǔ)器(rram)電路，包括：多個(gè)rram單元，其中，每個(gè)rram單元分別包括連接至位線的第一電極和通過(guò)存取晶體管連接至源極線的第二電極；位線解碼器，被配置為在形成操作期間將形成信號(hào)同時(shí)施加到與所述多個(gè)rram單元中的兩個(gè)或更多個(gè)連接的多根位線；以及電流限制元件，被配置為將所述多根位線上的電流的電流值限制為在所述形成操作期間比在寫入操作期間小。

根據(jù)本發(fā)明的又一方面，提供了一種對(duì)rram電路執(zhí)行形成操作的方法，包括：激活可操作地連接至rram陣列內(nèi)的rram單元行的字線；向連接至所述rram單元行內(nèi)的多個(gè)rram單元的多根位線同時(shí)施加形成信號(hào)，以執(zhí)行在所述多個(gè)rram單元內(nèi)形成初始導(dǎo)電細(xì)絲的形成操作；以及在形成操作期間將所述多根位線上的電流同時(shí)限制在低于形成值。

附圖說(shuō)明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳地理解本發(fā)明的各個(gè)方面。應(yīng)該注意，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)組件未按比例繪制。實(shí)際上，為了清楚的討論，各種組件的尺寸可以被任意增大或減小。

圖1示出了包括被配置為改善形成時(shí)間的電流限制元件的電阻式隨機(jī)存取存儲(chǔ)器(rram)電路的框圖的一些實(shí)施例。

圖2示出了rram電路的框圖的一些附加實(shí)施例，rram電路包括被配置為改善形成時(shí)間的電流限制元件。

圖3示出了rram電路的框圖的一些附加實(shí)施例，rram電路包括被配置為改善形成時(shí)間的電流限制元件。

圖4a至4b示出了rram單元的橫截面和示意圖的一些實(shí)施例。

圖5示出了rram電路的框圖的一些附加實(shí)施例，rram電路包括被配置為改善形成時(shí)間的電流限制元件。

圖6a至6b示出了操作具有所公開(kāi)的電流限制元件的rram電路的方法的一些實(shí)施例的框圖和時(shí)序圖。

圖7示出了對(duì)rram電路執(zhí)行形成操作的方法的一些實(shí)施例的流程圖。

具體實(shí)施方式

以下公開(kāi)內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗?。下面描述了組件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二組件上方或者上形成第一組件可以包括第一組件和第二組件以直接接觸的方式形成的實(shí)施例，并且也可以包括在第一組件和第二組件之間可以形成附加的組件，從而使得第一組件和第二組件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為了便于描述，在此可以使用諸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空間相對(duì)術(shù)語(yǔ)以描述如圖所示的一個(gè)元件或組件與另一個(gè)(或另一些)元件或組件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語(yǔ)旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且在此使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。

電阻式隨機(jī)存取存儲(chǔ)器(rram)器件通常包括在設(shè)置在后段制程(beol)金屬化堆疊件內(nèi)的導(dǎo)電電極之間布置的高k介電材料層。rram器件被配置為基于電阻狀態(tài)之間的可逆切換的過(guò)程來(lái)工作。通過(guò)選擇性地形成穿過(guò)高k介電材料層的導(dǎo)電細(xì)絲來(lái)實(shí)現(xiàn)這種可逆切換。例如，通常是絕緣的高k介電材料層可以通過(guò)在導(dǎo)電電極兩端施加電壓以形成延伸穿過(guò)高k介電材料層的導(dǎo)電細(xì)絲而導(dǎo)電。具有第一(例如，高)電阻狀態(tài)的rram單元對(duì)應(yīng)于第一數(shù)據(jù)值(例如，邏輯‘0’)而具有第二(例如，低)電阻狀態(tài)的rram單元對(duì)應(yīng)于第二數(shù)據(jù)值(例如，邏輯‘1’)。

在rram器件可用于存儲(chǔ)數(shù)據(jù)之前，對(duì)rram陣列內(nèi)的rram單元執(zhí)行初始形成工藝。初始形成工藝在高k介電材料層內(nèi)形成導(dǎo)電細(xì)絲。因?yàn)閷?duì)整個(gè)rram陣列執(zhí)行初始形成操作，所以如果通過(guò)將形成電壓/電流逐一施加到rram單元來(lái)完成此操作，則可能是耗時(shí)的過(guò)程?；蛘?，如果同時(shí)對(duì)rram陣列的多列中的rram單元執(zhí)行形成操作，則可消耗大電流，由于集成電路內(nèi)的限制，大電流可能不能同時(shí)提供到多個(gè)列。例如，向多個(gè)列提供大的形成電流可能需要消耗集成芯片上的大空間的大傳輸門晶體管，而各rram單元和/或各位線之間的非均勻性可能導(dǎo)致較小的形成電流而不能對(duì)每個(gè)rram單元提供足夠的電流以有效地形成導(dǎo)電細(xì)絲。

本公開(kāi)涉及一種電阻式隨機(jī)存取存儲(chǔ)器(rram)電路以及相關(guān)的方法。該電路包括被配置為通過(guò)限制多根位線上的電流來(lái)改善rram陣列的形成時(shí)間的電流限制元件，從而允許形成操作同時(shí)發(fā)生在連接至所述多根位線的rram器件上。在一些實(shí)施例中，rram電路包括具有多個(gè)rram器件的rram陣列。位線解碼器被配置為向與rram陣列的一行中的多個(gè)rram器件中的兩個(gè)或更多個(gè)連接的多根位線同時(shí)施加形成信號(hào)。電流限制元件被配置為在形成rram器件內(nèi)的導(dǎo)電細(xì)絲的形成操作期間同時(shí)將多根位線上的形成信號(hào)的電流限制為低于形成值。通過(guò)在形成操作期間限制位線上的電流，可以同時(shí)將形成信號(hào)施加到多個(gè)rram器件，同時(shí)保持相對(duì)低的總電流消耗，從而允許快速并且以良好的一致性執(zhí)行形成操作。

圖1示出了包括被配置為改善形成時(shí)間的電流限制元件的電阻式隨機(jī)存取存儲(chǔ)器(rram)電路100的框圖的一些實(shí)施例。

rram電路100包括設(shè)置在集成芯片內(nèi)的多個(gè)rram單元1041，1至104m，n。多個(gè)rram單元1041，1至104m，n分別包括具有可切換電阻狀態(tài)的rram器件。rram單元1041，1至104m，n布置在包括行和/或列的rram陣列102內(nèi)。rram陣列102的一行內(nèi)的rram單元(例如，1041，1至1041，n)可操作地連接至字線wl1至wlm，而rram陣列102的一列內(nèi)的rram單元(例如，1041，1至104m，1)可操作地連接至位線bl1至bln。例如，rram單元1041，1連接至位線bl1和字線wl1，而rram單元1042，3連接至位線bl3和字線wl2。這使得多個(gè)rram單元1041，1至104m，n分別與由字線和位線的交叉點(diǎn)所定義的地址相關(guān)聯(lián)。在一些實(shí)施例中，每個(gè)rram地址都可以鏈接到包括rram電路100的集成芯片上的分配的數(shù)據(jù)輸入/輸出引腳。

rram陣列102連接至支持電路，支持電路被配置成從多個(gè)rram單元1041，1至104m，n讀取數(shù)據(jù)和/或向多個(gè)rram單元1041，1至104m，n寫入電子數(shù)據(jù)。在一些實(shí)施例中，支持電路包括位線解碼器106和字線解碼器108。位線解碼器106被配置為基于接收到的地址saddr選擇性地將信號(hào)(例如，電流和/或電壓)施加到多根位線bl1至bln的一根或多根。字線解碼器108被配置為基于接收到的地址saddr選擇性地向多根字線wl1至wlm中的一根或多根施加信號(hào)(例如，電流和/或電壓)。

rram陣列102的位線bl1至bln也可操作地連接至感測(cè)電路110和電流限制元件112。感測(cè)電路110被配置為感測(cè)多個(gè)rram單元1041，1至104m，n的選定的一個(gè)的數(shù)據(jù)狀態(tài)。例如，為了從rram單元1041，1讀取數(shù)據(jù)，字線解碼器104和位線解碼器106將信號(hào)(例如，電壓)選擇性地施加到rram單元1041，1，這使得感測(cè)電路110接收具有取決于rram單元1041，1的數(shù)據(jù)狀態(tài)的值的信號(hào)(例如，電壓)。感測(cè)電路110被配置為感測(cè)此信號(hào)并且基于該信號(hào)來(lái)確定rram單元1041，1的數(shù)據(jù)狀態(tài)(例如，通過(guò)將電壓與參考電壓進(jìn)行比較)。

電流限制元件112被配置為在形成操作(即，在rram器件內(nèi)初始形成導(dǎo)電細(xì)絲)期間選擇性地限制多根位線bl1至bln中的多根(例如，全部)位線上的電流。在一些實(shí)施例中，電流限制元件112可以通過(guò)多根位線bl1至bln連接至多個(gè)rram單元1041，1至104m。在其他實(shí)施例中，電流限制元件112可以通過(guò)源極線(如圖3所示)連接至多個(gè)rram單元1041，1至104m，n。

在一些實(shí)施例中，電流限制元件112可將多根位線bl1至bln上的電流限制為低于形成值(例如，比在寫入操作(置位或復(fù)位操作)期間使用的電流要小的預(yù)定值)。在一些實(shí)施例中，電流限制元件112可以被配置為在形成操作期間限制多根位線bl1至bln上的電流，而不限制在讀取操作或?qū)懭氩僮髌陂g多根位線bl1至bln上的電流。通過(guò)使用電流限制元件112來(lái)限制在形成操作期間位線上的電流，可以同時(shí)將形成信號(hào)施加到多根位線bl1至bln(例如，施加到在行內(nèi)的所有rram單元1041，1至104m，n)，同時(shí)消耗相對(duì)較低的總電流。這允許快速和準(zhǔn)確地執(zhí)行形成操作。

圖2示出了rram電路200的框圖的一些附加實(shí)施例，rram電路包括被配置為改善形成時(shí)間的電流限制元件。

rram電路200包括可操作地連接至多根位線bl1至bln的電流限制元件202。在一些實(shí)施例中，電流限制元件202包括多個(gè)電流限制組件204a至204n，每個(gè)電流限制組件分別連接至多根位線bl1至bln中的一根。電流限制組件204a至204n被配置為將在多根位線bl1至bln中的相應(yīng)一根上的電流限制為低于形成值。在一些實(shí)施例中。形成值可以具有在大約1μa至大約5μa之間的范圍內(nèi)的值。在其他實(shí)施例中，形成值可以具有其他值。

感測(cè)電路206被配置為確定rram陣列102內(nèi)的rram單元1041，1至104m，n內(nèi)的數(shù)據(jù)狀態(tài)。在一些實(shí)施例中，感測(cè)電路206通過(guò)電流限制元件與rram陣列102分離。在其他實(shí)施例中，感測(cè)電路206可以通過(guò)位線解碼器106與rram陣列102分離。在一些實(shí)施例中，感測(cè)電路206可以包括數(shù)據(jù)選擇器208和感測(cè)放大器210。在讀取操作期間，數(shù)據(jù)選擇器208被配置為從多根位線bl1至bln中的一根或多根接收信號(hào)且選擇性地將信號(hào)提供到感測(cè)放大器210。感測(cè)放大器210被配置為將所接收的信號(hào)與參考電壓vref比較以生成與存儲(chǔ)在所選擇的rram單元中的數(shù)據(jù)狀態(tài)相對(duì)應(yīng)的輸出數(shù)據(jù)狀態(tài)dout(例如，“1”或“0”)。

在一些實(shí)施例中，控制單元212連接至電流限制元件202?？刂茊卧?12被配置為輸出控制信號(hào)sctrl，該控制信號(hào)在形成操作期間選擇性地操作電流限制組件204a至204n以限制多根位線bl1至bln內(nèi)的電流。在一些實(shí)施例中，電流限制組件204a至204n被配置為接收相同的控制信號(hào)sctrl，使得電流限制組件204a至204n在形成操作期間同時(shí)限制多根位線bl1至bln上(例如，在所有多根位線bl1至bln上)的電流。在一些實(shí)施例中，控制單元212被配置成操作電流限制組件204a至204n以在對(duì)rram陣列102讀取和/或?qū)懭氩僮髌陂g不限制多根位線bl1至bln上的電流。例如，在各個(gè)實(shí)施例中，電流限制元件202可以在讀取操作和/或?qū)懭氩僮髌陂g與多根位線bl1至bln斷開(kāi)和/或被關(guān)斷。

在各個(gè)實(shí)施例中，電流限制組件204a至204n可包括被配置為選擇性地限制多根位線bl1至bln上的電流的任何類型的器件。例如，在一些實(shí)施例中，電流限制組件204a至204n可以包括可變電阻器。在這樣的實(shí)施例中，可變電阻器的電阻限制多根位線bl1至bln上的電流(因?yàn)楦鶕?jù)歐姆定律，電壓等于電流乘以電阻)。在其他實(shí)施例中，電流限制組件204a至204n可以包括晶體管。

圖3示出了rram電路300的框圖的一些附加實(shí)施例，rram電路包括被配置為改善形成時(shí)間的電流限制元件。

rram電路300包括布置在rram陣列302內(nèi)的多個(gè)rram單元304。多個(gè)rram單元304分別包括rram器件306和存取晶體管308。rram器件306具有連接到位線bl1至bln的第一電極306a和連接到存取晶體管308的源極端的第二電極306b。存取晶體管308具有連接至字線wl1至wln的柵極端，使得位線bl1至bln和字線wl1至wln被配置以聯(lián)合提供至rram單元304的存取。存取晶體管308還包括連接至多根源極線sl1至sln中的一根的漏極端。

多根源極線sl1至sln還連接至電流限制元件310。在一些實(shí)施例中，電流限制元件310包括被配置為產(chǎn)生參考電流iref的電流源312。電流源312連接到被配置為控制參考電流iref的值的控制單元212。參考電流iref從電流源312提供到二極管接法的晶體管314的源極端。二極管接法的晶體管314還包括連接至接地端的漏極端和連接至源極端的柵極端。參考電流iref也從電流源312提供到電流限制元件310內(nèi)的多個(gè)電流限制組件。在一些實(shí)施例中，多個(gè)電流限制組件包括晶體管器件316。

在操作期間，控制單元212被配置為操作電流源312以輸出參考電流iref。二極管接法的晶體管314被配置為將參考電流iref轉(zhuǎn)換為在節(jié)點(diǎn)315處的偏置電壓。由于晶體管器件316的溝道兩端(即，在源極端和漏極端之間)的電導(dǎo)隨柵極偏置的不同值而不同，晶體管器件316能夠用作可變電阻器，其中電阻值由節(jié)點(diǎn)315處的電壓控制。

在一些實(shí)施例中，感測(cè)電路318可以被配置為通過(guò)位線bl1至bln讀取數(shù)據(jù)。在這樣的實(shí)施例中，晶體管器件316分別具有連接到電流源312的柵極端、連接到源極線sl1至sln的源極端和連接到接地端的漏極端，使得在rram陣列302的讀取期間，感測(cè)電路318可通過(guò)將源極線sl1至sln連接至接地端而從位線讀取rram單元的值。在一些實(shí)施例中，感測(cè)電路318可以與位線解碼器106共用一個(gè)或多個(gè)組件。

圖4a示出了rram單元400的橫截面的一些實(shí)施例。

rram單元400包括布置在襯底402上的rram器件418。在各個(gè)實(shí)施例中，襯底402可包括諸如半導(dǎo)體晶圓和/或位于晶圓上的一個(gè)或多個(gè)管芯的任何類型的半導(dǎo)體本體(例如，硅、sige、soi)，以及與半導(dǎo)體本體相關(guān)的任何其他類型的金屬層、器件、半導(dǎo)體和/或外延層等。在一些實(shí)施例中，襯底402可以包括具有第一摻雜類型(例如，n型摻雜或p型摻雜)的本征摻雜半導(dǎo)體襯底。

晶體管器件404布置在襯底402內(nèi)。晶體管器件404包括由溝道區(qū)407隔開(kāi)的源極區(qū)406和漏極區(qū)408。晶體管器件404還包括通過(guò)柵極介電層409與溝道區(qū)分離的柵電極410。源極區(qū)域406通過(guò)一個(gè)或多個(gè)金屬互連層414(例如，金屬線、金屬通孔和/或?qū)щ娊佑|件)連接至源極線412。柵電極410通過(guò)一個(gè)或多個(gè)金屬互連層414連接至字線416。漏極區(qū)408通過(guò)一個(gè)或多個(gè)金屬互連層414連接至rram器件418的底部電極420。

rram器件418的底部電極420通過(guò)介電材料層422與上部電極424分離。包括氧空位鏈的導(dǎo)電細(xì)絲426可以在對(duì)rram器件418執(zhí)行形成工藝之后延伸穿過(guò)介電材料層422。上部金屬通孔還將rram器件418的上部電極連接至位線428，其中，位線428形成在覆蓋rram器件418的金屬互連層內(nèi)。在各個(gè)實(shí)施例中，底部電極420和上部電極424可以包括導(dǎo)電材料，諸如鉑(pt)、鋁銅(alcu)、氮化鈦(tin)、金(au)、鈦(ti)、鉭(ta)、氮化鉭(tan)、鎢(w)、氮化鎢(wn)和/或銅(cu)。在各個(gè)實(shí)施例中，介電材料層422可包括例如氧化鎳(nio)、氧化鈦(tio)、氧化鉿(hfo)、氧化鋯(zro)、氧化鋅(zno)、氧化鎢(wo3)、氧化鋁(al2o3)、氧化鉭(tao)、氧化鉬(moo)和/或氧化銅(cuo)。

雖然rram單元400被示為具有1t1r(一個(gè)晶體管，一個(gè)電阻器)的rram器件結(jié)構(gòu)，但是應(yīng)當(dāng)理解，在其他實(shí)施例中，所公開(kāi)的rram電路可以應(yīng)用為具有其他rram器件結(jié)構(gòu)(例如，2t2r)。此外，源極線412，字線416和位線428可以位于與該示例中所示不同的層中。

圖4b示出了rram單元400的示意圖430。如示意圖430所示，字線416'連接至晶體管404'的柵極端410'。晶體管404'包括連接至源極線412'的源極端406'和連接至rram單元418'的第一電極420'的漏極端408'。rram單元418'的第二電極424'連接至位線428'。

圖5示出了ram電路500的框圖的一些附加實(shí)施例，ram電路500包括被配置為改善形成時(shí)間的電流限制元件。

rram電路500包括多根源極線sl1至sln，每根源極線分別連接至rram陣列302內(nèi)的一列rram單元。多根源極線sl1至sln還連接至切換元件502。切換元件502被配置為在形成操作期間將多根源極線sl1至sln選擇性地連接至電流限制元件310。電流限制元件310被配置為在形成操作期間限制多根位線bl1至bln上的電流。

在一些實(shí)施例中，切換元件502被配置為在讀取操作期間將多根源極線sl1至sln選擇性地連接至感測(cè)電路206，所述感測(cè)電路206包含數(shù)據(jù)選擇器208和感測(cè)放大器210。在一些實(shí)施例中，數(shù)據(jù)選擇器208被配置為在讀取操作期間選擇性地將多根位線bl1至bln中與所存取的rram單元相關(guān)聯(lián)的一根的輸出提供到感測(cè)放大器210。在一些實(shí)施例中，可以在數(shù)據(jù)選擇器208和讀出放大器210之間布置負(fù)載(例如，電阻器)，以將多根位線bl1至bln中的一根的電流輸出轉(zhuǎn)換為電壓。感測(cè)放大器210可包含被配置為將數(shù)據(jù)選擇器208的輸出與參考電壓vref進(jìn)行比較以確定存儲(chǔ)在所存取的rram單元中的數(shù)據(jù)狀態(tài)的一對(duì)交叉耦合反相器。

在其他實(shí)施例(未示出)中，rram電路500可以被配置為通過(guò)多根位線bl1至bln從rram陣列302讀取數(shù)據(jù)。在這樣的一些實(shí)施例中，感測(cè)電路通過(guò)位線解碼器106與rram陣列302分離。為了使感測(cè)電路能夠從多根位線bl1至bln讀取數(shù)據(jù)，切換元件502可以被配置為在讀取操作期間將多根源極線sl1至sln選擇性地連接至接地端。

在一些實(shí)施例中，rram電路500還可以包括多個(gè)附加的電流限制元件506a至506n。在這樣的實(shí)施例中，切換元件502被配置為在寫入操作期間將多根源極線sl1至sln選擇性地連接至多個(gè)附加電流限制元件506a至506n。附加的電流限制元件506a至506n被配置成在寫入操作期間(例如，在置位和/或復(fù)位操作期間)獨(dú)立地限制多根位線bl1至bln中的相應(yīng)位線上的電流。例如，附加的電流限制元件506a至506n包括被配置為限制第一位線bl1上的電流而不限制第二位線bl2上的電流的第一電流限制元件506a，以及被配置為限制第二位線bl2上的電流而不限制第一位線bl1上的電流的第二電流限制元件506b。在一些實(shí)施例中，多個(gè)附加電流限制元件506a至506n被配置為在寫入操作期間將多根位線bl1至bln上的電流限制為第一值，該第一值大于電流限制元件310被配置為在形成操作期間將多根位線bl1至bln上的電流限制為的值。

控制單元504可以連接至切換元件502?？刂茊卧?04被配置為產(chǎn)生第二控制信號(hào)sctrl2，該第二控制信號(hào)sctrl2結(jié)合位線解碼器106和字線解碼器108和/或電流限制元件310來(lái)控制切換元件502內(nèi)的多個(gè)切換元件502a至502n的操作。例如，在形成操作期間，控制單元504被配置為操作位線解碼器106以將形成電壓施加到多根位線bl1至bln，并且同時(shí)操作多個(gè)切換元件502a至502n以將多根源極線sl1至sln連接至電流限制元件310。在讀取操作期間，控制單元504被配置為操作位線解碼器106以將小于形成電壓的讀取電壓施加到多根位線bl1至bln中的一根，并且同時(shí)操作多個(gè)切換元件502a至502n以將多根源極線sl1至sln連接至感測(cè)電路206。在寫入操作期間，控制單元504被配置為操作位線解碼器106，以將小于形成電壓的寫入電壓施加到多根位線bl1至bln并且同時(shí)操作多個(gè)切換元件502a至502n以將多根源極線sl1至sln連接至附加電流限制元件506a至506n。

圖6a至圖6b示出了操作具有所公開(kāi)的電流限制元件的rram電路的方法的一些實(shí)施例的框圖600和時(shí)序圖602。

如框圖600和時(shí)序圖602所示，在形成操作604期間，具有形成電壓值vf的位線電壓blvx(v＝1至n)在時(shí)刻t1被施加到多根位線bl1至bln。由于在rram器件中不存在細(xì)絲，所以最初形成細(xì)絲需要比隨后的寫入操作更高的電壓(例如，一旦細(xì)絲形成，可以隨后使用較低的電壓將細(xì)絲復(fù)位(斷開(kāi)，導(dǎo)致高電阻)或置位(重新形成，導(dǎo)致較低電阻)以存儲(chǔ)數(shù)據(jù)狀態(tài))。在時(shí)刻t1，多根字線wlx(其中x＝1至n)中的一根字線wlx(其中x＝1，2，...或n)也被激活(而其余的多根字線未被激活)以使rram陣列302的一行內(nèi)的多個(gè)rram器件306與多根源極線sl1至sln之間形成導(dǎo)電路徑。多根源極線sl1至sln保持在低源極線電壓slvx(例如，vdd)，以便在rram器件306的電極306a和306b之間形成大的電壓差。大電壓差驅(qū)動(dòng)電流通過(guò)rram器件內(nèi)的介電材料層，使得在時(shí)刻t2在多個(gè)rram器件306內(nèi)形成初始細(xì)絲(例如，通過(guò)產(chǎn)生熱能和/或電磁力，熱能和/或電磁力通過(guò)將離子從介電材料層移動(dòng)到導(dǎo)電細(xì)絲而引起氧空位遷移)。

電流源312被配置為在時(shí)刻t1輸出具有第一電流值i1的參考電流iref。第一電流值i1使得參考電流iref偏置電流限制元件310內(nèi)的晶體管器件316，以將多根位線bl1至bln上的位線電流ibl限制為低于形成值if。隨著rram單元的電阻減小(隨著初始細(xì)絲形成)，位線電流ibl隨時(shí)間增加。

在寫入操作606期間，可將數(shù)據(jù)寫入到多個(gè)rram器件306中的一個(gè)或多個(gè)。通過(guò)在時(shí)刻t3將具有寫入電壓值vw的位線電壓blvx(v＝1至n)施加至多根位線bl1至bln的一根位線blx((其中x＝1、2...或n)，將數(shù)據(jù)寫入多個(gè)rram器件306中的一個(gè)或多個(gè)，而其他多根位線bl1至bln中的每一根可以保持在0v。多根源極線sl1至sln保持在低源極線電壓slvx(例如，vdd)，以便在rram器件306的電極306a和306b之間形成電位差，并且驅(qū)使電流通過(guò)介電材料層(導(dǎo)致改變導(dǎo)電細(xì)絲的反應(yīng))。在時(shí)刻t3，多根字線wlx(其中x＝1至n)中的一根字線wlx(其中x＝1、2...或n)也被激活，以在多個(gè)rram器件306中的一個(gè)和多根源極線sl1至sln中的一根之間形成的導(dǎo)電路徑。

在各個(gè)實(shí)施例中，寫入操作可以是置位操作(未示出)，置位操作被配置為在rram器件的導(dǎo)電電極306a和306b之間形成導(dǎo)電細(xì)絲，從而導(dǎo)致低電阻狀態(tài)；或者可以是復(fù)位操作(示出)，復(fù)位操作被配置為斷開(kāi)導(dǎo)電rram器件306的電極306a和306b之間的細(xì)絲，從而導(dǎo)致高電阻狀態(tài)。在一些實(shí)施例中，寫入電壓值vw可以小于形成電壓值vf。例如，寫入電壓值vw可以具有在大約0.5v和大約4v之間的范圍內(nèi)的值，而形成電壓值vf可以具有在大約2v和大約10v之間的范圍內(nèi)的值。在一些實(shí)施例中，置位操作的寫入電壓vw對(duì)于可以大于復(fù)位操作的寫入電壓vw。

在一些實(shí)施例中，電流源312可以被配置為在時(shí)刻t3輸出具有第二值i2的參考電流iref。第二電流值i2使得參考電流iref偏置電流限制元件310內(nèi)的晶體管器件316，以使得多根位線bl1至bln中的一根上的位線電流ibl具有與形成值if不同(例如，大于)的初始寫電流值iw1。例如，在一些實(shí)施例中，參考電流iref偏置電流限制元件310內(nèi)的晶體管器件316，以基本上不限制多根位線bl1至bln中的一根上的電流，使得初始寫電流值iw1大于形成值if。隨著rram單元的電阻增加(當(dāng)細(xì)絲斷開(kāi)時(shí))，寫入電流值從初始寫入電流值iw1減小到第二寫入電流值iw2。

在讀取操作608期間，可從多個(gè)rram器件306中的一個(gè)或多個(gè)讀取數(shù)據(jù)。通過(guò)在時(shí)刻t5將具有讀取電壓值vr的位線電壓blvx(v＝1至n)施加到多根位線bl1至bln的一根位線blx(其中x＝1，2...n)，從多個(gè)rram器件306中的一個(gè)或多個(gè)讀取數(shù)據(jù)，而多根位線bl1至bln中的其他位線可以保持在0v。在一些實(shí)施例中，讀取電壓值vr可以小于寫入電壓值vw。例如，讀取電壓值vr可以具有在大約1v和大約2v之間的范圍內(nèi)的值。讀取電壓值vr可以具有小于rram器件的閾值電壓的值，以防止無(wú)意地覆蓋(overwrite)存儲(chǔ)在rram器件內(nèi)的數(shù)據(jù)。

在一些實(shí)施例中，電流源312被配置為輸出具有第三電流值i3的參考電流iref。第三電流值i3使參考電流iref偏置電流限制元件310內(nèi)的晶體管器件316，以使多根位線bl1至bln的一根的位線電流ibl具有與形成值if不同(例如，小于)的讀取電流值。如果源極線電壓slvx大于參考電壓vref，則所得數(shù)據(jù)狀態(tài)為“1”，而如果源極線電壓slvx小于參考電壓vref，則所得數(shù)據(jù)狀態(tài)為“0”。

圖7示出了執(zhí)行rram陣列的形成操作的方法700的一些實(shí)施例的流程圖。

盡管所公開(kāi)的方法700在本文中被圖示和描述為一系列動(dòng)作或事件，但是應(yīng)當(dāng)理解，這些動(dòng)作或事件的所示順序不應(yīng)被解釋為限制性的。例如，一些動(dòng)作可以以不同的順序發(fā)生和/或與除了本文所示和/或描述的動(dòng)作或事件之外的其他動(dòng)作或事件同時(shí)發(fā)生。另外，并非所有示出的動(dòng)作都需要用于實(shí)現(xiàn)本文的描述的一個(gè)或多個(gè)方面或?qū)嵤├?。此外，本文描繪的一個(gè)或多個(gè)動(dòng)作可以在一個(gè)或多個(gè)單獨(dú)的動(dòng)作和/或階段中執(zhí)行。

在步驟702處，激活可操作地連接至一行rram器件的字線。在一些實(shí)施例中，字線可以通過(guò)多個(gè)存取晶體管連接至一行rram器件。

在步驟704處，將形成電壓施加到連接至該行rram器件的第一電極的多根位線。在一些實(shí)施例中，形成電壓被施加到包括rram器件的rram陣列中的所有位線。

在步驟706，在形成rram器件內(nèi)的初始導(dǎo)電細(xì)絲的形成操作期間，將多根位線上的電流限制為低于形成值。在一些實(shí)施例中，在步驟708，通過(guò)向連接至源極線的晶體管器件的柵極施加偏置信號(hào)來(lái)操作電流限制元件以限制多根位線上的電流，而源極線連接至該行rram器件的第二電極。

在步驟710，將第二電壓施加到連接至該行rram器件的第二電極的多根源極線，以在該行rram器件的rram器件內(nèi)形成初始導(dǎo)電細(xì)絲。在一些實(shí)施例中，第二電壓可以是接地的。

因此，本公開(kāi)涉及電阻式隨機(jī)存取存儲(chǔ)器(rram)電路，其包括電流限制元件，電流限制元件被配置為通過(guò)限制多根位線上的電流來(lái)改善rram陣列的形成時(shí)間，并且從而允許形成同時(shí)發(fā)生在連接至所述多根位線的rram器件上，以及相關(guān)聯(lián)的方法。

在一些實(shí)施例中，本公開(kāi)涉及電阻式隨機(jī)存取存儲(chǔ)器(rram)電路。rram電路包括多個(gè)rram單元，其分別包括rram器件。位線解碼器被配置為向連接至多個(gè)rram單元中的兩個(gè)或更多個(gè)的多根位線同時(shí)施加形成信號(hào)。電流限制元件被配置為在形成rram器件內(nèi)的初始導(dǎo)電細(xì)絲的形成操作期間同時(shí)將多根位線上的電流限制在形成值以下。

在一些實(shí)施例中，該rram電路還包括：控制單元，被配置為同時(shí)操作所述電流限制元件以限制所述位線上的所述電流，以及操作所述位線解碼器以將所述形成信號(hào)施加到所述多根位線。

在一些實(shí)施例中，所述位線解碼器被配置為在所述形成操作期間將形成電壓施加到所述多根位線并且在寫入操作期間將寫入電壓施加到所述多根位線中的一根或多根；以及所述寫入電壓小于所述形成電壓。

在一些實(shí)施例中，所述電流限制元件包括：多個(gè)晶體管器件，每個(gè)晶體管器件分別具有可操作地連接至所述多根位線中的一根的源極端。

在一些實(shí)施例中，該rram電路還包括：二極管接法的晶體管，具有源極端、接地的漏極端和連接至所述多個(gè)晶體管器件的柵極端的柵極端；以及電流源，連接至所述二極管接法的晶體管的源極端和所述多個(gè)晶體管器件的柵極端。

在一些實(shí)施例中，該rram電路還包括：一個(gè)或多個(gè)附加的電流限制元件，被配置為在寫入操作期間獨(dú)立地限制所述多根位線中的一根上的電流。

在一些實(shí)施例中，所述多個(gè)rram單元的每一個(gè)分別包括連接至所述多根位線中的一根的第一電極和通過(guò)存取晶體管連接至源極線的第二電極。

在一些實(shí)施例中，所述電流限制元件包括：多個(gè)晶體管器件，每個(gè)晶體管器件分別包括連接至所述源極線的源極端；二極管接法的晶體管，具有源極端、接地的漏極端和連接至所述多個(gè)晶體管器件的柵極端的柵極端；和電流源，連接至所述二極管接法的晶體管的源極端和所述多個(gè)晶體管器件的柵極端。

在一些實(shí)施例中，該rram電路還包括：感測(cè)電路，被配置為在所述形成操作期間可操作地從所述多根位線斷開(kāi)，并且在讀取操作期間可操作地連接至所述多根位線。

在其他實(shí)施例中，本公開(kāi)涉及電阻式隨機(jī)存取存儲(chǔ)器(rram)電路。rram電路包括多個(gè)rram單元，其分別包括連接至位線的第一電極和通過(guò)存取晶體管連接至源極線的第二電極。位線解碼器被配置為在形成操作期間將形成信號(hào)同時(shí)施加到連接至多個(gè)rram單元中的兩個(gè)或更多個(gè)的多根位線。電流限制元件被配置為在形成操作期間將多根位線上的電流限制為比在寫入操作期間小的電流值。

在一些實(shí)施例中，所述位線解碼器被配置為在所述形成操作期間將形成電壓施加到多根位線并且在所述寫入操作期間將寫入電壓施加到所述多根位線中的一根或多根；以及其中，所述寫入電壓小于所述形成電壓。。

在一些實(shí)施例中，所述多個(gè)rram單元的每一個(gè)分別包括連接至所述多根位線中的一根的第一電極和通過(guò)存取晶體管連接至源極線的第二電極。

在一些實(shí)施例中，所述電流限制元件包括：多個(gè)晶體管器件，其中，每個(gè)晶體管器件分別包括連接至所述源極線的源極端；二極管接法的晶體管，具有源極端、接地的漏極端和連接至所述多個(gè)晶體管器件的柵極端的柵極端；以及電流源，連接至所述二極管接法的晶體管的源極端和所述多個(gè)晶體管器件的柵極端。

在一些實(shí)施例中，該rram電路還包括：控制單元，被配置為在形成處理期間操作所述電流源以輸出第一參考電流，并且在讀取操作和寫入操作期間輸出第二參考電流。

在一些實(shí)施例中，該rram電路還包括：感測(cè)電路，被配置為在所述形成操作期間可操作地從所述多根位線處斷開(kāi)，并且在讀取操作期間可操作地連接至所述多根位線。

在一些實(shí)施例中，該rram電路還包括：一個(gè)或多個(gè)附加的電流限制元件，被配置為在寫入操作期間獨(dú)立地限制所述多根位線中的一根上的電流。

在其他實(shí)施例中，本公開(kāi)涉及一種在rram電路上執(zhí)行形成操作的方法。該方法包括激活可操作地連接至rram陣列內(nèi)的rram單元的行的字線。所述方法進(jìn)一步包括將形成信號(hào)同時(shí)施加到連接至所述rram單元行內(nèi)的多個(gè)rram單元的多根位線，以執(zhí)行在所述多個(gè)rram單元內(nèi)形成初始導(dǎo)電細(xì)絲的形成操作。該方法還包括在形成操作期間同時(shí)將多根位線上的電流限制為低于形成值。

在一些實(shí)施例中，該方法還包括：將包括形成電壓的所述形成信號(hào)施加到所述多根位線，其中，所述多根位線連接至所述多個(gè)rram單元的第一電極；以及將小于所述形成電壓的第二電壓施加到多根源極線，其中，所述多根源極線連接至所述多個(gè)rram單元的第二電極。

在一些實(shí)施例中，該方法還包括：在所述形成操作期間可操作地將感測(cè)電路從所述多根位線處斷開(kāi)。

在一些實(shí)施例中，該方法還包括：將所述形成電壓同時(shí)施加到所述rram陣列的所有位線。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解本發(fā)明的各方面。本領(lǐng)域技術(shù)人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來(lái)設(shè)計(jì)或修改用于實(shí)施與在此所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，在此他們可以做出多種變化、替換以及改變。