相關申請的交叉引用

本申請要求于2015年12月24日提交的申請?zhí)枮?0-2015-0186110的韓國專利申請的優(yōu)先權，其全文通過引用并入本文。

本發(fā)明的示例性實施例涉及一種存儲器系統(tǒng)的編程和測試讀取操作，并且尤其涉及一種使用編程時間信息來管理數據的存儲器系統(tǒng)及其操作方法。

背景技術：

計算機環(huán)境范式已經轉變?yōu)槠者m計算系統(tǒng)，其可以在任何時間和任何地點被使用。由于此，諸如移動電話、數碼相機和筆記本電腦的便攜式電子裝置的使用得以迅速增加。這些便攜式電子裝置一般使用具有用于數據存儲的一個或多個半導體存儲器裝置的存儲器系統(tǒng)。半導體存儲器裝置以下簡稱為存儲器裝置，其可以用作便攜式電子裝置的主要或輔助存儲器裝置。

因為使用存儲器裝置的數據存儲裝置不具有活動的部件，所以它們具有優(yōu)良的穩(wěn)定性、持久性、高的信息存取速度以及低功耗。具有這些優(yōu)勢的數據存儲裝置的示例包括通用串行總線(usb)存儲器裝置、具有多種接口的存儲卡和固態(tài)驅動器(ssd)。

技術實現要素：

多種實施例涉及使用編程時間信息來管理數據的存儲器系統(tǒng)及其操作方法。

在一個實施例中，包括多個存儲塊的存儲器系統(tǒng)的操作方法可以包括：基于編程時間，對在多個存儲塊中選擇的存儲塊的頁面進行分組；對頁面的組順序地執(zhí)行測試讀取；檢測測試-讀取組的頁面內的錯誤；以及對基于錯誤檢測的結果選擇的頁面重新編程。

在一個實施例中，包括多個存儲塊的存儲器系統(tǒng)的操作方法可以包括：通過按照較長的編程間隔(lapse)時間的順序設置頁面來對在多個存儲塊中選擇的塊的頁面進行分組；對組中編程間隔時間等于或大于第一閾值的頁面的第一組執(zhí)行測試讀??；檢測第一頁面組內的錯誤；對基于錯誤的檢測結果選擇的第一頁面組的頁面重新編程；以及將除了已選擇的頁面之外的頁面重新分組為剩余組。

附圖說明

圖1是示出根據本發(fā)明的一個實施例的包括存儲器系統(tǒng)的數據處理系統(tǒng)的簡圖。

圖2是示出在圖1中所示的存儲器系統(tǒng)內的存儲器裝置的簡圖。

圖3是示出根據本發(fā)明的一個實施例的存儲器裝置內的存儲塊的電路圖。

圖4至圖11是圖示地示出在圖2中所示的存儲器裝置的簡圖。

圖12是示出根據本發(fā)明的一個實施例的存儲器系統(tǒng)的簡圖。

圖13是示出根據本發(fā)明的一個實施例的包括在存儲器裝置內的存儲器單元的閾值電壓分布的簡圖。

圖14是示出根據本發(fā)明的一個實施例的用于對頁面進行分組的操作的簡圖。

圖15是示出根據本發(fā)明的一個實施例的存儲器系統(tǒng)的操作的流程圖。

具體實施方式

以下將參照附圖對多個實施例進行更詳細地描述。然而，本發(fā)明可以不同的形式實施并且不應被解釋為限制于本文提出的實施例。而是，這些實施例被提供使得本公開將是全面和完整的，并將本發(fā)明充分傳達至本領域內的普通技術人員。在整個公開中，相似的參考數字在本發(fā)明的各種附圖和實施例中指的是相似的部件。

將理解的是，盡管術語“第一”、“第二”、“第三”等等可以被用于此以描述多個元件，但這些元件并不由這些術語所限制。這些術語被用于區(qū)分一個元件與另一個元件。因此，在不偏離本發(fā)明的精神和范圍的情況下，下面所描述的第一元件也可以被稱為第二或者第三元件。

將進一步理解的是，當一個元件被稱作為被“連接至”或“聯接至”另一個元件時，其可以直接在另一個元件上、直接連接至或聯接至另一個元件，或者可能存在一個或多個中間元件。此外，也將被理解的是，當一個元件被稱作為在兩個元件“之間”時，其可以是在這兩個元件之間的僅有的元件，或者也可以存在一個或多個中間元件。

本文所使用的術語只是為了描述特定實施例的目的而并不旨在限制本發(fā)明。正如本文所使用的，除非上下文清楚地表明，否則單數形式也旨在包括復數形式。將進一步理解的是，在本說明中使用的術語“包含”、“由…構成”、“由…組成”和“包括”說明所述元件的存在但不排除一個或多個其它元件的存在或添加。正如本文所使用的，術語“和/或”包括相關的所列項目的一個或多個的任一或全部組合。

除非另有定義，否則包括本文所用的技術和科學術語的所有術語具有與本發(fā)明所屬領域內的普通技術人員通常所理解的相同的意義。將進一步理解的是，術語，諸如那些在常用的字典中定義的術語，應當理解為其意義與其在相關領域的語境中的意義相一致并且不應當被理解為理想化或過于正式的意義，除非在本文中有明確定義。

在下文的描述中，陳述大量具體細節(jié)是為了提供本發(fā)明的全面的理解。本發(fā)明可以在沒有某些或全部這些具體細節(jié)的情況下被實施。在其它實例中，眾所周知的工藝結構和/或過程沒有被詳細描述是為了不使本發(fā)明過于晦澀。

在一些實例中，正如對本領域中的普通技術人員來講將會是顯而易見的，聯系特定實施例描述的元件可以被單獨使用或與其它實施例結合使用，除非另有特殊說明。

在下文中，將參照附圖詳細描述本發(fā)明的多個實施例。

現在參照圖1，根據本發(fā)明的實施例，數據處理系統(tǒng)100被提供。數據處理系統(tǒng)100可以包括主機102和存儲器系統(tǒng)110。

主機102可以包括任何適當的電子裝置。例如，主機102可以包括便攜式電子裝置，諸如移動電話、mp3播放器、手提電腦等等。主機可以包括非便攜式電子裝置，諸如臺式電腦、游戲機、電視機、投影儀等等。

存儲器系統(tǒng)110可以響應于來自主機102的請求存儲待被主機102訪問的數據。存儲器系統(tǒng)110可以被用作主機102的主存儲器系統(tǒng)或者輔助存儲器系統(tǒng)。根據主機接口的協議，存儲器系統(tǒng)110可以被實施為與主機102電聯接。一個或多個半導體存儲器裝置可以被使用。易失性存儲器裝置或非易失性存儲器裝置可以被使用。例如，存儲器系統(tǒng)110可以使用固態(tài)驅動器(ssd)、多媒體卡(mmc)、嵌入式mmc(emmc)、縮小尺寸的mmc(rs-mmc)和微型-mmc、安全數字(sd)卡、迷你-sd和微型-sd、通用串行總線(usb)存儲裝置、通用閃存(ufs)裝置、標準閃存(cf)卡、智能媒體(sm)卡、記憶棒等等來實施。

用于存儲器系統(tǒng)110的存儲裝置可以使用諸如動態(tài)隨機存取存儲器(dram)、靜態(tài)隨機存取存儲器(sram)等易失性存儲器裝置來實施?？蛇x地，用于存儲器系統(tǒng)110的存儲裝置可以使用諸如以下的非易失性存儲器裝置來實施：只讀存儲器(rom)、掩膜rom(mrom)、可編程rom(prom)、可擦除可編程rom(eprom)、電可擦除可編程rom(eeprom)、鐵電隨機存取存儲器(fram)、相變ram(pram)、磁阻ram(mram)、電阻式ram(rram)等等。

存儲器系統(tǒng)110可以包括用于存儲數據的存儲器裝置150和用于控制數據在存儲器裝置150內的存儲的控制器130。在存儲器裝置150內的數據可以被主機102訪問。

控制器130和存儲器裝置150可以被集成到單個半導體裝置內。例如，控制器130和存儲器裝置150可以被集成到被配置為固態(tài)驅動器(ssd)的半導體裝置內。配置存儲器系統(tǒng)110為ssd通?？梢栽试S主機102的操作速度顯著增加。

控制器130和存儲器裝置150可以被集成到被配置為諸如以下的存儲卡的半導體裝置內：個人計算機存儲卡國際協會(pcmcia)卡、標準閃存(cf)卡、智能媒體(sm)卡(smc)、記憶棒、多媒體卡(mmc)、rs-mmc和微型-mmc、安全數字(sd)卡、迷你-sd、微型-sd和sdhc、通用閃存(ufs)裝置等等。

并且，例如，存儲器系統(tǒng)110可以是或包含計算機、超級移動pc(umpc)、工作站、上網本、個人數字助理(pda)、便攜式計算機、網絡平板、平板電腦、無線電話、移動電話、智能電話、電子書、便攜式多媒體播放器(pmp)、便攜式游戲機、導航裝置、黑匣子、數字相機、數字多媒體廣播(dmb)播放器、三維(3d)電視、智能電視、數字音頻記錄器、數字音頻播放器、數字圖像記錄器、數字圖像播放器、數字視頻記錄器、數字視頻播放器、配置數據中心的存儲器、能夠在無線環(huán)境下傳輸和接收信息的裝置、配置家庭網絡的多個電子裝置中的一個、配置計算機網絡的多個電子裝置中的一個、配置遠程信息處理網絡的多個電子裝置中的一個、rfid裝置、配置計算系統(tǒng)的多個組成元件中的一個等等。

存儲器裝置150可以存儲由主機102提供的數據。在讀取操作期間，存儲器裝置150可以向主機102提供存儲的數據。一個或更多存儲器裝置150可以被采用。一個或多個存儲器裝置150可以大體相同。一個或多個存儲器裝置可以是不同的存儲器裝置。存儲器裝置150可以包括一個或多個存儲塊152、154和156。存儲塊152、154和156中的每個可以包括多個頁面。每一頁面可以包括電聯接至多條字線(wl)的多個存儲器單元。存儲器裝置150可以是非易失性存儲器裝置，其甚至在電源被中斷或關閉時能夠保留存儲的數據。根據一個實施例，存儲器裝置可以是閃速存儲器。存儲器裝置可以是具有三維(3d)堆疊結構的閃速存儲器裝置。稍后在下文中參照附圖2至圖11描述具有三維(3d)堆疊結構的非易失性存儲器裝置150的示例。

控制器130可以控制存儲器裝置150的全部操作，諸如，讀取操作、寫入操作、編程操作和/或擦除操作。通常，控制器130可以響應于來自主機102的請求控制存儲器裝置150。例如，控制器130可以響應于來自主機102的讀取請求向主機102提供從存儲器裝置150讀取的數據?；蛘撸鳛橛忠粋€示例，控制器可以響應于寫入請求將主機102提供的數據存儲至存儲器裝置150中。

任何適當的控制器可以被使用。例如，控制器130可以包括主機接口單元132、處理器134、錯誤校正碼(ecc)單元138、電源管理單元(pmu)140、nand閃速控制器(nfc)142和存儲器144。

主機接口單元132可以處理由主機102提供的指令和/或數據。主機接口單元132可以通過諸如以下的多個接口協議中的至少一個與主機102通信：通用串行總線(usb)、多媒體卡(mmc)、高速外圍組件互連(pci-e)、串行scsi(sas)、串行高級技術附件(sata)、并行高級技術附件(pata)、小型計算機系統(tǒng)接口(scsi)、增強型小型磁盤接口(esdi)、集成驅動電子設備(ide)等等。主機接口單元132可以包括適于與主機102和當可能被需要時控制器130的其它組件通信的任何適當的電路、系統(tǒng)或裝置。

ecc單元138可以檢測和校正在讀取操作期間從存儲器裝置150讀取的數據的錯誤。多種檢測和校正技術可以被采用。例如，如果由ecc單元138檢測的錯誤位的數量大于或等于可校正錯誤位的閾值，則ecc單元138可不校正錯誤位并輸出指示校正錯誤位失敗的錯誤校正失敗信號。

ecc單元138可以基于任何合適的錯誤校正方案執(zhí)行錯誤校正操作。例如，ecc單元138可以基于諸如以下的編碼調制方案執(zhí)行錯誤校正操作：例如，低密度奇偶校驗(ldpc)碼、博斯-喬德里-霍昆格姆(bch)碼、turbo碼、里德-所羅門(rs)碼、卷積碼、遞歸系統(tǒng)碼(rsc)、格形編碼調制(tcm)、分組編碼調制(bcm)等等。ecc單元138可以包括錯誤檢測和校正操作所需要的任何適當的電路、系統(tǒng)或裝置。

pmu140可以提供和管理用于控制器130的電功率。例如，當可能需要時，pmu140可以為控制器130的多個組件提供和管理電功率。

nfc142可以充當控制器130和存儲器裝置150之間的存儲器接口以允許控制器130響應于來自主機102的請求控制存儲器裝置150。例如，nfc142可以產生用于存儲器裝置150的控制信號。例如，當存儲器裝置150是閃速存儲器特別是nand閃速存儲器時，nfc可以在處理器134的控制下處理數據。

存儲器144可以充當存儲器系統(tǒng)110和控制器130的工作存儲器，并存儲用于驅動存儲器系統(tǒng)110和控制器130的數據。例如，當控制器130控制存儲器裝置150的操作時，存儲器144可以存儲被控制器130和存儲器裝置150用于諸如讀取操作、寫入操作、編程操作和擦除操作的操作的數據。

存儲器144可以是或包含易失性存儲器。例如，存儲器144可以是或包含靜態(tài)隨機存取存儲器(sram)或動態(tài)隨機存取存儲器(dram)。如上所述，存儲器144可以存儲由主機102和存儲器裝置150用于讀取和/或寫入操作的數據。存儲器144可以是或包含編程存儲器、數據存儲器、寫入緩沖器、讀取緩沖器、映射緩沖器等等。

處理器134可以控制存儲器系統(tǒng)110的一般操作。例如，處理器134可以響應于來自主機102的寫入請求控制用于存儲器裝置150的寫入操作。并且，例如，處理器134可以響應于來自主機102的讀取請求控制用于存儲器裝置150的讀取操作。處理器134可以驅動也被稱為閃存轉換層(ftl)的固件以控制存儲器系統(tǒng)110的一般操作。處理器134可以使用微處理器、中央處理單元(cpu)等來實施。任何適當的處理器可以被使用。

例如，管理單元(未示出)可以被包括在處理器134內用于執(zhí)行存儲器裝置150的壞塊管理。因此，管理單元可以發(fā)現包括在存儲器裝置150內的壞存儲塊，即，處于用于進一步使用的不令人滿意的條件下的存儲塊，并對壞存儲塊執(zhí)行壞塊管理操作。例如，當諸如nand閃速存儲器的閃速存儲器被用作存儲器裝置150時，由于nand邏輯功能的固有特性，在寫入操作過程中可能出現編程失敗。在壞塊管理過程中，編程失敗的存儲塊(例如，壞存儲塊)的數據可以被編程到新的存儲塊中。由于編程失敗導致的壞塊可以使存儲器裝置尤其是具有3d堆疊結構的存儲器裝置的利用效率嚴重惡化，并因此對存儲器系統(tǒng)110的可靠性產生負面影響。

參照圖2，存儲器裝置150可以包括多個存儲塊，例如，第0至第(n-1)塊210至240，其中n為正整數。多個存儲塊210至240中的每一個可以包括多個頁面，例如，2^m數量的頁面(2^m頁面)，其中m為正整數。多個頁面中的每一個頁面可以包括多個存儲器單元，多條字線可以被電聯接至多個存儲器單元。應該注意的是，任意數量的合適塊和每一塊的頁面可以被采用。

根據可以被存儲在每一存儲器單元內的位數，存儲塊可以是單層單元(slc)存儲塊和/多層單元(mlc)存儲塊。slc存儲塊可以包括使用存儲器單元實施的多個頁面，其中每一個存儲器單元能夠存儲1位數據。mlc存儲塊可以包括使用存儲器單元實施的多個頁面，其中每一個存儲器單元能夠存儲多位數據，例如，2位或者更多位數據。包括使用每個都能夠存儲3位數據的存儲器單元實施的多個頁面的mlc存儲塊可以被采用并將被稱為三層單元(tlc)存儲塊。

在寫入操作過程中，多個存儲塊210至240中的每一個可以存儲由主機裝置102提供的數據，并在讀取操作過程中向主機102提供所存儲的數據。

參照圖3，存儲器裝置150的存儲塊152可以包括分別被電聯接至位線bl0至blm-1的多個單元串340。每一單元串340可以包括至少一個漏極選擇晶體管dst和至少一個源極選擇晶體管sst。多個存儲器單元或多個存儲器單元晶體管mc0至mcn-1可以被串聯地電聯接在選擇晶體管dst和sst之間。各自的存儲器單元mc0至mcn-1可以由多層單元(mlc)組成，其中每一個多層單元存儲多個位的數據信息。存儲器單元可以具有任何適當的架構。

在圖3中，“dsl”表示漏極選擇線，“ssl”表示源極選擇線，以及“csl”表示共源線。

圖3示出通過nand閃速存儲器單元配置的存儲塊152作為示例。然而，應注意的是，存儲塊152不限制于nand閃速存儲器并且在其它實施例中，其可以由nor閃速存儲器、至少結合兩種存儲器單元的混合閃速存儲器或者存儲器芯片內置有控制器的nand閃速存儲器實現。并且，半導體裝置的操作特性不僅可以被應用于其中通過導電浮置柵極配置電荷存儲層的閃速存儲器裝置而且可以被應用于其中通過介電層配置電荷存儲層的電荷捕獲閃存(ctf)。

還應注意的是，存儲器裝置150不只限制于閃速存儲器裝置。例如，存儲器裝置150可以是dram或sram裝置。

存儲器裝置150的電壓發(fā)生器310可以產生待根據操作模式被提供給各自的字線的字線電壓，例如，編程電壓、讀取電壓或通過電壓。電壓發(fā)生器310可以產生待被提供給體材料(bulk)例如形成有存儲器單元的阱區(qū)的電壓。電壓發(fā)生器310可以在控制電路(未示出)的控制下執(zhí)行電壓產生操作。電壓發(fā)生器310可以產生多個可變的讀取電壓以產生多個讀取數據。在控制電路的控制下，電壓發(fā)生器310可以選擇存儲塊或存儲器單元陣列的扇區(qū)中的一個、選擇被選擇的存儲塊的字線中的一個以及向所選擇的字線和未選擇的字線提供字線電壓。

存儲器裝置150的讀取/寫入電路320可以由控制電路控制并可以根據操作模式充當感測放大器或者寫入驅動器。在驗證/正常讀取操作過程中，讀取/寫入電路320可以充當感測放大器以用于從存儲器單元陣列中讀取數據。而且，在編程操作過程中，讀取/寫入電路320可以充當寫入驅動器以用于根據將被存儲在存儲器單元陣列中的數據來驅動位線。讀取/寫入電路320可以在編程操作過程中從緩沖器(未示出)接收將被寫入存儲器單元陣列內的數據，并根據被輸入的數據驅動位線。為了這個目的，讀取/寫入電路320可以包括分別對應于列(或位線)或列對(或位線對)的多個頁面緩沖器322、324和326。頁面緩沖器322、324和326中的每一個可以包括多個鎖存器(未示出)。

圖4是示出根據本發(fā)明的實施例的存儲器裝置150的多個存儲塊152至156的示例的方框圖。

如圖4中所示，存儲器裝置150可以包括多個存儲塊blk0至blkn-1。存儲塊blk0至blkn-1中的每一個可以3d結構或垂直結構實現。各自的存儲塊blk0至blkn-1可以包括在第一至第三方向例如x-軸方向、y-軸方向、z-軸方向上延伸的多個結構。

各自的存儲塊blk0至blkn-1可以包括在第二方向上延伸的多個nand串ns(圖8)。多個nand串ns可以在第一方向和第三方向上被提供。每一個nand串ns可以被電聯接至位線bl、至少一個源極選擇線ssl、至少一個接地選擇線gsl、多個字線wl、至少一個虛擬字線dwl和共源線csl。各自的存儲塊blk0至blkn-1可以被電聯接至多個位線bl、多個源極選擇線ssl、多個接地選擇線gsl、多個字線wl、多個虛擬字線dwl和多個共源線csl。

圖5是在圖4中所示的多個存儲塊blk0至blkn-1中的一個存儲塊blki的立體圖。圖6是圖5中所示的存儲塊blki的沿線i-i＇截取的剖面圖。

參照圖5和圖6，存儲塊blki可以包括在第一至第三方向上延伸的結構。

存儲塊可以包括襯底5111，襯底5111包括摻雜有第一類型雜質的硅材料。例如，襯底5111可以包括摻雜有p-型雜質的硅材料。襯底5111可以是p-型阱，例如，袋狀(pocket)p-阱。襯底5111可以進一步包括圍繞p-型阱的n-型阱。盡管在本發(fā)明的實施例中襯底5111被例示為p-型硅，但應注意的是襯底5111不限制于p-型硅。

在第一方向上延伸的多個摻雜區(qū)域5311至5314可以被設置在襯底5111上方。摻雜區(qū)域在第三方向上以均勻間隔隔開。多個摻雜區(qū)域5311至5314可以含有與在襯底5111中所使用的雜質類型不同的第二類型雜質。例如，多個摻雜區(qū)域5311至5314可以摻雜有n-形雜質。盡管在本發(fā)明的實施例中第一至第四摻雜區(qū)域5311至5314被例示為n-型，但應注意的是其不限制于n-型。

在襯底5111上方、介于第一和第二摻雜區(qū)5311和5312之間的區(qū)域內，在第一方向上延伸的多個介電材料區(qū)域5112可以在第二方向上以均勻的間隔隔開。介電材料區(qū)域5112也可以在第二方向上以預設的距離與襯底5111分離。每一個介電材料區(qū)域5112可以在第二方向上以預設的距離與另一個分離。介電材料5112可以包括任何適當的介電材料，諸如二氧化硅。

在襯底5111上方、介于兩個連續(xù)摻雜區(qū)域之間例如介于摻雜區(qū)域5311和5312之間的區(qū)域內，多個柱狀物5113在第一方向上以均勻間隔隔開。多個柱狀物5113在第二方向上延伸并可以穿過介電材料區(qū)域5112，使得其可以與襯底5111電聯接。每一個柱狀物5113可以包括一種或多種材料。例如，每一個柱狀物5113可以包括內層5115和外表面層5114。表面層5114可以包括摻雜有雜質的摻雜硅材料。例如，表面層5114可以包括摻雜有與襯底5111相同的或相同類型的雜質的硅材料。盡管在本發(fā)明的實施例中表面層5114被例示為包括p-型硅，但表面層5114不限制于p-型硅并且其它實施例可以被普通技術人員容易設想，其中襯底5111和柱狀物5113的表面層5114可以摻雜有n-型雜質。

每一個柱狀物5113的內層5115可以由介電材料構成。內層5115可以是或包括介電材料，諸如二氧化硅。

在第一和第二摻雜區(qū)域5311和5312之間的區(qū)域內，介電層5116可以沿著介電材料區(qū)域5112、柱狀物5113和襯底5111的暴露表面設置。介電層5116的厚度可以小于介電材料區(qū)域5112之間的距離的一半。換言之，不同于介電材料5112和介電層5116的材料的區(qū)域可以被設置在(i)在介電材料區(qū)域5112的第一介電材料的底面下方的介電層5116和(ii)被提供在介電材料區(qū)域5112的第二介電材料的頂面上方的介電層5116之間。介電材料區(qū)域5112可以位于第一介電材料下方。

在介于連續(xù)摻雜區(qū)域之間的區(qū)域內，諸如在第一和第二摻雜區(qū)域5311和5312之間的區(qū)域內，多個導電材料區(qū)域5211至5291可以被設置在介電層5116的暴露表面上方。在第一方向上延伸的多個導電材料區(qū)域可以在與多個介電材料區(qū)域5112的交叉配置中在第二方向上以均勻間隔隔開。介電層5116填充在導電材料區(qū)域和介電材料區(qū)域5112之間的空間。因此，例如，在第一方向上延伸的導電材料區(qū)域5211可以被設置在鄰近襯底5111的介電材料區(qū)域5112和襯底5111之間。尤其是，在第一方向上延伸的導電材料區(qū)域5211可以被設置在(i)被設置在襯底5111上方的介電層5116和(ii)被設置在鄰近襯底5111的介電材料區(qū)域5112的底面下方的介電層5116之間。

在第一方向上延伸的導電材料區(qū)域5211至5291中的每一個可以被設置在(i)被設置在一個介電材料區(qū)域5112的頂面上方的介電層5116和(ii)被設置在下一個介電材料區(qū)域5112的底面下方的介電層5116之間。在第一方向上延伸的導電材料區(qū)域5221至5281可以被設置在介電材料區(qū)域5112之間。在第一方向上延伸的頂部導電材料區(qū)域5291可以被設置在最高的介電材料5112上方。在第一方向上延伸的導電材料區(qū)域5211至5291可以由金屬材料制成或包括金屬材料。在第一方向上延伸的導電材料區(qū)5211至5291可以由諸如多晶硅的導電材料制成或者包括諸如多晶硅的導電材料。

在第二摻雜區(qū)域5312和第三摻雜區(qū)域5313之間的區(qū)域內，可以設置與第一和第二摻雜區(qū)域5311和5312之間的結構相同的結構。例如，在第二和第三摻雜區(qū)域5312和5313之間的區(qū)域內，可以設置在第一方向上延伸的多個介電材料區(qū)域5112、在第一方向上順序設置并在第二方向上穿過多個介電材料區(qū)域5112的多個柱狀物5113、被設置在多個介電材料區(qū)域5112和多個柱狀物5113的暴露表面上的介電層5116以及在第一方向上延伸的多個導電材料區(qū)域5212至5292。

在第三摻雜區(qū)域5313和第四摻雜區(qū)域5314之間的區(qū)域內，可以設置與第一和第二摻雜區(qū)域5311和5312之間的結構相同的結構。例如，在第三和第四摻雜區(qū)域5313和5314之間的區(qū)域內，可以設置在第一方向上延伸的多個介電材料區(qū)域5112、在第一方向上順序設置并在第二方向上穿過多個介電材料區(qū)域5112的多個柱狀物5113、被設置在多個介電材料區(qū)域5112和多個柱狀物5113的暴露表面上的介電層5116以及在第一方向上延伸的多個導電材料區(qū)域5213至5293。

漏極5320可以分別設置在多個柱狀物5113上方。漏極5320可以由摻雜有第二類型雜質的硅材料制成。漏極5320可以由摻雜有n-型雜質的硅材料制成。雖然出于便于解釋的原因，漏極5320被例示為包含n-型硅，但應注意的是，漏極5320不限制于n-型硅。例如，每一個漏極5320的寬度可以大于每一個對應的柱狀物5113的寬度。每一個漏極5320可以焊盤的形狀設置在每一個對應的柱狀物5113的頂面上方。

在第三方向上延伸的導電材料區(qū)域5331至5333可以被設置在漏極5320上方。每一個導電材料區(qū)域5331至5333可被延伸地設置在被連續(xù)設置在第三方向上的漏極5320的上方且在第一方向上彼此之間具有預設分離距離。各自的導電材料區(qū)域5331至5333可以與其下的漏極5320電聯接。在第三方向上延伸的漏極5320和導電材料區(qū)域5331至5333可以通過接觸插塞被電聯接。在第三方向上延伸的導電材料區(qū)域5331至5333可以由金屬材料制成。在第三方向上延伸的導電材料區(qū)域5331至5333可以由諸如多晶硅的導電材料制成。

在圖5和圖6中，各自的柱狀物5113可以與介電層5116和在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292和5213至5293一起形成串。各自的柱狀物5113可以與介電層5116以及在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292和5213至5293一起形成nand串ns。每一個nand串ns可以包括多個晶體管結構ts。

現在參照圖7，在圖6中所示的晶體管結構ts中，介電層5116可以包括第一至第三子介電層5117、5118和5119。

在每一個柱狀物5113內的p-型硅的表面層5114可以充當主體。鄰近柱狀物5113的第一子介電層5117可以充當遂穿介電層，并可以包括熱氧化層。

第二子介電層5118可以充當電荷存儲層。第二子介電層5118可以充當電荷捕獲層，以及可以包括氮化物層或者諸如氧化鋁層、氧化鉿層等金屬氧化物層。

鄰近導電材料5233的第三子介電層5119可以充當阻擋介電層。鄰近在第一方向上延伸的導電材料5233的第三子介電層5119可以被形成為單層或多層。第三子介電層5119可以是介電常數大于第一子介電層5117和第二子介電層5118的諸如氧化鋁層、氧化鉿層等的高k介電層。

導電材料5233可以充當柵極或控制柵極。例如，柵極或控制柵極5233、阻擋介電層5119、電荷存儲層5118、隧穿介電層5117以及主體5114可以形成晶體管或存儲器單元晶體管結構。例如，第一至第三子介電層5117至5119可以形成氧化物-氮化物-氧化物(ono)結構。在實施例中，出于便于解釋的目的，在每一個柱狀物5113中的p-型硅的表面層5114將被稱作在第二方向上的主體。

存儲塊blki可以包括多個柱狀物5113。例如，存儲塊blki可以包括多個nand串ns。具體地，存儲塊blki可以包括在第二方向或垂直于襯底5111的方向上延伸的多個nand串ns。

每一個nand串ns可以包括被設置在第二方向上的多個晶體管結構ts。每一個nand串ns的多個晶體管結構ts中的至少一個可以充當串源極晶體管sst。每一個nand串ns的多個晶體管結構ts中的至少一個可以充當接地選擇晶體管gst。

柵極或控制柵極可以對應于在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292以及5213至5293。例如，柵極或控制柵極可以在第一方向上延伸并形成字線和包括至少一個源極選擇線ssl和至少一個接地選擇線gsl的至少兩個選擇線。

在第三方向上延伸的導電材料區(qū)域5331至5333可以被電聯接至nand串ns的一端。在第三方向上延伸的導電材料區(qū)域5331至5333可以充當位線bl。例如，在一個存儲塊blki中，多個nand串ns可以被電聯接至一個位線bl。

在第一方向上延伸的第二類型摻雜區(qū)域5311至5314可以被設置至nand串ns的其它端。在第一方向上延伸的第二類型摻雜區(qū)域5311至5314可以充當共源線csl。

例如，存儲塊blki可以包括在垂直于襯底5111的方向例如第二方向上延伸的多個nand串ns并可以充當例如電荷捕獲類型存儲器的nand閃速存儲塊，其中多個nand串ns被電聯接至一個位線bl。

盡管在圖5至圖7中示出在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292以及5213至5293被設置為九(9)層，但應注意的是在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292以及5213至5293不限制于此。例如，在第一方向上延伸的導電材料區(qū)域可以被設置在八(8)層、十六(16)層或任意多層內。例如，在一個nand串ns內，晶體管的數量可以是8個、16個或更多個。

盡管在圖5至圖7中示出三(3)個nand串ns被電聯接至一個位線bl，但應注意的是實施例并不限制于此。在存儲塊blki中，m個nand串ns可以被電聯接至一個位線bl，m為正整數。在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292以及5213至5293的數量和共源線5311至5314的數量可以隨著被電聯接至一個位線bl的nans串ns的數量變化。

進一步地，盡管在圖5至圖7中示出三(3)個nand串ns被電聯接至在第一方向上延伸的一個導電材料，但應注意的是實施例并不限制于此。例如，n個nand串ns可以被電聯接至在第一方向上延伸的一個導電材料，n為正整數。位線5331至5333的數量可以隨著被電聯接至在第一方向上延伸的一個導電材料的nand串ns的數量變化。

參照圖8，在具有第一結構的塊blki內，多個nand串ns11至ns31可以被設置在第一位線bl1和共源線csl之間。第一位線bl1可以對應于圖5和圖6的在第三方向上延伸的導電材料區(qū)域5331。nand串ns12至ns32可以被設置在第二位線bl2和共源線csl之間。第二位線bl2可以對應于圖5和圖6的在第三方向上延伸的導電材料區(qū)域5332。nand串ns13至ns33可以被設置在第三位線bl3和共源線csl之間。第三位線bl3可以對應于圖5和圖6的在第三方向上延伸的導電材料區(qū)域5333。

每一個nand串ns的源極選擇晶體管sst可以被電聯接至對應的位線bl。每一個nand串ns的接地選擇晶體管gst可以被電聯接至共源線csl。存儲器單元mc1和mc6可以被設置在每一個nand串ns的源極選擇晶體管sst和接地選擇晶體管gst之間。

在本示例中，nand串ns可以由行和列的單元來定義。被電聯接至一個位線的nand串ns可以形成一列。被電聯接至第一位線bl1的nand串ns11至ns31可以對應第一列。被電聯接至第二位線bl2的nand串ns12至ns32可以對應第二列。被電聯接至第三位線bl3的nand串ns13至ns33可以對應第三列。被電聯接至一個源極選擇線ssl的nand串ns可以形成一行。被電聯接至第一源極選擇線ssl1的nand串ns11至ns13可以形成第一行。被電聯接至第二源極選擇線ssl2的nand串ns21至ns23可以形成第二行。被電聯接至第三源極選擇線ssl3的nand串ns31至ns33可以形成第三行。

在每一個nand串ns內，高度可以被定義。在每一個nand串ns內，鄰近接地選擇晶體管gst的存儲器單元mc1的高度可以具有例如值“1”。在每一個nand串ns內，當從襯底5111測量時，存儲器單元的高度可以隨著存儲器單元靠近源極選擇晶體管sst而增加。例如，在每一個nand串ns內，鄰近源極選擇晶體管sst的存儲器單元mc6的高度可以具有例如值“7”。

被設置在同一行內的nand串ns的源極選擇晶體管sst可以共享源極選擇線ssl。被設置在不同行內的nand串ns的源極選擇晶體管sst可以分別被電聯接至不同的源極選擇線ssl1、ssl2和ssl3。

在同一行內的nand串ns內的同一高度上的存儲器單元可以共享字線wl。例如，在同一高度上，電聯接至不同行內的nand串ns的存儲器單元mc的字線wl可以互相之間電聯接。在同一行的nand串ns內的同一高度上的虛擬存儲器單元dmc可以共享虛擬字線dwl。例如，在同一高度或水平上，電聯接至在不同行內的nand串ns的虛擬存儲器單元dmc的虛擬字線dwl可以互相之間電聯接。

位于同一水平或高度或層上的字線wl或虛擬字線dwl對于可設置在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292和5213至5293的每層可以互相之間電聯接。在第一方向上延伸的導電材料區(qū)域5211至5291、5212至5292和5213至5293可以通過接觸部被共同電聯接至上層。換言之，在同一行內的nand串ns的接地選擇晶體管gst可以共享接地選擇線gsl。進一步地，在不同行內的nand串ns的接地選擇晶體管gst可以共享接地選擇線gsl。例如，nand串ns11至ns13、ns21至ns23和ns31至ns33可以被共同電聯接至接地選擇線gsl。

共源線csl可以被共同電聯接至nand串ns。在襯底5111上方的有源區(qū)域上方，第一至第四摻雜區(qū)域5311至5314可以電聯接。第一至第四摻雜區(qū)域5311至5314可以通過接觸部被共同電聯接至上層。

例如，如圖8所示，同一高度或水平的字線wl可以互相之間電聯接。因此，當在特定高度處的字線wl被選擇時，被電聯接至所選擇的字線wl的全部nand串ns可以被選擇。在不同行內的nand串ns可以被電聯接至不同的源極選擇線ssl。因此，在被電聯接至同一字線wl的nand串ns中，通過選擇源極選擇線ssl1至ssl3中的一個，在未選擇的行內的nand串ns可以與位線bl1至bl3電隔離。換言之，通過選擇源極選擇線ssl1至ssl3中的一個，被設置在與選擇的源極線相同的行內的nand串ns可以被選擇。此外，通過選擇位線bl1至bl3中的一個，被設置在與選擇的位線相同的列內的nand串ns可以被選擇。因此，只有被設置在與選擇的源極線相同的行和與選擇的位線相同的列內的nand串ns可以被選擇。

在每一個nand串ns內，虛擬存儲器單元dmc可以被提供。在圖8內，例如，虛擬存儲器單元dmc可以被設置在每一個nand串ns內的第三存儲器單元mc3和第四存儲器單元mc4之間。例如，第一至第三存儲器單元mc1至mc3可以被設置在虛擬存儲器單元dmc和接地選擇晶體管gst之間。第四至第六存儲器單元mc4至mc6可以被設置在虛擬存儲器單元dmc和源極選擇晶體管sst之間。每一個nand串ns的存儲器單元mc可以被虛擬存儲器單元dmc劃分為兩(2)個存儲器單元組。在劃分的存儲器單元組內，鄰近接地選擇晶體管gst的存儲器單元例如mc1至mc3可以被稱作較低存儲器單元組，鄰近串選擇晶體管sst的剩余存儲器單元例如mc4至mc6可以被稱作較高存儲器單元組。

在下文中，將參照圖9至圖11進行詳細描述，圖9至圖11示出根據使用與第一結構不同的三維(3d)非易失性存儲器裝置實施的實施例的存儲器系統(tǒng)內的存儲器裝置。

圖9是圖示地示出使用不同于上文參照圖5至圖8所描述的第一結構的三維(3d)非易失性存儲器裝置實施的存儲器裝置并示出圖4的多個存儲塊的存儲塊blkj的立體圖。圖10是示出沿著圖9的線vii-vii＇截取的存儲塊blkj的剖面圖。

參照圖9和圖10，存儲塊blkj可以包括在第一至第三方向上延伸的結構并可以包括襯底6311。襯底6311可以包含摻雜有第一類型雜質的硅材料。例如，襯底6311可以包含摻雜有p-型雜質的硅材料。襯底6311可以是p-型阱，例如，袋狀p-阱。襯底6311可以進一步包括n-型阱，其圍繞p-型阱。盡管在所述實施例中襯底6311被例示為p-型硅，但應注意的是襯底6311并不限制于p-型硅。

在x-軸方向和y-軸方向上延伸的第一至第四導電材料區(qū)域6321至6324被設置在襯底6311上方。第一至第四導電材料區(qū)域6321至6324可以在z-軸方向上隔開預設的距離。

在x-軸方向和y-軸方向上延伸的第五至第八導電材料區(qū)域6325至6328可以被設置在襯底6311上方。第五至第八導電材料區(qū)域6325至6328可以在z-軸方向上隔開預設的距離。第五至第八導電材料區(qū)域6325至6328可以在y-軸方向上與第一至第四導電材料區(qū)域6321至6324隔開。

穿過第一至第四導電材料區(qū)域6321至6324的多個下部柱狀物dp可以被設置。每一個下部柱狀物dp可以在z-軸方向上延伸。而且，穿過第五至第八導電材料區(qū)域6325至6328的多個上部柱狀物up可以被設置。每一個上部柱狀物up可以在z-軸方向上延伸。

下部柱狀物dp和上部柱狀物up中的每個可以包括內部材料6361、中間層6362和表面層6363。中間層6362可以充當單元晶體管的溝道。表面層6363可以包括阻擋介電層、電荷存儲層和隧穿介電層。

下部和上部柱狀物dp和up可以通過管柵pg彼此之間電聯接。管柵pg可以被設置在襯底6311內。例如，管柵pg可以包括與下部柱狀物dp和上部柱狀物up相同的材料。

在x-軸方向和y-軸方向上延伸的第二類型的摻雜材料6312可以被設置在下部柱狀物dp上方。例如，第二類型的摻雜材料6312可以包括n-型硅材料。第二類型的摻雜材料6312可以充當共源線csl。

漏極6340可以被設置在上部柱狀物up上方。漏極6340可以包括n-型硅材料。在y-軸方向上延伸的第一和第二上部導電材料區(qū)域6351和6352可以被設置在漏極6340上方。

第一和第二上部導電材料區(qū)域6351和6352可以沿著x-軸方向被分離。第一和第二上部導電材料區(qū)域6351和6352可以由金屬形成。第一和第二上部導電材料區(qū)域6351和6352和漏極6340可以通過接觸插塞互相電聯接。第一和第二上部導電材料區(qū)域6351和6352可以分別充當第一和第二位線bl1和bl2。

第一導電材料6321可以充當源極選擇線ssl。第二導電材料6322可以充當第一虛擬字線dwl1。第三和第四導電材料區(qū)域6323和6324可以分別充當第一和第二主字線mwl1和mwl2。第五和第六導電材料區(qū)域6325和6326可以分別充當第三和第四主字線mwl3和mwl4。第七導電材料6327可以充當第二虛擬字線dwl2。第八導電材料6328可以充當漏極選擇線dsl。

下部柱狀物dp和鄰近下部柱狀物dp的第一至第四導電材料區(qū)域6321至6324可以形成下部串。上部柱狀物up和鄰近上部柱狀物up的第五至第八導電材料區(qū)域6325至6328可以形成上部串。下部串和上部串可以通過管柵pg互相之間電聯接。下部串的一端可以電聯接至充當共源線csl的第二類型的摻雜材料6312。上部串的一端可以通過漏極6340電聯接至對應的位線。一個下部串和一個上部串可以形成一個單元串，其被電聯接在充當共源線csl的摻雜材料6312和充當位線bl的上部導電材料層6351和6352中的對應的一個之間。

例如，下部串可以包括源極選擇晶體管sst、第一虛擬存儲器單元dmc1和第一與第二主存儲器單元mmc1和mmc2。上部串可以包括第三和第四主存儲器單元mmc3和mmc4、第二虛擬存儲器單元dmc2和漏極選擇晶體管dst。

在圖9和圖10中，上部串和下部串可以形成nand串ns。nand串ns可以包括多個晶體管結構ts。因為上文參照圖7詳細描述了包括在圖9和圖10中的nand串ns內的晶體管結構，所以其詳細描述在此將會被省略。

圖11是示出具有如上參照圖9和圖10所述的第二結構的存儲塊blkj的等效電路的電路圖。為了方便起見，僅示出形成在第二結構內的存儲塊bklj內的一對的第一串st1和第二串st2。

參照圖11，在具有第二結構的存儲塊blkj內，多個單元串可以定義多個對的這種方式來設置，其中每一個單元串利用如上參照圖9和圖10所述的通過管柵pg電聯接的一個上部串和一個下部串實施。

例如，在具有第二結構的存儲塊blkj內，沿著第一溝道ch1(未示出)堆疊的存儲器單元cg0至cg31，例如，至少一個源極選擇柵極ssg1和至少一個漏極選擇柵極dsg1可以形成第一串st1，并且沿著第二溝道ch2(未示出)堆疊的存儲器單元cg0至cg31，例如，至少一個源極選擇柵極ssg2和至少一個漏極選擇柵極dsg2可以形成第二串st2。

第一和第二串st1和st2可以被電聯接至相同的漏極選擇線dsl和相同的源極選擇線ssl。第一串st1可以被電聯接至第一位線bl1。第二串st2可以被電聯接至第二位線bl2。

盡管圖11示出第一串st1和第二串st2被電聯接至相同的漏極選擇線dsl和相同的源極選擇線ssl，但可以設想的是第一串st1和第二串st2可以被電聯接至相同的源極選擇線ssl和相同的位線bl，第一串st1可以被電聯接至第一漏極選擇線dsl1并且第二串st2可以被電聯接至第二漏極選擇線dsl2。進一步可以被設想的是第一串st1和第二串st2可以被電聯接至相同的漏極選擇線dsl和相同的位線bl，第一串st1可以被電聯接至第一源極選擇線ssl1并且第二串st2可以被電聯接至第二源極選擇線ssl2。

圖12是示出根據本發(fā)明的實施例的存儲器系統(tǒng)110的簡圖。

根據圖12的實施例，存儲器系統(tǒng)110可以包括控制器130和存儲器裝置150?？刂破?30可以包括如圖1所示的主機接口單元132、處理器134、錯誤校正碼(ecc)單元138、電源管理單元140、nand閃速控制器(nfc)142以及存儲器144。此外，控制器130可以包括時間戳(ts)產生單元146和ts管理單元148。存儲器裝置150包括多個存儲塊152、154和156。存儲器裝置150的存儲塊(例如，152)可以包括元數據區(qū)域1210和用戶數據區(qū)域1230。

通過測量從存儲器系統(tǒng)110被啟動時開始經過的時間，ts產生單元146可以產生時間信息ts。當主機102做出編程請求時，產生的時間信息ts隨著被轉移的用戶(或編程)數據被轉移到存儲器裝置150。例如，產生的時間信息ts可以被存儲在存儲器裝置150內作為用于編程數據的元數據。

在實施例中，ts產生單元146可以包括時鐘產生單元(未示出)和計數單元(未示出)。ts產生單元146可以在存儲器系統(tǒng)110被啟動之后使用時鐘產生單元產生實時時鐘(rtc)并且可以通過使用計數單元對rtc進行計數來產生時間信息ts。然而，我們應當注意的是ts產生單元146不限制于上述特定的配置。許多其它配置可以被用于產生時間信息。

控制器130可以讀取存儲在存儲器裝置150中的時間信息ts并控制對與讀取的時間信息ts對應于的數據的測試讀取操作。時間信息ts可以被讀取用于每一個存儲塊并被定期管理?；跁r間信息ts，當主機102沒有請求任務時，測試讀取操作可以在空閑時間被執(zhí)行。

在實施例中，ts管理單元148可以將從存儲器裝置150讀取的時間信息tsr與時間戳產生單元146新產生的時間信息tsc進行比較?；谠谛庐a生的時間信息tsc和讀取的時間信息tsr之間的差，ts管理單元148可以設置對應于讀取的時間信息tsr的數據的測試讀取序列/時間。即，基于在新產生的時間信息tsc和讀取的時間信息tsr之間的差，ts管理單元148可以對存儲對應數據的頁面進行分組并管理頁面組，稍后將會進行更詳細的說明。

存儲器裝置150的存儲塊152可以包括：用戶數據區(qū)域1230，用于存儲主機102已經對其做出編程請求的數據；和元數據區(qū)域1210，用于存儲對應于存儲的數據的元數據，即，與存儲的數據相關的控制信息。在實施例中，控制信息可以包括時間信息ts?？刂菩畔⒖梢园ㄆ渌畔?，諸如，例如，錯誤校正碼或關于數據的標記單元信息。

例如，在本發(fā)明的實施例中，主機102可以請求關于數據的編程操作。然后，控制器130可以為請求的數據產生時間信息ts，并且將產生的時間信息ts連同數據一起轉移至存儲器裝置150。當編程操作被執(zhí)行時，存儲器裝置150可以從控制器130接收已經對其請求編程操作的數據和時間信息ts并將數據和時間信息ts分別存儲在用戶數據區(qū)域1230和元數據區(qū)域1210內。

圖13示出根據本發(fā)明的實施例的包括在存儲器裝置內的存儲器單元的閾值電壓分布。例如，圖13的閾值電壓的分布可以是包括在圖12的存儲器裝置150內的存儲器單元的閾值電壓的分布。應該注意的是，圖13示出當2-位數據被存儲在單個存儲器單元內時的多層單元(mlc)的閾值電壓分布。

根據圖13的實施例，水平軸vth表示存儲器單元的閾值電壓，豎直軸表示對應于閾值電壓的存儲器單元的數量。對應于數據“11”的擦除狀態(tài)e0具有最低的閾值電壓水平。此外，閾值電壓可以被設置在對應于數據“10”的第一編程狀態(tài)p1、對應于數據“00”的第二編程狀態(tài)p2和對應于數據“01”的第三編程狀態(tài)p3內。在這種情況下，分別對應于擦除狀態(tài)e0和編程狀態(tài)p1、p2和p3的2-位數據“11”、“10”、“00”和“01”之間的對應關系只是示例。擦除狀態(tài)e0和編程狀態(tài)p1、p2和p3以及對應的2-位數據“11”、“10”、“00”和“01”可以根據存儲器裝置150的設計方法以各種方式改變。

在存儲器裝置150內，編程的存儲器單元的閾值電壓具有多個狀態(tài)e0、p1、p2和p3中的一個。當對編程的存儲器單元執(zhí)行讀取操作時，讀取電壓vr1、vr2、和vr3被施加于存儲器單元的字線。第一讀取電壓vr1可以具有介于擦除狀態(tài)e0和第一編程狀態(tài)p1之間的電壓電平。第二讀取電壓vr2可以具有介于第一編程狀態(tài)p1和第二編程狀態(tài)p2之間的電壓電平。第三讀取電壓vr3可以具有介于第二編程狀態(tài)p2和第三編程狀態(tài)p3之間的電壓電平。

例如，當第二讀取電壓vr2在讀取操作中被施加時，具有對應于擦除狀態(tài)e0或第一編程狀態(tài)p1的閾值電壓的存儲器單元可以被打開，并且具有對應于第二或第三編程狀態(tài)p2或p3的閾值電壓的存儲器單元可以被關閉。因此，存儲在存儲器單元中的數據可以通過檢測響應于讀取電壓vr1、vr2或vr3被打開或關閉的存儲器單元而被檢查。

然而，已經被編程過一次的存儲器單元的閾值電壓分布甚至在沒有單獨操作的情況下可由于電荷損失而被改變。通常被認為是保留特性的存儲器單元的特性決定存儲在存儲器單元內的電荷在預定條件下被保留多久，即，存儲器單元的閾值電壓被保留多久。存儲器單元的保留特性隨著對存儲器單元執(zhí)行的編程/擦除操作的增加而惡化。因此，已經被編程過一次的存儲器單元的閾值電壓分布可以隨著時間變化。例如，由圖13中的虛線所示，由于電荷損失隨著時間發(fā)生，存儲器單元的閾值電壓分布可以轉移。

如果存儲器單元的保留特性惡化，編程的存儲器單元的閾值電壓可以隨著時間逐漸降低。例如，由圖13中的虛線所示，存儲器單元的閾值電壓可以逐漸轉移至更低的電平，即，不能維持它的原始電平。如果存儲器單元的閾值電壓降低，存儲器單元的數據可以被讀取為不同于原始的編程數據的數據。例如，在第二編程狀態(tài)p2中被編程的存儲器單元的閾值電壓變得比第二讀取電壓vr2低時，存儲器單元可以被檢測為具有擦除狀態(tài)e0或第一編程狀態(tài)p1，因此產生讀取錯誤。

因此，在編程操作之后的初始狀態(tài)中，編程狀態(tài)p1、p2和p3可以基于各自的讀取電壓vr1、vr2和vr3被精確地讀取。然而，當一個或多個存儲器單元的閾值電壓隨著時間改變時，一個或者多個存儲器單元可在使用讀取電壓vr1、vr2和vr3的讀取操作中產生錯誤。在實施例中，為了防止這樣的讀取錯誤并為了改善存儲器單元的保留特性，當編程操作被執(zhí)行時，對應的時間信息ts可以連同數據一起被存儲。此外，由于存儲器單元被編程而經過特定時間后的數據可以基于存儲的時間信息ts來確定，并且屬于確定的數據且可能發(fā)生讀取重試的可能性增加的數據可以通過測試操作被重新編程。在實施例中，存儲對應的數據的頁面可以基于存儲的時間信息ts被分組和管理。

圖14是示出根據本發(fā)明的一個實施例的用于分組頁面的操作的簡圖。例如，示出存儲塊152的8個頁面被分為三組，然而，我們應注意的是本發(fā)明不限制于此示例并且其它變型可以被本領域普通技術人員所設想到。

如上文所提到的，控制器110的ts管理單元148可以比較從存儲塊152的元數據區(qū)域1210讀取的時間信息tsr與由時間戳產生單元146新產生的時間信息tsc。此外，ts管理單元148可以在第一閾值th1的基礎上基于時間信息tsc和時間信息tsr之間的差將存儲塊152的頁面分為三組，即組1至組3。例如，如果差(tsc-tsr)(也稱作間隔時間)大于或等于閾值th1，則對應的頁面即頁面1和頁面3被分為組1。如果差(tsc-tsr)(或間隔時間)小于閾值th1且大于或等于閾值th1/2，則對應的頁面即頁面2、頁面4和頁面5被分為組2。如果差(tsc-tsr)(或間隔時間)小于閾值th1/2，則對應的頁面即頁面7和頁面8被分為組3。在實施例中，第一閾值th1可以是存儲器單元中的充電電荷未丟失的安全時間值。

根據圖14的實施例，第一和第三頁面被分為第一組即組1并被對應地管理為用于測試讀取操作的組。第二、第四和第五頁面被分為第二組即組2并被管理為用于測試讀取操作的組。第七和第八頁面被分為第三組即組3并被管理為用于測試讀取操作的組。例如，控制器130可以下列順序執(zhí)行測試讀取操作：首先對第一組即組1執(zhí)行測試讀取操作，其在編程之后已經花費了最長的時間，并接著順序地對第二和第三組即組2至組3執(zhí)行測試讀取操作。在操作之間的時間余量已經設置至一定程度的狀態(tài)中，當主機102沒有請求任務時，測試讀取操作可以在空閑時間執(zhí)行。在一個實施例中，第一閾值th1可以被設置為具有一些余量以用于控制包括在每一個組內的頁面。

控制器130可以對第一頁面組的頁面即頁面1和頁面3執(zhí)行測試讀取操作、檢測包括在每一個頁面內的錯誤并將具有隨后可發(fā)生讀取重試的良好的可能性的頁面重新編程到存儲器裝置150內。例如，控制器130可以重新編程包括大于預設的第二閾值th2的錯誤(或位數)的頁面。在一個實施例中，包括錯誤的頁面被重新編程到另一個存儲塊154或156而不是現有的存儲塊152中。

屬于測試-讀取頁面且還包括小于預設的第二閾值th2的錯誤(或位數)的頁面被ts管理單元148重新分組。根據實施例，對應的頁面可以被包括在第二組內，其中對第二組的測試讀取操作被優(yōu)先執(zhí)行，因為頁面的編程間隔時間已經超過了參照值，即，第一閾值。根據另一個實施例，根據包括在每一頁面中的錯誤(或位數)，對應的頁面可以被劃分為第二組和第三組。

下面參照圖15描述根據本發(fā)明的一個實施例的存儲器系統(tǒng)110的整體操作。

圖15是示出根據本發(fā)明的一個實施例的存儲器系統(tǒng)的操作的流程圖。例如，圖15的操作可以由圖12內的存儲器系統(tǒng)110的控制器130來執(zhí)行

1)在步驟s1510中讀取時間信息ts

控制器130從在存儲器裝置150的多個存儲塊152、154和156中選擇的存儲塊(例如，152)讀取時間信息tsr。特別地，控制器130可以通過讀取存儲在存儲塊152的元數據區(qū)1210中的控制信息獲得關于存儲在存儲塊152的用戶數據區(qū)域1230中的數據的時間信息tsr。當時間信息tsr對于其讀取操作具有比存儲的數據小的大小和負載時，存儲塊152可以被定期選擇和管理以用于測試讀取操作。

2)在步驟s1520中管理時間信息ts

控制器130的ts管理單元148比較從存儲器裝置150讀取的時間信息tsr和由時間戳產生單元146新產生的時間信息tsc。此外，ts管理單元148可基于產生的時間信息tsc和讀取的時間信息tsr之間的差設置對應的數據的測試讀取序列/時間。例如，ts管理單元148可以基于產生的時間信息tsc和讀取的時間信息tsr之間的差對存儲對應數據的頁面進行分組并設置待對每一組執(zhí)行的測試讀取操作的序列/時間。因此，當產生的時間信息tsc和讀取的時間信息tsr之間的差較小時，對應的數據的編程時間間隔不太大。因此，稍后可對對應的頁面執(zhí)行測試讀取操作。

3)在步驟s1530中執(zhí)行測試讀取

對屬于在步驟s1520中形成的組、產生的時間信息tsc和讀取的時間信息tsr之間的差很大的組的頁面執(zhí)行測試讀取操作。特別地，產生的時間信息tsc和讀取的時間信息tsr之間的差等于或大于預設的第一閾值th1(tsc-tsr≥th1)的組的頁面被確定為在數據已經被編程至其之后已經經過了一段時間。在那些頁面中，早些時候可能對具有更大的產生的時間信息tsc和讀取的時間信息tsr之差的頁面執(zhí)行了測試讀取操作。因此，測試讀取操作可以首先對這樣的組執(zhí)行。相反地，可以隨時間順序地對剩余的組執(zhí)行測試讀取操作。此外，當主機102沒有請求任務時，每一個測試讀取操作可以在空閑時間被執(zhí)行。

4)在步驟s1540中確定ecc錯誤

控制器130可以使用ecc單元138檢測已經對其執(zhí)行測試讀取操作的數據錯誤并基于所檢測的錯誤確定數據的可靠性。如果，作為ecc錯誤的確定結果，所檢測的錯誤位的數量大于或等于預設的第二閾值th2(是，錯誤位≥th2)，則控制器130確定對應的數據具有隨后將發(fā)生讀取重試的良好的可能性并繼續(xù)步驟1550。相反地，如果，作為ecc錯誤的確定結果，所檢測的錯誤位的數量小于預設的第二閾值th2(否，錯誤位<th2)，則控制器130確定對應的數據具有隨后將發(fā)生讀取重試的低的可能性并繼續(xù)步驟s1520。在這種情況下，預設的第二閾值th2可以小于位數，其可以被ecc單元138校正。例如，預設的第二閾值th2可以被設置為可校正位數的70％。

此外，控制器130的ts管理單元148可以基于在步驟1540中的ecc錯誤的確定結果對頁面進行重新分組，其中，每個頁面中的所檢測的錯誤位的數量小于預設的第二閾值th2(即，錯誤位<th2)。特別地，盡管這樣的頁面中的每一個具有參考值或更少的錯誤，但用于頁面的編程間隔時間已經超過了參考值。因此，頁面可以被包括在屬于剩余組并且對其優(yōu)先執(zhí)行測試讀取操作的更高的組內。在一個實施例中，頁面可以被包括在與所檢測的錯誤位的數量成比例的更高的組內。

5)在步驟s1550中對頁面重新編程

控制器130可以基于在步驟s1540中的ecc錯誤的確定結果對所檢測的錯誤位的數量大于或等于預設的第二閾值th2(即，錯誤位≥th2)的頁面重新編程。在這種情況下(s1540，是)，頁面可以被重新編程到不同于頁面已經首先被存儲于其內的存儲塊152的存儲塊154或156內。此外，控制器130可以通過ecc單元138校正所檢測的錯誤并重新編程其錯誤已經被校正的數據。

如上所述，根據本發(fā)明的實施例的存儲器系統(tǒng)可以在對數據執(zhí)行編程操作時將時間信息連同數據一起進行存儲并管理數據。此外，存儲器系統(tǒng)可以通過利用時間信息并基于時間信息選擇性地執(zhí)行測試讀取操作來管理大量數據以減少負載。

而且，存儲器系統(tǒng)可以通過基于時間信息對數據進行分組并在特定的時間間隔之后對數據進行重新分組/重新編程來減少隨后將出現紅色錯誤或讀取重試的可能性。即，存儲器系統(tǒng)的讀取性能可以被提升。作為結果，由于存儲器單元的保留特性隨時間的惡化導致的數據丟失可以被預防。

例如，在本實施例中，基于時間信息，數據已經被示為基于時間信息在頁面基礎上被分組并被管理。在一個實施例中，然而，因為時間信息可以基于ecc處理單元被記錄，所以數據可以根據存儲器負載在頁面或存儲塊基礎上被管理。

該技術可以通過基于時間信息對數據進行分組并在特定的時間間隔之后對數據進行重新分組/重新編程來減少隨后將出現紅色錯誤或讀取重試的可能性。此外，該技術可以提升存儲器系統(tǒng)的讀取性能并預防由于存儲器單元的保留特性隨時間的惡化而導致的數據丟失。

盡管為了說明目的已經描述了多個實施例，但在不脫離權利要求中所限定的本發(fā)明的精神和/或范圍的情況下，可以做出多種改變和變形，這對本領域普通技術人員來講是顯而易見的。