本申請要求2015年8月4日向韓國知識產(chǎn)權(quán)局提交的申請?zhí)枮?0-2015-0109971的韓國專利申請的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

各種實施例總體涉及一種參數(shù)設(shè)置電路，更具體地，涉及一種參數(shù)設(shè)置電路、使用其的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)。

背景技術(shù)：

半導(dǎo)體裝置在參數(shù)上應(yīng)當(dāng)遵守工業(yè)標(biāo)準(zhǔn)。例如，半導(dǎo)體裝置應(yīng)當(dāng)遵守操作參數(shù)以無錯誤地進(jìn)行由其他設(shè)備所請求的各種操作。

所有的操作參數(shù)可以影響半導(dǎo)體裝置的可靠性。作為初始化序列的一部分，因此，半導(dǎo)體裝置操作參數(shù)必須被設(shè)置。

技術(shù)實現(xiàn)要素：

各種實施例針對一種參數(shù)設(shè)置電路、使用其的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)，其不僅適用于穩(wěn)定參數(shù)設(shè)置也適用于與操作規(guī)范的改變相對應(yīng)的可變參數(shù)設(shè)置。

在一個實施例中，一種參數(shù)設(shè)置電路可以包括：第一參數(shù)設(shè)置單元，被配置為使用第一編碼信號來設(shè)置第一參數(shù)，第一編碼信號通過調(diào)節(jié)參數(shù)信息的值以符合減速模式來產(chǎn)生；第二參數(shù)設(shè)置單元，被配置為通過調(diào)節(jié)第一編碼信號的值以符合第二參數(shù)的規(guī)格來產(chǎn)生初步編碼信號，以及使用第二編碼信號來設(shè)置第二參數(shù)，第二編碼信號通過根據(jù)控制信號調(diào)節(jié)初步編碼信號的值來產(chǎn)生；以及控制部，被配置為根據(jù)是否是減速模式以及第一編碼信號的值是否是奇數(shù)來產(chǎn)生控制信號。

在一個實施例中，第一參數(shù)設(shè)置單元可以包括：除法器，被配置為輸出通過將參數(shù)信息除以預(yù)定除數(shù)而產(chǎn)生的值；多路復(fù)用器，被配置為通過根據(jù)減速模式信號而從參數(shù)信息和除法器的輸出信號之間選擇一種來輸出第一編碼信號，所述減速模式信號定義減速模式；以及解碼器，被配置為對第一編碼信號解碼，以及產(chǎn)生用于設(shè)置第一參數(shù)的第一參數(shù)設(shè)置信號。

在一個實施例中，第二參數(shù)設(shè)置單元可以包括：除法器，被配置為輸出通過將第一編碼信號除以預(yù)定除數(shù)而產(chǎn)生的值作為初步編碼信號；加法器，被配置為將預(yù)定值加至初步編碼信號并輸出結(jié)果信號；多路復(fù)用器，被配置為通過根據(jù)控制信號選擇初步編碼信號或加法器的輸出來輸出第二編碼信號；以及解碼器，被配置為對第二編碼信號解碼，并產(chǎn)生用于設(shè)置第二參數(shù)的第二參數(shù)設(shè)置信號。

在一個實施例中，在第一編碼信號具有奇數(shù)的情況下，除法器可以被配置為輸出通過將第一編碼信號除去最低有效位的余數(shù)除以所述預(yù)定除數(shù)而產(chǎn)生的值作為初步編碼信號。

在一個實施例中，控制部可以被配置為通過將定義減速模式的減速模式信號、第一編碼信號的最低有效信號位以及定義前導(dǎo)模式的前導(dǎo)模式信號進(jìn)行組合來輸出控制信號。

在一個實施例中，一種半導(dǎo)體裝置可以包括：核心塊，包括單元陣列以及用于將數(shù)據(jù)寫入至單元陣列中或者從單元陣列讀出數(shù)據(jù)的行路徑和列路徑；模式寄存器組，被配置為儲存與半導(dǎo)體裝置的操作相關(guān)聯(lián)的參數(shù)信息；參數(shù)設(shè)置電路，被配置為通過調(diào)節(jié)從模式寄存器組提供的參數(shù)信息來產(chǎn)生用于設(shè)置半導(dǎo)體裝置的第一參數(shù)的第一參數(shù)設(shè)置信號和用于設(shè)置半導(dǎo)體裝置的第二參數(shù)的第二參數(shù)設(shè)置信號，所述參數(shù)信息被設(shè)置為符合減速模式；以及輸入/輸出控制電路，被配置為根據(jù)第一參數(shù)設(shè)置信號和第二參數(shù)設(shè)置信號來控制對核心塊的列路徑的激活時序。

在一個實施例中，輸入/輸出控制電路可以被配置為通過將用于開啟列路徑的列選擇信號偏移與第一參數(shù)設(shè)置信號或第二參數(shù)設(shè)置信號相對應(yīng)的時鐘時間(tCK)來控制列路徑的激活時序。

附圖說明

圖1是圖示根據(jù)一個實施例的半導(dǎo)體系統(tǒng)1的示例的示圖。

圖2是圖示根據(jù)一個實施例的半導(dǎo)體裝置80的示例的示圖。

圖3是圖示根據(jù)一個實施例的參數(shù)設(shè)置電路100的示圖。

圖4是圖示根據(jù)一個實施例的參數(shù)設(shè)置電路101的示例的示圖。

圖5是圖示根據(jù)一個實施例的參數(shù)設(shè)置電路102的示例的示圖。

具體實施方式

在下文中，將通過實施例的各種示例而參照附圖來在下面描述參數(shù)設(shè)置電路、使用其的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)。

當(dāng)半導(dǎo)體裝置上電且被初始化時，各種操作參數(shù)被編程以用于執(zhí)行半導(dǎo)體裝置的各種操作。

例如，JEDEC存儲器標(biāo)準(zhǔn)(其為由電子器件工程聯(lián)合委員會頒布的用于半導(dǎo)體存儲器電路的說明書)定義了寫入恢復(fù)時間和讀取至預(yù)充電延遲。

根據(jù)JEDEC存儲器標(biāo)準(zhǔn)，在正常模式中，讀取至預(yù)充電延遲具有與寫入恢復(fù)時間的一半相對應(yīng)的值。

在一個實施例中，第一參數(shù)tWR可以定義在寫入突發(fā)(burst)結(jié)束之后直到預(yù)充電時段開始的時間段期間的時鐘周期，以及第二參數(shù)tRTP可以定義在讀取操作結(jié)束之后直到預(yù)充電時段開始的時間段期間的時鐘周期。第二參數(shù)可以具有與寫入恢復(fù)時間的一半相對應(yīng)的值。

另外，在一個實施例中，可以使用減速模式(gear-down mode)。

雖然正常模式是允許半導(dǎo)體裝置的操作基于外部時鐘信號(其為從半導(dǎo)體裝置的外部提供的時鐘信號)來執(zhí)行的操作模式，但減速模式是使用通過將外部時鐘信號分頻而產(chǎn)生的分頻時鐘信號的操作模式。

如圖1中所示，根據(jù)一個實施例的半導(dǎo)體系統(tǒng)1可以包括襯底50、半導(dǎo)體存儲器20和處理器10。

半導(dǎo)體系統(tǒng)1可以包括系統(tǒng)級封裝、多芯片封裝、片上系統(tǒng)和包括多個封裝體的層疊封裝中的一種或更多種形式。

襯底50可以提供用于處理器10與半導(dǎo)體存儲器20之間的數(shù)據(jù)通信的信號路徑，且包括用于提供信號路徑的額外邏輯電路和用于測試的邏輯電路。

襯底50可以包括插入器和印刷電路板(PCB)中的一種或更多種。由襯底50提供的信號路徑可以包括金屬層和硅通孔中的一種或更多種。

襯底50可以經(jīng)由封裝焊球60(諸如球柵陣列、凸球和C4凸塊)耦接至外部設(shè)備。外部設(shè)備可以為主機(jī)2，主機(jī)2通過耦接至半導(dǎo)體系統(tǒng)1來操作。

襯底50可以經(jīng)由微凸塊70來耦接至處理器10和半導(dǎo)體存儲器20。

處理器10可以經(jīng)由系統(tǒng)總線(未示出)和襯底50來與主機(jī)2通信，以及可以執(zhí)行由主機(jī)2請求的各種計算操作。

處理器10可以包括中央處理單元(CPU)、圖像處理單元(GPU)、多媒體處理器(MMP)和數(shù)字信號處理器(DSP)中的一種或更多種。

處理器10可以被提供作為片上系統(tǒng)、系統(tǒng)級封裝或?qū)盈B封裝的組件，在片上系統(tǒng)、系統(tǒng)級封裝或?qū)盈B封裝中提供了具有各種功能的處理器芯片(諸如應(yīng)用處理器(AP))。

處理器10可以經(jīng)由存儲器控制器11來訪問半導(dǎo)體存儲器20。

提供給存儲器控制器11的物理層12和提供給半導(dǎo)體存儲器20的物理層31可以將信號轉(zhuǎn)變?yōu)榉纤鼈冎g的接口。

雖然根據(jù)一個實施例的存儲器控制器11可以安置在處理器10中，但本發(fā)明不局限于此。在一個實施例中，存儲器控制器11可以單獨安置在處理器10的外部。

在一個實施例中，半導(dǎo)體存儲器20可以包括層疊半導(dǎo)體芯片。在此情況下，存儲器控制器11可以為半導(dǎo)體存儲器20中的層疊半導(dǎo)體芯片中的一個。

存儲器控制器11可以安裝在襯底50上，與半導(dǎo)體存儲器20和處理器10分開。

存儲器控制器11可以將命令、地址、時鐘和數(shù)據(jù)提供給半導(dǎo)體存儲器20以控制半導(dǎo)體存儲器20，以及可以接收從層疊半導(dǎo)體存儲器20輸出的數(shù)據(jù)。

物理層12和31可以用作接口電路，該接口電路將從處理器10或存儲器控制器11傳輸來的信號轉(zhuǎn)變?yōu)檫m合于在半導(dǎo)體存儲器20中使用的信號，或者將從半導(dǎo)體存儲器20傳輸來的信號轉(zhuǎn)變?yōu)檫m合于在處理器10或存儲器控制器11中使用的信號。

半導(dǎo)體存儲器20可以為3D半導(dǎo)體封裝體，該3D半導(dǎo)體封裝體包括多個層疊的半導(dǎo)體芯片。

半導(dǎo)體存儲器20可以包括邏輯芯片30以及順序地層疊在邏輯芯片30上的多個存儲器芯片40至42。

邏輯芯片30和多個存儲器芯片40至42可以經(jīng)由硅通孔TSV而彼此耦接。

邏輯芯片30可以用于存儲器控制器11與多個存儲器芯片40至42之間的數(shù)據(jù)傳輸。

邏輯芯片30可以包括物理層31、測試電路32和修復(fù)相關(guān)電路(未示出)。

物理層31可以接收經(jīng)由諸如處理器10、存儲器控制器11和物理層12的組件傳輸來的控制信號和數(shù)據(jù)信號，且可以將從多個存儲器芯片40至42輸出的信號和數(shù)據(jù)放大以將放大的信號和數(shù)據(jù)傳輸至物理層12。

執(zhí)行針對多個存儲器芯片40至42的測試的測試電路32可以耦接至處理器10或者存儲器控制器11，或者可以耦接至主機(jī)2(例如，測試儀器)。另外，測試電路32可以獨立執(zhí)行針對半導(dǎo)體存儲器20的測試。

測試電路32可以包括在晶片級和/或封裝級測試多個存儲器芯片40至42的電路。

測試電路32可以包括各種存儲器測試相關(guān)電路，諸如內(nèi)嵌自測試電路、自修復(fù)電路和自應(yīng)力電路。

測試電路32可以測試硅通孔、微凸塊、邊界掃描測試、老化(burn-in)應(yīng)力測試、數(shù)據(jù)輸入/輸出測試、數(shù)據(jù)壓縮測試等。

測試電路32可以包括修復(fù)邏輯，修復(fù)邏輯用冗余存儲單元取代出故障的存儲單元。

每個存儲器芯片40至42可以具有用于儲存經(jīng)由邏輯芯片30而從處理器10或存儲器控制器11傳輸來的數(shù)據(jù)的數(shù)據(jù)儲存器。

多個存儲器芯片40至42還可以包括用于與邏輯芯片30的測試電路32合作執(zhí)行測試的邏輯電路。

半導(dǎo)體存儲器20可以通過調(diào)節(jié)在模式寄存器組中設(shè)置的參數(shù)以符合特定的操作模式來控制列操作和行操作。

在一個實施例中，半導(dǎo)體存儲器20可以調(diào)節(jié)參數(shù)以符合減速模式。

在半導(dǎo)體存儲器20中，邏輯芯片30可以通過調(diào)節(jié)在模式寄存器組中設(shè)置的參數(shù)以符合諸如減速模式的特定操作模式來控制每個存儲器芯片40至42的列操作和行操作。

圖1的半導(dǎo)體存儲器20中的邏輯芯片30或者多個存儲器芯片40至42中的每個可以以與圖2中的半導(dǎo)體裝置80相同的方式來配置。

如圖2中所示，根據(jù)一個實施例的半導(dǎo)體裝置80可以包括核心塊81、輸入/輸出電路84、模式寄存器組86、參數(shù)設(shè)置電路88和輸入/輸出控制電路90。

核心塊81可以包括單元陣列82和用于將數(shù)據(jù)寫入至單元陣列82中或者從單元陣列82讀出數(shù)據(jù)的行/列路徑。

單元陣列82可以劃分為諸如區(qū)塊(mat)的小單元或者諸如存儲體的大單元。

輸入/輸出電路84可以執(zhí)行用于與核心塊81交換信號的操作。

輸入/輸出電路84可以包括用于數(shù)據(jù)輸入/輸出操作的輸入/輸出端子(例如，DQ引腳)和電路(未示出)。

模式寄存器組86可以儲存在半導(dǎo)體裝置80的操作中使用的參數(shù)信息。該參數(shù)信息的示例可以包括上述的第一參數(shù)tWR和第二參數(shù)tRTP。

參數(shù)設(shè)置電路88可以通過調(diào)節(jié)從模式寄存器組86提供的參數(shù)信息以滿足半導(dǎo)體裝置80的特定操作模式來產(chǎn)生參數(shù)設(shè)置信號。

在一個實施例中，參數(shù)設(shè)置電路88可以根據(jù)從模式寄存器組86提供的參數(shù)信息之中的第一參數(shù)tWR以及半導(dǎo)體裝置80的減速模式來產(chǎn)生參數(shù)設(shè)置信號。

輸入/輸出控制電路90可以根據(jù)從參數(shù)設(shè)置電路88提供的參數(shù)設(shè)置信號來控制對核心塊81的與第一參數(shù)tWR和第二參數(shù)tRTP相關(guān)聯(lián)的行路徑和列路徑的激活。

可以以如下的方式來實施對列路徑的激活控制，即，通過將用于開啟列路徑的列選擇信號偏移與參數(shù)設(shè)置信號相對應(yīng)的若干個時鐘周期來控制與第一參數(shù)tWR和第二參數(shù)tRTP相關(guān)聯(lián)的預(yù)充電時序(timing)。

例如，如果參數(shù)設(shè)置信號具有與二十六相對應(yīng)的值，則可以通過將列選擇信號基于時鐘信號偏移二十六個時鐘周期來控制對列路徑的激活時序。

如果在減速模式(在減速模式中基于通過將外部時鐘信號內(nèi)部地分頻而產(chǎn)生的分頻時鐘信號來執(zhí)行操作)中參數(shù)設(shè)置信號具有與十三相對應(yīng)的值，則可以通過將列選擇信號基于該分頻時鐘信號偏移十三個時鐘周期來控制對列路徑的激活時序。

圖2中的參數(shù)設(shè)置電路88可以以下面將要描述的圖3、圖4或圖5中的形式來實現(xiàn)。

如圖3中所示，根據(jù)一個實施例的參數(shù)設(shè)置電路100可以包括第一參數(shù)設(shè)置單元110和第二參數(shù)設(shè)置單元120。

第一參數(shù)設(shè)置單元110可以包括除法器111、多路復(fù)用器112和解碼器113。

除法器111可以輸出通過將參數(shù)信息INF_tWR除以預(yù)定除數(shù)(divisor)(例如，2)而得到的值。

在輸入信號具有與奇數(shù)相對應(yīng)的值的情況下，除法器111可以輸出通過從輸入信號減去最低有效位(LSB)然后除以2而得到的值。

參數(shù)信息INF_tWR可以為從圖2的模式寄存器組86提供的第一參數(shù)tWR的編碼信息。

多路復(fù)用器112可以通過根據(jù)減速模式信號Geardown而從參數(shù)信息INF_tWR和除法器111的輸出信號之間選擇一種來輸出第一編碼信號CODE<N:0>。

減速模式信號Geardown為當(dāng)半導(dǎo)體裝置以減速模式操作時具有預(yù)定電平(例如，邏輯高電平)的信號。

當(dāng)減速模式信號Geardown處于邏輯高電平時，多路復(fù)用器112可以輸出除法器111的輸出信號作為第一編碼信號CODE<N:0>。

當(dāng)減速模式信號Geardown處于邏輯低電平時，多路復(fù)用器112可以輸出參數(shù)信息INF_tWR作為第一編碼信號CODE<N:0>。

解碼器113可以對第一編碼信號CODE<N:0>解碼，并產(chǎn)生第一參數(shù)設(shè)置信號DEC_tWR。

第二參數(shù)設(shè)置單元120可以包括除法器121和解碼器122。

除法器121可以輸出通過將第一編碼信號CODE<N:0>除以預(yù)定除數(shù)(例如，2)而得到的值。

在輸入信號具有與奇數(shù)相對應(yīng)的值的情況下，除法器121可以輸出通過從輸入信號減去最低有效位(LSB)然后除以2而得到的值。

解碼器122可以對除法器121的輸出信號解碼，并產(chǎn)生第二參數(shù)設(shè)置信號DEC_tRTP。

根據(jù)從參數(shù)設(shè)置電路88提供的第一參數(shù)設(shè)置信號DEC_tWR或第二參數(shù)設(shè)置信號DEC_tRTP，輸入/輸出控制電路90(見圖2)可以控制核心塊81的列路徑的激活時序。

在正常模式中，第二參數(shù)tRTP具有與第一參數(shù)tWR的一半相對應(yīng)的值。

在一個實施例中，當(dāng)減速模式信號Geardown處于邏輯低電平時為正常模式。

因此，除法器121可以允許第二參數(shù)設(shè)置信號DEC_tRTP具有與第一參數(shù)設(shè)置信號DEC_tWR的一半相對應(yīng)的值。

例如，當(dāng)假定第一參數(shù)tWR為二十四時，參數(shù)信息INF_tWR可以具有與二十四相對應(yīng)的編碼值。

在正常模式的情況下，第一參數(shù)設(shè)置信號DEC_tWR可以具有與二十四相對應(yīng)的值，而第二參數(shù)設(shè)置信號DEC_tRTP可以具有與十二相對應(yīng)的值。

在減速模式的情況下，第一參數(shù)設(shè)置信號DEC_tWR可以具有與十二相對應(yīng)的值，而第二參數(shù)設(shè)置信號DEC_tRTP可以具有與六相對應(yīng)的值。

在一個實施例中，當(dāng)減速模式信號Geardown處于高邏輯電平時為減速模式。

由于減速模式基于通過將外部時鐘信號除以2而產(chǎn)生的分頻時鐘信號來操作，因此第一參數(shù)設(shè)置信號DEC_tWR和第二參數(shù)設(shè)置信號DEC_tRTP相比于正常模式中的第一參數(shù)設(shè)置信號和第二參數(shù)設(shè)置信號而可以被調(diào)節(jié)為具有一半值。

在正常模式中，在第一參數(shù)設(shè)置信號DEC_tWR具有值二十四而第二參數(shù)設(shè)置信號DEC_tRTP具有值十二的情況下，輸入/輸出控制電路90(參見圖2)可以通過根據(jù)第一參數(shù)設(shè)置信號DEC_tWR將列選擇信號基于外部時鐘信號偏移二十四個時鐘周期(例如，24tCK)來控制對列路徑的激活時序，或者通過根據(jù)第二參數(shù)設(shè)置信號DEC_tRTP將列選擇信號基于外部時鐘信號偏移十二個時鐘周期(例如，12tCK)來控制對列路徑的激活時序。

在減速模式中，在第一參數(shù)設(shè)置信號DEC_tWR具有與十二相對應(yīng)的值而第二參數(shù)設(shè)置信號DEC_tRTP具有與六相對應(yīng)的值的情況下，輸入/輸出控制電路90(參見圖2)可以通過根據(jù)第一參數(shù)設(shè)置信號DEC_tWR將列選擇信號基于分頻時鐘信號偏移十二個時鐘周期(例如，12tCK)來控制對列路徑的激活時序，或者通過根據(jù)第二參數(shù)設(shè)置信號DEC_tRTP將列選擇信號基于分頻時鐘信號偏移六個時鐘周期(例如，6tCK)來控制對列路徑的激活時序。

如圖4中所示，根據(jù)一個實施例的參數(shù)設(shè)置電路101可以包括第一參數(shù)設(shè)置單元210和第二參數(shù)設(shè)置單元220。

第一參數(shù)設(shè)置單元210可以包括除法器211、多路復(fù)用器212和解碼器213。

除法器211可以輸出通過將參數(shù)信息INF_tWR除以預(yù)定除數(shù)(例如，2)而得到的值。

在輸入信號具有與奇數(shù)相對應(yīng)的值的情況下，除法器211可以輸出通過從輸入信號減去最低有效位(LSB)然后除以2而得到的值。

參數(shù)信息INF_tWR可以為從圖2中的模式寄存器組86提供的第一參數(shù)tWR的編碼信息。

多路復(fù)用器212可以通過根據(jù)減速模式信號Geardown而從參數(shù)信息INF_tWR和除法器211的輸出信號之間選擇一種來輸出第一編碼信號CODE<N:0>。

減速模式信號Geardown為當(dāng)半導(dǎo)體裝置以減速模式操作時具有預(yù)定電平(例如，高電平)的信號。

當(dāng)減速模式信號Geardown處于邏輯高電平時，多路復(fù)用器212可以輸出除法器211的輸出信號作為第一編碼信號CODE<N:0>。

當(dāng)減速模式信號Geardown處于邏輯低電平時，多路復(fù)用器212可以輸出第一參數(shù)信息INF_tWR作為第一編碼信號CODE<N:0>。

解碼器213可以對第一編碼信號CODE<N:0>解碼，并產(chǎn)生第一參數(shù)設(shè)置信號DEC_tWR。

第二參數(shù)設(shè)置單元220可以包括除法器221、加法器222、多路復(fù)用器223、解碼器224和控制部230。

除法器221可以輸出通過將第一編碼信號CODE<N:0>除以預(yù)定除數(shù)(例如，2)而得到的值作為初步編碼信號CODE_A<M:0>。

在輸入信號具有與奇數(shù)相對應(yīng)的值的情況下，除法器221可以輸出通過從輸入信號減去最低有效位(LSB)然后除以2而得到的值。

加法器222可以輸出通過將預(yù)定值(例如，1)加至初步編碼信號CODE_A<M:0>而得到的值。

多路復(fù)用器223可以通過根據(jù)控制信號CTRL_MUX而從初步編碼信號CODE_A<M:0>和加法器222的輸出之間選擇一種來輸出第二編碼信號CODE_B<L:0>。

解碼器224可以對第二編碼信號CODE_B<L:0>解碼，并產(chǎn)生第二參數(shù)設(shè)置信號 DEC_tRTP。

控制部230可以根據(jù)減速模式信號Geardown和第一編碼信號CODE<N:0>之中的特定信號位(例如，最低有效信號位CODE<0>)來產(chǎn)生控制信號CTRL_MUX。

第一編碼信號CODE<N:0>中的最低有效信號位CODE<0>可以定義第一編碼信號CODE<N:0>的值對應(yīng)于奇數(shù)還是偶數(shù)。

如果最低有效信號位CODE<0>處于邏輯低電平，則可以定義為第一編碼信號CODE<N:0>的值對應(yīng)于偶數(shù)，而如果最低有效信號位CODE<N:0>處于邏輯高電平，則可以定義為第一編碼信號CODE<N:0>的值對應(yīng)于奇數(shù)。

控制部230可以根據(jù)減速模式信號Geardown、第一編碼信號CODE<N:0>之中的最低有效信號位CODE<0>以及測試模式信號TESTMODE_SIG來產(chǎn)生控制信號CTRL_MUX。

控制部230可以包括邏輯門231和232。

在正常模式中，由于減速模式信號Geardown處于邏輯低電平，因此無論剩余信號(即，測試模式信號TESTMODE_SIG以及第一編碼信號CODE<N:0>的最低有效信號位CODE<0>)如何控制部230都輸出處于邏輯低電平的控制信號CTRL_MUX。

在減速模式中，如果最低有效信號位CODE<0>處于邏輯高電平(即，第一編碼信號CODE<N:0>具有與奇數(shù)相對應(yīng)的值)，則控制部230可以根據(jù)測試模式信號TESTCODE_SIG來產(chǎn)生控制信號CTRL_MUX。

在減速模式中，如果測試模式信號TESTCODE_SIG和最低有效信號位CODE<0>處于邏輯高電平，則控制部230輸出處于邏輯高電平的控制信號CTRL_MUX。

在正常模式的情況下，多路復(fù)用器223可以通過根據(jù)處于邏輯低電平的控制信號CTRL_MUX選擇初步編碼信號CODE_A<M:0>來輸出第二編碼信號CODE_B<L:0>。

在減速模式的情況下，如果第一編碼信號CODE<N:0>具有與奇數(shù)相對應(yīng)的值(例如，十三)，則除法器221的輸出可以輸出通過從第一編碼信號CODE<N:0>減去最低有效位(LSB)然后除以2而得到的六。相應(yīng)地，如果第一參數(shù)信息INF_tWR具有與十三相對應(yīng)的值，則第二參數(shù)信息INF_tRTP具有與六相對應(yīng)的值。

如上所述，由于第二參數(shù)信息INF_tRTP不具有與第一參數(shù)信息INF_tWR的一半相對應(yīng)的值，因此關(guān)于列控制可能出現(xiàn)時序錯誤。因此，在根據(jù)圖4的一個實施例中， 在減速模式中第一編碼信號CODE<N:0>具有奇數(shù)的情況下，可以調(diào)節(jié)第二參數(shù)信息INF_tRTP的值。

也就是說，使用測試模式信號TESTMODE_SIG，多路復(fù)用器223可以通過從初步編碼信號CODE_A<M:0>和加法器222的輸出之間選擇一種來輸出第二編碼信號CODE_B<L:0>。

在正常模式中，或者在雖然為減速模式但第一編碼信號CODE<N:0>具有偶數(shù)的情況下，無論測試模式信號TESTMODE_SIG如何控制部230都可以產(chǎn)生邏輯低電平的控制信號CTRL_MUX。相應(yīng)地，多路復(fù)用器223可以通過根據(jù)處于邏輯低電平的控制信號CTRL_MUX選擇初步編碼信號CODE_A<M:0>來輸出第二編碼信號CODE_B<L:0>。

如果為減速模式、第一編碼信號CODE<N:0>具有奇數(shù)且測試模式信號TESTMODE_SIG處于邏輯高電平，則控制部230可以產(chǎn)生處于邏輯高電平的控制信號CTRL_MUX。相應(yīng)地，多路復(fù)用器223可以通過根據(jù)處于邏輯高電平的控制信號CTRL_MUX選擇加法器222的輸出來輸出第二編碼信號CODE_B<L:0>。

例如，如果第一參數(shù)tWR具有與二十四相對應(yīng)的值，則參數(shù)信息INF_tWR可以具有與二十六相對應(yīng)的編碼值。

在正常模式的情況下，第一參數(shù)設(shè)置信號DEC_tWR可以具有與二十六相對應(yīng)的值，以及第二參數(shù)設(shè)置信號DEC_tRTP可以具有與十三相對應(yīng)的值。

然而，在減速模式的情況下，第一參數(shù)設(shè)置信號DEC_tWR可以具有與十三相對應(yīng)的值，以及第二參數(shù)設(shè)置信號DEC_tRTP可以具有與六或七相對應(yīng)的值。

在正常模式中，在第一參數(shù)設(shè)置信號DEC_tWR具有與二十六相對應(yīng)的值以及第二參數(shù)設(shè)置信號DEC_tRTP具有與十三相對應(yīng)的值的情況下，輸入/輸出控制電路90(參見圖2)可以通過根據(jù)第一參數(shù)設(shè)置信號DEC_tWR將列選擇信號基于外部時鐘信號偏移二十六個時鐘周期(例如，26tCK)來控制對列路徑的激活時序，或者通過根據(jù)第二參數(shù)設(shè)置信號DEC_tRTP將列選擇信號基于外部時鐘信號偏移十三個時鐘周期(例如，13tCK)來控制對列路徑的激活時序。

在減速模式中，在第一參數(shù)設(shè)置信號DEC_tWR具有與十三相對應(yīng)的值以及第二參數(shù)設(shè)置信號DEC_tRTP具有與六相對應(yīng)的值的情況下，輸入/輸出控制電路90(參見圖2)可以通過根據(jù)第一參數(shù)設(shè)置信號DEC_tWR將列選擇信號基于分頻時鐘信號偏移十三個時鐘周期(例如，13tCK)來控制對列路徑的激活時序，或者通過根據(jù)第二參數(shù)設(shè)置 信號DEC_tRTP將列選擇信號基于分頻時鐘信號偏移六個時鐘周期(例如，6tCK)來控制對列路徑的激活時序。

在減速模式中，在第一參數(shù)設(shè)置信號DEC_tWR具有與十三相對應(yīng)的值以及第二參數(shù)設(shè)置信號DEC_tRTP具有與七相對應(yīng)的值的情況下，輸入/輸出控制電路90(參見圖2)可以通過根據(jù)第一參數(shù)設(shè)置信號DEC_tWR將列選擇信號基于分頻時鐘信號偏移十三個時鐘周期(例如，13tCK)來控制對列路徑的激活時序，或者通過根據(jù)第二參數(shù)設(shè)置信號DEC_tRTP將列選擇信號基于分頻時鐘信號偏移七個時鐘周期(例如，7tCK)來控制對列路徑的激活時序。

基于外部時鐘信號，第一參數(shù)設(shè)置信號DEC_tWR對應(yīng)于26，而第二參數(shù)設(shè)置信號DEC_tRTP對應(yīng)于12或14。

在一個實施例中，有可能基于外部時鐘信號而選擇相比于與第一參數(shù)設(shè)置信號DEC_tWR的一半相對應(yīng)的第二參數(shù)設(shè)置信號DEC_tRTP的值被增大了1的值與被減小了1的值之間的一個。

從以上描述能見到的是，在根據(jù)圖4的實施例中，由于可以根據(jù)情況選擇性地改變第二參數(shù)設(shè)置信號DEC_tRTP的值，因此可以遵照系統(tǒng)來調(diào)節(jié)與列控制相關(guān)的時序。

如圖5中所示，根據(jù)一個實施例的參數(shù)設(shè)置電路102可以包括第一參數(shù)設(shè)置單元310和第二參數(shù)設(shè)置單元320。

第一參數(shù)設(shè)置單元310可以包括除法器311、多路復(fù)用器312和解碼器313。

除法器311可以輸出通過將參數(shù)信息INF_tWR除以預(yù)定除數(shù)(例如，2)而得到的值。

在輸入信號具有與奇數(shù)相對應(yīng)的值的情況下，除法器311可以輸出通過從輸入信號減去最低有效位(LSB)然后除以2而得到的值。

參數(shù)信息INF_tWR可以為從圖2的模式寄存器組86提供的第一參數(shù)tWR的編碼信息。

多路復(fù)用器312可以通過根據(jù)減速模式信號Geardown而從參數(shù)信息INF_tWR和除法器311的輸出信號之間選擇一種來輸出第一編碼信號CODE<N:0>。

減速模式信號Geardown是當(dāng)半導(dǎo)體裝置以減速模式操作時具有預(yù)定電平(例如，邏輯高電平)的信號。

當(dāng)減速模式信號Geardown處于邏輯高電平時，多路復(fù)用器312可以輸出除法器311的輸出信號作為第一編碼信號CODE<N:0>。

當(dāng)減速模式信號Geardown處于邏輯低電平時，多路復(fù)用器312可以輸出第一參數(shù)信息INF_tWR作為第一編碼信號CODE<N:0>。

解碼器313可以對第一編碼信號CODE<N:0>解碼，并產(chǎn)生第一參數(shù)設(shè)置信號DEC_tWR。

第二參數(shù)設(shè)置單元320可以包括除法器321、加法器322、多路復(fù)用器323、解碼器324和控制部330。

除法器321可以輸出通過將第一編碼信號CODE<N:0>除以預(yù)定除數(shù)(例如，2)而得到的值作為初步編碼信號CODE_A<M:0>。

在輸入信號具有與奇數(shù)相對應(yīng)的值的情況下，除法器321可以輸出通過從輸入信號減去最低有效位(LSB)然后除以2而得到的值。

加法器322可以輸出通過將預(yù)定值(例如，1)加至初步編碼信號CODE_A<M:0>而得到的值。

多路復(fù)用器323可以通過根據(jù)控制信號CTRL_MUX而從初步編碼信號CODE_A<M:0>和加法器322的輸出之間選擇一種來輸出第二編碼信號CODE_B<L:0>。

解碼器324可以對第二編碼信號CODE_B<L:0>解碼，并產(chǎn)生第二參數(shù)設(shè)置信號DEC_tRTP。

控制部330可以根據(jù)減速模式信號Geardown、第一編碼信號CODE<N:0>之中的最低有效信號位CODE<0>、前導(dǎo)(preamble)模式信號2TK_PREAMBLE以及測試模式信號TESTMODE_SIG來產(chǎn)生控制信號CTRL_MUX。

控制部330可以包括邏輯門331、332和333。

在正常模式中，由于減速模式信號Geardown處于邏輯低電平，因此無論第一編碼信號CODE<N:0>的最低有效信號位CODE<0>、前導(dǎo)模式信號2TCK_PREAMBLE以及測試模式信號TESTMODE_SIG如何，控制部330都輸出處于邏輯低電平的控制信號CTRL_MUX。

在減速模式中，如果第一編碼信號CODE<N:0>的最低有效信號位CODE<0>、前 導(dǎo)模式信號2TCK_PREAMBLE以及測試模式信號TESTMODE_SIG全部都處于邏輯高電平，則控制部330輸出處于邏輯高電平的控制信號CTRL_MUX。

前導(dǎo)模式信號2TCK_PREAMBLE可以定義前導(dǎo)模式，在前導(dǎo)模式中，前導(dǎo)(例如，2tCK)被包括在外部命令中。

雖然第一參數(shù)tWR應(yīng)當(dāng)被設(shè)置為具有能夠保證第二參數(shù)設(shè)置信號DEC_tRTP具有與第一參數(shù)設(shè)置信號DEC_tWR的一半精確對應(yīng)的值的值(例如，二十四)，但如果提供了前導(dǎo)模式信號2TCK_PREAMBLE(其為兩時鐘周期前導(dǎo)(例如，2tCK))則第一參數(shù)tWR可以被設(shè)置為二十六，從而第一編碼信號CODE<N:0>可以具有奇數(shù)十三。

因此，在根據(jù)圖5的一個實施例中，與根據(jù)圖4的實施例不同的是，額外檢查前導(dǎo)模式信號2TCK_PREAMBLE，且可以調(diào)節(jié)第二參數(shù)設(shè)置信號DEC_tRTP的值。

如果為減速模式，則第一編碼信號CODE<N:0>具有奇數(shù)，前導(dǎo)模式信號2TCK_PREAMBLE處于邏輯高電平以及測試模式信號TESTMODE_SIG處于邏輯高電平，則控制部330可以產(chǎn)生處于邏輯高電平的控制信號CTRL_MUX。相應(yīng)地，多路復(fù)用器323可以通過根據(jù)處于邏輯高電平的控制信號CTRL_MUX選擇加法器322的輸出信號來輸出第二編碼信號CODE_B<L:0>。

例如，當(dāng)假設(shè)第一參數(shù)tWR為二十六時，參數(shù)信息INF_tWR可以具有與二十六相對應(yīng)的編碼值。

在減速模式的情況下，第一參數(shù)設(shè)置信號DEC_tWR可以具有與十三相對應(yīng)的值，以及第二參數(shù)設(shè)置信號DEC_tRTP可以具有與六或七相對應(yīng)的值。

在減速模式中，在第一參數(shù)設(shè)置信號DEC_tWR具有與十三相對應(yīng)的值以及第二參數(shù)設(shè)置信號DEC_tRTP具有與六相對應(yīng)的值的情況下，輸入/輸出控制電路90(參見圖2)可以通過根據(jù)第一參數(shù)設(shè)置信號DEC_tWR將列選擇信號基于分頻時鐘信號偏移十三個時鐘周期(例如，13tCK)來控制對列路徑的激活時序，或者通過根據(jù)第二參數(shù)設(shè)置信號DEC_tRTP將列選擇信號基于分頻時鐘信號偏移六個時鐘周期(例如，6tCK)來控制對列路徑的激活時序。

在減速模式中，在第一參數(shù)設(shè)置信號DEC_tWR具有與十三相對應(yīng)的值以及第二參數(shù)設(shè)置信號DEC_tRTP具有與七相對應(yīng)的值的情況下，輸入/輸出控制電路90(參見圖2)可以通過根據(jù)第一參數(shù)設(shè)置信號DEC_tWR將列選擇信號基于分頻時鐘信號偏移十三個時鐘周期(例如，13tCK)來控制對列路徑的激活時序，或者通過根據(jù)第二參數(shù)設(shè)置信號DEC_tRTP將列選擇信號基于分頻時鐘信號偏移七個時鐘周期(例如，7tCK)來 控制對列路徑的激活時序。

基于外部時鐘信號，第一參數(shù)設(shè)置信號DEC_tWR對應(yīng)于26，以及第二參數(shù)設(shè)置信號DEC_tRTP對應(yīng)于12或14。

在一個實施例中，有可能基于外部時鐘信號而從相比于與第一參數(shù)設(shè)置信號DEC_tWR的一半相對應(yīng)的第二參數(shù)設(shè)置信號DEC_tRTP的值被增大了1的值和被減小了1的值之間選擇一個。

從以上描述可以看出的是，在根據(jù)圖5的又一個實施例中，由于可以根據(jù)情況來選擇性地改變第二參數(shù)設(shè)置信號DEC_tRTP的值，因此可以遵照系統(tǒng)來調(diào)節(jié)與列控制相關(guān)的時序。

雖然以上已經(jīng)描述了各種實施例，但對于本領(lǐng)域技術(shù)人員將理解的是，所描述的實施例僅為示例。相應(yīng)地，本文中所描述的參數(shù)設(shè)置電路、使用其的半導(dǎo)體裝置和半導(dǎo)體系統(tǒng)不應(yīng)當(dāng)基于所描述的實施例來限制。