技術(shù)特征：

技術(shù)總結(jié)
一種記憶裝置，其包括靜態(tài)隨機(jī)存取記憶體(SRAM)電路、及一第一非揮發(fā)性記憶體(NVM)串、一第二NVM串、一第一及一第二漏極選擇閘極(DSGs)。該SRAM電路能夠暫時地儲存響應(yīng)于位線(BL)信息的信息，其耦接于該SRAM電路的輸入終端。該第一NVM串具有至少一非揮發(fā)性記憶體單元且耦接于該SRAM的輸出終端。該第一DSG可操作地控制：將該SRAM的輸出終端的信息儲存至該第一非揮發(fā)性記憶體的時序。該第二NVM串具有至少一非揮發(fā)性記憶體單元且耦接于該SRAM的輸出終端。該第二DSG用以控制：將該SRAM輸出終端的信息儲存至第二非揮發(fā)性記憶體串的時序。

技術(shù)研發(fā)人員：許富菖
受保護(hù)的技術(shù)使用者：NEO半導(dǎo)體公司
技術(shù)研發(fā)日：2015.09.15
技術(shù)公布日：2017.09.01