本公開總體上涉及一種具有垂直導(dǎo)電溝道的三維存儲器裝置。

背景技術(shù)：

非易失性數(shù)據(jù)存儲裝置，比如嵌入式存儲器裝置(例如，嵌入式多媒體卡(eMMC)裝置)，以及可移動存儲器裝置(例如，可移動通用串行總線(USB)閃存存儲器裝置，以及其他可移動存儲卡)，已經(jīng)允許提升了數(shù)據(jù)和軟件應(yīng)用的便攜性。非易失性數(shù)據(jù)存儲裝置的用戶日漸依賴非易失性存儲裝置，以存儲大量數(shù)據(jù)并提供對其快速存取。此外，非易失性數(shù)據(jù)存儲裝置可以配置為連接到另一裝置，比如主機(jī)裝置，或者可以用作存儲部件，比如固態(tài)驅(qū)動器(SSD)，在數(shù)據(jù)中心可被多個服務(wù)器存取。

存儲器裝置技術(shù)中的進(jìn)展已經(jīng)產(chǎn)生具有三維(3D)配置的存儲器裝置。3D存儲器裝置可以包含垂直地堆疊的、并且設(shè)置在多個垂直地堆疊的層的不同層(例如，不同級)中的存儲器單元。垂直地堆疊的存儲器單元的組可以連接到導(dǎo)電溝道。在3D存儲器裝置的制造期間，可以穿過多個垂直地堆疊的層生成孔，以使得可以形成導(dǎo)電溝道。然而，隨著孔延伸穿過的層的數(shù)量增加，控制孔的形成變得困難。例如，穿過全部多層的孔的形狀可能不是圓柱形；而是，穿過多層中的一個或多個的孔可能具有漸縮(tapered)的形狀。舉例來說，穿過多層的孔的截面可能具有錐形或漏斗形。當(dāng)孔不具有穿過全部的多層一致的形狀時(例如，一致的直徑)，一個或多個存儲器單元的物理尺寸可能受影響，其可能造成一個或多個存儲器單元的性能下降或故障。此外，形成在不具有一致的形狀的孔中的溝道可能導(dǎo)致連接到溝道的存儲器單元的電荷保持力的變化，并且可能阻止存儲器單元每單元存儲多個位。此外，如果孔穿過太多層形成，孔可能變得不穩(wěn)定，并且可能崩塌(collapse)。相應(yīng)地，可以垂直地堆疊的存儲器單元的數(shù)量，以及從而3D存儲器裝置的尺寸和/或存儲密度，可能基于孔可以穿過形成的層的數(shù)量而受限。

技術(shù)實(shí)現(xiàn)要素：

公開了一種形成存儲器裝置的技術(shù)，所述存儲器裝置具有包含多個導(dǎo)電溝道的三維(3D)配置。多個導(dǎo)電溝道可以具有堆疊配置，并且可以電連接到一起。例如，可以通過在第一組物理層中形成第一導(dǎo)電溝道，來生產(chǎn)存儲器裝置。第一導(dǎo)電溝道可以實(shí)質(zhì)上垂直于基板的表面，并且可以連接到第一組存儲元件。在形成第一導(dǎo)電溝道之后，可以在第二組物理層中形成第二導(dǎo)電溝道，所述第二組物理層形成在第一組物理層之上。第二導(dǎo)電溝道可以實(shí)質(zhì)上垂直于基板的表面，并且可以連接到第二組存儲元件。第一導(dǎo)電溝道可以經(jīng)由焊盤(例如，連接體)電連接到第二導(dǎo)電溝道。例如，焊盤可以延伸穿過蝕刻終止層，所述蝕刻終止層在第一組物理層與第二組物理層之間。

通過在存儲器裝置中堆疊多個導(dǎo)電溝道，能夠堆疊的物理層的數(shù)量(以及存儲元件的數(shù)量)可以超出蝕刻深度的限制。相應(yīng)地，對于堆疊多個導(dǎo)電溝道的存儲器裝置，可以包含單位垂直堆疊體更多的存儲元件，并且與單位垂直堆疊體所包含的存儲單元的數(shù)量基于蝕刻深度限制而受限的存儲器存儲裝置相比，可以具有存儲元件的更高產(chǎn)率。

附圖說明

圖1是包含數(shù)據(jù)存儲裝置的系統(tǒng)的特定的示例性實(shí)施例的方框圖，所述數(shù)據(jù)存儲裝置包含具有堆疊的導(dǎo)電溝道的存儲器裝置；

圖2圖示了包含堆疊的導(dǎo)電溝道的存儲器裝置的制造過程；

圖3圖示了圖1的存儲器裝置的實(shí)施例；

圖4是圖1的存儲器裝置的一部分的特定實(shí)施例的示意圖；

圖5是形成圖1的存儲器裝置的方法的第一實(shí)施例的流程圖；

圖6是形成圖1的存儲器裝置的方法的第二實(shí)施例的流程圖；

圖7是圖1的存儲器裝置的特定實(shí)施例的方框圖；以及

圖8是圖1的存儲器裝置的另一特定實(shí)施例的方框圖。

具體實(shí)施方式

參考附圖對本公開的特定實(shí)施例進(jìn)行描述。在說明書中，整個附圖中相同的特征由相同的附圖標(biāo)記指代。

圖1是系統(tǒng)100的特定的示例性實(shí)施例的方框圖，其包含連接到存取裝置(比如主機(jī)裝置130)的數(shù)據(jù)存儲裝置102?？梢越?jīng)由通信路徑(比如有線通信路徑和/或無線通信路徑)，將數(shù)據(jù)存儲裝置102連接到主機(jī)裝置130。可以比如依據(jù)嵌入式多媒體卡(弗吉尼亞州阿靈頓的電子工程設(shè)計發(fā)展聯(lián)合會議(JEDEC)固態(tài)技術(shù)協(xié)會的商標(biāo))的配置，將數(shù)據(jù)存儲裝置102嵌入主機(jī)裝置130中。可替代地，數(shù)據(jù)存儲裝置102可以是從主機(jī)裝置130可移動的(即，“可移動地”連接到主機(jī)裝置130)。例如，可以依據(jù)可移動通用串行總線(USB)配置，將數(shù)據(jù)存儲裝置102可移動地連接到主機(jī)裝置130。

主機(jī)裝置130可以包含處理器和存儲器。存儲器可以配置為存儲由處理器可執(zhí)行的數(shù)據(jù)和/或指令。存儲器可以是單個存儲器或可以包含一個或多個存儲器，比如一個或多個非易失性存儲器、一個或多個易失性存儲器，或其組合。主機(jī)裝置130可以向數(shù)據(jù)存儲裝置102下達(dá)一個或多個命令，比如從數(shù)據(jù)存儲裝置102的存儲器104往復(fù)讀取和寫入數(shù)據(jù)的一個或多個請求。例如，主機(jī)裝置130可以發(fā)送數(shù)據(jù)，比如將寫入到數(shù)據(jù)存儲裝置102的存儲器104的用戶數(shù)據(jù)132。

數(shù)據(jù)存儲裝置102包含連接到存儲器104的控制器120，比如非易失性存儲器。控制器120可以經(jīng)由總線、接口、另一結(jié)構(gòu)，或其組合而連接到存儲器104。存儲器104具有三維(3D)存儲器配置，如本文進(jìn)一步描述的。存儲器104可以存儲數(shù)據(jù)，比如用戶數(shù)據(jù)132。

存儲器104可以被包含在存儲器裸芯103上，所述存儲器裸芯103與控制器120分開，并且連接到控制器120(例如，經(jīng)由總線)。然而，在其他實(shí)施方式中，存儲器104和控制器120可以被包含在共同的裸芯上。存儲器104可以包含多個區(qū)塊，每個區(qū)塊具有存儲元件的多個頁面。作為說明性的、非限制性的示例，圖1圖示了包含多個存儲元件150的存儲器104，其可以對應(yīng)于存儲器104的區(qū)塊或頁面(例如，字線)。存儲元件150的每個存儲元件(例如，存儲器單元或位單元)可以配置為存儲數(shù)據(jù)值(例如，位值)，比如“0”和“1”。

存儲器裸芯103還可以包含讀取電路140和寫入電路142，其分別配置為使得能夠從存儲器104的存儲元件150讀取數(shù)據(jù)，以及能夠?qū)?shù)據(jù)寫入到存儲器104的存儲元件150。盡管圖示為分開的部件，讀取電路140和寫入電路142可以被包含在存儲器裸芯103的單個部件中。

圖示了存儲元件150的示例性的例子，并且總體上由180指代。示例180圖示了延伸穿過孔的垂直導(dǎo)電溝道結(jié)構(gòu)的立剖面圖，所述孔形成在字線的堆疊體中，以形成存儲元件的垂直列。參考圖7描述了三維(3D)存儲器的立體圖的示例。存儲元件150可以形成在基板182上，比如硅(Si)基板上。存儲元件150的每個存儲元件(例如，存儲器單元)可以包含位單元，比如代表性的位單元174。位單元174可以包含(或被連接到)字線、電荷捕獲(charge trap)的一部分，以及導(dǎo)電溝道的一部分。

多個存儲元件150可以包含第一組存儲元件184和第二組存儲元件194。第一組存儲元件184可以在基板182與第二組存儲元件184之間。第一組存儲元件184可以形成在第一組物理層中，并且可以對應(yīng)于包含代表性的第一字線188的第一字線集。第一組存儲元件184可以連接到第一導(dǎo)電溝道186。第一電荷捕獲層170可以設(shè)置在第一字線集與第一導(dǎo)電溝道186之間(例如，在第一導(dǎo)電溝道186周圍形成外套)。盡管第一組存儲元件184被圖示為在基板182上，另一組存儲元件可以在基板182與第一組存儲元件184之間(例如，另一組物理層可以在基板182與第一組物理層之間)。

第二組存儲元件194可以形成在第二組物理層中，并且可以對應(yīng)于包含代表性的第二字線198的第二字線集。第二組存儲元件194可以連接到第二導(dǎo)電溝道196。第二電荷捕獲層176可以設(shè)置在第二字線集與第二導(dǎo)電溝道196之間。

如參考圖2進(jìn)一步描述的，第一導(dǎo)電溝道186可以形成在第一組物理層中的相對應(yīng)的第一孔中，并且第二導(dǎo)電溝道196可以形成在第二組物理層中的相對應(yīng)的第二孔中。例如，可以在第一組物理層上進(jìn)行第一蝕刻操作的期間，形成第一孔，并且在第二組物理層上進(jìn)行第二蝕刻操作的期間，形成第二孔。第一組物理層的物理層的第一數(shù)量和/或第二組物理層的物理層的第二數(shù)量可以少于或等于多層(例如，物理層)的組的層的數(shù)量上限，所述多層可以被蝕刻以形成孔(例如，空腔)，穿過多層的組，所述孔具有實(shí)質(zhì)上圓柱形的形狀(例如，在加工和/或制造公差和誤差內(nèi)大體上是圓柱形)，實(shí)質(zhì)上一致的截面直徑(例如，在加工和/或制造公差和誤差內(nèi)大體上一致的截面直徑)，和/或?qū)嵸|(zhì)上一致的截面周長(例如，在加工和/或制造公差和誤差內(nèi)大體上一致的截面周長)。當(dāng)?shù)谝粚?dǎo)電溝道186和第二導(dǎo)電溝道196以堆疊配置連接時，其中包含第一導(dǎo)電溝道186和第二導(dǎo)電溝道196的物理層的總數(shù)(例如，基于物理層的第一數(shù)量和物理層的第二數(shù)量的加和)可以大于多層的組的層的數(shù)量的上限，所述多層可以被蝕刻以形成單個孔，穿過多層的組，所述單個孔具有實(shí)質(zhì)上圓柱形的形狀，和/或?qū)嵸|(zhì)上一致的直徑。相應(yīng)地，與單位垂直堆疊體所包含的存儲單元的數(shù)量基于蝕刻深度限制而受限的存儲器存儲裝置相比，具有堆疊的導(dǎo)電溝道的存儲器裝置，比如第一導(dǎo)電溝道186和第二導(dǎo)電溝道196，可以包含單位垂直堆疊體更多的存儲元件，并且可以具有存儲元件的更高密度。

第一導(dǎo)電溝道186和第二導(dǎo)電溝道196中的每一個可以實(shí)質(zhì)上垂直于基板的表面182(例如，在加工和/或制造公差和誤差內(nèi)大體上垂直)。例如，第一導(dǎo)電溝道186的第一軸線可以實(shí)質(zhì)上垂直于基板的表面182，并且第二導(dǎo)電溝道196的第二軸線可以實(shí)質(zhì)上垂直于基板的表面182。第一軸線和第二軸線可以對準(zhǔn)(或?qū)嵸|(zhì)上對準(zhǔn))，使得第一軸線和第二軸線是相同的軸線，或第一軸線和第二軸線可以偏移，使得第一軸線實(shí)質(zhì)上平行于第二軸線。

蝕刻終止層190可以在第一組存儲元件184與第二組存儲元件194之間?？梢越?jīng)由延伸穿過蝕刻終止層190的連接體192(例如，焊盤)，將第一導(dǎo)電溝道186連接(例如，電連接)到第二導(dǎo)電溝道196焊盤。

第一導(dǎo)電溝道186和第二導(dǎo)電溝道196能夠以堆疊配置連接，以形成列的一部分。列(例如，第一導(dǎo)電溝道186和第二導(dǎo)電溝道196)可以連接到位線，并且連接到源線。例如，第二導(dǎo)電溝道196可以連接到位線，并且可以通過第二導(dǎo)電溝道196，將第一導(dǎo)電溝道186電連接到位線。作為另一個示例，第一導(dǎo)電溝道186可以連接到源線，并且可以通過第一導(dǎo)電溝道，將第二導(dǎo)電溝道196電連接到源線。盡管存儲元件150被圖示為包含在堆疊配置中的兩個導(dǎo)電溝道(例如，第一導(dǎo)電溝道186和第二導(dǎo)電溝道196)以形成列的一部分，但堆疊配置中可以包含多于兩個導(dǎo)電溝道。

控制器120可以從主機(jī)裝置130接收數(shù)據(jù)和命令(例如，指令)，并且向主機(jī)裝置130發(fā)送數(shù)據(jù)(和命令)?？刂破?20可以向存儲器104發(fā)送數(shù)據(jù)和命令(比如命令172)，并且可以從存儲器104接收數(shù)據(jù)。例如，由控制器120發(fā)送到存儲器104的命令172可以包含一個或多個寫入命令(比如寫入命令164)，以將數(shù)據(jù)(比如用戶數(shù)據(jù)132)存儲到存儲器104的指定的地址。寫入命令164可以指定存儲器104的將要存儲數(shù)據(jù)的部分的物理地址(例如，存儲器104的字線的物理地址)?？刂破?20配置為將一個或多個讀取命令(比如讀取命令162)發(fā)送到存儲器104，以訪問來自存儲器104的指定的地址的數(shù)據(jù)。作為示例，由控制器120向存儲器104發(fā)送的命令172可以包含讀取命令162，以訪問存儲在存儲器104中的用戶數(shù)據(jù)132的表達(dá)(representation)。讀取命令162可以指定存儲器的一部分的物理地址(例如，存儲用戶數(shù)據(jù)132的字線的物理地址)。

控制器120可以包含糾錯代碼(ECC)引擎(未示出)。ECC引擎可以配置為接收數(shù)據(jù)，比如用戶數(shù)據(jù)132，并且配置為基于數(shù)據(jù)生成一個或多個糾錯代碼(ECC)碼字(例如，包含數(shù)據(jù)部分和奇偶部分)。例如，ECC引擎可以包含編碼器，其配置為使用ECC編碼技術(shù)來編碼數(shù)據(jù)。作為示例性的、非限制性的示例，ECC引擎可以包含里德-所羅門(Reed-Solomon)編碼器，博斯-查德胡里-霍昆格母(Bose-Chaudhuri-Hocquenghem，BCH)編碼器，低密度奇偶校驗(yàn)(LDPC)編碼器，渦輪(turbo)編碼器，配置為根據(jù)一個或多個其他ECC技術(shù)來編碼數(shù)據(jù)的編碼器，或其組合。

ECC引擎可以包含解碼器，其配置為將從存儲器104讀取的數(shù)據(jù)解碼，以檢測并糾正數(shù)據(jù)中可能存在的錯誤。例如，ECC引擎可以糾正的位錯誤的數(shù)量相當(dāng)于由ECC引擎使用的ECC技術(shù)的糾錯能力。由ECC引擎識別的錯誤的數(shù)量可以被控制器120追蹤，比如通過ECC引擎。例如，基于錯誤的數(shù)量，ECC引擎可以確定與存儲器104的一個或多個區(qū)塊相關(guān)的位錯誤率(BER)。

在數(shù)據(jù)存儲裝置102的操作期間，控制器120可以從主機(jī)裝置130接收將寫入到存儲器104的用戶數(shù)據(jù)132?？刂破?20可以發(fā)送命令172，其包含至存儲器裸芯103的寫入命令164。寫入命令164可以命令存儲器104將用戶數(shù)據(jù)132(或用戶數(shù)據(jù)132的編碼的版本)寫入到存儲器104中的特定的位置中，比如可以對應(yīng)于一個或多個存儲元件150的位置?；趯懭朊?64，寫入電路142可以將用戶數(shù)據(jù)132(或用戶數(shù)據(jù)132的編碼的版本)寫入到存儲器104。例如，用戶數(shù)據(jù)132(或用戶數(shù)據(jù)132的編碼的版本)可以被存儲在一個或多個存儲元件中，比如包含在第一組存儲元件184中的和/或包含在第二組存儲元件194中的存儲元件。例如，可以通過向第二導(dǎo)電溝道196和字線施加電壓差，以導(dǎo)致電荷隧穿進(jìn)入位單元174中的第二電荷捕獲176，來將一個或多個數(shù)據(jù)位存儲在位單元174中。向第二電荷捕獲176中注入電荷使得位單元174的閾值電壓改變至表示一個或多個數(shù)據(jù)位的范圍。位單元174可以包含與位單元174的區(qū)域相關(guān)的有源區(qū)域，所述區(qū)域被位單元174的電荷捕獲部分導(dǎo)電地節(jié)流(conductively throttled)。例如，位單元174的有源區(qū)域可以包含第二電荷捕獲176的一部分(例如，電荷捕獲部分)，以及第二導(dǎo)電溝道196的一部分，其接近(例如，鄰接)第二電荷捕獲176的所述部分捕獲。

在用戶數(shù)據(jù)被寫入到存儲器104之后，控制器120可以從主機(jī)裝置130接收讀取命令?？刂破?20可以發(fā)送包含讀取命令162的另一命令172。基于讀取命令162，讀取電路140可以從存儲器104讀取用戶數(shù)據(jù)132的表達(dá)。例如，讀取電路140可以向堆疊體的未選擇的字線施加高電壓，向選擇的字線施加讀取電壓，并且基于通過第二導(dǎo)電溝道196的電流，確定位單元174的電壓勢阱是大于還是小于讀取電壓?？梢韵蚩刂破?20提供從存儲器104讀取的用戶數(shù)據(jù)132，以發(fā)送到主機(jī)裝置130。

通過在存儲器裝置中堆疊多個導(dǎo)電溝道，可以被堆疊的物理層的數(shù)量(以及存儲元件的數(shù)量)不受層(穿過所述層能夠形成特定導(dǎo)電溝道的孔)的數(shù)量限制。相應(yīng)地，與具有單位垂直堆疊體所包含的存儲單元的數(shù)量基于層(穿過其能夠形成導(dǎo)電溝道的孔)的數(shù)量而受限制的存儲器存儲裝置相比，堆疊多個導(dǎo)電溝道的存儲器裝置的可以包含單位垂直堆疊體更多的存儲元件，并且可以具有更高的存儲元件產(chǎn)率。

參考圖2，圖示了制造具有堆疊的導(dǎo)電溝道的存儲器裝置的過程的階段的示意圖。例如，存儲器裝置可以包含或?qū)?yīng)于圖1的存儲器104。

圖示了形成和平坦化第一組存儲元件之后，制造存儲器裝置的過程的至少一個階段的第一示意圖，并且將其總體上指代為200。例如，第一組存儲元件可以包含或?qū)?yīng)于圖1的第一組存儲元件184。第一組存儲元件可以包含連接到第一導(dǎo)電溝道286的第一存儲元件集，并且可以包含連接到相鄰于第一導(dǎo)電溝道286的另一導(dǎo)電溝道287的第二存儲元件集。第一組存儲元件的第一存儲元件集和第二存儲元件的第二組存儲元件集可以由電介質(zhì)結(jié)構(gòu)294(比如氧化物材料)分隔，以提供結(jié)構(gòu)剛度，并且使第一組存儲元件與第二組存儲元件電絕緣。第一導(dǎo)電溝道286可以包含導(dǎo)電材料，比如金屬(例如，作為示例性的、非限制性的實(shí)施例的銅、金、銀，或鋁)。第一導(dǎo)電溝道286可以包含或?qū)?yīng)于圖1的第一導(dǎo)電溝道186。

第一組存儲元件可以形成在第一組物理層254中。第一組物理層254可以包含交替的導(dǎo)電層和電介質(zhì)層，比如代表性的導(dǎo)電層260和代表性的電介質(zhì)層262。單個物理層可以包含單個導(dǎo)電層，或可以包含導(dǎo)電層和電介質(zhì)層。第一組物理層254的每個導(dǎo)電層可以包含或?qū)?yīng)于字線，比如圖1的第一字線188。應(yīng)注意到，為圖示的清楚，未示出存儲元件的電荷捕獲層(比如圖1的第一電荷捕獲層170和/或第二電荷捕獲層176)。

圖示了形成蝕刻終止層之后，制造存儲器裝置的過程的至少一個階段的第二示意圖，并且將其總體上指代為210?？梢栽诎谝唤M存儲元件的第一組物理層254的上部表面(即，距基板282最遠(yuǎn)的表面)之上(或上面)形成蝕刻終止層290。例如，蝕刻終止層290可以包含或?qū)?yīng)于圖1的蝕刻終止層190。第一組物理層254可以在蝕刻終止層290和基板282之間。

圖示了在形成一個或多個連接體之后，制造存儲器裝置的過程的至少一個階段的第三示意圖，并且將其總體上指代為220。連接體，比如代表性的連接體292，可以穿過蝕刻終止層290形成。例如，可以通過蝕刻穿過蝕刻終止層290的開口，以暴露第一導(dǎo)電溝道286的上部表面，從而形成連接體292。可以將導(dǎo)電材料(例如，銅)或絕緣體沉積在開口中，并且可以連接到第一導(dǎo)電溝道286。連接體292(例如，焊盤)可以包含或?qū)?yīng)于圖1的連接體192。盡管連接體292被圖示為在形成蝕刻終止層290之后形成，在其他實(shí)施例中，連接體292可以在形成蝕刻終止層290之前形成。例如，連接體292可以形成為與第一導(dǎo)電溝道186接觸。在形成連接體之后，蝕刻終止層290可以形成在連接體292之上，并且可以移除蝕刻終止層的一部分(例如，被平坦化)，以暴露連接體292的一部分。

圖示了形成第二組存儲元件之后，制造存儲器裝置的過程的至少一個階段的第四示意圖，并且將其總體上指代為230。例如，第二組存儲元件可以包含或?qū)?yīng)于圖1的第二組存儲元件194。第二組存儲元件可以包含連接到第二導(dǎo)電溝道296的第一存儲元件集，并且可以包含連接到相鄰于第二導(dǎo)電溝道296的另一導(dǎo)電溝道297的第二存儲元件集。第一存儲元件集和第二存儲元件集可以由電介質(zhì)結(jié)構(gòu)298彼此分隔。例如，可以進(jìn)行蝕刻過程(例如，一個或多個蝕刻操作)，以在第二導(dǎo)電溝道296與第二其他導(dǎo)電溝道297之間移除第二組物理層264的部分(并且形成空腔)。蝕刻終止層290可以保護(hù)第一組物理層254和/或第一電介質(zhì)結(jié)構(gòu)294不被在第二組物理層264的一部分上進(jìn)行的蝕刻過程損壞。在第二組物理層264上進(jìn)行的蝕刻過程可以形成溝槽，在其中形成第二電介質(zhì)結(jié)構(gòu)298。產(chǎn)生溝槽以及在第二導(dǎo)電溝道296與導(dǎo)電溝道297之間沉積第二電介質(zhì)結(jié)構(gòu)298，可以為第一列242和第二列244中的每一個形成(與第二組物理層264相關(guān)的)字線。

第二導(dǎo)電溝道296可以包含導(dǎo)電材料，比如金屬(例如，作為示例性的、非限制性的實(shí)施例的銅、金、銀，或鋁)。第二導(dǎo)電溝道296可以包含或?qū)?yīng)于圖1的第二導(dǎo)電溝道196。可以經(jīng)由連接體292，將第二導(dǎo)電溝道296連接(例如，電連接)到第一導(dǎo)電溝道286。

第二組存儲元件形成在第二組物理層264中。第二組物理層264可以包含交替的導(dǎo)電層和電介質(zhì)層。第二組物理層264的每個導(dǎo)電層可以包含或?qū)?yīng)于字線，比如圖1的代表性的第二字線198。

如圖230所示，存儲元件被堆疊為兩列，比如第一列242和第二列244?？梢灾辽儆梢粋€或多個電介質(zhì)結(jié)構(gòu)(比如第一電介質(zhì)結(jié)構(gòu)294和第二電介質(zhì)結(jié)構(gòu)298)，將第一列242和第二列244分隔。盡管圖230中所示的存儲器裝置包含兩列(例如，第一列242和第二列244)，存儲器裝置可以包含多于兩列。第一組物理層254的層的第一數(shù)量和第二組物理層264的層的第二數(shù)量兩者中的每一個可以小于蝕刻深度限制。如圖230所示，第一組物理層254和第二組物理層264各自包含八個物理層。然而，在其他實(shí)施例中，第一組物理層254和/或第二組物理層264可以包含少于或多于八個物理層。此外，在其他實(shí)施例中，第一組物理層254和第二組物理層264可以各自包含不同數(shù)量的物理層。此外，在其他實(shí)施例中，第一列242和/或第二列244可以包含多于兩組物理層，如參考圖3和圖4進(jìn)一步描述的。

在特定實(shí)施例中，第一列242可以連接到第一位線，并且連接到第一源線。第二列244可以連接到第二位線，并且連接到第二源線。第一位線可以與第二位線不同，并且第一源線可以與第二源線不同。

在另一特定實(shí)施例中，可以通過包含在基板中的連接體(未示出)，將第一列242和第二列244電連接。例如，當(dāng)?shù)谝涣?42和第二列244被電連接時，第一列242和第二列244可以形成“U”形溝道，其可以在一端連接到位線，并且在另一端連接到源線。

在第一組物理層254(例如，第一組存儲元件)與第二組物理層264之間，存儲器裝置可以包含蝕刻終止層290以及一個或多個連接體，比如連接體292。蝕刻終止層290和/或一個或多個連接體使得能夠形成堆疊在另一導(dǎo)電溝道(例如，第一導(dǎo)電溝道286)上的特定導(dǎo)電溝道(例如，第二導(dǎo)電溝道296)，同時允許保持下部物理層的完整度，并且在不同導(dǎo)電溝道之間提供電氣連續(xù)性。

參考圖3，圖示了圖1的存儲器104的實(shí)施例。圖示了存儲器104(例如，存儲元件150)的第一實(shí)施例，并且將其總體上指代為300。圖示了存儲器104(例如，存儲元件150)的第二實(shí)施例，并且將其總體上指代為350。

參考第一實(shí)施例300，存儲元件150(例如，存儲器單元或位單元)可以形成在基板382上，比如圖1的基板182或圖2的基板282。存儲元件150可以包含第一組存儲元件和第二組存儲元件。第一組存儲元件，比如圖1的第一組存儲元件184，可以形成在第一組物理層384中。例如，第一組物理層384可以包含或?qū)?yīng)于圖2的第一組物理層254。第一組存儲元件可以連接到第一導(dǎo)電溝道386。第一導(dǎo)電溝道386可以包含或?qū)?yīng)于圖1的第一導(dǎo)電溝道184和/或圖2的第一導(dǎo)電溝道286。

第二組存儲元件，比如圖1的第二組存儲元件194，可以形成在第二組物理層394中。例如，第二組物理層394可以包含或?qū)?yīng)于圖2的第二組物理層264。第二組存儲元件可以連接到第二導(dǎo)電溝道396。第二導(dǎo)電溝道396可以包含或?qū)?yīng)于圖1的第二導(dǎo)電溝道196和/或圖2的第二導(dǎo)電溝道296。應(yīng)注意到，為了圖示清楚，未將電荷捕獲層(比如圖1的第一電荷捕獲層170和/或第二電荷捕獲層176)示出為連接到圖3的導(dǎo)電溝道。

蝕刻終止層390可以設(shè)置在第一組物理層384(例如，第一組存儲元件)與第二組物理層394(例如，第二組存儲元件)之間。例如，蝕刻終止層390可以包含接近于第一組物理層384的第一表面304，并且可以包含接近于第二組物理層394的第二表面306?？梢越?jīng)由延伸穿過蝕刻終止層390的連接體392(例如，焊盤)，將第一導(dǎo)電溝道386連接(例如，電連接)到第二導(dǎo)電溝道396。

第一導(dǎo)電溝道386和第二導(dǎo)電溝道396中的每一個可以實(shí)質(zhì)上垂直于基板382的表面。例如，第一導(dǎo)電溝道386的第一軸線可以實(shí)質(zhì)上垂直于基板382的表面，并且第二導(dǎo)電溝道396的第二軸線可以實(shí)質(zhì)上垂直于基板382的表面。第一軸線和第二軸線可以偏移，使得第一軸線和第二軸線實(shí)質(zhì)上彼此平行。盡管連接體392被圖示為沿蝕刻終止層390的第二表面306延伸，以允許第一軸線從第二軸線偏移，在其他實(shí)施例中，連接體302可以沿蝕刻終止層390的第一表面304延伸，或在蝕刻終止層390內(nèi)延伸。在一些實(shí)施例中，第一導(dǎo)電溝道386到第二導(dǎo)電溝道396的偏移距離可以是零，使得與第一組物理層384相關(guān)的存儲元件和與第二組物理層394相關(guān)的存儲元件上下疊置。

參考第二實(shí)施例350，存儲元件150堆疊為兩列，比如第一列352和第二列354?？梢灾辽偻ㄟ^一個或多個電介質(zhì)結(jié)構(gòu)(比如代表性的電介質(zhì)結(jié)構(gòu)356)，將第一列352和第二列354分隔。

存儲元件150可以包含可以形成在第三組物理層374中的第三組存儲元件?？梢园凑张c第一組物理層384和第二組物理層394相似的方式，來配置(并且構(gòu)造)第三組物理層374。第三組存儲元件可以連接到第三導(dǎo)電溝道376。第三導(dǎo)電溝道376可以連接到第一導(dǎo)電溝道386，并且連接到第二導(dǎo)電溝道396。例如，可以通過一個或多個連接體(比如連接體392)，將第三導(dǎo)電溝道376連接到第一導(dǎo)電溝道286，并且連接到第二導(dǎo)電溝道396。第二蝕刻終止層398可以在第二組物理層394與第三組物理層374之間。

第三導(dǎo)電溝道376的第三軸線可以實(shí)質(zhì)上垂直于基板382的表面。第三軸線可以從(第一導(dǎo)電溝道386的)第一軸線偏移和/或從(第二導(dǎo)電溝道396的)第二軸線偏移。從而，第一軸線、第二軸線和第三軸線可以實(shí)質(zhì)上彼此平行。

在特定實(shí)施例中，第一列352可以連接到第一位線，并且連接到第一源線。第二列354可以連接到第二位線，并且連接到第二源線。第一位線可以與第二位線不同，并且第一源線可以與第二源線不同。

在另一特定實(shí)施例中，可以通過包含在基板中的連接體(未示出)，將第一列352和第二列354電連接。例如，當(dāng)?shù)谝涣?52和第二列354被電連接時，第一列352和第二列354可以形成“U”形溝道，其可以在一端連接到位線，并且在另一端連接到源線。

如圖3所示的存儲器裝置可以包含配置為堆疊配置的多個導(dǎo)電溝道。以堆疊配置連接的(不同物理層的)導(dǎo)電溝道可以偏移，使得導(dǎo)電溝道不是對準(zhǔn)的(或?qū)嵸|(zhì)上不是對準(zhǔn)的，使得兩個相鄰地堆疊的導(dǎo)電溝道不具有實(shí)質(zhì)上相同的垂直軸線)。相比于導(dǎo)電溝道對準(zhǔn)或?qū)嵸|(zhì)上對準(zhǔn)的實(shí)施例，當(dāng)導(dǎo)電溝道偏移時，過程公差要求可以放寬。

參考圖4，圖示了包含圖1的存儲元件150的存儲器104的一部分的示意圖，并且總體上指代為400。存儲元件150可以包含多組存儲元件。例如，存儲元件150可以包含第一組存儲元件474、第二組存儲元件484，以及第三組存儲元件494。存儲元件474、484、494中的每一組可以連接到相對應(yīng)的導(dǎo)電溝道。盡管圖4圖示了三組存儲元件474、484、494，多組存儲元件可以包含兩組存儲元件，或多于三組存儲元件。

存儲元件474、484、494中的每一組可以包含多個存儲元件，其各自連接到相對應(yīng)的字線。例如，代表性的存儲元件488可以連接到字線436。舉例來說，存儲元件488可以包含或?qū)?yīng)于圖1的位單元174?？梢酝ㄟ^一個或多個連接體(比如圖1的連接體192，圖2的連接體292，和/或圖3的連接體392)，將多組存儲元件連接到一起。例如，可以通過第一連接體452，將第一組存儲元件474連接到第二組存儲元件，并且可以通過第二連接體454，將第二組存儲元件484連接到第三組存儲元件494。

多組存儲元件可以連接到位線404，并且連接到源線406。例如，可以通過第一選擇柵極422(例如，第一驅(qū)動器)，將多組存儲元件連接到位線404，并且可以通過第二選擇柵極424(例如，第二驅(qū)動器)，將多組存儲元件連接到源線406。舉例來說，第一選擇柵極422可以在位線404與第一組存儲元件474之間。第二選擇柵極424可以在第三組存儲元件494與源線406之間。

如參考圖1-3描述的，存儲器104的示意圖400可以代表具有堆疊配置的多個導(dǎo)電溝道。連接體452、454允許導(dǎo)電溝道以堆疊配置形成，同時保持不同組物理層的完整度，并且同時提供不同導(dǎo)電溝道(對應(yīng)于不同組存儲元件的)之間的電氣連續(xù)性。

參考圖5，圖示了可以執(zhí)行以制造存儲器裝置的方法500的特定實(shí)施例。例如，可以執(zhí)行方法500以制造圖1的存儲器104。存儲器裝置可以具有三維(3D)存儲器配置，所述3D存儲器配置單片地形成在存儲元件的陣列的一個或多個物理級中，存儲元件具有設(shè)置在基板(例如，硅基板)之上的有源區(qū)域?；蹇梢园?qū)?yīng)于圖1的基板182、圖2的基板282，或圖3的基板382。存儲器裝置可以包含與存儲元件的操作相關(guān)的電路，比如讀取/寫入電路(例如，圖1的讀取電路140和/或?qū)懭腚娐?42)。

方法500包含在502處形成連接到第一導(dǎo)電溝道的第一組存儲元件，第一組存儲元件形成在第一組物理層中，第一導(dǎo)電溝道實(shí)質(zhì)上垂直于基板的表面。在形成第一組存儲元件之后，可以將與第一組存儲元件相關(guān)的物理層的暴露的表面平坦化。作為示例，第一組存儲元件可以包含或?qū)?yīng)于圖1的第一組存儲元件184，并且第一溝道可以包含或?qū)?yīng)于第一導(dǎo)電溝道186。作為另一個示例，第一組存儲元件和第一導(dǎo)電溝道可以包含或?qū)?yīng)于包含在圖2的第一組物理層254中的存儲元件，并且第一導(dǎo)電溝道可以包含或?qū)?yīng)于圖2的第一導(dǎo)電溝道286或其他導(dǎo)電溝道287。作為另一個示例，第一組存儲元件可以包含或?qū)?yīng)于包含在圖3的第一組物理層384中的存儲元件，并且第一導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第一導(dǎo)電溝道386。作為另一個示例，第一組存儲元件可以包含或?qū)?yīng)于包含在圖3的第二組物理層394中的存儲元件，并且第一導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第二導(dǎo)電溝道396。作為另一個示例，第一組存儲元件可以包含或?qū)?yīng)于圖4的第一組存儲元件474、第二組存儲元件484，或第三組存儲元件494。

方法500還包含在504處形成連接到第二導(dǎo)電溝道的第二組存儲元件，第二組存儲元件形成在第二組物理層中，其中第一組物理層在基板與第二組物理層之間，并且其中第二導(dǎo)電溝道電連接到第一導(dǎo)電溝道，并且實(shí)質(zhì)上垂直于基板的表面。第二組存儲元件可以相對于基板的表面形成在第一組存儲元件之上。第二導(dǎo)電溝道可以從第一導(dǎo)電溝道偏移(例如，實(shí)質(zhì)上平行，但不對準(zhǔn))。當(dāng)?shù)诙?dǎo)電溝道的垂直軸線實(shí)質(zhì)上平行于(例如，在加工和/或制造公差和誤差內(nèi)大體上平行)，但不對準(zhǔn)于(例如，等同于)第一導(dǎo)電溝道的垂直軸線時，第二導(dǎo)電溝道可以從第一導(dǎo)電溝道偏移?？商娲?，第二導(dǎo)電溝道可以對準(zhǔn)于和/或?qū)嵸|(zhì)上對準(zhǔn)于第一導(dǎo)電溝道。例如，第二導(dǎo)電溝道的垂直軸線可以對準(zhǔn)于(例如，等同于)和/或?qū)嵸|(zhì)上對準(zhǔn)于(例如，在加工和/或制造公差和誤差內(nèi)大體上等同于)第一導(dǎo)電溝道的垂直軸線。

作為示例，第二組存儲元件可以包含或?qū)?yīng)于圖1的第二組存儲元件194，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖1的第二導(dǎo)電溝道196。作為另一個示例，第二組存儲元件和第一導(dǎo)電溝道可以包含或?qū)?yīng)于包含在圖2的第二組物理層264中的存儲元件，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖2的第二導(dǎo)電溝道296或?qū)щ姕系?97。作為另一個示例，第二組存儲元件可以包含或?qū)?yīng)于包含在圖3的第二組物理層394中的存儲元件，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第二導(dǎo)電溝道396。作為另一個示例，第二組存儲元件可以包含或?qū)?yīng)于包含在圖3的第三組物理層374中的存儲元件，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第三導(dǎo)電溝道376。作為另一個示例，第二組存儲元件可以包含或?qū)?yīng)于圖4的存儲元件474、484、494中的另一組。

在一些實(shí)施方式中，在形成第二組存儲元件之前，可以在第一組存儲元件之上形成蝕刻終止層。例如，蝕刻終止層可以包含或?qū)?yīng)于圖1的蝕刻終止層190、圖2的蝕刻終止層290、圖3的蝕刻終止層390或第二蝕刻終止層398。第二組存儲元件可以相對于基板的表面形成在蝕刻終止層之上。舉例來說，在形成第二組存儲元件之后，蝕刻終止層可以在第一組存儲元件與第二組存儲元件之間。在其他實(shí)施方式中，可以在第一組物理層與第二組物理層之間沒有蝕刻終止層的情況下，形成第二組存儲元件。例如，當(dāng)?shù)谝粚?dǎo)電溝道與第二導(dǎo)電溝道對準(zhǔn)時，可以控制第二組物理層的蝕刻，以停止在第一組物理層的頂部，或允許繼續(xù)進(jìn)入第一物理層的電介質(zhì)結(jié)構(gòu)，并且在填充第二物理層的電介質(zhì)結(jié)構(gòu)時可以修復(fù)。

在一些實(shí)施方式中，形成連接體(例如，焊盤)以連接第一導(dǎo)電溝道和第二導(dǎo)電溝道。例如，連接體可以包含或?qū)?yīng)于圖1的連接體192、圖2的連接體292、圖3的連接體392、圖4的第一連接體452或第二連接體454。可以在形成第二組存儲元件之前，形成連接體，并且可以接觸第一導(dǎo)電溝道。可以形成第二導(dǎo)電溝道，以接觸(例如，直接接觸)連接體(例如，焊盤)。在其他實(shí)施方式中，不為連接第一導(dǎo)電溝道和第二導(dǎo)電溝道而形成連接體。例如，可以通過在第二組物理層中蝕刻孔，以暴露第一導(dǎo)電溝道的金屬，從而形成第二溝道。可以用金屬填充孔，以接觸第一導(dǎo)電溝道的頂部，并且從而將第一導(dǎo)電溝道(電)連接到第二導(dǎo)電溝道。

在一些實(shí)施方式中，形成第二組存儲元件可以包含形成第二組物理層，以及蝕刻第二組物理層以形成空腔。在形成空腔之后，可以在空腔中形成電荷捕獲層(比如圖1的第一電荷捕獲層170或第二電荷捕獲層176)。在形成電荷捕獲層之后，可以在空腔中形成第二導(dǎo)電溝道。在其他實(shí)施方式中，在形成空腔之后，可以在形成電荷捕獲層之前，在空腔中形成第二導(dǎo)電溝道。例如，在空腔中形成導(dǎo)電溝道之后，可以蝕刻(例如，移除)一個或多個虛設(shè)(dummy)字線層，并且可以圍繞暴露的導(dǎo)電溝道形成電荷捕獲層。在形成電荷捕獲層之后，可以圍繞每個電荷捕獲層形成字線層。

通過在存儲器裝置中堆疊多個導(dǎo)電溝道，可以堆疊的物理層的數(shù)量(以及存儲元件的數(shù)量)不受限于層(穿過所述層能夠形成特定的導(dǎo)電溝道的孔)的數(shù)量。此外，方法500允許以堆疊配置形成第一導(dǎo)電溝道和第二導(dǎo)電溝道，同時保持第一組物理層的完整度，并且同時在第一導(dǎo)電溝道與第二導(dǎo)電溝道之間提供電氣連續(xù)性。

參考圖6，圖示了可以執(zhí)行以制造存儲器裝置的方法600的特定實(shí)施例。例如，可以執(zhí)行方法600以制造圖1的存儲器104。存儲器裝置可以具有三維(3D)存儲器配置，其單片地形成在存儲元件的陣列的一個或多個物理級中，存儲元件具有設(shè)置在基板(例如，硅基板)之上的有源區(qū)域。基板可以包含或?qū)?yīng)于圖1的基板182、圖2的基板282，或圖3的基板382。存儲器裝置可以包含與存儲元件操作相關(guān)的電路，比如讀取/寫入電路(例如，圖1的讀取電路140和/或?qū)懭腚娐?42)。

方法600包含在602處形成連接到第一導(dǎo)電溝道的第一組存儲元件。可以相對于基板的表面在基板之上形成第一組存儲元件。第一導(dǎo)電溝道可以實(shí)質(zhì)上垂直于基板的表面。作為示例，第一組存儲元件可以包含或?qū)?yīng)于圖1的第一組存儲元件184，并且第一溝道可以包含或?qū)?yīng)于第一導(dǎo)電溝道186。作為另一個示例，第一組存儲元件和第一導(dǎo)電溝道可以包含或?qū)?yīng)于包含在圖2的第一組物理層254中的存儲元件，并且第一導(dǎo)電溝道可以包含或?qū)?yīng)于圖2的第一導(dǎo)電溝道286或?qū)щ姕系?87。作為另一個示例，第一組存儲元件可以包含或?qū)?yīng)于包含在圖3的第一組物理層384中的存儲元件，并且第一導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第一導(dǎo)電溝道386。作為另一個示例，第一組存儲元件可以包含或?qū)?yīng)于包含在圖3的第二組物理層394中的存儲元件，并且第一導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第二導(dǎo)電溝道396。作為另一個示例，第一組存儲元件可以包含或?qū)?yīng)于圖4的第一組存儲元件474、第二組存儲元件484，或第三組存儲元件494。

形成第一組存儲元件可以包含在604處形成與第一組物理層相關(guān)的第一組多層，在606處蝕刻第一組多層以形成第一空腔，以及在608處在第一空腔中形成第一導(dǎo)電溝道。穿過第一組多層，第一空腔(例如，孔)可以具有實(shí)質(zhì)上圓柱形的形狀和/或可以具有實(shí)質(zhì)上一致的直徑。第一組多層可以包含導(dǎo)電層(比如圖2的導(dǎo)電層260)和/或電介質(zhì)層(比如圖2的電介質(zhì)層262)。在第一空腔中形成第一導(dǎo)電溝道之前，可以將第一電荷捕獲層(比如圖1的第一電荷捕獲層170)沉積在第一空腔中。第一組物理層可以包含或?qū)?yīng)于圖2的第一組物理層254、第二組物理層264，圖3的第一組物理層384、第二組物理層394，或第三組物理層374。

形成第一組存儲元件還可以包含在610處蝕刻第一組多層以形成第二空腔(或溝槽)，以及在第二空腔中形成第一電介質(zhì)結(jié)構(gòu)。第一電介質(zhì)結(jié)構(gòu)可以包含或?qū)?yīng)于圖3的第一電介質(zhì)結(jié)構(gòu)294、第二電介質(zhì)結(jié)構(gòu)298，或圖3的電介質(zhì)結(jié)構(gòu)356。

方法600還可以包含在612處平坦化包含第一組存儲元件的多層的組的上部表面，以及在614處在第一組存儲元件之上形成蝕刻終止層。可以在第一組存儲元件的平坦化的表面的至少一部分之上形成蝕刻終止層。蝕刻終止層可以包含或?qū)?yīng)于圖1的蝕刻終止層190、圖2的蝕刻終止層290、圖3的蝕刻終止層390或第二蝕刻終止層398。

方法600還可以包含在616處形成連接體，其中連接體連接到第一導(dǎo)電溝道。連接體可以延伸穿過蝕刻終止層。連接體可以包含或?qū)?yīng)于圖1的連接體192、圖2的連接體292、圖3的連接體392、圖4的第一連接體452或第二連接體454。

方法600還可以包含在618處形成連接到第二導(dǎo)電溝道的第二組存儲元件，其中通過連接體將第二導(dǎo)電溝道電連接到第一導(dǎo)電溝道，其中連接體連接到第一導(dǎo)電溝道。可以相對于基板的表面在第一組存儲元件之上形成第二組存儲元件。第二導(dǎo)電溝道可以從第一導(dǎo)電溝道偏移(例如，不對準(zhǔn))。

第二組存儲元件可以包含或?qū)?yīng)于圖1的第二組存儲元件194，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖1的第二導(dǎo)電溝道196。作為另一個示例，第二組存儲元件可以包含或?qū)?yīng)于包含在圖2的第二組物理層264中的存儲元件，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖2的第二導(dǎo)電溝道296或?qū)щ姕系?97。作為另一個示例，第二組存儲元件可以包含或?qū)?yīng)于包含在圖3的第二組物理層394中的存儲元件，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第二導(dǎo)電溝道396。作為另一個示例，第二組存儲元件可以包含或?qū)?yīng)于包含在圖3的第三組物理層374中的存儲元件，并且第二導(dǎo)電溝道可以包含或?qū)?yīng)于圖3的第三導(dǎo)電溝道376。作為另一個示例，第二組存儲元件可以包含或?qū)?yīng)于圖4的第二組存儲元件484或第三組存儲元件494。

形成第二組存儲元件可以包含在620處形成與第二組物理層相關(guān)的第二組多層，在622處蝕刻第二組多層以形成第三空腔，以及在624處在第三空腔中形成第二導(dǎo)電溝道。第二組多層可以包含導(dǎo)電層(比如圖2的導(dǎo)電層260)和/或電介質(zhì)層(比如圖2的電介質(zhì)層262)。在第三空腔中形成第二導(dǎo)電溝道之前，可以在第三空腔中沉積第二電荷捕獲層(比如圖1的第二電荷捕獲層176)。第二組物理層可以包含或?qū)?yīng)于圖2的第一組物理層254、第二組物理層264，圖3的第二組物理層394，或第三組物理層374。

形成第二組存儲元件還可以包含在626處蝕刻第二組多層以形成第四空腔(或溝槽)，以及在第四空腔中形成第二電介質(zhì)結(jié)構(gòu)。第二電介質(zhì)結(jié)構(gòu)可以包含或?qū)?yīng)于圖3的第一電介質(zhì)結(jié)構(gòu)294、第二電介質(zhì)結(jié)構(gòu)298，或圖3的電介質(zhì)結(jié)構(gòu)356。能夠以堆疊配置連接第一導(dǎo)電溝道和第二導(dǎo)電溝道，以形成“堆疊的”存儲元件的列的一部分。

第一組存儲元件和第二組存儲元件可以各自包含少于或等于“n”個存儲元件，其中n是正整數(shù)。n的值可以對應(yīng)于多層(例如，物理層)的組的層的數(shù)量的上限，所述多層可以被蝕刻以形成空腔(例如，孔)，所述空腔具有穿過所述多層的組的實(shí)質(zhì)上圓柱形的形狀和/或?qū)嵸|(zhì)上一致的直徑的。例如，作為示例性的、非限制性的示例，n的值可以為24?；趎等于24，第一組存儲元件和第二組存儲元件中的每一組可以包含少于或等于24個存儲元件。舉例來說，第一組存儲元件和第二組存儲元件中的每一組可以包含18到20個存儲元件。作為示例性的、非限制性的示例，當(dāng)n＝24(即，蝕刻深度限制為24)，并且當(dāng)?shù)谝唤M物理層和第二組物理層中的每一組具有18層時，層的總數(shù)量將為36層(即，數(shù)值大于n＝24)。相應(yīng)地，由于每個存儲元件形成在相對應(yīng)的物理層中(例如，通過電介質(zhì)層與上面的和/或下面的字線層分隔開的導(dǎo)電字線層)，第一組物理層和第二組物理層中的每一組可以包含少于或等于24層物理層。在特定實(shí)施例中，第一組物理層和第二組物理層的組合可以包含多于24層物理層的物理層的總數(shù)。盡管第一組存儲元件和第二組存儲元件已經(jīng)描述為包含相同數(shù)量的存儲元件，但第一組存儲元件和第二組存儲元件可以各自具有不同數(shù)量的存儲元件。

通過堆疊多個導(dǎo)電溝道，可以堆疊以形成列的存儲元件的總數(shù)量(例如，物理層的總數(shù)量)不受層(穿過所述層可以形成特定的導(dǎo)電溝道的孔)的數(shù)量限制。相應(yīng)地，包含在堆疊的存儲元件的列中的存儲元件的數(shù)量可以不受層(例如，物理層，穿過所述層可以形成導(dǎo)電溝道的孔)的數(shù)量限制。

可以通過特定用途集成電路(ASIC)、處理單元(比如中央處理單元，CPU)、數(shù)字信號處理器(DSP)、控制器、另一硬件裝置、固件裝置、現(xiàn)場可編程門陣列(FPGA)裝置，或其任意組合，啟動或控制圖5的方法500和/或圖6的方法600。作為示例，可以通過一個或多個處理器(比如包含在控制器中的或連接到控制器的一個或多個處理器)，啟動或控制圖5的方法500和/或圖6的方法600。配置為執(zhí)行圖5的方法500和/或圖6的方法600的控制器可能能夠形成具有堆疊的導(dǎo)電溝道的三維存儲器裝置，比如圖1的存儲器104。

圖7圖示了NAND閃存配置的3D存儲器700的實(shí)施例。3D存儲器700可以對應(yīng)于圖1的存儲器104。3D存儲器700包含單片地形成在基板704(比如硅基板)之上的多個物理層(比如第一組物理層701和第二組物理層702)。多個物理層可以包含或?qū)?yīng)于包含第一組存儲元件184的第一組物理層、包含第二組存儲元件194的第二組物理層、第一組物理層254、第二組物理層264、第一組物理層384、第二組物理層394，或第三組物理層374。存儲元件(例如，存儲器單元，比如代表性的存儲器單元710)布置在物理層的陣列中。

代表性的存儲器單元710包含字線/控制柵極(WL4)728與導(dǎo)電溝道712之間的電荷捕獲結(jié)構(gòu)714。電荷捕獲可以包含或?qū)?yīng)于圖1的第一電荷捕獲層170或第二電荷捕獲層176?？梢酝ㄟ^導(dǎo)電溝道712相對于字線728的偏壓，將電荷注入到電荷捕獲結(jié)構(gòu)714，或?qū)㈦姾蓮碾姾刹东@結(jié)構(gòu)714排出。例如，電荷捕獲結(jié)構(gòu)714可以包含硅氮化物，并且可以由柵極電介質(zhì)(比如硅氧化物)與字線728和導(dǎo)電溝道712分隔。在存儲器單元710的讀取操作期間，電荷捕獲結(jié)構(gòu)714中的電荷量影響通過導(dǎo)電溝道712的電流量，并且表示存儲在存儲器單元710中的一個或多個位值。導(dǎo)電溝道712可以包含或?qū)?yīng)于第一導(dǎo)電溝道186、第二導(dǎo)電溝道196、第一導(dǎo)電溝道286、第二導(dǎo)電溝道296、第一導(dǎo)電溝道386、第二導(dǎo)電溝道396，或第三導(dǎo)電溝道376。

3D存儲器700包含多個擦除區(qū)塊，其包含第一區(qū)塊(區(qū)塊0)750、第二區(qū)塊(區(qū)塊1)752，以及第三區(qū)塊(區(qū)塊2)754。區(qū)塊750-754中的每一個包含物理層702的“垂直片”，其包含字線的堆疊體，示出為第一字線(WL0)720、第二字線(WL1)722、第三字線(WL2)724、第四字線(WL3)726，以及第五字線(WL4)728。多個導(dǎo)電溝道(具有相對于圖7實(shí)質(zhì)上垂直的取向)延伸穿過字線的堆疊體。每個導(dǎo)電溝道連接到每個字線720-728中的存儲元件，形成存儲元件的NAND串。為圖示清楚，圖7圖示了三個區(qū)塊750-754，每個區(qū)塊中的五個字線720-728，以及每個區(qū)塊中的三個導(dǎo)電溝道。然而，3D存儲器700可以具有多于三個區(qū)塊，每個區(qū)塊多于五個字線，以及每個區(qū)塊多于三個導(dǎo)電溝道。

經(jīng)由多個導(dǎo)電線，將讀取/寫入電路760連接到導(dǎo)電溝道，所述多個導(dǎo)電線示出為在導(dǎo)電溝道的“頂部”端部處(例如，與基板704更遠(yuǎn))的第一位線(BL0)730、第二位線(BL1)732，和第三位線(BL2)734，以及在導(dǎo)電溝道的“底部”端部(例如，更接近于基板704，或在基板704之內(nèi))的第一源線(SL0)740、第二源線(SL1)742，和第三源線(SL2)744)。讀取/寫入電路760被圖示為經(jīng)由“P”控制線連接到位線730-734，經(jīng)由“M”控制線連接到源線740-744，并且經(jīng)由“N”控制線連接到字線720-728。P、M和N中的每一個可以具有基于3D存儲器700的特定配置的正整數(shù)值。在圖7的示例性的示例中，P＝3，M＝3，并且N＝5。

在特定實(shí)施例中，位線中的每一個和源線中的每一個可以連接到不同導(dǎo)電溝道的相同端部(例如，頂部端部或底部端部)。例如，特定的位線可以連接到導(dǎo)電溝道792的頂部，并且特定的源線可以連接到導(dǎo)電溝道712的頂部。導(dǎo)電溝道792的底部可以連接(例如，電連接)到導(dǎo)電溝道712的底部。相應(yīng)地，導(dǎo)電溝道792和導(dǎo)電溝道712可以串聯(lián)連接，并且可以連接到特定的位線和特定的源線。

盡管導(dǎo)電溝道中的每一個(比如導(dǎo)電溝道712，792)被圖示為單個導(dǎo)電溝道，但導(dǎo)電溝道中的每一個可以包含以堆疊配置的多個導(dǎo)電溝道?？梢酝ㄟ^一個或多個連接體(比如圖1的連接體192、圖2的連接體292，圖3的連接體392、圖4的第一連接體452或第二連接體454)，連接堆疊配置的多個導(dǎo)電溝道。此外，如參考圖1-3描述的，蝕刻終止層可以在包含在多個導(dǎo)電溝道中的每個導(dǎo)電溝道之間。

讀取/寫入電路760可以如參考圖1所描述的讀取電路140和/或?qū)懭腚娐?42來運(yùn)行。例如，數(shù)據(jù)可以被存儲到連接到字線728的存儲元件，并且讀取/寫入電路760可以從存儲元件讀取位值。作為另一個示例，讀取/寫入電路760可以向連接到字線720-728、位線730-734，以及源線740-742的控制線施加選擇信號，以使得編程電壓(例如，電壓脈沖或一系列電壓脈沖)被施加跨過選擇的字線(例如，第四字線728)的(一個或多個)選擇的存儲元件。

在讀取操作期間，控制器120可以從主機(jī)裝置(比如圖1的主機(jī)裝置130)接收請求?？刂破?20可以通過向控制線施加適當(dāng)?shù)男盘?，以使得選擇的字線的存儲元件被感測到，從而使得讀取/寫入電路760從3D存儲器700的特定的存儲元件讀取位。相應(yīng)地，具有堆疊配置的多個導(dǎo)電溝道的3D存儲器700可以配置為從一個或多個存儲元件往復(fù)讀取和寫入數(shù)據(jù)。

圖8是存儲器800的特定實(shí)施例的圖。存儲器800可以包含在圖1的數(shù)據(jù)存儲裝置102中。圖8圖示了存儲器800(比如存儲器104)的三維架構(gòu)的一部分。在圖8所示的實(shí)施例中，存儲器是垂直位線電阻式隨機(jī)存取存儲器(ReRAM)，其在基板之上的物理層中具有多個導(dǎo)電線(例如，實(shí)質(zhì)上平行于基板表面)，比如代表性的字線820、821、822和823(其中僅一部分在圖8中示出)，以及穿過物理層的多個垂直導(dǎo)電線，比如代表性的位線810、811、812和813。字線822可以包含或?qū)?yīng)于第一組物理層801，并且字線820、821可以包含或?qū)?yīng)于第二組物理層802。第一組物理層801和第二組物理層802可以包含或?qū)?yīng)于圖2的第一組物理層254、第二組物理層264，或圖3的第一組物理層384、第二組物理層394，或第三組物理層374中的相鄰兩組物理層。

盡管位線中的每一個(比如位線810、811、812和813)被圖示為單個位線，位線810、811、812和813中的每一個可以包含多個堆疊配置的部分。可以通過一個或多個連接體，將堆疊配置的多個部分連接，所述一個或多個連接體比如是圖1的連接體192、圖2的連接體292、圖3的連接體392，圖4的第一連接體452或第二連接體454。此外，蝕刻終止層可以在多個部分中的每個部分之間。

存儲器800還包含多個基于電阻的存儲元件(例如，存儲器單元)，比如代表性的存儲元件830、831、832、840、841和842，其每一個連接到基板(例如，硅基板)之上的多個物理層中的存儲器單元的陣列的位線和字線。存儲器800還包含讀取/寫入電路804，比如圖1的讀取電路140和/或?qū)懭腚娐?42。讀取/寫入電路804連接到字線驅(qū)動器808和位線驅(qū)動器806。

在圖8所示的實(shí)施例中，字線中的每一個包含多個指(例如，第一字線820包含指824、825、826和827)。每個指可以連接到多于一個位線。舉例來說，第一字線820的第一指824經(jīng)由第一指824的第一端部處的第一存儲元件830連接到第一位線810，并且經(jīng)由第一指824的第二端部處的第二存儲元件840連接到第二位線811。

在圖8所示的實(shí)施例中，每個位線可以連接到多于一個字線。舉例來說，第一位線810經(jīng)由第一存儲元件830連接到第一字線820，并且經(jīng)由第三存儲元件832連接到第三字線822。

在寫入操作期間，控制器120可以從主機(jī)裝置接收數(shù)據(jù)，比如圖1的主機(jī)裝置130?？刂破?20可以向存儲器800發(fā)送數(shù)據(jù)(或數(shù)據(jù)的表達(dá))。例如，在將編碼的數(shù)據(jù)發(fā)送到存儲器800之前，控制器120可以編碼數(shù)據(jù)。

讀取/寫入電路804可以向?qū)?yīng)于數(shù)據(jù)的目的地的存儲元件寫入數(shù)據(jù)。例如，讀取/寫入電路804可以向連接到字線驅(qū)動器808和位線驅(qū)動器806的選擇控制線施加選擇信號，以使得寫入電壓被施加為跨過所選擇的存儲元件。例如，為了選擇第一存儲元件830，讀取/寫入電路804可以激活字線驅(qū)動器808和位線驅(qū)動器806，以驅(qū)動編程電流(也稱為寫入電流)通過第一存儲元件830。舉例來說，第一寫入電流可以用來向第一存儲元件830寫入第一邏輯值(例如，對應(yīng)于高電阻狀態(tài)的值)，并且第二寫入電流可以用來向第一存儲元件830寫入第二邏輯值(例如，對應(yīng)于低電阻狀態(tài)的值)?？梢酝ㄟ^向第一位線810和第一字線820之外的字線施加第一電壓，并且向第一字線820施加第二電壓，產(chǎn)生跨過第一存儲元件830的編程電壓，從而施加編程電流。在特定實(shí)施例中，第一電壓被施加到其他位線(例如，位線814、815)，以降低存儲器800中的泄漏電流。

在讀取操作期間，控制器120可以從主機(jī)裝置(比如圖1的主機(jī)裝置130)接收請求?？刂破?20可以通過向連接到字線驅(qū)動器808和位線驅(qū)動器806的選擇控制線施加選擇信號，以使得讀取電壓被施加為跨過所選擇的存儲元件，使得讀取/寫入電路804從存儲器800的特定的存儲元件讀取位。例如，為了選擇第一存儲元件830，讀取/寫入電路804可以激活字線驅(qū)動器808和位線驅(qū)動器806，以向第一位線810以及除了第一字線820之外的字線施加第一電壓(例如，0.7伏特(V))?？梢韵虻谝蛔志€820施加較低電壓(例如，0V)。從而，讀取電壓被施加為跨過第一存儲元件830，并且對應(yīng)于讀取電壓的讀取電流可以被讀取/寫入電路804的感測放大器檢測到。讀取電流(經(jīng)由歐姆定律)對應(yīng)于第一存儲元件830的電阻狀態(tài)，其對應(yīng)于存儲在第一存儲元件830處的邏輯值。在讀取操作期間，從第一存儲元件830和其他元件讀取的邏輯值可以被提供到控制器120。相應(yīng)地，位線810、811、812和813中的每一個可以包含多個部分，并且所述特定的位線的多個部分可以堆疊配置。

具有三維配置并包含堆疊的導(dǎo)電溝道的存儲器可以使用一種制造過程來制造，比如包含或?qū)?yīng)于如圖2所示的過程、圖5的方法500和/或圖6的方法600，或其組合。處理器和存儲器可以啟動和/或控制制造過程。存儲器可以包含可執(zhí)行指令，比如計算機(jī)可讀取指令，或處理器可讀取指令?？蓤?zhí)行指令可以包含可由計算機(jī)(比如包含處理器和存儲器的計算機(jī))執(zhí)行的一個或多個指令。

可以通過完全自動化的或部分自動化的制造系統(tǒng)來實(shí)施制造過程。例如，可以根據(jù)時間表將制造過程自動化。制造系統(tǒng)可以包含制造設(shè)備(例如，加工工具)，以執(zhí)行的一個或多個操作，從而形成存儲器裝置的。例如，制造設(shè)備可以配置為沉積一個或多個材料(例如，層)、蝕刻一個或多層、沉積蝕刻終止層、形成連接體、沉積電荷捕獲層、形成導(dǎo)電溝道、進(jìn)行平坦化，等等。

制造系統(tǒng)(例如，執(zhí)行制造過程的自動化系統(tǒng))可以具有分布式架構(gòu)(例如，層級結(jié)構(gòu))。例如，制造系統(tǒng)可以包含一個或多個處理器、一個或多個存儲器，和/或根據(jù)分布式架構(gòu)分布的控制器。分布式架構(gòu)可以包含控制或啟動一個或多個低級系統(tǒng)的操作的高級處理器。例如，制造系統(tǒng)的高級部分可以包含一個或多個處理器，并且低級系統(tǒng)可以各自包含一個或多個相對應(yīng)的控制器，或可以由一個或多個相對應(yīng)的控制器控制。特定的低級系統(tǒng)的特定的控制器可以從特定的高級系統(tǒng)接收一個或多個指令(例如，命令)，可以向下屬模塊或加工工具下達(dá)子命令，并且可以將狀態(tài)數(shù)據(jù)通信到特定的高級系統(tǒng)。一個或多個低級系統(tǒng)中的每一個可以與制造裝備(例如，加工工具)的一個或多個相對應(yīng)的零件相關(guān)。在特定實(shí)施例中，制造系統(tǒng)可以包含分布在制造系統(tǒng)中的多個處理器。例如，低級系統(tǒng)部件的控制器可以包含一個或多個處理器。

舉例來說，制造系統(tǒng)的處理器可以是高級系統(tǒng)的一部分、子系統(tǒng)，或制造系統(tǒng)的部件。在另一實(shí)施例中，制造系統(tǒng)的處理器包含制造系統(tǒng)的各個級和部件處的分布的加工，或與之相關(guān)。

從而，制造系統(tǒng)的處理器可以包含處理器可執(zhí)行指令，或具有對其的訪問，當(dāng)所述指令被處理器執(zhí)行時，使得處理器啟動或控制存儲器裝置的形成，通過形成連接到第一導(dǎo)電溝道的第一組存儲元件(第一導(dǎo)電溝道實(shí)質(zhì)上垂直于基板的表面)，以及通過形成連接到第二導(dǎo)電溝道的第二組存儲元件(第二導(dǎo)電溝道電連接到第一導(dǎo)電溝道，并且實(shí)質(zhì)上垂直于基板表面)，從而形成存儲器裝置。存儲器裝置可以包含具有三維(3D)存儲器配置的非易失性存儲器，其單片地形成存儲元件的陣列的一個或多個物理級中，存儲元件具有設(shè)置在基板之上的有源區(qū)域。例如，可以通過一個或多個沉積工具以及一個或多個蝕刻移除工具來形成第一組存儲元件，所述沉積工具比如是分子束外延生長工具、可流動化學(xué)氣相沉積(FCVD)工具、共形沉積工具、或旋涂(spin-on)沉積工具，而所述蝕刻移除工具比如是化學(xué)移除工具。作為另一個示例，可以通過一個或多個沉積工具以及一個或多個蝕刻移除工具來形成第二組存儲元件，所述沉積工具比如是分子束外延生長工具、可流動化學(xué)氣相沉積(FCVD)工具、共形沉積工具，或旋涂(spin-on)沉積工具，而所述蝕刻移除工具比如是化學(xué)移除工具。

包含在制造系統(tǒng)的存儲器中的可執(zhí)行指令可以使得制造系統(tǒng)的處理器能夠啟動存儲器裝置的形成，比如包含三維配置和堆疊的導(dǎo)電溝道的圖1的存儲器104。在特定實(shí)施例中，制造系統(tǒng)的存儲器存儲計算機(jī)可執(zhí)行指令，其可由處理器執(zhí)行，以使得處理器根據(jù)圖2所示的任意過程的至少一部分、圖5和圖6的任意方法的至少一部分，或其任意組合，來啟動圖1的存儲器104的形成。例如，計算機(jī)可執(zhí)行指令可以為可執(zhí)行的，以使得處理器啟動存儲器裝置的形成，比如包含三維配置和堆疊的導(dǎo)電溝道的圖1的存儲器104?？梢酝ㄟ^形成連接到第一導(dǎo)電溝道的第一組存儲元件(第一導(dǎo)電溝道實(shí)質(zhì)上垂直于基板的表面)，以及通過形成連接到第二導(dǎo)電溝道的第二組存儲元件(第二導(dǎo)電溝道電連接到第一導(dǎo)電溝道，并且實(shí)質(zhì)上垂直于基板的表面)，從而形成存儲器裝置。例如，存儲器裝置可以包含具有三維(3D)存儲器配置的非易失性存儲器，其單片地形成在存儲元件陣列的一個或多個物理級中，具有設(shè)置在基板之上的有源區(qū)域。

盡管本文圖示的各種部件被圖示為區(qū)塊部件，并且概括性地進(jìn)行描述，但這樣的部件可以包含一個或多個微處理器、狀態(tài)機(jī)，或其他電路，其配置為使得數(shù)據(jù)存儲裝置102能夠執(zhí)行本文描述的一個或多個操作。例如，控制器120和/或存儲器(例如，讀取電路140，和/或?qū)懭腚娐?42)可以代表物理部件，比如硬件控制器、狀態(tài)機(jī)、邏輯電路，或其他結(jié)構(gòu)，以使得能夠從而存儲器104往復(fù)讀取和寫入數(shù)據(jù)。

可替代地或附加地，可以使用編程為執(zhí)行本文描述的一個或多個操作的微處理器或微控制器，來實(shí)現(xiàn)數(shù)據(jù)存儲裝置102的一個或多個部件。舉例來說，作為示例性的示例，可以使用執(zhí)行指令的處理器，實(shí)現(xiàn)對應(yīng)于控制器120、讀取電路140，和/或?qū)懭腚娐?42的操作。在特定實(shí)施例中，指令存儲在存儲器104處。可替代地或附加地，由處理器執(zhí)行的可執(zhí)行指令可以存儲在并非存儲器104一部分的分開的存儲器位置處，比如在只讀取存儲器(ROM)處。

在特定實(shí)施例中，數(shù)據(jù)存儲裝置102可以附接到一個或多個主機(jī)裝置，或嵌入在一個或多個主機(jī)裝置中，比如在可以對應(yīng)于主機(jī)裝置130的主機(jī)通信裝置的外殼中。數(shù)據(jù)存儲裝置102可以在封裝的裝置中，比如無線電話、個人數(shù)字助理(PDA)、游戲裝置或操控器、便攜導(dǎo)航裝置、計算機(jī)裝置(例如，平板電腦或膝上型電腦)，或使用內(nèi)部非易失性存儲器的其他裝置。然而，在其他實(shí)施例中，數(shù)據(jù)存儲裝置102可以是便攜裝置，其配置為選擇性地連接到一個或多個外部裝置，比如主機(jī)裝置130。例如，作為示例性的示例，數(shù)據(jù)存儲裝置102可以是可移動裝置，比如通用串行總線(USB)閃存驅(qū)動器，或可移動存儲器卡。

主機(jī)裝置130可以對應(yīng)于移動電話、音樂播放器、視頻播放器、游戲裝置或操控器、電子書閱讀器、個人數(shù)字助理(PDA)、計算機(jī)(比如膝上型電腦、平板電腦，或筆記本電腦)、便攜導(dǎo)航裝置、另一電子裝置，或其組合。主機(jī)裝置130可以經(jīng)由主機(jī)控制器來通信，其可以使得主機(jī)裝置130能夠與數(shù)據(jù)存儲裝置102進(jìn)行通信?？梢宰裾認(rèn)EDEC固態(tài)技術(shù)協(xié)會的行業(yè)規(guī)范(比如嵌入式多媒體卡(eMMC)規(guī)范或通用閃存(UFS)主機(jī)控制器接口規(guī)范)來操作主機(jī)裝置130?？梢宰裾找粋€或多個其他規(guī)范(比如，作為示例性的例子，安全數(shù)字(SD)主機(jī)控制器規(guī)范)來操作主機(jī)裝置130?？商娲兀梢宰裾樟硪煌ㄐ艆f(xié)議，使主機(jī)裝置130與數(shù)據(jù)存儲裝置102進(jìn)行通信。

存儲器可以具有二維配置、三維(3D)配置(例如，3D存儲器)，或任意其他配置，并且可以包含單個裸芯或多個裸芯(例如，多個堆疊的存儲器裸芯)。例如，存儲器104可以具有3D配置，并且可以包含單個裸芯或多個裸芯。數(shù)據(jù)存儲裝置102可以配置為作為嵌入式存儲器連接到主機(jī)裝置130，比如作為示例性的例子，與嵌入式多媒體卡(弗吉尼亞州阿靈頓的電子工程設(shè)計發(fā)展聯(lián)合會議(JEDEC)固態(tài)技術(shù)協(xié)會的商標(biāo))配置相關(guān)。數(shù)據(jù)存儲裝置102可以對應(yīng)于eMMC裝置。作為另一個示例，數(shù)據(jù)存儲裝置102可以對應(yīng)于存儲器卡，比如數(shù)字安全卡、微卡、迷你SD^TM卡(特拉華州威明頓市的SD-3C LLC的商標(biāo))、多媒體卡^TM(MMC^TM)(弗吉尼亞州阿靈頓的電子工程設(shè)計發(fā)展聯(lián)合會議(JEDEC)固態(tài)技術(shù)協(xié)會的商標(biāo))，或(CF)卡(加利福尼亞州苗必達(dá)市的SanDisk公司的商標(biāo))?？梢宰裾認(rèn)EDEC行業(yè)規(guī)范來操作數(shù)據(jù)存儲裝置102。例如，可以遵照J(rèn)EDEC的eMMC規(guī)范、JEDEC通用閃存(UFS)規(guī)范、一個或多個其他規(guī)范，或其組合，來操作數(shù)據(jù)存儲裝置102。

半導(dǎo)體存儲器裝置，比如存儲器104，包含易失性存儲器裝置(比如動態(tài)隨機(jī)存取存儲器(“DRAM”)或靜態(tài)隨機(jī)存取存儲器(“SRAM”)裝置)，非易失性存儲器裝置(比如電阻式隨機(jī)存取存儲器(“ReRAM”)、電可擦除可編程只讀存儲器(“EEPROM”)、閃存存儲器(其可以認(rèn)為是EEPROM的子集)，鐵電式隨機(jī)存取存儲器(“FRAM”)，以及其他能夠存儲信息的半導(dǎo)體元件。每種類型的存儲器裝置可以具有不同配置。例如，閃存存儲器裝置可以配置為NAND或NOR配置。

存儲器裝置可以由無源元件和/或有源元件以任意組合形成。作為非限制性的示例，無源半導(dǎo)體存儲器元件包含ReRAM裝置元件，其在一些實(shí)施例中包含電阻率開關(guān)存儲元件(比如反熔絲式(anti-fuse)相變材料，等等)，并且可選地包含導(dǎo)向(steering)元件(比如二極管，等等)。非限制性的示例，有源半導(dǎo)體存儲器元件也作為包含EEPROM和閃存存儲器裝置元件，其在一些實(shí)施例中包含含有電荷存儲區(qū)域(比如浮置柵極、導(dǎo)電納米顆?；螂姾纱鎯﹄娊橘|(zhì)材料)的元件。

可以配置多個存儲器元件，使得它們串聯(lián)連接，或使得每個元件可以單獨(dú)存取。作為非限制性的示例，以NAND配置(NAND存儲器)的閃存存儲器裝置典型地包含串聯(lián)連接的存儲器元件?？梢耘渲肗AND存儲器陣列，使得陣列由多個存儲器串構(gòu)成，其中串由多個存儲器元件構(gòu)成，所述多個存儲器元件共用單個位線，并且作為組存取?？商娲兀梢耘渲么鎯ζ髟?，使得每個元件可以單獨(dú)存取，例如，以NOR存儲器陣列。已經(jīng)作為示例呈現(xiàn)了描述的NAND和NOR存儲器配置，而存儲器元件可以以其他方式配置。

位于基板之中或之上的半導(dǎo)體存儲器元件可以配置為二維或三維，比如二維存儲器結(jié)構(gòu)或三維存儲器結(jié)構(gòu)。

在二維存儲器結(jié)構(gòu)中，半導(dǎo)體存儲器元件配置為單個平面或單個存儲器裝置級。典型地，在二維存儲器結(jié)構(gòu)中，存儲器元件布置在平面中(例如，在x-z方向上的平面)，其實(shí)質(zhì)上平行于支承存儲器元件的基板的主要表面延伸。基板可以是晶片，在其上或其中形成存儲器元件的層，或者它可以是載體基板，其在形成之后附接到存儲器元件。作為非限制性的示例，基板可以包含半導(dǎo)體材料，比如硅。

存儲器元件可以以有序的陣列布置在單個存儲器裝置級中，比如以多個行和/或列。然而，存儲器元件可以布置為不規(guī)則的或非正交的配置。存儲器元件可以各自具有兩個或更多的電極或接觸線，比如位線和字線。

三維存儲器陣列布置為使得存儲器元件占據(jù)多個平面或多個存儲器裝置級，從而形成三維結(jié)構(gòu)(即，在x、y和z方向上，其中y方向?qū)嵸|(zhì)上垂直于基板的主要表面，并且x和z方向?qū)嵸|(zhì)上平行于基板的主要表面)。

作為非限制性的示例，三維存儲器結(jié)構(gòu)可以垂直地配置為多個二維存儲器裝置級的堆疊體。作為另一非限制性示例，三維存儲器陣列可以配置為多個垂直列(例如，實(shí)質(zhì)上垂直于基板的主要表面延伸的列，即，在y方向上)，每個列在其中具有多個存儲器元件。列可以布置為二維配置(例如，在x-z平面中)，產(chǎn)生存儲器元件的三維配置，其具有布置在多個垂直地堆疊的存儲器平面上的元件。存儲器元件的其他三維配置也可以組成三維存儲器陣列。

作為非限制性的示例，在三維NAND存儲器陣列中，可以將存儲器元件連接到一起，以形成在單個水平的(例如，x-z)存儲器裝置級中的NAND串?？商娲兀梢詫⒋鎯ζ髟B接到一起，以形成垂直NAND串，其橫向跨過多個水平的存儲器裝置級?？梢栽O(shè)想其他三維配置，其中一些NAND串包含單個存儲器級中的存儲器元件，而其他串包含跨過多個存儲器級的存儲器元件。也可以以NOR配置和ReRAM配置來設(shè)計三維存儲器陣列。

典型地，在單片三維存儲器陣列中，一個或多個存儲器裝置級形成在單個基板之上。可選地，單片三維存儲器陣列還可以具有至少部分地在單個基板中的一個或多個存儲器層。作為非限制性的示例，基板可以包含半導(dǎo)體材料，比如硅。在單片三維陣列中，組成陣列的每個存儲器裝置級的層典型地形成在陣列的下面的存儲器裝置級的層上。然而，單片三維存儲器陣列的相鄰的存儲器裝置級的層可以被共用，或在存儲器裝置級之間具有中間層。

二維陣列可以分開形成，并且然后封裝到一起，以形成具有多層存儲器的非單片的存儲器裝置。例如，可以通過在分開的基板上形成存儲器級，以及然后將存儲器級上下疊置，來構(gòu)建非單片的堆疊的存儲器。舉例來說，存儲器裝置級中的每一個可以具有相對應(yīng)的基板，其在堆疊存儲器裝置級以形成存儲器陣列之前被制薄或移除。由于存儲器裝置級中的每一個初始地在分開的基板之上形成，產(chǎn)生的存儲器陣列并非單片三維存儲器陣列。此外，可以在分開的芯片上形成多個二維存儲器陣列或三維存儲器陣列(單片或非單片)，并且然后將其封裝到一起，以形成堆疊芯片存儲器裝置。

在一些實(shí)施方式中，存儲器104是具有三維(3D)存儲器配置的非易失性存儲器，其單片地形成在存儲器單元的陣列的一個或多個物理級中，存儲器單元具有設(shè)置在硅基板之上的有源區(qū)域。存儲器單元的有源區(qū)域可以是存儲器單元的由存儲器單元的電荷捕獲部分導(dǎo)電節(jié)流的區(qū)域。數(shù)據(jù)存儲裝置102包含電路，作為示例性的、非限制性的、與存儲器單元的操作相關(guān)的示例，比如圖1的讀取電路140和/或?qū)懭腚娐贰?/p>

相關(guān)的電路典型地用于存儲器元件的操作，并且用于與存儲器元件進(jìn)行通信。作為非限制性的示例，存儲器裝置可以具有控制并驅(qū)動存儲器元件執(zhí)行功能(比如編程和讀取)的電路。相關(guān)的電路可以與存儲器元件在相同的基板上和/或在分開的基板上。例如，用于存儲器讀取/寫入操作的控制器可以設(shè)置在分開的控制器芯片上和/或與存儲器元件在相同的基板上。

本領(lǐng)域技術(shù)人員將認(rèn)識到，本公開不限制為所描述的特定結(jié)構(gòu)，而如本文所描述的并為本領(lǐng)域技術(shù)人員理解的，覆蓋本公開精神和范圍之內(nèi)的全部相關(guān)的存儲器結(jié)構(gòu)。

提交本公開的摘要應(yīng)如下理解，其不應(yīng)被用來解釋或限制權(quán)利要求的范圍或含義。此外，在前面的具體實(shí)施方式部分，為了使本公開更簡單化的目的，各種特征可以被組合到一起，或在單個實(shí)施例中描述。本公開不應(yīng)解釋為反映如下意圖：所要求的實(shí)施例比每條權(quán)利要求中明確列舉的特征需要更多的特征。反之，如下面的權(quán)利要求所反映的，發(fā)明主題事項(xiàng)可以導(dǎo)向?yàn)楸热我夤_的實(shí)施例的全部特征都少。

對本文所描述的實(shí)施例的解釋意圖提供各種實(shí)施例的普遍性理解?？梢岳闷渌麑?shí)施例，并且可以從本公開衍生其他實(shí)施例，使得可以在不背離本公開范圍的情況下，進(jìn)行結(jié)構(gòu)上和邏輯上的替換與改變。本公開意圖覆蓋各種實(shí)施例的任意以及全部的后續(xù)改進(jìn)或變化。

上面公開的主題應(yīng)認(rèn)為是示例性的，而非限制性的，并且所附權(quán)利要求意圖覆蓋全部這樣的修改、增強(qiáng)和其他實(shí)施例，其落入本公開的范圍之內(nèi)。從而，為最大化法律允許的范圍，本公開的范圍應(yīng)由隨附的權(quán)利要求及其等同的可允許的最寬泛解釋來確定，而不應(yīng)被前面的詳細(xì)說明限制或局限。