本發(fā)明是有關(guān)于一種存儲(chǔ)單元及其測(cè)試方法，且特別是有關(guān)于一種可適用于低速測(cè)試機(jī)臺(tái)的存儲(chǔ)單元及其測(cè)試方法。

背景技術(shù)：

雙倍數(shù)據(jù)率(Double Data Rate，簡(jiǎn)稱DDR)存儲(chǔ)是一種基于同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)(Synchronous Dynamic Random Access Memory，簡(jiǎn)稱SDRAM)的革命性存儲(chǔ)技術(shù)，其提供一種高性能、低成本的存儲(chǔ)解決方案。并且，在新世代的低功率動(dòng)態(tài)隨即存取存儲(chǔ)(Low Power Dynamic Random Access Memory，簡(jiǎn)稱LPDRAM)的規(guī)格下，提供了功率更低、更高速的運(yùn)作能力，進(jìn)而滿足現(xiàn)今高速系統(tǒng)所需的性能要求。

在進(jìn)行存儲(chǔ)晶圓針測(cè)的期間，可調(diào)整針對(duì)存儲(chǔ)芯片所適用的設(shè)定時(shí)間(setup time)以及保持時(shí)間(hold time)。設(shè)定時(shí)間及保持時(shí)間的調(diào)整與存儲(chǔ)芯片中數(shù)據(jù)選通路徑(DQS path)以及數(shù)據(jù)路徑(DQ path)在信號(hào)傳送時(shí)間上的差距有絕對(duì)的關(guān)系。然而，在對(duì)例如低功率動(dòng)態(tài)存儲(chǔ)等高速存儲(chǔ)單元進(jìn)行測(cè)試時(shí)，必須采用性能較高的高速測(cè)試機(jī)臺(tái)才可配合其高速運(yùn)作以及較短周期的有效數(shù)據(jù)窗(Data Window)來正確地檢測(cè)在選通信號(hào)路徑上以及數(shù)據(jù)路徑上的信號(hào)傳送。因此，造成其他低速測(cè)試機(jī)臺(tái)無法使用，進(jìn)而導(dǎo)致測(cè)試成本的增加。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明提供一種存儲(chǔ)單元及其測(cè)試方法，可適用于低速測(cè)試機(jī)臺(tái)來對(duì)存儲(chǔ)單元進(jìn)行測(cè)試，以降低測(cè)試成本。

本發(fā)明的存儲(chǔ)單元包括數(shù)據(jù)選通路徑、數(shù)據(jù)路徑以及除頻器。數(shù)據(jù)選通路徑包括路徑環(huán)狀串接的選通信號(hào)驅(qū)動(dòng)電路。數(shù)據(jù)選通路徑接收第一測(cè)試信號(hào)，并通過第一測(cè)試信號(hào)的致能經(jīng)由選通信號(hào)驅(qū)動(dòng)電路產(chǎn)生環(huán)形振蕩。數(shù)據(jù) 路徑包括路徑環(huán)狀串接的數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路。數(shù)據(jù)路徑接收第二測(cè)試信號(hào)，并通過第二測(cè)試信號(hào)的致能經(jīng)由數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路產(chǎn)生環(huán)形振蕩。除頻器耦接數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑。除頻器分別對(duì)在數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑中的信號(hào)振蕩頻率進(jìn)行除頻以產(chǎn)生對(duì)應(yīng)的選通傳送信號(hào)以及數(shù)據(jù)傳送信號(hào)，并輸出選通傳送信號(hào)以及數(shù)據(jù)傳送信號(hào)至存儲(chǔ)單元測(cè)試器，以檢測(cè)數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑的信號(hào)傳送時(shí)間。

本發(fā)明的存儲(chǔ)單元測(cè)試方法適用于由電子裝置測(cè)試包括數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑的存儲(chǔ)單元。此方法在測(cè)試模式中分別提供第一測(cè)試信號(hào)及第二測(cè)試信號(hào)至數(shù)據(jù)選通路徑及數(shù)據(jù)路徑。接著，通過第一測(cè)試信號(hào)的致能在數(shù)據(jù)選通路徑中產(chǎn)生環(huán)形振蕩。通過第二測(cè)試信號(hào)的致能在數(shù)據(jù)路徑中產(chǎn)生環(huán)形振蕩。并且，分別對(duì)在數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑中的信號(hào)振蕩頻率進(jìn)行除頻以產(chǎn)生對(duì)應(yīng)的選通傳送信號(hào)以及數(shù)據(jù)傳送信號(hào)，以檢測(cè)數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑的信號(hào)傳送時(shí)間。

基于上述，本發(fā)明的存儲(chǔ)單元，可在數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑上形成環(huán)狀串接路徑，以在其中進(jìn)行環(huán)形振蕩。并且，可通過除頻器將路徑中的信號(hào)振蕩頻率降低后輸出至存儲(chǔ)單元測(cè)試器。借此，使低速的存儲(chǔ)單元測(cè)試器亦可依據(jù)頻率降低后的信號(hào)來分別計(jì)算出數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑所需的信號(hào)傳送時(shí)間及其差距，并據(jù)以調(diào)整針對(duì)此存儲(chǔ)單元所適用的設(shè)定時(shí)間以及保持時(shí)間。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖做詳細(xì)說明如下。

附圖說明

圖1是本發(fā)明一實(shí)施例所示出的存儲(chǔ)單元的示意圖；

圖2是本發(fā)明另一實(shí)施例所示出的存儲(chǔ)單元的示意圖；

圖3是本發(fā)明一實(shí)施例所示出的選通信號(hào)驅(qū)動(dòng)電路的示意圖；

圖4是本發(fā)明一實(shí)施例所示出的數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路的示意圖；

圖5是本發(fā)明一實(shí)施例所示出的存儲(chǔ)單元測(cè)試方法的流程圖。

附圖標(biāo)記說明：

100、200：存儲(chǔ)單元；

110、210：數(shù)據(jù)選通路徑；

112、212：選通信號(hào)驅(qū)動(dòng)電路；

120、220：數(shù)據(jù)路徑；

122、222：數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路；

130、230：除頻器；

140、280：存儲(chǔ)單元測(cè)試器；

240：控制單元；

250、260：輸入緩沖器；

270：閂鎖器；

300、320、400、420：與非門；

310、410：延遲單元；

DQ：數(shù)據(jù)信號(hào)；

DQS：數(shù)據(jù)選通信號(hào)；

SLF：低頻信號(hào)；

SO1、SO2：振蕩信號(hào)；

ST1、ST2：測(cè)試信號(hào)；

SST：選通傳送信號(hào)；

SDT：數(shù)據(jù)傳送信號(hào)；

S510～S540：存儲(chǔ)單元測(cè)試方法的各步驟。

具體實(shí)施方式

首先請(qǐng)參照?qǐng)D1，圖1是本發(fā)明一實(shí)施例所示出的存儲(chǔ)單元的示意圖。在本實(shí)施例中，存儲(chǔ)單元100可例如為具有雙倍數(shù)據(jù)率(Double Data Rate，簡(jiǎn)稱DDR)、第二代雙倍數(shù)據(jù)率(Double Data Rate 2，簡(jiǎn)稱DDR2)、低功率第二代雙倍數(shù)據(jù)率(Low power Double Data Rate 2，簡(jiǎn)稱LPDDR2)或第三代雙倍數(shù)據(jù)率(Double Data Rate 3，簡(jiǎn)稱DDR3)等規(guī)格的存儲(chǔ)芯片。存儲(chǔ)單元100包括數(shù)據(jù)選通路徑110、數(shù)據(jù)路徑120以及除頻器130。

數(shù)據(jù)選通路徑110例如為在存儲(chǔ)單元100內(nèi)部傳送數(shù)據(jù)選通信號(hào)的路徑。數(shù)據(jù)路徑120例如為在存儲(chǔ)單元100內(nèi)部傳送數(shù)據(jù)信號(hào)的路徑。在寫入操作時(shí)，在存儲(chǔ)單元100內(nèi)與數(shù)據(jù)選通路徑110與數(shù)據(jù)路徑120連接的閂鎖器可 依據(jù)數(shù)據(jù)選通路徑110上所傳送的數(shù)據(jù)選通信號(hào)，通過數(shù)據(jù)路徑120接收數(shù)據(jù)信號(hào)來進(jìn)行數(shù)據(jù)寫入。在讀取操作時(shí)，閂鎖器可依據(jù)數(shù)據(jù)選通路徑110上所傳送的數(shù)據(jù)選通信號(hào)，通過數(shù)據(jù)路徑120輸出數(shù)據(jù)信號(hào)以例如使存儲(chǔ)控制器進(jìn)行數(shù)據(jù)讀取。

在本實(shí)施例中，數(shù)據(jù)選通路徑110包括路徑環(huán)狀串接的選通信號(hào)驅(qū)動(dòng)電路112。選通信號(hào)驅(qū)動(dòng)電路112例如包括奇數(shù)個(gè)可用以將信號(hào)進(jìn)行反相轉(zhuǎn)換的反相驅(qū)動(dòng)單元。據(jù)此，存儲(chǔ)單元100可通過傳送至數(shù)據(jù)選通路徑110的測(cè)試信號(hào)的致能(觸發(fā))經(jīng)由環(huán)狀串接的選通信號(hào)驅(qū)動(dòng)電路112而沿著數(shù)據(jù)選通路徑110產(chǎn)生環(huán)形振蕩的振蕩信號(hào)。

另一方面，數(shù)據(jù)路徑120亦包括路徑環(huán)狀串接的數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路122。數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路122例如包括奇數(shù)個(gè)可用以將信號(hào)進(jìn)行反相轉(zhuǎn)換的反相驅(qū)動(dòng)單元。據(jù)此，存儲(chǔ)單元100可通過傳送至數(shù)據(jù)路徑120的測(cè)試信號(hào)的致能(觸發(fā))經(jīng)由環(huán)狀串接的數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路122而沿著數(shù)據(jù)路徑120產(chǎn)生環(huán)形振蕩的振蕩信號(hào)。

除頻器130耦接數(shù)據(jù)選通路徑110以及數(shù)據(jù)路徑120。除頻器130可分別計(jì)算在數(shù)據(jù)選通路徑110以及數(shù)據(jù)路徑120中進(jìn)行環(huán)形振蕩的信號(hào)振蕩頻率，并加以除頻以產(chǎn)生對(duì)應(yīng)的傳送信號(hào)。

在操作上，當(dāng)欲進(jìn)行存儲(chǔ)單元100的存儲(chǔ)單元測(cè)試時(shí)，外部的存儲(chǔ)單元測(cè)試器140可例如傳送低頻信號(hào)至存儲(chǔ)單元100內(nèi)的控制單元以使其進(jìn)入測(cè)試模式。并且，存儲(chǔ)單元100的控制單元可依據(jù)所接收到的低頻信號(hào)而通過所具有的測(cè)試模式電路分別產(chǎn)生測(cè)試信號(hào)ST1及ST2至數(shù)據(jù)選通路徑110以及數(shù)據(jù)路徑120。舉例來說，測(cè)試信號(hào)ST1及ST2可例如為高邏輯電平的致能信號(hào)。此時(shí)，選通信號(hào)驅(qū)動(dòng)電路112中的其中一反相驅(qū)動(dòng)單元可反應(yīng)于測(cè)試信號(hào)ST1的致能而改變其輸出端的電平，并以此為開端經(jīng)由奇數(shù)個(gè)反相驅(qū)動(dòng)單元沿著數(shù)據(jù)選通路徑110反復(fù)在高邏輯電平與低邏輯電平之間來回振蕩(環(huán)形振蕩)，借此產(chǎn)生第一振蕩信號(hào)。同樣地，數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路122中的其中一反相驅(qū)動(dòng)單元可反應(yīng)于測(cè)試信號(hào)ST2的致能而改變其輸出端的電平，并以此為開端經(jīng)由奇數(shù)個(gè)反相驅(qū)動(dòng)單元沿著數(shù)據(jù)路徑120反復(fù)在高邏輯電平與低邏輯電平之間來回振蕩(環(huán)形振蕩)，借此產(chǎn)生第二振蕩信號(hào)。接著，除頻器130可由數(shù)據(jù)選通路徑110以及數(shù)據(jù)路徑120分別計(jì)數(shù)第一及第 二振蕩信號(hào)的振蕩頻率，以獲知第一振蕩信號(hào)在數(shù)據(jù)選通路徑110上以及第二振蕩信號(hào)在數(shù)據(jù)路徑120上的振蕩周期。其中，振蕩周期的二分之一即可等于在所對(duì)應(yīng)路徑上的信號(hào)傳送時(shí)間。

除頻器130可將第一及第二振蕩信號(hào)的振蕩頻率加以除頻以產(chǎn)生對(duì)應(yīng)的選通傳送信號(hào)SST以及數(shù)據(jù)傳送信號(hào)SDT。并且，除頻器130可輸出選通傳送信號(hào)SST以及數(shù)據(jù)傳送信號(hào)SDT至外部的存儲(chǔ)單元測(cè)試器140。借此，存儲(chǔ)單元測(cè)試器140即可參照除頻器130所進(jìn)行除頻的除頻數(shù)(例如1024)而由頻率較低的選通傳送信號(hào)SST以及數(shù)據(jù)傳送信號(hào)SDT計(jì)算出實(shí)際在數(shù)據(jù)選通路徑110以及數(shù)據(jù)路徑120的信號(hào)傳送時(shí)間以及其差距，并據(jù)以調(diào)整針對(duì)存儲(chǔ)單元100的設(shè)定時(shí)間以及保持時(shí)間。

需說明的是，在本發(fā)明實(shí)施例中雖然整合除頻器130來分別對(duì)在數(shù)據(jù)選通路徑110上以及數(shù)據(jù)路徑120上的振蕩頻率加以除頻，但在其他實(shí)施例中亦可分開成不同的除頻電路來分別對(duì)數(shù)據(jù)選通路徑110上以及數(shù)據(jù)路徑120上的信號(hào)進(jìn)行除頻，本發(fā)明實(shí)施例并不依此為限。

以下請(qǐng)參照?qǐng)D2，圖2是本發(fā)明另一實(shí)施例所示出的存儲(chǔ)單元的示意圖。存儲(chǔ)單元200包括數(shù)據(jù)選通路徑210、數(shù)據(jù)路徑220、除頻器230、控制單元240、輸入緩沖器250、輸入緩沖器260以及閂鎖器270。其中部分元件的功能系與前述實(shí)施例中對(duì)應(yīng)元件的功能相同或相似，故其詳細(xì)內(nèi)容在此不再贅述。

在本實(shí)施例中，控制單元240耦接數(shù)據(jù)選通路徑210、數(shù)據(jù)路徑220、輸入緩沖器250以及輸入緩沖器260?？刂茊卧?40在測(cè)試模式中可分別提供測(cè)試信號(hào)ST1及ST2至數(shù)據(jù)選通路徑210及數(shù)據(jù)路徑220，并且可控制輸入緩沖器250以及260將輸出例如驅(qū)動(dòng)于高邏輯電平，以分別借由測(cè)試信號(hào)ST1及ST2的致能(觸發(fā))沿著數(shù)據(jù)選通路徑210及數(shù)據(jù)路徑220產(chǎn)生環(huán)形振蕩。

輸入緩沖器250耦接數(shù)據(jù)選通路徑210。輸入緩沖器250例如用以暫存數(shù)據(jù)選通信號(hào)DQS。輸入緩沖器260耦接數(shù)據(jù)路徑220。輸入緩沖器260例如用以暫存數(shù)據(jù)信號(hào)DQ。

閂鎖器270耦接數(shù)據(jù)選通路徑210以及數(shù)據(jù)路徑220。閂鎖器270可依據(jù)來自數(shù)據(jù)選通路徑210的數(shù)據(jù)選通信號(hào)DQS提供所暫存的數(shù)據(jù)信號(hào)DQ。

在操作上，當(dāng)欲進(jìn)行存儲(chǔ)單元200的存儲(chǔ)單元測(cè)試時(shí)，外部的存儲(chǔ)單元 測(cè)試器280可例如傳送低頻信號(hào)SLF至控制單元240以使其進(jìn)入測(cè)試模式并分別產(chǎn)生測(cè)試信號(hào)ST1及ST2。并且，通過測(cè)試信號(hào)ST1的致能，可經(jīng)由選通信號(hào)驅(qū)動(dòng)電路212在數(shù)據(jù)選通路徑210上產(chǎn)生環(huán)形振蕩。舉例來說，圖3是本發(fā)明一實(shí)施例所示出的選通信號(hào)驅(qū)動(dòng)電路的示意圖。請(qǐng)同時(shí)參照?qǐng)D2及圖3，選通信號(hào)驅(qū)動(dòng)電路212包括可例如作為反相驅(qū)動(dòng)單元的與非門300、延遲單元310以及與非門320。在圖3中，與非門300的第一輸入端耦接輸入緩沖器250。延遲單元310的輸入端耦接與非門300的輸出端。延遲單元310可例如為反相器，并且可將輸入端的信號(hào)進(jìn)行反相。與非門320的第一輸入端耦接延遲單元310的輸出端。與非門320的第二輸入端耦接控制單元240。與非門320的輸出端耦接與非門300的第二輸入端。

當(dāng)控制單元240接收到由外部的存儲(chǔ)單元測(cè)試器280所傳送的低頻信號(hào)SLF時(shí)，控制單元240可控制輸入緩沖器250輸出高邏輯電平至與非門300的第一輸入端，并經(jīng)由與非門300以及延遲單元310的驅(qū)動(dòng)而將與非門320的第一輸入端拉高至高邏輯電平。并且，控制單元240可再將例如為高邏輯電平的測(cè)試信號(hào)ST1輸入至與非門320的第二輸入端而使與非門320的輸出端由高邏輯電平變?yōu)榈瓦壿嬰娖健Ｒ源藶殚_端，經(jīng)由與非門300、延遲單元310以及與非門320所形成的奇數(shù)環(huán)形串接路徑，可通過各元件反相驅(qū)動(dòng)的特性反復(fù)在高邏輯電平與低邏輯電平之間來回振蕩，借此產(chǎn)生振蕩信號(hào)SO1。接著，在圖3中耦接與非門320輸出端的除頻器230便可由與非門320輸出端計(jì)數(shù)振蕩信號(hào)SO1的振蕩頻率，以計(jì)算振蕩信號(hào)SO1在數(shù)據(jù)選通路徑210的振蕩周期。其中，振蕩信號(hào)SO1的振蕩周期的二分之一即可等于數(shù)據(jù)選通路徑210的信號(hào)傳送時(shí)間(等于與非門300至閂鎖器270的時(shí)間)。

除頻器230可例如將除頻數(shù)設(shè)定為1024，以產(chǎn)生將振蕩信號(hào)SO1的振蕩頻率降低1024倍的選通傳送信號(hào)SST。并且，在圖2中，除頻器230可將選通傳送信號(hào)SST輸出至存儲(chǔ)單元測(cè)試器280。借此，使例如為低速規(guī)格的存儲(chǔ)單元測(cè)試器280可正確地檢測(cè)選通傳送信號(hào)SST的周期，并且可將此周期除以除頻器230除頻數(shù)的兩倍(例如2048)而計(jì)算出數(shù)據(jù)選通路徑210的信號(hào)傳送時(shí)間。

值得一提的是，雖然在圖3中除頻器230系耦接于與非門320的輸出端，但在其他實(shí)施例中亦可將除頻器230耦接至可選通信號(hào)驅(qū)動(dòng)電路212上的任 一端點(diǎn)，本發(fā)明實(shí)施例并不依此為限。

另一方面，通過測(cè)試信號(hào)ST2的致能，亦可經(jīng)由數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路222在數(shù)據(jù)路徑220上產(chǎn)生環(huán)形振蕩。舉例來說，圖4是本發(fā)明一實(shí)施例所示出的數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路的示意圖。請(qǐng)同時(shí)參照?qǐng)D2及圖4，數(shù)據(jù)信號(hào)驅(qū)動(dòng)電路222包括可例如作為反相驅(qū)動(dòng)單元的與非門400、延遲單元410以及與非門420。在圖4中，與非門400的第一輸入端耦接輸入緩沖器260。延遲單元410的輸入端耦接與非門400的輸出端。延遲單元410可例如為反相器，并且可將輸入端的信號(hào)進(jìn)行反相。與非門420的第一輸入端耦接延遲單元410的輸出端。與非門420的第二輸入端耦接控制單元240。與非門420的輸出端耦接與非門400的第二輸入端。

當(dāng)控制單元240接收到由外部的存儲(chǔ)單元測(cè)試器280所傳送的低頻信號(hào)SLF時(shí)，控制單元240可控制輸入緩沖器260輸出高邏輯電平至與非門400的第一輸入端，并經(jīng)由與非門400以及延遲單元410的驅(qū)動(dòng)而將與非門420的第一輸入端拉高至高邏輯電平。接著，控制單元240可再將例如為高邏輯電平的測(cè)試信號(hào)ST2輸入至與非門420的第二輸入端而使與非門420的輸出端由高邏輯電平變?yōu)榈瓦壿嬰娖健Ｒ源藶殚_端，經(jīng)由與非門400、延遲單元410以及與非門420所形成的奇數(shù)環(huán)形串接路徑，可通過各元件反相驅(qū)動(dòng)的特性反復(fù)在高邏輯電平與低邏輯電平之間來回振蕩，借此產(chǎn)生振蕩信號(hào)SO2。接著，在圖4中耦接與非門420輸出端的除頻器230便可由與非門420輸出端計(jì)數(shù)振蕩信號(hào)SO2的振蕩頻率，以計(jì)算振蕩信號(hào)SO2在數(shù)據(jù)路徑220的振蕩周期。其中，振蕩信號(hào)SO2的振蕩周期的二分之一即可等于數(shù)據(jù)路徑220的信號(hào)傳送時(shí)間(等于與非門400至閂鎖器270的時(shí)間)。并且，數(shù)據(jù)選通路徑210與數(shù)據(jù)路徑220的信號(hào)傳送時(shí)間可為相等。

除頻器230可例如產(chǎn)生將振蕩信號(hào)SO2的振蕩頻率降低1024倍的數(shù)據(jù)傳送信號(hào)SDT。并且，在圖2中，除頻器230可將數(shù)據(jù)傳送信號(hào)SDT輸出至存儲(chǔ)單元測(cè)試器280。借此，使例如為低速規(guī)格的存儲(chǔ)單元測(cè)試器280可正確地檢測(cè)頻率降低的數(shù)據(jù)傳送信號(hào)SDT的周期，并且可將此周期除以除頻器230除頻數(shù)的兩倍(例如2048)而計(jì)算出數(shù)據(jù)路徑220的信號(hào)傳送時(shí)間。

據(jù)此，存儲(chǔ)單元200可適用于較低速的存儲(chǔ)單元測(cè)試器280，使其正確地計(jì)算出存儲(chǔ)單元200在數(shù)據(jù)選通路徑210以及數(shù)據(jù)路徑220上的信號(hào)傳送 時(shí)間以及其差距，并且可據(jù)以調(diào)整針對(duì)存儲(chǔ)單元200的設(shè)定時(shí)間以及保持時(shí)間。

圖5是本發(fā)明一實(shí)施例所示出的存儲(chǔ)單元測(cè)試方法的流程圖。請(qǐng)參照?qǐng)D5，本實(shí)施例的存儲(chǔ)單元測(cè)試方法可適用于由電子裝置測(cè)試包括數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑的存儲(chǔ)單元，此方法包括下列步驟。在測(cè)試模式中分別提供第一測(cè)試信號(hào)及第二測(cè)試信號(hào)至數(shù)據(jù)選通路徑及數(shù)據(jù)路徑(步驟S510)。接著，通過第一測(cè)試信號(hào)的致能在數(shù)據(jù)選通路徑中產(chǎn)生環(huán)形振蕩(步驟S520)。通過第二測(cè)試信號(hào)的致能在數(shù)據(jù)路徑中產(chǎn)生環(huán)形振蕩(步驟S530)。分別對(duì)在數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑中的信號(hào)振蕩頻率進(jìn)行除頻以產(chǎn)生對(duì)應(yīng)的選通傳送信號(hào)以及數(shù)據(jù)傳送信號(hào)，以檢測(cè)數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑的信號(hào)傳送時(shí)間(步驟S540)。其中，上述步驟S510、S520、S530及S540的順序?yàn)橛靡哉f明，本發(fā)明實(shí)施例不以此為限。并且，上述步驟S510、S520、S530及S540的細(xì)節(jié)可參照?qǐng)D1至圖4的實(shí)施例，在此則不再贅述。

綜上所述，本發(fā)明的存儲(chǔ)單元及其測(cè)試方法，可在數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑上產(chǎn)生環(huán)狀振蕩。并且，可通過除頻器將路徑中的信號(hào)振蕩頻率降低后輸出至低速測(cè)試機(jī)臺(tái)。借此，使低速測(cè)試機(jī)臺(tái)亦可計(jì)算出數(shù)據(jù)選通路徑以及數(shù)據(jù)路徑所需的信號(hào)傳送時(shí)間以及其差距。并且，可據(jù)以調(diào)整所適用的設(shè)定時(shí)間以及保持時(shí)間，從而降低測(cè)試成本。

雖然本發(fā)明已以實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，故本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書所界定者為準(zhǔn)。