一種阻變存儲器讀出電路的制作方法
【專利摘要】本發(fā)明屬于存儲器【技術(shù)領(lǐng)域】，公開了一種阻變存儲器讀出電路，包括：預(yù)充電電路，用于對阻變存儲器的位線進(jìn)行預(yù)充電；第一電流鏡電路，將位線上的存儲單元電流鏡像放大輸出，并實(shí)現(xiàn)由電流向電壓的轉(zhuǎn)換；輸出放大電路，將第一電流鏡電路輸出的電壓放大輸出；緩沖器經(jīng)過反相器，連接在所述輸出放大電路的輸出端，穩(wěn)定輸出信號；其中，所述第一電流鏡電路輸出支路包括多個(gè)并聯(lián)且片外可控的MOS管，用于調(diào)節(jié)電流的放大倍數(shù)。本發(fā)明簡化了電路結(jié)構(gòu)，降低了整體電路的功耗和面積；采用可通過片外控制進(jìn)行編程的靈敏放大器針對不同工藝和阻變材料，都可以根據(jù)具體情形去調(diào)整關(guān)于可變電阻上電流的放大倍數(shù)進(jìn)而準(zhǔn)確無誤的針對各種材料和工藝去讀取存儲單元里的數(shù)據(jù)。
【專利說明】—種阻變存儲器讀出電路

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及存儲器【技術(shù)領(lǐng)域】，特別涉及一種阻變存儲器讀出電路。

【背景技術(shù)】
[0002]阻變存儲器RRAM具有高速、高密度、低功耗、高可擦寫次數(shù)和高可靠性等優(yōu)勢，成為下一代非揮發(fā)型存儲技術(shù)研究的熱點(diǎn)。
[0003]靈敏放大器作為存儲器中關(guān)鍵的模擬電路，對讀出電路的性能起著決定性的作用，進(jìn)而決定了整個(gè)存儲器的整體性能。RRAM存儲器由于其特有的結(jié)構(gòu)特點(diǎn)，為單端讀出結(jié)構(gòu)，所以就要求為靈敏放大器電流提供一個(gè)穩(wěn)定的參考電流，然而，現(xiàn)有的參考電流電路受工藝、溫度等因素的影響并不穩(wěn)定，嚴(yán)重影響了讀取的準(zhǔn)確度和可靠性。同時(shí)引入的外部參考電路無法廣泛適應(yīng)復(fù)雜多變的阻變材料和工藝條件，因此，適應(yīng)性與讀寫速度較低。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種提高阻變存儲器讀取準(zhǔn)確度和可靠性的讀出電路；同時(shí)適用于不同存儲材料形成的不同阻值范圍。
[0005]為解決上述技術(shù)問題，本發(fā)明提供了一種阻變存儲器讀出電路，包括:
[0006]預(yù)充電電路，用于對阻變存儲器的位線進(jìn)行預(yù)充電；
[0007]第一電流鏡電路，將位線上的存儲單元電流鏡像放大輸出，并實(shí)現(xiàn)由電流向電壓的轉(zhuǎn)換；
[0008]輸出放大電路，將第一電流鏡電路輸出的電壓放大輸出；
[0009]緩沖器，連接在所述輸出放大電路的輸出端，穩(wěn)定輸出信號；
[0010]其中，所述第一電流鏡電路輸出支路包括多個(gè)并聯(lián)且尺寸可調(diào)的MOS管，用于調(diào)節(jié)電流的放大倍數(shù)。
[0011]進(jìn)一步地，所述預(yù)充電電路包括:反相器以及第一 MOS管；
[0012]所述反相器的輸出端與所述第一 MOS管的柵極相連，所述反相器的輸入端與所述第一 MOS管的輸出端相連；
[0013]所述第一 MOS管的輸出端與所述存儲單元的位線相連，所述第一 MOS管的輸入端與所述第一電流鏡電路的輸入支路相連。
[0014]進(jìn)一步地，所述第一電流鏡電路包括:
[0015]輸入支路，通過所述預(yù)充電電路與所述存儲單元位線相連，獲取位線電流；
[0016]輸出支路，將所述輸入支路的電流鏡像放大輸出；
[0017]其中，所述輸出支路的多個(gè)并聯(lián)MOS管的輸出端均設(shè)置控制開關(guān)，用于控制所連接MOS管的通斷。
[0018]進(jìn)一步地，所述多個(gè)并聯(lián)的MOS管的尺寸均不相同。
[0019]進(jìn)一步地，所述輸出支路通過一個(gè)阻性負(fù)載MOS管接地；
[0020]其中，所述輸出支路與所述阻性負(fù)載MOS管的輸入端相連，所述阻性負(fù)載MOS管的柵極連接外部控制信號SENSE_ON，所述阻性負(fù)載MOS管的源端接地。
[0021]進(jìn)一步地，所述輸出放大電路包括:放大MOS管、開關(guān)MOS管以及第二電流鏡電路；
[0022]所述放大MOS管的柵極與所述阻性負(fù)載MOS管的輸入端相連，所述放大MOS管的輸入端與所述第二電流鏡電路的輸出支路相連，所述放大MOS管的源端接地；
[0023]所述第二電流鏡電路的輸入支路連接偏置電流，所述第二電流鏡電路的輸出支路輸出端連接緩沖器，向下級電路輸出電壓信號；
[0024]所述開關(guān)MOS管的柵極連接外部控制信號SENSE_0FF，輸入端連接所述緩沖器的輸入端，所述開關(guān)MOS管的源端接地。
[0025]進(jìn)一步地，所述緩沖器buffer的輸出端接反相器invl ;所述的反相器invl的輸出端輸出比較結(jié)果Vout。
[0026]本發(fā)明提供的阻變存儲器讀出電路通過片外控制信號調(diào)節(jié)鏡像存儲單元通路上電流的倍數(shù)，擴(kuò)大讀出電路的檢測范圍，適應(yīng)不同存儲材料的阻變單元形成的電阻范圍，增強(qiáng)讀出電路的靈敏度，提高了電路的靈活性。同時(shí)存儲單元的電流可以直接被檢測輸出，通過與電路本身晶體管閾值的比較輸出邏輯電平，無需使用額外的參考電流源，節(jié)省了整體電路的功耗和面積；同時(shí)大大提高了可靠性。

【專利附圖】

【附圖說明】
[0027]圖1為本發(fā)明實(shí)施例提供的阻變存儲器讀出電路結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0028]參見圖1，本發(fā)明實(shí)施例提供的一種阻變存儲器讀出電路，包括:
[0029]預(yù)充電電路，用于對阻變存儲器的位線進(jìn)行預(yù)充電；
[0030]第一電流鏡電路，將位線上的存儲單元電流鏡像放大輸出，并實(shí)現(xiàn)由電流向電壓的轉(zhuǎn)換；
[0031]輸出放大電路，將第一電流鏡電路輸出的電壓放大輸出；
[0032]緩沖器，連接在所述輸出放大電路的輸出端，穩(wěn)定輸出信號；
[0033]其中，第一電流鏡電路輸出支路包括多個(gè)并聯(lián)且尺寸可調(diào)的MOS管，用于調(diào)節(jié)電流的放大倍數(shù)。
[0034]本實(shí)施例中，第一電流鏡電路包括:
[0035]輸入支路，通過預(yù)充電電路與存儲單元位線相連，獲取位線電流；
[0036]輸出支路，將輸入支路的電流鏡像放大輸出；
[0037]其中，輸出支路的多個(gè)并聯(lián)MOS管的輸出端均設(shè)置控制開關(guān)，用于控制所連接MOS管的通斷。
[0038]具體包括:M0S管P1、M0S管P2、M0S管P3、M0S管P4以及MOS管P5 ;其中，MOS管Pl作為輸入支路與預(yù)充電電路相連，獲取位線電流；M0S管P2、M0S管P3、M0S管P4以及MOS管P5并聯(lián)構(gòu)成輸出支路，將位線電流Icell鏡像放大η倍輸出；其中放大倍數(shù)η與并聯(lián)結(jié)構(gòu)的尺寸有關(guān)，根據(jù)實(shí)際需要自行設(shè)置即可，同時(shí)在輸出支路的每一個(gè)MOS管輸出端設(shè)置控制開關(guān)Enl?Εη4，根據(jù)實(shí)際需要選擇性將與之相連的MOS管接入輸出支路，從而調(diào)整放大倍數(shù)。
[0039]為了擴(kuò)大放大倍數(shù)的取值范圍，提升讀出電路檢測范圍和靈敏度，MOS管P2、MOS管P3、MOS管P4以及MOS管P5均不相同，擴(kuò)大尺寸組合的選擇性，進(jìn)而擴(kuò)大放大倍數(shù)η的選擇性，進(jìn)而增強(qiáng)讀取的可靠性和靈敏度。
[0040]輸出支路通過一個(gè)阻性負(fù)載MOS管Ν2接地，輸出支路與阻性負(fù)載MOS管Ν2的漏端相連，阻性負(fù)載MOS管Ρ2的柵極連接外部控制信號SENSE_0N，阻性負(fù)載MOS管的源端接地，實(shí)現(xiàn)電流向電壓的轉(zhuǎn)換，從而將第一電流鏡電路輸出的鏡像電流nlcelI轉(zhuǎn)換為電壓信號VI，用于控制放大MOS管N3。
[0041]本實(shí)施例中，預(yù)充電電路用于實(shí)現(xiàn)對位線的預(yù)充電，提升讀取速度；同時(shí)，鑒于讀出電路本身屬于放大器電路結(jié)構(gòu)，為了限制存儲單元的循環(huán)衰退，預(yù)充電電壓穩(wěn)定在電源電壓以下。
[0042]本實(shí)施例提供的預(yù)充電電路具體包括:反相器invO以及第一 MOS管Pl ;反相器invO通過第一 MOS管NI控制位線，對位線進(jìn)行預(yù)充電。同時(shí)，反相器將Pl與NI隔開，從而使得位線上的電勢僅取決于預(yù)充電電路，避免外部電路的干擾，保證讀取準(zhǔn)確度。
[0043]輸出放大電路包括:放大MOS管N3、開關(guān)MOS管N4以及第二電流鏡電路。
[0044]第二電流鏡電路的輸入支路P7連接偏置電流Ibias，第二電流鏡電路的輸出支路P6輸出端連接緩沖器Buffer，向下級電路輸出電壓信號V2 ；
[0045]放大MOS管的源端接地，放大MOS管N3的柵極與阻性負(fù)載MOS管N2的輸入端相連，從而通過阻性負(fù)載N2控制放大MOS管的導(dǎo)通和關(guān)斷；放大MOS管N3的輸入端與第二電流鏡電路的輸出支路相連，從而在經(jīng)第二電流鏡電路鏡像放大m倍輸出的mlbias偏置電流的配合下實(shí)現(xiàn)位線放大電壓Vl的輸出放大，讀取存儲單元的狀態(tài)；
[0046]開關(guān)MOS管N4的柵極連接外部控制信號SENSE_0FF，輸入端連接緩沖器的輸入端，開關(guān)MOS管N4的源端接地，通過外部控制信號實(shí)現(xiàn)讀出電路的控制。
[0047]在本發(fā)明實(shí)施例中，RRAM存儲器在Set操作過程中，阻變單元由高阻變?yōu)榈妥瑁x操作時(shí)流經(jīng)存儲單元的電流較大，讀出電路讀出“I” ;在Reset操作過程中，阻變單元由低阻變?yōu)榈透咦?，讀操作時(shí)流經(jīng)存儲單元的電流較小，讀出電路讀出“O”。整個(gè)電路的閾值點(diǎn)可以通過調(diào)節(jié)晶體管的尺寸來獲得，即通過外部控制時(shí)序?qū)Φ谝荤R像電流電路中的Enl?En4的編程控制，實(shí)現(xiàn)閾值的調(diào)節(jié)控制。
[0048]具體說來，當(dāng)靈敏放大器工作時(shí)，外部控制信號SENSE_0N被設(shè)置成高電平，SENSE_0FF被設(shè)置成低電平；此時(shí)電流流過NI和Pl，并開始對位線進(jìn)行充電。若存儲單元的狀態(tài)為低阻，位線電流Icell較大，P2必須驅(qū)動一個(gè)大小為nlcell的大電流，P2的輸入端電勢很高，電壓Vl的變化被輸出級放大，電壓V2隨之降低，經(jīng)過緩沖器buffer和反相器invl，輸出端Vout輸出為“I”。若存儲單元的狀態(tài)為高阻，位線電流Icell較小，P2的驅(qū)動電流比較小，阻性負(fù)載P2的輸入端電勢較低，從而電壓Vl降低，電壓V2增加，經(jīng)過緩沖器buffer和反相器invl,輸出端Vout輸出為“O”。
[0049]本實(shí)施例中，MOS管Pl?P7均為P型MOS管；M0S管NI?N4為N型MOS管。必須言明的是，管型可根據(jù)實(shí)際需要做多種組合，并不嚴(yán)格限定本實(shí)施例電路結(jié)構(gòu)。
[0050]本發(fā)明不需要額外產(chǎn)生參考電流，通過讀出電路中晶體管的閾值控制實(shí)現(xiàn)邏輯輸出，替代現(xiàn)有方法中采用參考電源實(shí)現(xiàn)邏輯讀出的方式，電路結(jié)構(gòu)簡單，降低了整體電路的功耗，減小了面積。另外，不同阻變材料的阻值分布范圍不同，本發(fā)明針對這一現(xiàn)象采用片外可編程技術(shù)，使電流放大倍數(shù)可調(diào)，在不同的存儲單元電流下均可實(shí)現(xiàn)比較功能。同時(shí)，本發(fā)明中加入了預(yù)充電電路，具有較快的讀出速度。最后所應(yīng)說明的是，以上【具體實(shí)施方式】僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照實(shí)例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種阻變存儲器讀出電路，其特征在于，包括: 預(yù)充電電路，用于對阻變存儲器的位線進(jìn)行預(yù)充電； 第一電流鏡電路，將位線上的存儲單元電流鏡像放大輸出，并實(shí)現(xiàn)由電流向電壓的轉(zhuǎn)換； 輸出放大電路，將第一電流鏡電路輸出的電壓放大輸出； 緩沖器經(jīng)過反相器，連接在所述輸出放大電路的輸出端，穩(wěn)定輸出信號； 其中，所述第一電流鏡電路輸出支路包括多個(gè)并聯(lián)且尺寸可調(diào)的MOS管，用于調(diào)節(jié)電流的放大倍數(shù)。
2.如權(quán)利要求1所述的阻變存儲器讀出電路，其特征在于，所述預(yù)充電電路包括:反相器以及第一 MOS管； 所述反相器的輸出端與所述第一 MOS管的柵極相連，所述反相器的輸入端與所述第一MOS管的輸出端相連； 所述第一 MOS管的輸出端與所述存儲單元的位線相連，所述第一 MOS管的輸入端與所述第一電流鏡電路的輸入支路相連。
3.如權(quán)利要求1所述的阻變存儲器讀出電路，其特征在于，所述第一電流鏡電路包括: 輸入支路，通過所述預(yù)充電電路與所述存儲單元位線相連，獲取位線電流； 輸出支路,將所述輸入支路的電流鏡像放大輸出； 其中，所述輸出支路的多個(gè)并聯(lián)MOS管的輸出端均設(shè)置控制開關(guān)，用于控制所連接MOS管的通斷。
4.如權(quán)利要求3所述的阻變存儲器讀出電路，其特征在于:所述多個(gè)并聯(lián)的MOS管的尺寸均可不相同。
5.如權(quán)利要求3所述的阻變存儲器讀出電路，其特征在于:所述輸出支路通過一個(gè)阻性負(fù)載MOS管接地； 其中，所述輸出支路與所述阻性負(fù)載MOS管的輸入端相連，所述阻性負(fù)載MOS管的柵極連接外部控制信號SENSE_0N，所述阻性負(fù)載MOS管的源端接地。
6.如權(quán)利要求5所述的阻變存儲器讀出電路，其特征在于，所述輸出放大電路包括--放大MOS管、開關(guān)MOS管以及第二電流鏡電路； 所述放大MOS管的柵極與所述阻性負(fù)載MOS管的輸入端相連，所述放大MOS管的輸入端與所述第二電流鏡電路的輸出支路相連，所述放大MOS管的源端接地； 所述第二電流鏡電路的輸入支路連接偏置電流，所述第二電流鏡電路的輸出支路輸出端連接緩沖器，向下級電路輸出電壓信號； 所述開關(guān)MOS管的柵極連接外部控制信號SENSE_0FF，輸入端連接所述緩沖器的輸入端，所述開關(guān)MOS管的漏端接緩沖器，源端接地。
7.如權(quán)利要求1所述的阻變存儲器讀出電路，其特征在于:所述緩沖器buffer的輸出端接反相器invl ;所述的反相器invl的輸出端輸出比較結(jié)果Vout。
【文檔編號】G11C13/00GK104252879SQ201410502616
【公開日】2014年12月31日 申請日期:2014年9月26日 優(yōu)先權(quán)日:2014年9月26日
【發(fā)明者】姚穆, 魯巖, 張鋒 申請人:中國科學(xué)院微電子研究所