一種高一致性的阻變存儲(chǔ)器及其制備方法
【專利摘要】本發(fā)明公開了一種高一致性的阻變存儲(chǔ)器及其制備方法，采用襯底硅的圖形化區(qū)域做底電極并與選擇性重?fù)诫s相結(jié)合的方法，通過(guò)選擇合適的離子注入方向，使電場(chǎng)能可控的集中到局域的尖峰范圍內(nèi)，從而使每次操作以及每個(gè)器件的阻變行為發(fā)生在同一位置，進(jìn)而有效提高器件一致性。本發(fā)明采用較簡(jiǎn)單的工藝方法，即可制備高一致性阻變存儲(chǔ)器，同時(shí)避免采用貴金屬Pt做電極，更有利于工藝集成。
【專利說(shuō)明】一種高一致性的阻變存儲(chǔ)器及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及阻變存儲(chǔ)器(RRAM)，具體涉及一種高一致性的阻變存儲(chǔ)器設(shè)計(jì)方案及其制備方法，屬于CMOS超大規(guī)模集成電路(ULSI)中的非揮發(fā)存儲(chǔ)器(Nonvolatilememory)性能優(yōu)化及其制造【技術(shù)領(lǐng)域】。
【背景技術(shù)】
[0002]隨著微電子技術(shù)不斷向納電子推進(jìn)，如何應(yīng)對(duì)尺寸縮小帶來(lái)的各種問(wèn)題已經(jīng)成為半導(dǎo)體技術(shù)發(fā)展的關(guān)鍵。對(duì)存儲(chǔ)器領(lǐng)域而言，進(jìn)入納米尺寸節(jié)點(diǎn)后，目前主流的存儲(chǔ)器即DRAM、SRAM和Flash的縮小能力都將達(dá)到極限。尤其是非揮發(fā)性存儲(chǔ)器的性能等參數(shù)隨機(jī)漲落顯著增加，可靠性問(wèn)題日益嚴(yán)峻。為此，人們?cè)谶^(guò)去幾十年里，相繼提出電荷陷阱存儲(chǔ)器(CTM)、鐵電存儲(chǔ)器(FeRAM)、磁存儲(chǔ)器(MRAM)、相變存儲(chǔ)器(PRAM)，阻變存儲(chǔ)器(RRAM)等。其中，阻變存儲(chǔ)器以其結(jié)構(gòu)簡(jiǎn)單、性能優(yōu)異的良好特性，在最近幾年獲得了人們的廣泛關(guān)注，并成為下一代主流存儲(chǔ)器的研究熱點(diǎn)。
[0003]阻變存儲(chǔ)器是基于存儲(chǔ)介質(zhì)的阻變特性實(shí)現(xiàn)信息存儲(chǔ)的，目前主流的阻變存儲(chǔ)器(圖1)是基于過(guò)渡金屬氧化物(TMO)的無(wú)機(jī)阻變存儲(chǔ)器，主要由頂電極5、阻變材料薄膜4和底電極3三部分組成。一般認(rèn)為，其阻變特性類似于軟擊穿:即在電場(chǎng)作用下，阻變材料薄膜的局部區(qū)域產(chǎn)生大量氧空位缺陷，并在電場(chǎng)作用下移動(dòng)并堆積，最終在局域形成低阻導(dǎo)電通道。由此可見，電場(chǎng)對(duì)阻變存儲(chǔ)器的性能有著重要影響。同時(shí)，由于目前主流阻變存儲(chǔ)器上下電極面積(相對(duì)于導(dǎo)電通道而言)太大，在整個(gè)器件區(qū)域內(nèi)電場(chǎng)分布均勻，所以對(duì)不同器件或者同一器件的不同操作中，阻變材料薄膜在電場(chǎng)作用下發(fā)生軟擊穿的具體位置是隨機(jī)的。這正是導(dǎo)致阻變存儲(chǔ)器一致性問(wèn)題的重要原因之一。
[0004]針對(duì)以上問(wèn)題，一種普遍的解決思路是，在阻變薄膜層中形成電場(chǎng)集中的區(qū)域。按照這種思路，研究人員提出了多種具體的解決方案:
[0005]中國(guó)專利申請(qǐng)201210016812.6公開了一種阻變存儲(chǔ)器及其制造方法，使用具有刻蝕成針尖狀的突出部的上電極來(lái)使電場(chǎng)集中在電極尖端附近，從而使導(dǎo)電通道在針尖附近產(chǎn)生，并使得導(dǎo)電通道的通斷位置相對(duì)固定，這樣可以降低阻變存儲(chǔ)器的工作電壓并提高其高低阻值分布的一致性。
[0006]中國(guó)專利申請(qǐng)201110070280.X公開了一種阻變存儲(chǔ)器及其制備方法。通過(guò)腐蝕在襯底表面形成尖峰結(jié)構(gòu)，接著在其上生長(zhǎng)下電極，形成尖峰狀下電極，然后再淀積阻變材料和上電極，該阻變存儲(chǔ)器能夠通過(guò)尖峰結(jié)構(gòu)的下電極降低器件功耗。
[0007]上述兩個(gè)發(fā)明專利申請(qǐng)都是通過(guò)刻蝕的各向異性產(chǎn)生尖峰狀凹槽，這種工藝方法強(qiáng)烈的依靠刻蝕技術(shù)，實(shí)際操作中，要仔細(xì)嚴(yán)格控制刻蝕條件，操作難度較大，增加了工藝的復(fù)雜性。

【發(fā)明內(nèi)容】

[0008]基于上述內(nèi)容，本發(fā)明提供一種高一致性的阻變存儲(chǔ)器及其制備方法，通過(guò)采用選擇性重?fù)诫s底電極，使電場(chǎng)能可控的集中到局域的尖峰范圍內(nèi)，從而使每次操作以及每個(gè)器件的阻變行為發(fā)生在同一位置，進(jìn)而有效提高器件一致性。
[0009]本發(fā)明的技術(shù)方案如下:
[0010]一種高一致性的阻變存儲(chǔ)器，包括:襯底、絕緣層、底電極、阻變材料薄膜和頂電極，其中，所述絕緣層是沉積于襯底上的圖形化絕緣層，所述底電極是對(duì)襯底圖形化區(qū)域進(jìn)行選擇性重?fù)诫s形成的尖峰狀結(jié)構(gòu)。
[0011]進(jìn)一步地,所述襯底為Si襯底；所述絕緣層為與Si襯底對(duì)應(yīng)的Si材料體系絕緣層，包括Si3N4, SiO2等；所述阻變材料可以選用過(guò)渡金屬氧化物材料,如HfOx, TaOx, ZrOx,WOx等，厚度為5?50nm ;所述頂電極材料為導(dǎo)電金屬或金屬氮化物，如Pt、Al、Ti和TiN
坐寸ο
[0012]上述阻變存儲(chǔ)器的制備方法，包括以下步驟:
[0013]I)在襯底上沉積絕緣層并圖形化絕緣層，形成底電極圖形化區(qū)域；
[0014]2)對(duì)底電極圖形化區(qū)域進(jìn)行重?fù)诫s處理，形成底電極重?fù)诫s區(qū)域；
[0015]3)在底電極重?fù)诫s區(qū)域，通過(guò)反摻雜離子注入，形成尖峰狀底電極；
[0016]4)在尖峰狀底電極及絕緣層上制備阻變材料薄膜；
[0017]5)在阻變材料薄膜上制備并圖形化頂電極。
[0018]進(jìn)一步地，步驟I)中，所述襯底的極性與重?fù)诫s的極性相反。
[0019]進(jìn)一步地，步驟2)中重?fù)诫s處理采用η型摻雜，步驟3)中反摻雜離子注入采用P型摻雜；或步驟2)中重?fù)诫s處理采用P型摻雜，步驟3)中反摻雜離子注入采用η型摻雜。
[0020]進(jìn)一步地，η型摻雜注入五價(jià)元素雜質(zhì)如P/As等，p型摻雜注入三價(jià)元素雜質(zhì)如B
坐寸ο
[0021]進(jìn)一步地，步驟3)中，反摻雜離子注入方向傾斜角的正切值不小于絕緣層高度與底電極圖形寬度一半的比值。
[0022]進(jìn)行反摻雜離子傾斜注入時(shí)由于SiO2層的遮擋效應(yīng)，調(diào)整注入方向使得恰好一個(gè)三角形區(qū)域內(nèi)的重?fù)诫s底電極不受反摻雜注入影響，而其余部分被中和，從而留下重?fù)诫s的尖峰狀底電極。
[0023]進(jìn)一步地，步驟4)中，通過(guò)物理氣相沉積法(PVD)、原子層沉積法(ALD)或熱氧化法制備阻變材料薄膜。
[0024]進(jìn)一步地，步驟5)中，通過(guò)濺射或電子束蒸發(fā)的方法制備頂電極。
[0025]本發(fā)明的有益效果在于:
[0026]( I)制作工藝與CMOS工藝兼容，且工藝步驟簡(jiǎn)單，容易實(shí)現(xiàn)。
[0027](2)底電極直接采用Si襯底的局部區(qū)域，避免采用常用的底電極材料一貴金屬Pt，既節(jié)省成本，更有利于工藝集成。
[0028](3)能有效提高器件的一致性:如制備流程所述，通過(guò)傾斜方向的離子注入，借用SiO2層的遮擋效應(yīng)能在底電極區(qū)域形成重?fù)诫s的尖峰狀頂電極結(jié)構(gòu)，而尖峰狀結(jié)構(gòu)會(huì)使電場(chǎng)在尖峰處增強(qiáng)，從而使導(dǎo)電通道可控的在尖峰處形成，進(jìn)而提高阻變發(fā)生的一致性。
【專利附圖】

【附圖說(shuō)明】
[0029]圖1是現(xiàn)有技術(shù)中主流阻變存儲(chǔ)器的截面圖。[0030]圖2是本發(fā)明高一致性的阻變存儲(chǔ)器的主要結(jié)構(gòu)截面圖。
[0031]圖3是本發(fā)明制備方法中選擇的襯底的截面圖。
[0032]圖4是本發(fā)明制備方法中制備絕緣層的截面圖。
[0033]圖5 (I)是本發(fā)明十字交叉器件結(jié)構(gòu)的俯視圖，其中虛線框所示區(qū)域截面即為其他示意圖所述的截面圖。
[0034]圖5 (2)是本發(fā)明制備方法中圖形化底電極的截面圖。
[0035]圖6是本發(fā)明制備方法中重?fù)诫s底電極的截面圖。
[0036]圖7 (I)是本發(fā)明一種反摻雜離子注入方向示意圖。
[0037]圖7 (2)是本發(fā)明另一種反摻雜離子注入方向示意圖。
[0038]圖8是本發(fā)明制備方法中形成尖峰狀底電極的截面圖。
[0039]圖9是本發(fā)明制備方法中制備阻變材料薄膜的截面圖。
[0040]圖10是本發(fā)明高一致性的阻變存儲(chǔ)器的整體結(jié)構(gòu)截面圖。
[0041]其中:
[0042]I 一襯底；2—絕緣層；3—底電極；3' —重?fù)诫s尖峰區(qū)域；4 一阻變材料薄膜；5—頂電極。
【具體實(shí)施方式】
[0043]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)描述:
[0044]本發(fā)明高一致性的阻變存儲(chǔ)器，主要結(jié)構(gòu)如圖2所示，包括底電極3、重?fù)诫s尖峰區(qū)域3'，阻變材料薄膜4及頂電極5，其與主流阻變存儲(chǔ)器結(jié)構(gòu)(圖1)的主要區(qū)別在于底電極3采用了選擇性重?fù)诫s的硅襯底，其重?fù)诫s區(qū)域形成尖峰狀結(jié)構(gòu)，以使電場(chǎng)集中，阻變行為可控的在尖峰處發(fā)生。
[0045]本發(fā)明制備高一致性阻變存儲(chǔ)器的工藝結(jié)合附圖描述如下:
[0046]I)準(zhǔn)備襯底。選擇與重?fù)诫s極性相反的襯底1，如圖3所示，本實(shí)施例中選擇P型硅片(厚度0.5mm, 100晶向)作為襯底；
[0047]2)制備絕緣層。在襯底I上生長(zhǎng)SiO2作為絕緣層2，厚度500nm，如圖4所示；
[0048]3)圖形化底電極。通過(guò)普通光刻方法及RIE純氬氣物理刻蝕方法刻蝕絕緣層2形成底電極3圖形化區(qū)域，寬度Ιμπι，如圖5 (I)所示，底電極(BE)和頂電極(TE)形成十字交叉結(jié)構(gòu)(crossbar)，其中十字交叉的部分即為有效阻變器件區(qū)域，兩個(gè)較大方框是電極的引出pad ;圖形化底電極的截面圖如圖5 (2)所示；
[0049]4)底電極重?fù)诫s。對(duì)底電極3圖形區(qū)域進(jìn)行重?fù)诫s處理，通過(guò)η型摻雜注入雜質(zhì)As，形成底電極重?fù)诫s區(qū)域，如圖6所示；
[0050]5)形成尖峰狀底電極。以傾斜方向(傾斜角Θ =arctan (SiO2絕緣層厚度/0.5重?fù)诫s底電極區(qū)域?qū)挾?)進(jìn)行反摻雜離子注入，通過(guò)P型摻雜注入雜質(zhì)B，如圖7 (I)所示，注入的方向由SiO2絕緣層厚度和重?fù)诫s底電極區(qū)域?qū)挾葲Q定，傾斜角Θ也可以大于arctan(SiO2絕緣層厚度/0.5重?fù)诫s底電極區(qū)域?qū)挾?，如圖7 (2)所示，這樣能保證下面三角形區(qū)域不受P型注入的影響，仍保持重?fù)诫s高導(dǎo)電性能，而底電極重?fù)诫s區(qū)域其他部分則被P型摻雜中和，從而顯示相當(dāng)較高的電阻。因而最終形成尖峰狀的底電極，如圖8所示；
[0051 ] 6 )制備阻變材料薄膜。通過(guò)PVD濺射方法制備TaOx阻變材料薄膜4，厚度大約在5?50nm,如圖9所示；
[0052]7)制備頂電極。通過(guò)PVD濺射制備并圖形化頂電極5，Pt為頂電極，定義高一致性阻變存儲(chǔ)器發(fā)生阻變的有效面積為2 μ mX2 μ m?100 μ mX 100 μ m,制得高一致性阻變
存儲(chǔ)器。
[0053]如圖10所示，本發(fā)明高一致性的阻變存儲(chǔ)器，包括:襯底1、絕緣層2、底電極3、阻變材料薄膜4和頂電極5。其中，所述絕緣層2是沉積于襯底I上的圖形化絕緣層，所述底電極3是對(duì)襯底I圖形化區(qū)域進(jìn)行選擇性重?fù)诫s形成的尖峰狀結(jié)構(gòu)，包含重?fù)诫s尖峰區(qū)域3'。
[0054]在本發(fā)明中所述襯底為Si襯底；所述絕緣層為與Si襯底對(duì)應(yīng)的Si材料體系絕緣層，包括Si3N4, SiO2等；所述頂電極材料為導(dǎo)電金屬或金屬氮化物，如Pt、Al、Ti和TiN等；所述阻變材料可以選用過(guò)渡金屬氧化物材料，如HfOx，TaOx, ZrOx, WOx等，厚度為20?50nmo
[0055]本發(fā)明采用襯底硅的圖形化區(qū)域做底電極并與選擇性重?fù)诫s相結(jié)合的方法，通過(guò)選擇合適的離子注入方向，采用較簡(jiǎn)單的工藝方法，即可制備高一致性阻變存儲(chǔ)器，同時(shí)避免采用貴金屬Pt，更有利于工藝集成。
【權(quán)利要求】
1.一種高一致性的阻變存儲(chǔ)器，包括:襯底、絕緣層、底電極、阻變材料薄膜和頂電極，其特征在于，所述絕緣層是沉積于襯底上的圖形化絕緣層，所述底電極是對(duì)襯底圖形化區(qū)域進(jìn)行選擇性重?fù)诫s形成的尖峰狀結(jié)構(gòu)。
2.如權(quán)利要求1所述的高一致性的阻變存儲(chǔ)器，其特征在于，所述襯底為Si襯底；所述絕緣層為與Si襯底對(duì)應(yīng)的Si材料體系絕緣層，包括Si3N4, SiO2 ;所述阻變材料為過(guò)渡金屬氧化物材料，包括HfOx, TaOx, ZrOx, WOx ;所述頂電極材料為導(dǎo)電金屬或金屬氮化物,包括 Pt、Al、Ti 和 TiN0
3.如權(quán)利要求1所述的高一致性的阻變存儲(chǔ)器，其特征在于，所述阻變材料薄膜的厚度為5?50nm。
4.一種高一致性的阻變存儲(chǔ)器的制備方法，包括以下步驟: 1)在襯底上沉積絕緣層并圖形化絕緣層，形成底電極圖形化區(qū)域； 2)對(duì)底電極圖形化區(qū)域進(jìn)行重?fù)诫s處理，形成底電極重?fù)诫s區(qū)域； 3)在底電極重?fù)诫s區(qū)域，通過(guò)反摻雜離子注入，形成尖峰狀底電極； 4)在尖峰狀底電極及絕緣層上制備阻變材料薄膜； 5)在阻變材料薄膜上制備并圖形化頂電極。
5.如權(quán)利要求4所述的高一致性的阻變存儲(chǔ)器的制備方法，其特征在于，所述襯底為Si襯底；所述絕緣層為與Si襯底對(duì)應(yīng)的Si材料體系絕緣層，包括Si3N4, SiO2 ;所述阻變材料為過(guò)渡金屬氧化物材料，包括HfOx, TaOx, ZrOx, WOx ;所述頂電極材料為導(dǎo)電金屬或金屬氮化物，包括Pt、Al、Ti和TiN0
6.如權(quán)利要求4所述的高一致性的阻變存儲(chǔ)器的制備方法，其特征在于，步驟I)中，所述襯底的極性與重?fù)诫s的極性相反。
7.如權(quán)利要求4所述的高一致性的阻變存儲(chǔ)器的制備方法，其特征在于，步驟2)中重?fù)诫s處理采用η型摻雜，步驟3)中反摻雜離子注入采用P型摻雜；或步驟2)中重?fù)诫s處理采用P型摻雜，步驟3)中反摻雜離子注入采用η型摻雜。
8.如權(quán)利要求7所述的高一致性的阻變存儲(chǔ)器的制備方法，其特征在于，所述η型摻雜注入五價(jià)元素雜質(zhì)，包括P或As ;所述P型摻雜注入三價(jià)元素雜質(zhì)，包括B。
9.如權(quán)利要求4所述的高一致性的阻變存儲(chǔ)器的制備方法，其特征在于，步驟3)中，反摻雜離子注入方向傾斜角的正切值不小于絕緣層高度與和底電極圖形寬度一半的比值。
10.如權(quán)利要求4所述的高一致性的阻變存儲(chǔ)器的制備方法，其特征在于，步驟4)中，通過(guò)物理氣相沉積法、原子層沉積法或熱氧化法制備阻變材料薄膜；步驟5)中，通過(guò)濺射或電子束蒸發(fā)的方法制備頂電極。
【文檔編號(hào)】G11C13/00GK103515534SQ201310471167
【公開日】2014年1月15日 申請(qǐng)日期:2013年10月10日 優(yōu)先權(quán)日:2013年10月10日
【發(fā)明者】黃如, 余牧溪, 蔡一茂, 方亦陳, 潘越, 黎明 申請(qǐng)人:北京大學(xué)