電阻式存儲器及其存儲單元的制作方法
【專利摘要】本發(fā)明公開了一種電阻式存儲器及其存儲單元，其中，電阻式存儲單元包括基底、第一摻雜區(qū)、第二摻雜區(qū)以及柵極。第一摻雜區(qū)與第二摻雜區(qū)同樣配置在基底中，柵極配置在基底上，并覆蓋部份的第一摻雜區(qū)及部分的第二摻雜區(qū)，其中，柵極為浮動?xùn)艠O。此外，第一摻雜區(qū)及第二摻雜區(qū)分別接收第一參考電壓及第二參考電壓，且第一摻雜區(qū)及第二摻雜區(qū)與柵極的重疊區(qū)域分別依據(jù)第一參考電壓及第二參考電壓的電壓差分別提供不相同的第一阻抗值以及第二阻抗值。
【專利說明】電阻式存儲器及其存儲單元
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電阻式存儲單元，且特別是有關(guān)于一種背靠背(back toback)結(jié)構(gòu)的電阻式存儲單元。
【背景技術(shù)】
[0002]基于電阻式存儲器結(jié)構(gòu)的多種優(yōu)點，將電阻式存儲器結(jié)構(gòu)應(yīng)用在非揮發(fā)性存儲器成為現(xiàn)今的一種趨勢。在現(xiàn)有的【技術(shù)領(lǐng)域】中，電阻式存儲器結(jié)構(gòu)中包括一個例如由氧化鎳(N1)、二氧化鈦(Ti02)、氧化銅(CuO)或氧化鉿(HfO)來形成的過渡金屬氧化層(transit1n metal oxide layer)。這個過渡金屬氧化被夾在兩個金屬層中間以形成所謂的金屬-絕緣層-金屬(Metal-1nsulator-Metal, MIM)的結(jié)構(gòu)。雖然，所謂的MIM結(jié)構(gòu)可以通過后置的金屬化的工藝方式來完成，但在于作為內(nèi)嵌式存儲器的電阻式存儲器而言，這個金屬化的后置的工藝需要多余的光罩以及工藝步驟來完成，造成生產(chǎn)上很大的困擾。
[0003]另外，由于電阻式存儲器提供一定的電阻值，在當(dāng)其所提供的電阻值偏低時，會產(chǎn)生一定程度的漏電現(xiàn)象。這種漏電現(xiàn)象除了浪費電力外，還會對電阻式存儲器所屬的系統(tǒng)產(chǎn)生一定的干擾影響，降低系統(tǒng)的效能。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種電阻式存儲器及其電阻式存儲單元，有效降低存儲單元上所可能產(chǎn)生的漏電流。
[0005]本發(fā)明的電阻式存儲單元，包括基底、第一摻雜區(qū)、第二摻雜區(qū)以及柵極。第一摻雜區(qū)與第二摻雜區(qū)同樣配置在基底中，柵極配置在基底上，并覆蓋部份的第一摻雜區(qū)及部分的第二摻雜區(qū)，其中，柵極為浮動?xùn)艠O。此外，第一摻雜區(qū)及第二摻雜區(qū)分別接收第一參考電壓及第二參考電壓，且第一摻雜區(qū)及第二摻雜區(qū)與柵極的重疊區(qū)域分別依據(jù)第一參考電壓及第二參考電壓的電壓差分別提供不相同的第一阻抗值以及第二阻抗值。
[0006]本發(fā)明另提出一種電阻式存儲器，包括多數(shù)個電阻式存儲單元、多數(shù)條位線以及字線。電阻式存儲單元依據(jù)陣列方式進行排列以形成多個存儲行以及多個存儲列，位線分別耦接至存儲行的電阻式存儲單元，字線分別耦接至存儲列的電阻式存儲單元。各電阻式存儲單元包括基底、第一摻雜區(qū)、第二摻雜區(qū)以及柵極。第一摻雜區(qū)與第二摻雜區(qū)同樣配置在基底中，柵極配置在基底上，并覆蓋部份的第一摻雜區(qū)及部分的第二摻雜區(qū)，其中，柵極為浮動?xùn)艠O。此外，第一摻雜區(qū)及第二摻雜區(qū)分別接收第一參考電壓及第二參考電壓，且第一摻雜區(qū)及第二摻雜區(qū)與柵極的重疊區(qū)域分別依據(jù)第一參考電壓及第二參考電壓的電壓差分別提供不相同的第一阻抗值以及第二阻抗值。
[0007]基于上述，本發(fā)明通過提供具有浮動?xùn)艠O的晶體管結(jié)構(gòu)以構(gòu)成電阻式存儲單元，有效通過單一個晶體管來提供一個比特的存儲空間。并且，通過其第一摻雜區(qū)以及第二摻雜區(qū)與柵極的重疊區(qū)域所分別提供的第一阻抗及第二阻抗是互補的條件下，單一電阻式存儲單元的通道中必然存在有高阻抗的路徑，換句話說，電阻式存儲單元的通道中所產(chǎn)生的漏電流可以有效的被降低，節(jié)省不必要的電力消耗。
[0008]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合所附圖式作詳細(xì)說明如下。
【專利附圖】

【附圖說明】
[0009]圖1繪示本發(fā)明一實施例的電阻式存儲單元的示意圖。
[0010]圖2繪示本發(fā)明實施例的電阻式存儲單元的操作方式的示意圖。
[0011]圖3A繪示本發(fā)明實施例的第一摻雜區(qū)的電壓及阻抗值的關(guān)系圖。
[0012]圖3B繪示本發(fā)明實施例的第二摻雜區(qū)的電壓及阻抗值的關(guān)系圖。
[0013]圖3C繪示本發(fā)明實施例的電阻式存儲單元100的電壓及阻抗值的關(guān)系圖。
[0014]圖4繪示本發(fā)明一實施例的電阻式存儲器的示意圖。
[0015]其中，附圖標(biāo)記說明如下:
[0016]100、411?4MN:電阻式存儲單元
[0017]110:基底
[0018]121:第一摻雜區(qū)
[0019]122:第二摻雜區(qū)
[0020]130:柵極
[0021]dl、d2:部份區(qū)域
[0022]VREFl、Vl、V2:第一參考電壓
[0023]VREF2:第二參考電壓
[0024]GND:接地電壓
[0025]310、320、330、340、351、352、360:線段
[0026]VRESET:重置電壓值
[0027]VSET:設(shè)定電壓值
[0028]VTHl?VTH4:臨界電壓
[0029]400:電阻式存儲器
[0030]BLl ?BLN:位線
[0031]WLl ?WLM:字線
【具體實施方式】
[0032]請參照圖1，圖1繪示本發(fā)明一實施例的電阻式存儲單元100的示意圖。電阻式存儲單元100包括基底110、第一摻雜區(qū)121、第二摻雜區(qū)122以及柵極130。第一摻雜區(qū)121以及第二摻雜區(qū)122配置在基底110中，并且，第一摻雜區(qū)121以及第二摻雜區(qū)122不相接觸。另外，柵極130配置在基底110上，并覆蓋第一摻雜區(qū)121的部份區(qū)域dl以及第二摻雜區(qū)122的部份區(qū)域d2。在本實施例中，第一摻雜區(qū)121以及第二摻雜區(qū)122分別接收第一參考電壓VREFl以及第二參考電壓VREF2。值得注意的是，柵極130是浮動?xùn)艠O(floatinggate),也就是說,柵極130呈現(xiàn)高阻抗(high impendence)的狀態(tài)。
[0033]此外，第一參考電壓VREFl以及第二參考電壓VREF2的電壓值不相同，其中，電阻式存儲單元100通過柵極130分別與第一摻雜區(qū)121及第二摻雜區(qū)122的部分重疊的區(qū)域來分別提供第一阻抗值以及第二阻抗值。第一阻抗值以及第二阻抗值則是依據(jù)第一參考電壓VREFl以及第二參考電壓VREF2的電壓差來決定的。
[0034]本實施例的電阻式存儲單元100是一種雙極性的結(jié)構(gòu)，簡單來說，第一摻雜區(qū)121及第二摻雜區(qū)122所分別提供的第一阻抗值以及第二阻抗值可以是互補的。也就是說，當(dāng)?shù)谝粨诫s區(qū)121與柵極130的重疊區(qū)域所提供的第一阻抗值是相對高的高阻抗值時，第二摻雜區(qū)122與柵極130的重疊區(qū)域所提供的第二阻抗值則可以是相對低的低阻抗值。相對的，當(dāng)?shù)谝粨诫s區(qū)121與柵極130的重疊區(qū)域所提供的第一阻抗值是相對低的低阻抗值時，第二摻雜區(qū)122與柵極130的重疊區(qū)域所提供的第二阻抗值則可以是相對高的高阻抗值。
[0035]換句話說，電阻式存儲單元100中的第一摻雜區(qū)121及第二摻雜區(qū)122與柵極130的重疊區(qū)域中至少存在一個會提供相對高的高阻抗值。也就是說，因電阻式存儲單元100的通道的阻抗值過低而產(chǎn)生不必要的漏電現(xiàn)象將可以有效的被減低。
[0036]附帶一提的，當(dāng)?shù)谝粨诫s區(qū)121是源極時，第二摻雜區(qū)122可以是漏極，相對的，當(dāng)?shù)谝粨诫s區(qū)121是漏極時，第二摻雜區(qū)122則可以是源極。
[0037]此外，圖1繪示的柵極130至基板110第一摻雜區(qū)121第二摻雜區(qū)122間區(qū)域為一介電層材料，例如二氧化娃(Si02)、氧化鉿(HfOx)、氧化錯(ZrOx)、氧化鈦(T1x)、氧化鉭(TaOx)、(氧化鎳(N1x)、氧化銅(CuOx)或是氧化招(AlOx)等,而部份區(qū)域dll與d2為具有上述介電層材料的局部區(qū)域。
[0038]以下請參照圖2，圖2繪示本發(fā)明實施例的電阻式存儲單元100的操作方式的示意圖。在圖2中，第一摻雜區(qū)121所接收的第一參考電壓Vl可以為大于O伏特的正電壓，也可以為小于O伏特的負(fù)電壓。相對的，第二摻雜區(qū)122所接收的第二參考電壓V2則可以為等于O伏特的接地電壓GND。當(dāng)然，第二參考電壓未必要為等于O伏特的接地電壓GND。
[0039]以下請同步參照圖2以及圖3A，圖3A繪示本發(fā)明實施例的第一摻雜區(qū)121的電壓及阻抗值的關(guān)系圖。在圖3A繪示的座標(biāo)圖中，橫軸表示第一參考電壓Vl的電壓值，柵極130等于O伏特的接地電壓GND，而第二摻雜區(qū)122的偏壓狀態(tài)則可以被忽略(例如可以設(shè)定為浮接狀態(tài))。而縱軸則表示第一摻雜區(qū)121上所產(chǎn)生的電流值。換言之，線段310及320的斜率的倒數(shù)則可以表現(xiàn)出第一摻雜區(qū)121與柵極130的重疊區(qū)域在不同條件下所提供的不同的阻抗值。
[0040]由位于第一象限的線段310可知，在第一參考電壓Vl小于重置電壓值VRESET時，第一摻雜區(qū)121與柵極130的重疊區(qū)域所提供的第一阻抗值等于相對低的低阻抗值。再由位于第一象限的線段320可知，隨著第一參考電壓Vl的遞增，并在第一參考電壓Vl大于或等于重置電壓值VRESET時，第一摻雜區(qū)121與柵極130的重疊區(qū)域所提供的第一阻抗值由相對低的低阻抗值變更為相對高的高阻抗值(線段310的斜率大于線段320的斜率)。
[0041]此外，在由位于第三象限的線段320可知，在第一參考電壓Vl大于設(shè)定電壓值-VSET時，第一摻雜區(qū)121與柵極130的重疊區(qū)域所提供的第一阻抗值等于相對高的高阻抗值。再由位于第三象限的線段320可知，隨著第一參考電壓Vl的遞減，并在第一參考電壓Vl的電壓值小于或等于負(fù)的設(shè)定電壓值-VSET時，第一摻雜區(qū)121與柵極130的重疊區(qū)域所提供的第一阻抗值由相對高的高阻抗值變更為相對低的低阻抗值。
[0042]在關(guān)于第二摻雜區(qū)122的部份，請同時參照圖2以及圖3B，圖3B繪示本發(fā)明實施例的第二摻雜區(qū)122的電壓及阻抗值的關(guān)系圖。在圖3B繪示的座標(biāo)圖中，橫軸表示柵極130的電壓值，第二參考電壓V2等于O伏特的接地電壓，而縱軸則表示第二摻雜區(qū)122上所產(chǎn)生的電流值，此時第一摻雜區(qū)121的偏壓狀態(tài)則可以被忽略(例如可以設(shè)定為浮接狀態(tài))。換言之，線段330及340的斜率則可以表現(xiàn)出第二摻雜區(qū)122與柵極130的重疊區(qū)域在不同條件下所提供的不同的阻抗值。
[0043]由位于第一象限的線段340可知，在第二參考電壓V2的電壓小于設(shè)定電壓值VSET時，第二摻雜區(qū)122與柵極130的重疊區(qū)域所提供的第二阻抗值等于相對高的高阻抗值。再由位于第三象限的線段330可知，隨著第二參考電壓V2的遞增，并在第二參考電壓V2大于或等于設(shè)定電壓值VSET時，第二摻雜區(qū)122與柵極130的重疊區(qū)域所提供的第二阻抗值由相對高的高阻抗值變更為相對低的低阻抗值(線段330的斜率大于線段340的斜率)。
[0044]另請同時參照圖2以及圖3B，由位于第三象限的線段330可知，在第二參考電壓V2大于負(fù)的重置電壓值-VRESET時，第二摻雜區(qū)122與柵極130的重疊區(qū)域所提供的第二阻抗值等于相對低的低阻抗值。再由位于第三象限的線段340可知，隨著第二參考電壓V2的遞減，在第二參考電壓V2小于或等于負(fù)的設(shè)定電壓值-VRESET時，第二摻雜區(qū)122與柵極130的重疊區(qū)域所提供的第二阻抗值由相對低的低阻抗值變更為相對高的高阻抗值。
[0045]以下請同時參照圖2以及圖3C，在圖3C繪示的座標(biāo)圖中，圖3C繪示本發(fā)明實施例的電阻式存儲單元100的電壓及阻抗值的關(guān)系圖。橫軸施加于第一摻雜區(qū)121以及第二摻雜區(qū)122間的電壓差，而縱軸則表示第一、二摻雜區(qū)121及122間所產(chǎn)生的電流值。在電壓差低于臨界電壓VTHl且大于零的狀態(tài)下，電阻式存儲單元100所提供的等效阻抗等于線段360的斜率的倒數(shù)。在此時，電阻式存儲單元100的第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域分別提供等于低阻抗值第一阻抗值以及等于高阻抗值的第二阻抗值，電阻式存儲單元100所提供的等效阻抗等于低阻抗值與高阻抗值的和且約等于相對高的高阻抗值。在電壓差遞增至介于臨界電壓VTHl以及VTH2間時，電阻式存儲單元100所提供的等效阻抗等于線段352的斜率的倒數(shù)，也就是等于相對低的低阻抗值，此時的電阻式存儲單元100的第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域皆提供相對低的低阻抗值。在當(dāng)電壓差遞增至大于臨界電壓VTH2時，電阻式存儲單元100的第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域分別提供等于高阻抗值的第一阻抗值以及等于低阻抗值的第二阻抗值，電阻式存儲單元100所提供的等效阻抗等于低阻抗值與高阻抗值的和且約等于相對高的高阻抗值。
[0046]在電壓差高于臨界電壓VTH3且小于零的狀態(tài)下，電阻式存儲單元100所提供的等效阻抗等于線段360的斜率的倒數(shù)。在此時，電阻式存儲單元100的第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域分別提供等于低阻抗值的第一阻抗值以及等于高阻抗值的第二阻抗值，電阻式存儲單元100所提供的等效阻抗等于低阻抗值與高阻抗值的和且約等于相對高的高阻抗值。在電壓差遞減至介于臨界電壓VTH3以及VTH4間時，電阻式存儲單元100所提供的等效阻抗等于線段351的斜率的倒數(shù)，也就是等于相對低的低阻抗值，此時的電阻式存儲單元100的第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域皆提供相對低的低阻抗值。在當(dāng)電壓差遞減至小于臨界電壓VTH4時，電阻式存儲單元100的第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域分別提供等于高阻抗值的第一阻抗值以及等于低阻抗值的第二阻抗值，電阻式存儲單元100所提供的等效阻抗等于低阻抗值與高阻抗值的和且約等于相對高的高阻抗值。[0047]由上述的說明不難得知，當(dāng)電阻式存儲單元100進行資料的儲存時，可以使第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域分別提供等于低阻抗值的第一阻抗值以及等于高阻抗值的第二阻抗值以代表邏輯電平0，并可以使第一摻雜區(qū)121以及第二摻雜區(qū)122與柵極130的重疊區(qū)域分別提供等于高阻抗值的第一阻抗值以及等于低阻抗值的第二阻抗值以代表邏輯電平I。并且，上述的邏輯狀態(tài)可以通過使電壓差介于臨界電壓VTHl與VTH2間，或使電壓差介于VTH3及VTH4間來進行讀取。當(dāng)然，上述的邏輯電平與第一摻雜區(qū)121以及第二摻雜區(qū)122所分別提供的阻抗?fàn)顟B(tài)的定義僅只是一個范例，設(shè)計者可以依據(jù)其需求來進行設(shè)定，上述的方式并不用以限縮本發(fā)明。
[0048]在本實施例中，線段351及352的斜率可以是相等的。
[0049]請參照圖4，圖4繪示本發(fā)明一實施例的電阻式存儲器400的示意圖。電阻式存儲器400包括多數(shù)個電阻式存儲單元411~4MN以及多數(shù)條位線BLl~BLN以及字線WLl~WLM。電阻式存儲單元411~4MN依據(jù)一陣列方式進行排列以形成多數(shù)個存儲行以及多數(shù)個存儲列。電阻式存儲單元411~4MN可以是如圖1實施例所繪示的電阻式存儲單元100。其中，位線BLl~BLN分別耦接至各存儲行的電阻式存儲單元411~4MN，字線WLl~WLM分別耦接至各存儲列的電阻式存儲單元411~4MN。舉例來說，位線BLl耦接至第一存儲行的電阻式存儲單元411、421、..、4M1，字線WLl則耦接至第一存儲列的電阻式存儲單元411、412、…、41N。
[0050]綜 上所述，本發(fā)明提出利用浮動?xùn)艠O來建構(gòu)出的電阻式存儲單元，在通過浮動?xùn)艠O所形成的背靠背的結(jié)構(gòu)下，電阻式存儲單元的第一及第二摻雜區(qū)與柵極的重疊區(qū)域所分別提供的第一及第二阻抗可呈現(xiàn)互補的狀態(tài)。如此一來，第一及第二阻抗的其中之一會呈現(xiàn)高阻抗值的狀態(tài)，有效降低電阻式存儲單元中所可能產(chǎn)生的漏電流。因此，電阻式存儲單元的效能得以有效的被提升。
【權(quán)利要求】
1.一種電阻式存儲單元，包括: 一基底; 一第一摻雜區(qū)，配置在該基底中； 一第二摻雜區(qū)，配置在該基底中； 一柵極，配置在基底上，并覆蓋部份該第一摻雜區(qū)及部分該第二摻雜區(qū)，該柵極為一浮動?xùn)艠O， 其中，該第一摻雜區(qū)及該第二摻雜區(qū)分別接收一第一參考電壓及一第二參考電壓，且該第一摻雜區(qū)及該第二摻雜區(qū)與該柵極的重疊區(qū)域分別依據(jù)該第一參考電壓及該第二參考電壓的一電壓差提供不相同的一第一阻抗值以及一第二阻抗值。
2.如權(quán)利要求1所述電阻式存儲單元，其中當(dāng)該電壓差的絕對值小于一重置電壓值時，該第一摻雜區(qū)與該柵極的重疊區(qū)域提供的該第一阻抗值等于一高阻抗值，當(dāng)該電壓差的絕對值遞增為不小于該重置電壓值時，該第一摻雜區(qū)與該柵極的重疊區(qū)域提供的該第一阻抗值變更為一低阻抗值， 其中，該高阻抗值大于該低阻抗值。
3.如權(quán)利要求2所述電阻式存儲單元，其中當(dāng)該電壓差的絕對值小于一設(shè)定電壓值時，該第二摻雜區(qū)與該柵極的重疊區(qū)域提供的該第二阻抗值等于該低阻抗值，當(dāng)該電壓差的絕對值遞增為不小于該設(shè)定電壓值時，該第二摻雜區(qū)與該柵極的重疊區(qū)域提供的該第二阻抗值變更為該高阻抗值。
4.如權(quán)利要求3所述電阻式存儲單元，其中該重置電壓值等于該設(shè)定電壓值。
5.如權(quán)利要求1所述電阻式存儲單元，其中該第一摻雜區(qū)為漏極及源極的其中之一，該第二摻雜區(qū)為漏極及源極的另一個。
6.—種電阻式存儲器,包括: 多數(shù)個電阻式存儲單元，依據(jù)一陣列方式進行排列以形成多數(shù)個存儲行以及多數(shù)個存儲列，其中各該電阻式存儲單元包括: 一基底; 一第一摻雜區(qū)，配置在該基底中； 一第二摻雜區(qū)，配置在該基底中； 一柵極，配置在基底上，并覆蓋部份該第一摻雜區(qū)及部分該第二摻雜區(qū)，該柵極為一浮動?xùn)艠O， 其中，該第一摻雜區(qū)及該第二摻雜區(qū)分別接收一第一參考電壓及一第二參考電壓，且該第一摻雜區(qū)及該第二摻雜區(qū)與柵極的重疊區(qū)域分別依據(jù)該第一參考電壓及該第二參考電壓的一電壓差分別提供不相同的一第一阻抗值以及一第二阻抗值；以及 多數(shù)條位線以及字線，所述多個位線分別耦接至所述多個存儲行的電阻式存儲單元，所述多個字線分別耦接至所述多個存儲列的電阻式存儲單元。
7.如權(quán)利要求6所述電阻式存儲器，其中當(dāng)該電壓差的絕對值小于一重置電壓值時，該第一摻雜區(qū)與該柵極的重疊區(qū)域提供的該第一阻抗值等于一高阻抗值，當(dāng)該電壓差的絕對值遞增為不小于該重置電壓值時，該第一摻雜區(qū)與該柵極的重疊區(qū)域提供的該第一阻抗值變更為一低阻抗值， 其中，該高阻抗值大于該低阻抗值。
8.如權(quán)利要求7所述電阻式存儲器，其中當(dāng)該電壓差的絕對值小于一設(shè)定電壓值時，該第二摻雜區(qū)與該柵極的重疊區(qū)域提供的該第二阻抗值等于該低阻抗值，當(dāng)該電壓差的絕對值遞增為不小于該設(shè)定電壓值時，該第二摻雜區(qū)與該柵極的重疊區(qū)域提供的該第二阻抗值變更為該高阻抗值。
9.如權(quán)利要求8所述電阻式存儲器，其中該重置電壓值等于該設(shè)定電壓值。
10.如權(quán)利要求1所述電阻式存儲器，其中該第一摻雜區(qū)為漏極及源極的其中之一，其中該第二摻雜區(qū) 為漏極及源極的另一個。
【文檔編號】G11C13/00GK104037322SQ201310072510
【公開日】2014年9月10日 申請日期:2013年3月7日 優(yōu)先權(quán)日:2013年3月7日
【發(fā)明者】侯拓宏, 吳仕杰 申請人:華邦電子股份有限公司