偏壓提供電路、存儲(chǔ)區(qū)段控制器與存儲(chǔ)器電路的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種偏壓提供電路、存儲(chǔ)區(qū)段控制器與存儲(chǔ)器電路。偏壓提供電路位于存儲(chǔ)區(qū)段控制器內(nèi)，且存儲(chǔ)區(qū)段控制器用于存取存儲(chǔ)器電路中的一個(gè)存儲(chǔ)區(qū)段。偏壓提供電路包含：第一開(kāi)關(guān)，其是維持導(dǎo)通狀態(tài)；第一電流路徑，包含：第二開(kāi)關(guān)，其是根據(jù)第一直流偏壓而導(dǎo)通；以及，第二電流路徑，包含：第三開(kāi)關(guān)，其是根據(jù)一第二直流偏壓而導(dǎo)通；以及，第四開(kāi)關(guān)，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通。其中字線偏壓的電平根據(jù)操作電壓的電平與該第二電流路徑的導(dǎo)通狀態(tài)而改變。
【專利說(shuō)明】偏壓提供電路、存儲(chǔ)區(qū)段控制器與存儲(chǔ)器電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種偏壓提供電路、與存儲(chǔ)區(qū)段控制器與存儲(chǔ)器電路，且特別是有關(guān)于一種透過(guò)字線驅(qū)動(dòng)電壓存取存儲(chǔ)器的偏壓提供電路、存儲(chǔ)區(qū)段控制器與存儲(chǔ)器電路。
【背景技術(shù)】
[0002]存儲(chǔ)器電路的控制信號(hào)根據(jù)工作電壓Vdd(例如:1.8伏特或是3伏特)而操作。但是，若存儲(chǔ)器陣列處于讀取、編程、擦除等操作模式時(shí)，則須另外使用操作電壓Vpp (例如:5伏特或是10伏特等)。
[0003]雖然，對(duì)不同類型的存儲(chǔ)器而言，控制方式也會(huì)有些差異。然而，就地址譯碼與因應(yīng)操作模式而選用不同操作電壓Vpp的考慮則大致相似。為便于說(shuō)明，以下的舉例是以或非門(mén)閃存(NOR flash)為主。
[0004]請(qǐng)參照?qǐng)D1，其繪示存儲(chǔ)器電路的基本架構(gòu)示意圖。一般說(shuō)來(lái)，要存取存儲(chǔ)器電路時(shí)，需要考慮兩個(gè)控制面向，其一是選取正確的存儲(chǔ)器地址；其二則須針對(duì)所選定的存儲(chǔ)器地址，因應(yīng)操作模式的類型，提供適當(dāng)?shù)牟僮麟妷篤pp。
[0005]首先，就存儲(chǔ)器的尋址而言，存儲(chǔ)器電路會(huì)先透過(guò)地址緩沖電路14接收所要存取的存儲(chǔ)器地址。之后，再透過(guò)列譯碼電路，row decoder 15與行譯碼電路(columndecoder) 16的譯碼，將二進(jìn)制的地址譯碼成在存儲(chǔ)器陣列17的地址。
[0006]一般說(shuō)來(lái)，存儲(chǔ)器陣列17可區(qū)分為多個(gè)存儲(chǔ)區(qū)段(sector)。其中，每一個(gè)存儲(chǔ)區(qū)段各自包含多條字線(wordline driver,簡(jiǎn)稱為WL),每一條字線再用于驅(qū)動(dòng)相對(duì)應(yīng)的子存儲(chǔ)器陣列。
[0007]另一方面，就操作電壓Vpp的提供而言,全局偏壓電路(Global Wordline Bias,簡(jiǎn)稱為GWLBS) 13會(huì)根據(jù)模式設(shè)定電路11的控制，將高壓產(chǎn)生器12提供的高電壓，轉(zhuǎn)換為操作電壓Vpp。
[0008]為了使存儲(chǔ)器電路進(jìn)行正確的操作，字線必須通過(guò)對(duì)操作電壓Vpp的控制，才能對(duì)應(yīng)于存儲(chǔ)器地址的操作模式而產(chǎn)生字線驅(qū)動(dòng)電壓。如此，方能讓被選用的存儲(chǔ)器地址確實(shí)進(jìn)行讀取或?qū)懭?、擦除等操作?br> [0009]因此，高壓產(chǎn)生器12、全局偏壓電路13與存儲(chǔ)器陣列17之間，是否能在正確的時(shí)點(diǎn)切換操作電壓Vpp，便成為設(shè)計(jì)存儲(chǔ)器電路時(shí)相當(dāng)重要的一環(huán)。
[0010]隨著存儲(chǔ)器容量與應(yīng)用的差異，存儲(chǔ)器電路所包含的存儲(chǔ)區(qū)段與字線的數(shù)量也不相同。為便于說(shuō)明，以下假設(shè)存儲(chǔ)器陣列包含64個(gè)存儲(chǔ)區(qū)段，其中每個(gè)存儲(chǔ)區(qū)段包含由4條字線驅(qū)動(dòng)的4個(gè)子存儲(chǔ)器陣列。
[0011]在對(duì)存儲(chǔ)單元(memory cell)進(jìn)行存取時(shí)，存儲(chǔ)器電路首先會(huì)選擇存儲(chǔ)區(qū)段。其后，再進(jìn)一步就選定的存儲(chǔ)區(qū)段內(nèi)，選擇其中一條字線。字線在接收字線驅(qū)動(dòng)電壓后，將搭配位線而對(duì)存儲(chǔ)單元進(jìn)行控制。其中，字線驅(qū)動(dòng)電壓的電平會(huì)根據(jù)存儲(chǔ)單元的操作模式而改變。[0012]請(qǐng)參見(jiàn)圖2，其是現(xiàn)有技術(shù)的存儲(chǔ)器電路，透過(guò)全局偏壓電路與第零存儲(chǔ)區(qū)段控制器，存取第零存儲(chǔ)區(qū)段的示意圖。
[0013]此處假設(shè)要存取的存儲(chǔ)器地址位于第零存儲(chǔ)區(qū)段(SECO) 29，且第零存儲(chǔ)區(qū)段29區(qū)分為四個(gè)子存儲(chǔ)器陣列(未繪式)。這四個(gè)子存儲(chǔ)器陣列分別由第零字線WL0、第一字線WLl、第二字線WL2、第三字線WL3驅(qū)動(dòng)。
[0014]由圖式中可以看出，由高壓產(chǎn)生器12輸出的低電平操作電壓AVXRD與高電平操作電壓AVXHV，會(huì)分別傳送至全局偏壓電路21與第零存儲(chǔ)區(qū)段控制器20。
[0015]全局偏壓電路21會(huì)根據(jù)低電平操作電壓AVXRD與高電平操作電壓AVXHV，進(jìn)一步產(chǎn)生讀取操作偏壓WLBSRD與高壓選取偏壓WLBS。其后，再將讀取操作偏壓WLBSRD與高壓選取偏壓WLBS電壓傳送至第零存儲(chǔ)區(qū)段控制器20。
[0016]第零存儲(chǔ)區(qū)段控制器20包含:偏壓提供電路(BIASDEC) 25、操作電壓選擇電路(AVXP) 23、字線選擇電路(WLDEC) 27以及四條字線28。
[0017]其中，操作電壓選擇電路23用于接收低電平操作電壓AVXRD與高電平操作電壓AVXHV，并選擇其中的者作為提供給字線選擇電路27的操作電壓Vpp。
[0018]此外，偏壓提供電路25會(huì)根據(jù)讀取操作偏壓WLBSRD與高壓選取偏壓WLBS電壓，產(chǎn)生字線偏壓Vbias給字線選擇電路27。
[0019]因此，字線選擇電路27分別自偏壓提供電路25接收字線偏壓Vbias，以及自操作電壓選擇電路接收操作電壓Vpp。之后，字線選擇電路27再進(jìn)一步產(chǎn)生字線驅(qū)動(dòng)電壓給被選定的字線28。
[0020]請(qǐng)參照?qǐng)D3，其繪示現(xiàn)有技術(shù)的字線選擇電路的示意圖。
[0021]當(dāng)字線選擇電路27所對(duì)應(yīng)的第零存儲(chǔ)區(qū)段29內(nèi)，并無(wú)任何被選取的存儲(chǔ)器地址時(shí)，代表第零存儲(chǔ)區(qū)段29處于待機(jī)模式。因此，提供給NMOS晶體管MBO的第零存儲(chǔ)區(qū)段選擇信號(hào)PreBO，以及提供給NMOS晶體管MBl的第一存儲(chǔ)區(qū)段選擇信號(hào)PreBl均為0V。此時(shí)，NMOS晶體管MB0、MB1均呈現(xiàn)斷路狀態(tài)，圖3的字線選擇電路27并不會(huì)運(yùn)作。
[0022]當(dāng)?shù)诹愦鎯?chǔ)區(qū)段29被選取時(shí)，提供給NMOS晶體管MBO的第零存儲(chǔ)區(qū)段選擇信號(hào)PreBO,以及提供給NMOS晶體管MBl的第一存儲(chǔ)區(qū)段選擇信號(hào)PreBl均為1.8V。此時(shí)，NMOS晶體管MBO與NMOS晶體管MBl均被導(dǎo)通。連帶的，第零區(qū)段選取節(jié)點(diǎn)SsecO的電壓也因?yàn)镹MOS晶體管MBO、MBl與接地電壓(Gnd = 0V)導(dǎo)通的緣故，而為O伏特。
[0023]如前所述，于第零存儲(chǔ)區(qū)段29被選取后，需進(jìn)一步透過(guò)字線驅(qū)動(dòng)第零存儲(chǔ)區(qū)段29內(nèi)的子存儲(chǔ)器陣列。因此，需要再透過(guò)第零字符選擇信號(hào)PreAO選擇第零字線WL0、第一字符選擇信號(hào)PreAl選擇第一字線WLl、第二字符選擇信號(hào)PreA2選擇第二字線WL2、第三字符選擇信號(hào)PreA3選擇第三字線WL3。至于未被選取的子存儲(chǔ)器陣列，則仍維持在待機(jī)模式。
[0024]當(dāng)選定要透過(guò)第零字線WLO控制第零子存儲(chǔ)器陣列時(shí)，僅有第零字符選擇信號(hào)PreAO為1.8伏特，其余的字符選擇信號(hào)(PreAl、PreA2、PreA3)均為O伏特。此時(shí)，NMOS晶體管MAO導(dǎo)通。另一方面，NMOS晶體管MA1、MA2、MA3均關(guān)閉。
[0025]請(qǐng)參照?qǐng)D4，其繪示字線選擇電路透過(guò)第零字符選擇信號(hào)，選擇提供字線驅(qū)動(dòng)電壓予第零字線的示意圖。此處以虛線繪式未被導(dǎo)通的晶體管。
[0026]承上，透過(guò)NMOS晶體管MAO的導(dǎo)通，NMOS晶體管MBO與MBl將對(duì)第零字線反向輸入節(jié)點(diǎn)SwlO,提供朝接地電壓Gnd下降的拉力。
[0027]首先假設(shè)要對(duì)第零子存儲(chǔ)器陣列進(jìn)行讀取操作。此時(shí)，由操作電壓選擇電路23提供的操作電壓Vpp = 5V、由偏壓提供電路25提供的字線偏壓Vbias為1.8V。
[0028]在此同時(shí)，PMOS晶體管MPU也因?yàn)闁艠O電連接于字線偏壓Vbias而為1.8V、源極電連接于操作電壓Vpp而為5V的緣故導(dǎo)通。因此，PMOS晶體管MPU將對(duì)第零字線反向輸入節(jié)點(diǎn)SwlO，提供朝操作電壓Vpp (5V)上升的拉力。
[0029]換言之，第零字線反向輸入節(jié)點(diǎn)SwlO的電壓，同時(shí)受到NMOS晶體管MB0、MB1將其下拉至接地電壓Gnd，以及PMOS晶體管MPU將其上拉至5V的影響。
[0030]然而，PMOS晶體管MPU的空乏區(qū)比較寬，通道的厚度也較薄。因此，PMOS晶體管MPU所提供的往上拉提的力量相對(duì)較弱。相較之下，由NMOS晶體管MBO與MBl所提供的下拉力道相對(duì)較強(qiáng)。因此，透過(guò)晶體管之間的分壓，產(chǎn)生于第零字線反向輸入節(jié)點(diǎn)SwlO的電壓大約為lOOmV。
[0031]由于第零字線反向輸入節(jié)點(diǎn)SwlO的電壓為IOOmV,連帶的，PMOS晶體管Pl導(dǎo)通、NMOS晶體管NI關(guān)閉。此時(shí)，提供給第零字線WLO的字線驅(qū)動(dòng)電壓相當(dāng)于操作電壓Vpp的電壓(5V)。
[0032]其次假設(shè)要對(duì)第零子存儲(chǔ)器陣列進(jìn)行編程操作。
[0033]若第零子存儲(chǔ)器陣列要被寫(xiě)入數(shù)據(jù)時(shí)，代表操作電壓Vpp為IOV。此時(shí)，晶體管MPU的柵極電壓(相當(dāng)于字線偏壓Vbias)也需要跟著操作電壓Vpp改變，才能適當(dāng)?shù)目刂芇MOS晶體管MPU的導(dǎo)通狀態(tài)。
[0034]否則，若字線偏壓Vbias仍然維持在1.8V時(shí)，PMOS晶體管MPU很可能因?yàn)闁艠O與漏極的電壓差過(guò)大而受損壞。此處假設(shè)，若字線要執(zhí)行編程時(shí)，相對(duì)應(yīng)的字線偏壓Vbias為
6.8V。
[0035]同樣的，字線反向輸入電壓將同時(shí)受到NMOS晶體管MB0、MB1將其下拉至接地電壓Gnd,以及PMOS晶體管MPU將其上拉至IOV的影響。因此，透過(guò)晶體管之間的分壓關(guān)系，第零字線反向輸入節(jié)點(diǎn)SwlO的電壓大約為5.1V。
[0036]由于第零字線反向輸入節(jié)點(diǎn)SwlO的電壓大約為5.1V，連帶的，PMOS晶體管Pl導(dǎo)通、NMOS晶體管NI關(guān)閉。此時(shí)，提供給第零字線WLO的字線驅(qū)動(dòng)電壓相當(dāng)于操作電壓Vpp的電壓(IOV)。
[0037]另一方面，假設(shè)選用的是其他的字線(WLl?WL3)時(shí)，代表第零字符選擇信號(hào)PreAO的電壓為0V。此時(shí)，NMOS晶體管MAO因?yàn)闁艠O為OV的緣故而關(guān)閉。
[0038]在此同時(shí)，PMOS晶體管MPU仍因?yàn)闁艠O的字線偏壓Vbias為1.8V、源極為5V的緣故而導(dǎo)通。此時(shí)因?yàn)镹MOS晶體管MBO、MBl為斷路，僅有PMOS晶體管MPU的導(dǎo)通會(huì)對(duì)第零字線反向輸入節(jié)點(diǎn)SwlO的電壓產(chǎn)生影響。因此，對(duì)第零字線反向輸入節(jié)點(diǎn)SwlO的電壓為5V0
[0039]由于對(duì)第零字線反向輸入節(jié)點(diǎn)SwlO的電壓為5V，連帶的，PMOS晶體管Pl關(guān)閉、NMOS晶體管則導(dǎo)通。由于NMOS晶體管Pl導(dǎo)通，字線選擇電路27提供給第零字線WLO的字線驅(qū)動(dòng)電壓相當(dāng)于接地電壓(Gnd = OV)。
[0040]根據(jù)前述說(shuō)明可以得知，除了操作電壓Vpp的電平會(huì)根據(jù)要進(jìn)行的操作模式而改變外，字線偏壓Vbias的電平也需要根據(jù)操作模式改變。如此，字線選擇電路27才能對(duì)應(yīng)產(chǎn)生字線驅(qū)動(dòng)電壓至選定的字線。
[0041]根據(jù)前述圖2的說(shuō)明可以得知，偏壓提供電路25所提供的字線偏壓Vbias，其實(shí)是根據(jù)全局偏壓電路21提供讀取操作偏壓WLBSRD與高壓選取偏壓WLBS而產(chǎn)生的。
[0042]也就是說(shuō)，如果要因應(yīng)操作模式的改變，提供相對(duì)應(yīng)的字線驅(qū)動(dòng)電壓給字線時(shí)，還需要對(duì)讀取操作偏壓WLBSRD與高壓選取偏壓WLBS的產(chǎn)生進(jìn)行控制。
[0043]然而，讀取操作偏壓WLBSRD與高壓選取偏壓WLBS的產(chǎn)生又是根據(jù)讀取操作偏壓WLBSRD與高壓選取偏壓WLBS的產(chǎn)生產(chǎn)生的。因此，全局偏壓電路21對(duì)低電平操作電壓AVXRD與高電平操作電壓AVXHV，提供適當(dāng)?shù)目刂菩盘?hào)，方能提供適當(dāng)?shù)淖志€偏壓Vbias給字線選擇電路27。
[0044]請(qǐng)參見(jiàn)圖5，其是進(jìn)一步說(shuō)明現(xiàn)有技術(shù)的存儲(chǔ)區(qū)段控制器的示意圖。
[0045]此圖式的左側(cè)說(shuō)明全局偏壓電路51如何根據(jù)高電平操作電壓AVXHV與低電平操作電壓AVXRD，產(chǎn)生讀取操作偏壓WLBSRD與高壓選取偏壓WLBS。需注意的是，這里雖然僅繪式第零存儲(chǔ)區(qū)段控制器50，但是全局偏壓電路51同樣必須提供多組讀取操作偏壓WLBSRD與高壓選取偏壓WLBS給每一個(gè)存儲(chǔ)區(qū)段控制器。
[0046]此圖式的右側(cè)則以第零存儲(chǔ)區(qū)段控制器50為例，說(shuō)明操作電壓選擇電路53如何提供操作電壓Vpp給字線選擇電路57 ;以及，偏壓提供電路55如何提供字線偏壓Vbias給字線選擇電路57。
[0047]首先說(shuō)明圖5左側(cè)的全局偏壓電路51。
[0048]全局偏壓電路51包含:偏壓產(chǎn)生器511、高壓模式電流路徑、低壓模式電流路徑、驅(qū)動(dòng)電流路徑與多工復(fù)用器512。其中，偏壓產(chǎn)生器511輸出偏壓信號(hào)NBIAS，將偏壓信號(hào)NBIAS提供給高壓模式電流路徑與低壓模式電流路徑。
[0049]多工復(fù)用器512根據(jù)高壓模式電流路徑輸出的高壓操作偏壓WLBSHV與驅(qū)動(dòng)電流路徑而輸出高壓選取偏壓WLBS。全局偏壓電路51再將低壓模式電流路徑產(chǎn)生的讀取操作偏壓WLBSRD，以及將多工復(fù)用器512輸出的高壓選取偏壓WLBS輸出至偏壓提供電路55。
[0050]高壓模式電流路徑包含PMOS晶體管Pl、P2，以及，NMOS晶體管NI。其中，PMOS晶體管Pl的源極電連接于高電平操作電壓AVXHV ；PM0S晶體管Pl的漏極與PMOS晶體管P2的源極電連接；PM0S晶體管P2的柵極與漏極，以及NMOS晶體管NI的漏極電連接；NM0S晶體管NI的源極電連接于接地電壓Gnd ；以及，NMOS晶體管NI的柵極用于接收偏壓產(chǎn)生器511提供的偏壓信號(hào)NBIAS。此外，PMOS晶體管P2的柵極用于輸出高壓操作偏壓WLBSHV至多工復(fù)用器512。
[0051]低壓模式電流路徑包含PMOS晶體管P3、P4，以及NMOS晶體管N2、N3。其中，PMOS晶體管P3的源極電連接于低電平操作電壓AVXRD ；PM0S晶體管P3的柵極、漏極，以及NMOS晶體管N2的柵極、漏極電連接在一起；PM0S晶體管P4的源極電連接于NMOS晶體管N2的源極；PM0S晶體管P4的柵極電連接于漏極，以及NMOS晶體管N3的漏極；以及，NMOS晶體管N3的柵極電連接于偏壓產(chǎn)生器511、源極電連接于接地電壓Gnd。此外，PMOS晶體管P4與NMOS晶體管N2彼此電連接的節(jié)點(diǎn)，用于輸出讀取操作偏壓WLBSRD至偏壓提供電路55。
[0052]驅(qū)動(dòng)電流路徑包含PMOS晶體管P5，以及NMOS晶體管N4、N5。其中，NMOS晶體管N4的漏極電連接于低電平操作電壓AVXRD ；NM0S晶體管N4的柵極電連接于低壓模式電流路徑的PMOS晶體管P3的漏極；NM0S晶體管N4的漏極電連接于PMOS晶體管P5的源極；PM0S晶體管P5的柵極電連接于低壓模式電流路徑的PMOS晶體管P4的漏極；PM0S晶體管P5的漏極電連接于NMOS晶體管N5的漏極；以及，NMOS晶體管N5的源極電連接于接地電壓Gnd。其中，NMOS晶體管N4與PMOS晶體管P5彼此電連接的節(jié)點(diǎn)，用于輸出至多工復(fù)用器512。
[0053]由圖5可以看出，流經(jīng)低壓模式電流路徑的電流Istd會(huì)受到低電平操作電壓AVXRD的電平所影響；以及，流經(jīng)高壓模式電流路徑的電流1p會(huì)受到高電平操作電壓AVXHV的電平所影響。
[0054]一般而言，低電平操作電壓AVXRD的電壓變化較小，但是高電平操作電壓AVXHV的變動(dòng)可能會(huì)因?yàn)樘幱诓脸Ｊ蕉档椭?V，或是因?yàn)橐M(jìn)行編程而提升至IOV。連帶的，流經(jīng)低壓模式電流路徑的電流Istd以相對(duì)穩(wěn)定的方式產(chǎn)生，且讀取操作偏壓WLBSRD會(huì)持續(xù)提供給偏壓提供電路55。
[0055]然而，因?yàn)榱鹘?jīng)低壓模式電流路徑的電流Istd相當(dāng)小(例如:luA)，因而再透過(guò)驅(qū)動(dòng)電流路徑的提供，進(jìn)一步產(chǎn)生輔助用的推動(dòng)電流Idr。另一方面，流經(jīng)高壓模式電流路徑的電流1p較大(例如:IOuA)，產(chǎn)生的高壓操作偏壓WLBSHV的電壓也較大。因此，高壓選取偏壓WLBS主要受到高壓操作偏壓WLBSHV的影響。
[0056]當(dāng)全局偏壓電路51提供讀取操作偏壓WLBSRD與高壓選取偏壓WLBS給偏壓提供電路55時(shí)，還必須根據(jù)存儲(chǔ)區(qū)段內(nèi)的子存儲(chǔ)器陣列被選用的操作模式，進(jìn)而動(dòng)態(tài)的切換實(shí)際輸出至偏壓提供電路55的電壓。
[0057]接著說(shuō)明圖5右側(cè)的第零存儲(chǔ)區(qū)段控制器50。
[0058]首先，操作電壓選擇電路53是一個(gè)用于接收低電平操作電壓AVXRD與高電平操作電壓AVXHV的多工復(fù)用器。當(dāng)存儲(chǔ)區(qū)段內(nèi)的子記憶陣列要被讀取時(shí)，操作電壓選擇電路53輸出低電平操作電壓AVXRD作為操作電壓Vpp ;或者，當(dāng)子存儲(chǔ)器陣列要被編程時(shí)，操作電壓選擇電路AVXP輸出高電平操作電壓AVXHV做為操作電壓Vpp。
[0059]其次，偏壓提供電路55使用一個(gè)多工復(fù)用器，由偏壓提供電路BIASDEC產(chǎn)生的字線偏壓Vbias會(huì)根據(jù)操作模式的不同，選擇輸出電壓較低的讀取操作偏壓WLBSRD，或是電壓較高的高壓選取偏壓WLBS做為字線偏壓Vbias。
[0060]關(guān)于字線選擇電路57的操作，請(qǐng)參看圖3的說(shuō)明，此處不再贅述。
[0061]實(shí)際應(yīng)用時(shí)，操作電壓Vpp必須因應(yīng)存儲(chǔ)器電路的存取操作而以很快的速度變化，而字線偏壓Vbias也需要能配合此種轉(zhuǎn)換的速度。然而，由偏壓提供電路55所輸出的字線偏壓Vbias，還需要先透過(guò)全局偏壓電路對(duì)高電平操作電壓AVXHV、讀取操作偏壓WLBSRD的轉(zhuǎn)換，產(chǎn)生讀取操作偏壓WLBSRD、高壓選取偏壓WLBS后，再進(jìn)一步透過(guò)偏壓提供電路55的選取得出。因此，此種產(chǎn)生字線偏壓Vbias的方式顯得過(guò)于迂回。
[0062]根據(jù)前述說(shuō)明可以得知，無(wú)論是由操作電壓選擇電路53產(chǎn)生的操作電壓Vpp，或是經(jīng)由全局偏壓電路51、偏壓提供電路55產(chǎn)生的字線偏壓Vbias，其信號(hào)產(chǎn)生的源頭均為低電平操作電壓AVXRD與高電平操作電壓AVXHV。
[0063]基于PMOS晶體管MPU的導(dǎo)通考慮，要進(jìn)一步提供操作電壓Vpp與字線偏壓Vbias給字線選擇電路57使用時(shí)，操作電壓Vpp與字線偏壓Vbias間需要維持一定的電壓差。然而，字線偏壓Vbias的產(chǎn)生過(guò)程又必須取決于全局偏壓電路51內(nèi)部產(chǎn)生高壓選取偏壓WLBS的切換。
[0064]因此，低電平操作電壓AVXRD、高電平操作電壓AVXHV、操作電壓Vpp與字線偏壓Vbias間，形成了環(huán)環(huán)相扣的現(xiàn)象。然而，基于以下兩種考慮，字線偏壓Vbias切換速度必須提升。
[0065]一種考慮是，因應(yīng)字線所對(duì)應(yīng)的操作模式的改變而需提供不同的字線偏壓。在讀取存儲(chǔ)器陣列時(shí)，經(jīng)常以循序的方式讀取。因此，可能在第零字線WLO讀取完之后，就要接著讀取WL1。此時(shí)，第零字線WLO就要進(jìn)行取消選取(deselect)的動(dòng)作。此種取消選取的動(dòng)作，對(duì)于字線選擇電路57而言，相當(dāng)于字線反向輸入電壓需要在很短的時(shí)間(us等級(jí))內(nèi)，由IOOmV上升至5.1V。
[0066]根據(jù)前述說(shuō)明可以得知，字線反向輸入電壓的產(chǎn)生速度，取決于操作電壓Vpp與字線偏壓Vbias的變化速度。假設(shè)存儲(chǔ)器陣列包含六十四個(gè)存儲(chǔ)區(qū)段(SEC0?SEC63)，則相對(duì)應(yīng)需要提供六十四個(gè)存儲(chǔ)區(qū)段控制器。由此可知，當(dāng)閃存陣列所包含的存儲(chǔ)區(qū)段越多時(shí)，全局偏壓電路GWLBS針對(duì)不同的區(qū)段在不同時(shí)點(diǎn)所需的字線偏壓Vbias控制的考慮也越多。因此，對(duì)全局偏壓電路51形成的負(fù)荷(loading)也變得更大。
[0067]換言之，當(dāng)存儲(chǔ)區(qū)段數(shù)量增加時(shí)，全局偏壓電路51還必須兼顧在所有的存儲(chǔ)區(qū)段內(nèi)，低電平操作電壓AVXRD、高電平操作電壓AVXHV、操作電壓Vpp與字線偏壓Vbias間的關(guān)系。因此，全局偏壓電路51產(chǎn)生字線偏壓Vbias的速度，可能跟不上操作電壓Vpp的切換速度。
[0068]另一種考慮則是，在高存儲(chǔ)器容量的導(dǎo)向下，多層式儲(chǔ)存(multilevel cell，簡(jiǎn)稱為MLC)技術(shù)也越來(lái)越普遍。針對(duì)MLC的應(yīng)用，即使同一個(gè)字線的操作模式并未改變，字線選擇電路仍然需提供不同的字線驅(qū)動(dòng)電壓給字線。如此一來(lái)，字線驅(qū)動(dòng)電壓必需能在更短的時(shí)間(ns等級(jí))內(nèi)產(chǎn)生變化。
[0069]例如:同樣處于讀取操作的情況下，提供給第零字線WLO的字線驅(qū)動(dòng)電壓必須在很短的時(shí)間內(nèi)，在20ns內(nèi)先由3V變化成5V，之后再進(jìn)一步在15ns內(nèi)由5V上升至7V。也就是說(shuō)，操作電壓Vpp需要在很短的時(shí)間內(nèi)，數(shù)度的上升(stepping)。
[0070]綜上所述，隨著需要控制的存儲(chǔ)區(qū)段數(shù)量增加，以及字線驅(qū)動(dòng)電壓必須能快速切換得需求，現(xiàn)有技術(shù)的全局偏壓電路必須采用相當(dāng)繁復(fù)的邏輯控制(logic control)。此夕卜，針對(duì)MLC的應(yīng)用，字線驅(qū)動(dòng)電壓必須能快速的切換(fast switching)。此時(shí),透過(guò)全局偏壓電路51間接產(chǎn)生字線偏壓Vbias的做法，便無(wú)法符合(catch up)此種要求。

【發(fā)明內(nèi)容】

[0071]本發(fā)明的一方面為一種偏壓提供電路，電連接于一操作電壓與一接地電壓間，該偏壓提供電路是透過(guò)一偏壓輸出節(jié)點(diǎn)而輸出一字線偏壓，該偏壓提供電路包含:一第一開(kāi)關(guān)，電連接于該操作電壓與該偏壓輸出節(jié)點(diǎn)間，其是維持導(dǎo)通狀態(tài)；一第一電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，包含:一第二開(kāi)關(guān)，其是根據(jù)一第一直流偏壓而導(dǎo)通；以及，一第二電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，包含:一第三開(kāi)關(guān)，電連接于該接地電壓，其是根據(jù)一第二直流偏壓而導(dǎo)通；以及，一第四開(kāi)關(guān)，電連接于該第三開(kāi)關(guān)與該偏壓輸出節(jié)點(diǎn)間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通，其中該字線偏壓的電平是根據(jù)該操作電壓的電平與該第二電流路徑的導(dǎo)通狀態(tài)而改變。
[0072]本發(fā)明的另一方面為一種存儲(chǔ)區(qū)段控制器，包含:一操作電壓選擇電路，其是提供一操作電壓；一偏壓提供電路，電連接于該操作電壓選擇電路與一接地電壓間，其是根據(jù)該操作電壓而于一偏壓輸出節(jié)點(diǎn)輸出一字線偏壓，該偏壓提供電路包含:一第一開(kāi)關(guān)，其是電連接于該操作電壓與該偏壓輸出節(jié)點(diǎn)間，且該第一開(kāi)關(guān)維持導(dǎo)通狀態(tài)；一第一電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)一第一直流偏壓而導(dǎo)通；以及，一第二電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通，其中該字線偏壓是根據(jù)該操作電壓與該第二電流路徑的導(dǎo)通狀態(tài)而改變；一字線選擇電路，電連接于該操作電壓選擇電路與該偏提供電路，其是根據(jù)該字線偏壓與該操作電壓而輸出一字線驅(qū)動(dòng)電壓；以及，一第一字線，電連接于該字線選擇電路，其是接收該字線驅(qū)動(dòng)電壓。
[0073]本發(fā)明的再一方面為一種存儲(chǔ)器電路，包含:一全局偏壓電路，其是提供一第一直流偏壓與一第二直流偏壓；一第一存儲(chǔ)區(qū)段，包含多個(gè)子存儲(chǔ)器陣列；以及，
[0074]一第一存儲(chǔ)區(qū)段控制器，電連接于該全局偏壓電路與該第一存儲(chǔ)區(qū)段，包含:一操作電壓選擇電路，其是提供一操作電壓；一偏壓提供電路，電連接于該全局偏壓電路、該操作電壓選擇電路與一接地電壓間，包含:一第一開(kāi)關(guān)，電連接于該操作電壓與該偏壓輸出節(jié)點(diǎn)間，其是維持導(dǎo)通狀態(tài)；一第一電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)該第一直流偏壓而導(dǎo)通；以及，一第二電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通，其中該字線偏壓是根據(jù)該操作電壓與該第二電流路徑的導(dǎo)通狀態(tài)而改變；一字線選擇電路，電連接于該操作電壓選擇電路與該偏提供電路，其是根據(jù)該字線偏壓與該操作電壓而輸出一字線驅(qū)動(dòng)電壓；以及，一第一字線，電連接于該字線選擇電路與該等子存儲(chǔ)器陣列中的一第一子存儲(chǔ)器陣列，其是根據(jù)該字線驅(qū)動(dòng)電壓而驅(qū)動(dòng)該第一子存儲(chǔ)器陣列。
[0075]為了對(duì)本發(fā)明的上述及其他方面有更佳的了解，下文特舉實(shí)施例，并配合所附圖式，作詳細(xì)說(shuō)明如下:
【專利附圖】

【附圖說(shuō)明】
[0076]圖1，其繪示存儲(chǔ)器電路的基本架構(gòu)示意圖。
[0077]圖2，其是現(xiàn)有技術(shù)的存儲(chǔ)器電路，透過(guò)全局偏壓電路與第零存儲(chǔ)區(qū)段控制器，存取第零存儲(chǔ)區(qū)段的示意圖。
[0078]圖3，其繪示現(xiàn)有技術(shù)的字線選擇電路的示意圖。
[0079]圖4，其繪示字線選擇電路透過(guò)第零字符選擇信號(hào)，選擇提供字線驅(qū)動(dòng)電壓予第零字線的示意圖。
[0080]圖5，其是進(jìn)一步說(shuō)明現(xiàn)有技術(shù)的存儲(chǔ)區(qū)段控制器的示意圖。
[0081]圖6，其是本發(fā)明的存儲(chǔ)區(qū)段控制電路搭配全局偏壓電路的示意圖。
[0082]圖7A，其是本發(fā)明的偏壓提供電路，透過(guò)第一電流路徑產(chǎn)生字線偏壓的示意圖。
[0083]圖7B，其是本發(fā)明的偏壓提供電路，透過(guò)第二電流路徑產(chǎn)生字線偏壓的示意圖。
[0084]圖8，其是本發(fā)明針對(duì)個(gè)別的存儲(chǔ)區(qū)段提供字線偏壓，于存儲(chǔ)區(qū)段控制器處于待機(jī)模式的示意圖。
[0085]圖9，其是本發(fā)明的存儲(chǔ)區(qū)段控制器，針對(duì)個(gè)別的存儲(chǔ)區(qū)段，提供字線偏壓進(jìn)行讀取操作模式的示意圖。
[0086]圖10，其是本發(fā)明的存儲(chǔ)區(qū)段控制器，針對(duì)個(gè)別的存儲(chǔ)區(qū)段，提供字線偏壓進(jìn)行編程操作模式的示意圖。
[0087]【主要元件符號(hào)說(shuō)明】
[0088]全局偏壓電路13、21、51、61
[0089]模式設(shè)定電路11 高壓產(chǎn)生器12
[0090]地址緩沖電路14 列譯碼電路15
[0091]行譯碼電路16存儲(chǔ)器陣列17
[0092]第零存儲(chǔ)區(qū)段控制器20、50、60a
[0093]操作電壓選擇電路23、53、63a、63b
[0094]偏壓提供電路25、55、65a、65b
[0095]字線選擇電路27、57、67a、67b
[0096]字線28、68a、68b
[0097]第零存儲(chǔ)區(qū)段29、69a
[0098]第零存儲(chǔ)區(qū)段選擇信號(hào)PreBO
[0099]第一存儲(chǔ)區(qū)段選擇信號(hào)PreBl
[0100]偏壓產(chǎn)生器511 多工復(fù)用器512
[0101]第六十三存儲(chǔ)區(qū)段69b
[0102]第六十三存儲(chǔ)區(qū)段控制器60b
[0103]讀取操作偏壓WLBSRD
[0104]高壓選取偏壓WLBS
[0105]高壓操作偏壓WLBSHV
[0106]字線選擇信號(hào)PreAO、PreAl、PreA2、PreA3
[0107]低電平操作電壓AVXRD
[0108]高電平操作電壓AVXHV
[0109]第二五五存儲(chǔ)區(qū)段69b
[0110]第一直流偏壓NBIASl
[0111]第二直流偏壓NBAIAS2
[0112]偏壓輸出節(jié)點(diǎn)Sbias
[0113]字線偏壓Vbias
[0114]存儲(chǔ)區(qū)段選擇信號(hào)SECTOR
[0115]字線致能信號(hào)WLEN
【具體實(shí)施方式】
[0116]根據(jù)前述說(shuō)明可以得知，對(duì)于存儲(chǔ)區(qū)段的數(shù)量增加所衍生的操作模式的開(kāi)關(guān)，以及MLC應(yīng)用時(shí)的多次電壓切換等需求，由全局偏壓電路GWLBS配合多個(gè)存儲(chǔ)區(qū)段，提供各個(gè)存儲(chǔ)區(qū)段內(nèi)的字線相對(duì)應(yīng)的字線驅(qū)動(dòng)電壓的作法顯得過(guò)于繁復(fù)而不易實(shí)現(xiàn)。
[0117]為此，本發(fā)明提出了一種能大幅減化全局偏壓電路的復(fù)雜程度的存儲(chǔ)器電路。簡(jiǎn)言之，此種做法是透過(guò)存儲(chǔ)區(qū)段控制器中的偏壓提供電路，對(duì)個(gè)別的存儲(chǔ)區(qū)段提供專屬化的字線驅(qū)動(dòng)電壓的切換功能。采用此種做法時(shí)，全局偏壓電路不需要?jiǎng)討B(tài)的切換應(yīng)輸出讀取操作偏壓WLBSRD或高壓選取偏壓WLBS。[0118]請(qǐng)參見(jiàn)圖6，其是本發(fā)明的存儲(chǔ)區(qū)段控制電路搭配全局偏壓電路的示意圖。在此圖式中，全局偏壓電路61用于產(chǎn)生第一直流偏壓NBIASl與第二直流偏壓NBIAS2信號(hào)給每一個(gè)存儲(chǔ)區(qū)段控制器。其中，每一個(gè)存儲(chǔ)區(qū)段控制器分別用于控制相對(duì)應(yīng)的一個(gè)存儲(chǔ)區(qū)段。
[0119]例如:此處假設(shè)存儲(chǔ)器陣列共包含64個(gè)存儲(chǔ)區(qū)段。圖式中的第零存儲(chǔ)區(qū)段控制器60a用于控制第零存儲(chǔ)區(qū)段69a、第六十三存儲(chǔ)區(qū)段控制器60b用于控制第六十三存儲(chǔ)區(qū)段69b。
[0120]每一個(gè)存儲(chǔ)區(qū)段控制器內(nèi)部，各自包含操作電壓選擇電路63a、63b;偏壓提供電路65a、65b ;字線選擇電路67a、67b，以及多條字線68a、68b。
[0121]在圖6中，由于全局偏壓電路61輸出至偏壓提供電路65a、65b的第一直流偏壓NBIASl與第二直流偏壓NBIAS2的電壓均維持不變。與圖5相較可以明顯看出，全局偏壓電路61所需使用的控制邏輯可大幅簡(jiǎn)化。
[0122]此外，由高電壓產(chǎn)生器提供的低電平操作電壓AVXRD與高電平操作電壓AVXHV，并不需要傳送至全局偏壓電路61，而僅提供給操作電壓選擇電路63a、63b。
[0123]根據(jù)本發(fā)明的構(gòu)想，操作電壓選擇電路63a、63b于接收低電平操作電壓AVXRD與高電平操作電壓AVXHV后，輸出操作電壓Vpp至偏壓提供電路65a、65b與字線選擇電路67a、67b。
[0124]透過(guò)本發(fā)明的偏壓提供電路65a、65b產(chǎn)生的字線偏壓Vbias，同樣可因應(yīng)操作電壓Vpp的改變而變化。因此，對(duì)字線選擇電路67而言，其接收的控制信號(hào)與電壓仍與現(xiàn)有技術(shù)相同。連帶的，字線選擇電路67a、67b仍可維持對(duì)字線的選取控制方式。關(guān)于字線選擇電路67a、67b與字線68a、68b之間的選用，以及字線68a、68b與存儲(chǔ)區(qū)段內(nèi)相對(duì)應(yīng)的子存儲(chǔ)器陣列的控制方式，此處不再詳述。
[0125]另一方面，偏壓提供電路65a、65b會(huì)根據(jù)全局偏壓電路61所提供的第一直流偏壓NBIASl (例如:0.4V)與第二直流偏壓NBIAS2(例如:0.8V)，以及操作電壓選擇電路63a、63b提供的操作電壓Vpp，產(chǎn)生字線偏壓Vbias給字線選擇電路67a、67b。
[0126]關(guān)于偏壓提供電路65a、65b如何因應(yīng)操作電壓Vpp的變化而產(chǎn)生字線偏壓Vbias的作法，請(qǐng)進(jìn)一步參看圖7A、圖7B的說(shuō)明。
[0127]請(qǐng)參見(jiàn)圖7A，其是本發(fā)明的偏壓提供電路，透過(guò)第一電流路徑產(chǎn)生字線偏壓的示意圖。
[0128]本發(fā)明的偏壓提供電路65a包含:電連接于偏壓輸出節(jié)點(diǎn)Sbias與接地電壓Gnd之間提供的第一電流路徑、第二電流路徑，以及電連接于操作電壓Vpp與偏壓輸出節(jié)點(diǎn)Sbias間的第一開(kāi)關(guān)Ml。
[0129]在偏壓提供電路65a中，第一開(kāi)關(guān)Ml為PMOS晶體管，其本體電連接于源極。第一開(kāi)關(guān)的PMOS晶體管的源極電連接于操作電壓Vpp、柵極與漏極均電連接于偏壓輸出節(jié)點(diǎn)Sbias0無(wú)論存儲(chǔ)區(qū)段所處的操作模式為何，第一開(kāi)關(guān)Ml均維持導(dǎo)通狀態(tài)。
[0130]此外，第一電流路徑包含根據(jù)第一直流偏壓NBIASl而導(dǎo)通的第二開(kāi)關(guān)M2。第二電流路徑包含:第二直流偏壓NBIAS2而導(dǎo)通的第三開(kāi)關(guān)M3 ;以及，根據(jù)存儲(chǔ)區(qū)段選擇信號(hào)SECTOR的控制而導(dǎo)通的第四開(kāi)關(guān)M4。
[0131]在第一電流路徑中，第二開(kāi)關(guān)M2為NMOS晶體管，其漏極電連接于偏壓輸出節(jié)點(diǎn)Sbias、柵極電連接于第一直流偏壓NBIAS1、源極電連接于接地電壓Gnd。第一直流偏壓NBIASl較一般晶體管閾值電壓(threshold voltage，通常為0.7V)略低。例如:大約0.3V或 0.4V。
[0132]由于代表第二開(kāi)關(guān)M2的NMOS晶體管的柵極僅有相對(duì)微弱的偏壓，使得代表第二開(kāi)關(guān)M2的NMOS晶體管導(dǎo)通的電流相對(duì)較小(例如:10nA)。由于第一直流偏壓NBIASl持續(xù)提供的緣故，這個(gè)較小的電流也會(huì)維持。若存儲(chǔ)區(qū)段處于待機(jī)模式時(shí)，偏壓提供電路65a將如圖7A所示，透過(guò)第一電流路徑而產(chǎn)生字線偏壓Vbias。
[0133]另一方面，若存儲(chǔ)區(qū)段處于讀取或可編程等操作模式時(shí)，將如圖7B所示，透過(guò)第二電流路徑而產(chǎn)生字線偏壓Vbias。需留意的是，無(wú)論存儲(chǔ)區(qū)段是否處于操作模式，第一電流路徑均因?yàn)榈诙_(kāi)關(guān)M2柵極的第一直流偏壓NBIASl而維持導(dǎo)通。
[0134]請(qǐng)參見(jiàn)圖7B，其是本發(fā)明的偏壓提供電路，透過(guò)第二電流路徑產(chǎn)生字線偏壓的示意圖。
[0135]在第二電流路徑中，第三開(kāi)關(guān)M3與第四開(kāi)關(guān)M4均為NMOS晶體管。代表第三開(kāi)關(guān)M3的NMOS晶體管，源極電連接于接地電壓Gnd、柵極電連接于第二直流偏壓NBIAS2。另一方面，代表第四開(kāi)關(guān)M4的NMOS晶體管，其源極電連接于第三開(kāi)關(guān)M3、柵極接收存儲(chǔ)區(qū)段選擇信號(hào)SECTOR、漏極電連接于偏壓輸出節(jié)點(diǎn)Sbias。
[0136]當(dāng)存儲(chǔ)區(qū)段處于操作模式時(shí)，第一電流路徑與第二電流路徑將同時(shí)導(dǎo)通。惟，此時(shí)因?yàn)榈诙娏髀窂剿鶎?dǎo)通的電流較大，字線偏壓Vbias受到第二電流路徑的影響也較大。
[0137]進(jìn)一步比較第一電流路徑與第二電流路徑可以發(fā)現(xiàn)，無(wú)論存儲(chǔ)區(qū)段處于何種操作模式，第一電流路徑都會(huì)穩(wěn)定而持續(xù)的產(chǎn)生一個(gè)微小的電流。因此，第一電流路徑可視為一個(gè)常態(tài)存在的電流路徑。
[0138]另一方面，當(dāng)存儲(chǔ)區(qū)段選擇信號(hào)SECTOR未產(chǎn)生時(shí)，相當(dāng)于存儲(chǔ)區(qū)段處于待機(jī)模式。此時(shí)，第二電流路徑將呈現(xiàn)斷路。由于第二電流路徑會(huì)根據(jù)存儲(chǔ)區(qū)段選擇信號(hào)SECTOR而決定是否導(dǎo)通，因此，第二電流路徑可視為一個(gè)在非待機(jī)模式下才動(dòng)態(tài)存在的電流路徑。
[0139]根據(jù)前述說(shuō)明可以得知，若存儲(chǔ)區(qū)段處于待機(jī)模式而未進(jìn)行存取時(shí)，偏壓提供電路BIASDEC僅提供電流較小的第一電流路徑。反之，當(dāng)存儲(chǔ)區(qū)段要進(jìn)行存取時(shí)，偏壓提供電路BIASDEC同時(shí)提供電流較大(例如:30uA)的第二電流路徑與電流較小(例如:10nA)的第一電流路徑。
[0140]如前所述，存儲(chǔ)區(qū)段控制器包含:操作電壓選擇電路、全局偏壓電路而言、偏壓提供電路、字符選擇電路、多條字線。接著，利用圖8、圖9，分別說(shuō)明本發(fā)明的存儲(chǔ)區(qū)段控制器，采用前述的偏壓提供電路時(shí)，其內(nèi)部電路分別在待機(jī)模式與操作模式時(shí)的情形。
[0141]請(qǐng)參見(jiàn)圖8，其是本發(fā)明針對(duì)個(gè)別的存儲(chǔ)區(qū)段提供字線偏壓，于存儲(chǔ)區(qū)段控制器處于待機(jī)模式的示意圖。此處繪式了其中的第零字線WLO與第一字線WL1。
[0142]在有些應(yīng)用中，當(dāng)存儲(chǔ)器陣列中的每一個(gè)存儲(chǔ)區(qū)段都為待機(jī)模式時(shí)，列譯碼電路所對(duì)應(yīng)選用的存儲(chǔ)區(qū)段仍可能會(huì)停留在最后一次輸出的結(jié)果。此時(shí)，這個(gè)最后被使用的存儲(chǔ)區(qū)段控制器，仍可能因?yàn)榻邮盏酱鎯?chǔ)區(qū)段選擇信號(hào)SECTOR而使第二電流路徑導(dǎo)通。
[0143]因此，第二電流路徑還可包含:根據(jù)字線致能信號(hào)(WLEN)而導(dǎo)通的第五開(kāi)關(guān)。其中，第五開(kāi)關(guān)M5使用NMOS晶體管，漏極電連接于偏壓輸出節(jié)點(diǎn)Sbias、源極電連接于第四開(kāi)關(guān)、柵極根據(jù)字線致能信號(hào)WLEN的控制而導(dǎo)通。
[0144]其中，字線致能信號(hào)(WLEN)的用途是，當(dāng)存儲(chǔ)器陣列全部為待機(jī)模式時(shí)，確保不會(huì)有任何的存儲(chǔ)區(qū)段被選擇。當(dāng)然，若提供給區(qū)段控制器的存儲(chǔ)區(qū)段選擇信號(hào)SECTOR信號(hào)已然考慮每一個(gè)存儲(chǔ)區(qū)段的操作與待機(jī)模式均不會(huì)產(chǎn)生誤動(dòng)作時(shí)，則第五開(kāi)關(guān)M5并非必需。
[0145]對(duì)操作電壓選擇電路63而言，此時(shí)輸出的操作電壓Vpp為5V。對(duì)全局偏壓電路而言61，維持輸出第一直流偏壓NBIASl與第二直流偏壓NBIAS2。
[0146]對(duì)偏壓提供電路65而言，當(dāng)存儲(chǔ)區(qū)段處于待機(jī)模式(standby mode)時(shí)，雖然每一個(gè)存儲(chǔ)區(qū)段的所有字線(WL)都被自動(dòng)關(guān)閉(turn off)。因此，字線致能信號(hào)為OV (WLEN =O)。此時(shí)，第二電流路徑不會(huì)導(dǎo)通。因此，偏壓提供電路65僅透過(guò)Ml與第一電流路徑導(dǎo)通Vpp與接地電壓Gnd。此時(shí)，在偏壓輸出節(jié)點(diǎn)產(chǎn)生的字線偏壓為IV。
[0147]對(duì)字符選擇電路67b而言，因?yàn)闆](méi)有字線被選取，NMOS晶體管MBO與MBl都不會(huì)導(dǎo)通。以及，由第零字線選擇信號(hào)PreAO控制的NMOS晶體管M7、由第一字線選擇信號(hào)PreAl控制的NMOS晶體管M21也都不會(huì)導(dǎo)通。
[0148]PMOS晶體管Ml根據(jù)柵極的字線偏壓Vbias = IV而導(dǎo)通，此時(shí)，第零字線反向輸入節(jié)點(diǎn)SwlO的電壓因?yàn)镻MOS晶體管Ml的導(dǎo)通而與操作電壓Vpp相等。對(duì)于PMOS晶體管M8與NMOS晶體管M9所組成的反向器而言，輸入端的第零字線反向輸入節(jié)點(diǎn)SwlO的電壓為5V,因而輸出OV的字線驅(qū)動(dòng)電壓給第零字線WLO。
[0149]同樣的，PMOS晶體管M20根據(jù)柵極的字線偏壓Vbias = IV而導(dǎo)通，此時(shí)，第一字線反向輸入節(jié)點(diǎn)Swll的電壓因?yàn)镻MOS晶體管M20的導(dǎo)通而與操作電壓Vpp相等。對(duì)于PMOS晶體管M22與NMOS晶體管M23所組成的反向器而言，輸入端的第一字線反向輸入節(jié)點(diǎn)Swl I的電壓為5V，因而輸出OV的字線驅(qū)動(dòng)電壓給第一字線WLl。
[0150]因此，當(dāng)存儲(chǔ)區(qū)段處于待機(jī)模式時(shí)，字線選擇電路67a將輸出OV給存儲(chǔ)區(qū)段控制器內(nèi)的所有字線。連帶的，與存儲(chǔ)區(qū)段控制器相對(duì)應(yīng)的存儲(chǔ)區(qū)段便不會(huì)被存取。即，透過(guò)穩(wěn)定產(chǎn)生的第一電流路徑，產(chǎn)生OV的字線驅(qū)動(dòng)電壓給所有對(duì)應(yīng)于待機(jī)模式的字線WL。
[0151]請(qǐng)參見(jiàn)圖9，其是本發(fā)明的存儲(chǔ)區(qū)段控制器，針對(duì)個(gè)別的存儲(chǔ)區(qū)段，提供字線偏壓進(jìn)行讀取操作模式的示意圖。
[0152]對(duì)操作電壓選擇電路63而言，此時(shí)輸出的操作電壓Vpp與低電平操作電壓AVXRD相等(Vpp = AVXRD = 5V)。全局偏壓電路61仍維持輸出第一直流偏壓NBIASl與第二直流偏壓 NBIAS2。
[0153]對(duì)偏壓提供電路65而言，當(dāng)存儲(chǔ)區(qū)段處于讀取操作模式時(shí)，同時(shí)透過(guò)第一電流路徑與第二電流路徑導(dǎo)通Vpp與接地電壓Gnd。此時(shí)，在偏壓輸出節(jié)點(diǎn)產(chǎn)生的字線偏壓Vbias約為1.8V。
[0154]對(duì)字符選擇電路67b而言，NMOS晶體管MBO與MBl均導(dǎo)通，第零區(qū)段選取SsecO的電壓為0V。此處假設(shè)要讀取的存儲(chǔ)器地址位于與第一字線WLl相對(duì)應(yīng)的子存儲(chǔ)器陣列，因此，第一字線選擇信號(hào)PreAl將導(dǎo)通NMOS晶體管M21。
[0155]因此，在操作電壓Vpp與接地電壓Gnd之間，將形成透過(guò)PMOS晶體管M20、NMOS晶體管M21、MB0、MB1導(dǎo)通的電流。此時(shí)，第一字線反向輸入節(jié)點(diǎn)Swll的電壓大約為0.1V。
[0156]對(duì)于PMOS晶體管M22與NMOS晶體管M23所組成的反向器而言，輸入端的第一字線反向輸入節(jié)點(diǎn)Swll的電壓約為0.1V，因而導(dǎo)通PMOS晶體管M22，并輸出電平為5V的字線驅(qū)動(dòng)電壓給第一字線WLl。[0157]請(qǐng)參見(jiàn)圖10，其是本發(fā)明的存儲(chǔ)區(qū)段控制器，針對(duì)個(gè)別的存儲(chǔ)區(qū)段，提供字線偏壓進(jìn)行編程操作模式的示意圖。
[0158]如果存儲(chǔ)區(qū)段內(nèi)的子存儲(chǔ)器陣列要進(jìn)行編程時(shí)，圖10各個(gè)晶體管的導(dǎo)通狀態(tài)與圖9相似，差別在于節(jié)點(diǎn)上的電壓電平會(huì)產(chǎn)生改變。
[0159]此時(shí)，由操作電壓選擇電路63a輸出的操作電壓Vpp，相當(dāng)于高電平操作電壓AVXHV，S卩，Vpp =AVXHV = IOV。同樣的，第一電流路徑與第二電流路徑均導(dǎo)通。連帶的，透過(guò)晶體管的分壓，使得偏壓輸出節(jié)點(diǎn)上的字線偏壓Vbias = 6.8V。
[0160]在字線選擇電路67a中，由操作電壓Vpp經(jīng)由PMOS晶體管M10、NM0S晶體管Mil、MBO、MBl導(dǎo)通至接地電壓Gnd，因而使第一字線反向輸入節(jié)點(diǎn)Swll的電壓為5.1V。因此，第一字線WLl所接收的字線驅(qū)動(dòng)電壓為IOV。
[0161]根據(jù)前述說(shuō)明可以得知，當(dāng)存儲(chǔ)區(qū)段要由圖9、圖10的任一種操作模式轉(zhuǎn)變?yōu)閳D8的待機(jī)模式時(shí)，因?yàn)榈谝浑娏髀窂骄S持持續(xù)導(dǎo)通的狀態(tài)，字線偏壓Vbias可以迅速的由原本透過(guò)第二電流路徑提供的電壓為轉(zhuǎn)變成為透過(guò)第一電流路徑產(chǎn)生。因此，如果要進(jìn)行取消選取時(shí)，本發(fā)明的偏壓提供電路可以快速的配合操作模式的轉(zhuǎn)換。
[0162]再者，針對(duì)MLC的應(yīng)用而言，本發(fā)明的偏壓提供電路是透過(guò)操作電壓Vpp直接產(chǎn)生字線偏壓Vbias。因此，當(dāng)操作電壓Vpp產(chǎn)生變化的瞬間，字線偏壓Vbias可以同步的產(chǎn)生變化，毋須透過(guò)其他的控制電路才能產(chǎn)生與操作電壓Vpp相對(duì)應(yīng)的字線偏壓Vbias。
[0163]綜上所述，透過(guò)存儲(chǔ)區(qū)段控制器內(nèi)的偏壓提供電路，本發(fā)明可因應(yīng)各個(gè)存儲(chǔ)區(qū)段的操作，提供與操作電壓同步變化的字線偏壓。此種做法不但能簡(jiǎn)化全局偏壓電路GWLBS的邏輯設(shè)計(jì)，還能配合字線偏壓Vbias需要快速切換的需求。
[0164]根據(jù)前述的實(shí)施例也可以看出，無(wú)論是待機(jī)模式與操作模式的切換、選取與取消選取時(shí)的電平變化，或是因應(yīng)MLC的應(yīng)用而需快速切換字線驅(qū)動(dòng)電壓的需求，本發(fā)明的存儲(chǔ)區(qū)段控制器均能快速的對(duì)相對(duì)應(yīng)的存儲(chǔ)區(qū)段與子存儲(chǔ)器陣列提供合適的字線驅(qū)動(dòng)電壓。
[0165]附帶一提的是，僅管不同類型的存儲(chǔ)器，在提供字線驅(qū)動(dòng)時(shí)的電壓轉(zhuǎn)換之控制方式與NOR柵閃存不完全相同，但是可能都存在類似的問(wèn)題。S卩，電壓轉(zhuǎn)換控制過(guò)于繁復(fù)，以及轉(zhuǎn)換速度偏慢的現(xiàn)象。因此，盡管前述的實(shí)施例以NOR柵閃存為例，但是本發(fā)明的應(yīng)用并不以此為限。
[0166]綜上所述，雖然本發(fā)明已以諸項(xiàng)實(shí)施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬【技術(shù)領(lǐng)域】中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求范圍所界定的為準(zhǔn)。
【權(quán)利要求】
1.一種偏壓提供電路，電連接于一操作電壓(Vpp)與一接地電壓間，該偏壓提供電路是透過(guò)一偏壓輸出節(jié)點(diǎn)(Sbias)而輸出一字線偏壓(Vbias)，該偏壓提供電路包含: 一第一開(kāi)關(guān)，電連接于該操作電壓與該偏壓輸出節(jié)點(diǎn)間，其是維持導(dǎo)通狀態(tài)； 一第一電流路徑(weak path),電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間,包含: 一第二開(kāi)關(guān)，其是根據(jù)一第一直流偏壓(W_NBIAS)而導(dǎo)通；以及， 一第二電流路徑(strong path),電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間,包含: 一第三開(kāi)關(guān)，電連接于該接地電壓，其是根據(jù)一第二直流偏壓而導(dǎo)通；以及， 一第四開(kāi)關(guān)，電連接于該第三開(kāi)關(guān)與該偏壓輸出節(jié)點(diǎn)間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)(SECTOR)的控制而導(dǎo)通，其中該字線偏壓的電平是根據(jù)該操作電壓的電平與該第二電流路徑的導(dǎo)通狀態(tài)而改變。
2.根據(jù)權(quán)利要求1所述的偏壓提供電路，其中當(dāng)該第一電流路徑與該第二電流路徑均導(dǎo)通時(shí)，流經(jīng)該第一電流路徑的電流小于流經(jīng)該第二電流路徑的電流。
3.根據(jù)權(quán)利要求1所述的偏壓提供電路，其中該第一直流偏壓與該第二直流偏壓是由一全局偏壓電路(GWLBS)提供，且該第一直流偏壓小于該第二直流偏壓。
4.根據(jù)權(quán)利要求1所述的偏壓提供電路，其中該第二電流路徑更包含: 一第五開(kāi)關(guān)，電連接于該偏壓輸出節(jié)點(diǎn)與該第四開(kāi)關(guān)間，其是根據(jù)一字線致能信號(hào)(WLEN)而導(dǎo)通。
5.一種存儲(chǔ)區(qū)段控制器，包含: 一操作電壓選擇電路，其是提供一操作電壓； 一偏壓提供電路，電連接于該操作電壓選擇電路與一接地電壓間，其是根據(jù)該操作電壓而于一偏壓輸出節(jié)點(diǎn)輸出一字線偏壓，該偏壓提供電路包含: 一第一開(kāi)關(guān)，其是電連接于該操作電壓與該偏壓輸出節(jié)點(diǎn)間，且該第一開(kāi)關(guān)維持導(dǎo)通狀態(tài)； 一第一電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)一第一直流偏壓而導(dǎo)通；以及， 一第二電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通，其中該字線偏壓是根據(jù)該操作電壓與該第二電流路徑的導(dǎo)通狀態(tài)而改變； 一字線選擇電路，電連接于該操作電壓選擇電路與該偏提供電路，其是根據(jù)該字線偏壓與該操作電壓而輸出一字線驅(qū)動(dòng)電壓；以及， 一第一字線，電連接于該字線選擇電路，其是接收該字線驅(qū)動(dòng)電壓。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)區(qū)段控制器，其中該第一電流路徑包含: 一第二開(kāi)關(guān)，根據(jù)一第一直流偏壓而導(dǎo)通。
7.根據(jù)權(quán)利要求5所述的存儲(chǔ)區(qū)段控制器，其中該第二電流路徑包含: 一第三開(kāi)關(guān)，電連接于該接地電壓，其是根據(jù)一第二直流偏壓而導(dǎo)通；以及， 一第四開(kāi)關(guān)，電連接于該第三開(kāi)關(guān)與該偏壓輸出節(jié)點(diǎn)間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通。
8.根據(jù)權(quán)利要求5所述的存儲(chǔ)區(qū)段控制器，其中當(dāng)該第一電流路徑與該第二電流路徑均導(dǎo)通時(shí)，流經(jīng)該第一電流路徑的電流小于流經(jīng)該第二電流路徑的電流。
9.根據(jù)權(quán)利要求5所述的存儲(chǔ)區(qū)段控制器，其中該第一直流偏壓與該第二直流偏壓是由一全局偏壓電路提供，且該第一直流偏壓小于該第二直流偏壓。
10.根據(jù)權(quán)利要求5所述的存儲(chǔ)區(qū)段控制器，其中該第二電流路徑更包含: 一第五開(kāi)關(guān)，電連接于該偏壓輸出節(jié)點(diǎn)與該第四開(kāi)關(guān)間，其是根據(jù)一字線致能信號(hào)而導(dǎo)通。
11.根據(jù)權(quán)利要求5所述的存儲(chǔ)區(qū)段控制器，其中該操作電壓選擇電路為一多工復(fù)用器，而該操作電壓為一低電平操作電壓(AVXRD)與一高電平操作電壓(AVXHV)之一。
12.—種存儲(chǔ)器電路，包含: 一全局偏壓電路，其是提供一第一直流偏壓與一第二直流偏壓； 一第一存儲(chǔ)區(qū)段，包含多個(gè)子存儲(chǔ)器陣列；以及， 一第一存儲(chǔ)區(qū)段控制器，電連接于該全局偏壓電路與該第一存儲(chǔ)區(qū)段，包含: 一操作電壓選擇電路，其是提供一操作電壓； 一偏壓提供電路，電連接于該全局偏壓電路、該操作電壓選擇電路與一接地電壓間，包含: 一第一開(kāi)關(guān)，電連接于該操作電壓與該偏壓輸出節(jié)點(diǎn)間，其是維持導(dǎo)通狀態(tài)； 一第一電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)該第一直流偏壓而導(dǎo)通；以及， 一第二電流路徑，電連接于該偏壓輸出節(jié)點(diǎn)與該接地電壓間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通，其中該字線偏壓是根據(jù)該操作電壓與該第二電流路徑的導(dǎo)通狀態(tài)而改變； 一字線選擇電路，電連接于該操作電壓選擇電路與該偏提供電路，其是根據(jù)該字線偏壓與該操作電壓而輸出一字線驅(qū)動(dòng)電壓；以及， 一第一字線，電連接于該字線選擇電路與該等子存儲(chǔ)器陣列中的一第一子存儲(chǔ)器陣列，其是根據(jù)該字線驅(qū)動(dòng)電壓而驅(qū)動(dòng)該第一子存儲(chǔ)器陣列。
13.根據(jù)權(quán)利要求12所述的存儲(chǔ)器電路，其中該第一電流路徑包含: 一第二開(kāi)關(guān)，根據(jù)該第一直流偏壓而導(dǎo)通。
14.根據(jù)權(quán)利要求12所述的存儲(chǔ)器電路，其中該第二電流路徑包含: 一第三開(kāi)關(guān)，電連接于該接地電壓，根據(jù)該第二直流偏壓而導(dǎo)通；以及， 一第四開(kāi)關(guān)，電連接于該第三開(kāi)關(guān)與該偏壓輸出節(jié)點(diǎn)間，其是根據(jù)一存儲(chǔ)區(qū)段選擇信號(hào)的控制而導(dǎo)通。
15.根據(jù)權(quán)利要求14所述的存儲(chǔ)器電路，其中該第二電流路徑更包含: 一第五開(kāi)關(guān)，電連接于該偏壓輸出節(jié)點(diǎn)與該第四開(kāi)關(guān)間，其是根據(jù)一字線致能信號(hào)而導(dǎo)通。
【文檔編號(hào)】G11C11/4074GK103971729SQ201310035222
【公開(kāi)日】2014年8月6日 申請(qǐng)日期:2013年1月30日 優(yōu)先權(quán)日:2013年1月30日
【發(fā)明者】林永豐, 張坤龍, 洪俊雄 申請(qǐng)人:旺宏電子股份有限公司