偏差補(bǔ)償?shù)亩嗑庋b的制作方法
【專利摘要】一種微電子封裝(10)，可以具有設(shè)置在其面(32)處的多個(gè)端子(36)，端子(36)構(gòu)造為連接至少一個(gè)外部部件，例如電路板(70)。第一微電子元件(12)和第二微電子元件(14)可以附接至其中的封裝結(jié)構(gòu)(30)。第一電連接件(51A、40A、74A)可以從封裝(10)的各個(gè)端子(36A)延伸到第一微電子元件(12)上的相應(yīng)觸點(diǎn)(20A)，第二電連接件(53A、40B、52A)可以從各個(gè)端子(36A)延伸到第二微電子元件(14)上的相應(yīng)觸點(diǎn)(26A)，第一微電子元件和第二微電子元件構(gòu)造為使得通過(guò)第一連接件和第二連接件承載的各個(gè)信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)(20A、26A)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
【專利說(shuō)明】偏差補(bǔ)償?shù)亩嗑庋b
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2011年7月12日申請(qǐng)的美國(guó)臨時(shí)申請(qǐng)61/506，889以及2011年11月29日申請(qǐng)的美國(guó)申請(qǐng)13/306，068的權(quán)益，其公開內(nèi)容通過(guò)引用并入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及微電子封裝或組件以及制造這種組件的方法，以及用于這種組件的部件。
【背景技術(shù)】
[0004]半導(dǎo)體芯片通常設(shè)為單獨(dú)的預(yù)封裝單元。標(biāo)準(zhǔn)芯片具有帶有大的前面的扁平矩形體，該前面具有連接到芯片的內(nèi)部電路的觸點(diǎn)。每個(gè)單獨(dú)的芯片典型地安裝在封裝中，封裝再安裝在電路板例如印刷電路板上，封裝將芯片的觸點(diǎn)連接到電路板的導(dǎo)體。在很多常規(guī)的設(shè)計(jì)中，芯片封裝在電路板中占用的面積比芯片本身的面積大很多。如參考具有前面的扁平芯片的本公開中所使用的，“芯片的面積”應(yīng)被理解為指的是所述前面的面積。在“倒裝芯片”設(shè)計(jì)中，芯片的前面面對(duì)封裝襯底的面，即，通過(guò)焊球或其他連接元件將芯片載體與芯片上的觸點(diǎn)直接鍵合到芯片載體的觸點(diǎn)。通過(guò)覆蓋芯片的前面的端子又可以將芯片載體鍵合到電路板?！暗寡b芯片”設(shè)計(jì)提供相對(duì)緊湊的布置；每個(gè)芯片占用的電路板的面積等于或稍大于芯片的前面的面積，例如在共同轉(zhuǎn)讓的美國(guó)專利5，148，265,5, 148，266和5，679，977中的某些實(shí)施例中所公開的，其公開內(nèi)容通過(guò)引用并入本文。
[0005]某些創(chuàng)新的安裝技術(shù)提供的緊密度接近或等于常規(guī)倒裝芯片鍵合的緊密度。可以在等于或稍大于芯片本身的面積的、電路板的面積中容置單個(gè)芯片的封裝通常被稱為“芯片級(jí)封裝”。
[0006]在任何的芯片的物理布置中，尺寸都是重要的考慮因素。隨著便攜式電子裝置的快速發(fā)展，對(duì)于更緊湊的芯片的物理布置的需求越發(fā)強(qiáng)烈。僅僅舉例來(lái)說(shuō)，通常被稱為“智能手機(jī)”的裝置將手機(jī)的功能集成到強(qiáng)大的數(shù)據(jù)處理器、存儲(chǔ)器以及輔助裝置(例如全球定位系統(tǒng)接收器、電子照相機(jī)以及具有高分辨率顯示器和相關(guān)聯(lián)的圖像處理芯片的局域網(wǎng)絡(luò)連接件)中。在袖珍型裝置中，這些裝置可提供例如完整的互聯(lián)網(wǎng)連接以及包括全分辨率視頻、導(dǎo)航、電子銀行等的娛樂(lè)的功能。復(fù)雜的便攜式裝置要求將眾多芯片封裝到小的空間中。而且，一些芯片具有很多通常被稱為“I/o’ s”的輸入和輸出連接件。這些I/O’ s必須與其他芯片的I/O’ s互連。這種互連應(yīng)當(dāng)短，且應(yīng)當(dāng)具有低阻抗，以減少信號(hào)傳播延遲。形成這種互連的部件不應(yīng)當(dāng)大大增加組件的尺寸。其他應(yīng)用(例如，數(shù)據(jù)服務(wù)器(例如用于互聯(lián)網(wǎng)搜索引擎的數(shù)據(jù)服務(wù)器))中也有類似需要。例如，在復(fù)雜的芯片間提供多個(gè)短且阻抗低的互連的結(jié)構(gòu)可以增加搜索引擎的帶寬并減少其能耗。
[0007]包含多個(gè)芯片的封裝和組件對(duì)于封裝包含存儲(chǔ)器存儲(chǔ)陣列的芯片，尤其是對(duì)于封裝動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器芯片(DRAM)和閃存芯片來(lái)說(shuō)是常見(jiàn)的。每個(gè)封裝具有多個(gè)用于在端子(即，封裝的外接點(diǎn))和封裝中的芯片之間承載信號(hào)、電源電壓以及地電位的電連接件。該電連接件可以包括不同種類的導(dǎo)體，例如在相對(duì)于芯片的觸點(diǎn)支承表面的水平方向延伸的水平導(dǎo)體(例如，跡線、梁式引線等)，在相對(duì)于芯片的表面的垂直方向延伸的垂直導(dǎo)體(例如，孔)，以及在相對(duì)于芯片的表面的水平和垂直方向延伸的線鍵合。
[0008]將封裝中的信號(hào)傳輸?shù)蕉嘈酒庋b中的芯片提出了特別的挑戰(zhàn)，尤其是為封裝中兩個(gè)或更多個(gè)芯片所共用的信號(hào)(例如，時(shí)鐘信號(hào)以及存儲(chǔ)器芯片的地址信號(hào)和選通信號(hào))。這種多芯片封裝中，封裝的端子和芯片之間的連接路徑的長(zhǎng)度可以改變。不同的路徑長(zhǎng)度可以導(dǎo)致信號(hào)在端子和每個(gè)芯片之間的傳輸花費(fèi)更長(zhǎng)或更短的時(shí)間。
[0009]信號(hào)從一點(diǎn)到另一點(diǎn)的傳輸時(shí)間稱為“傳播延遲”，且是導(dǎo)體長(zhǎng)度、導(dǎo)體結(jié)構(gòu)(即，寬度)以及與其緊鄰的其他介電結(jié)構(gòu)或?qū)щ娊Y(jié)構(gòu)的函數(shù)。
[0010]特定信號(hào)到達(dá)不同位置的時(shí)間差被稱為“偏差”。兩個(gè)不同信號(hào)到達(dá)特定位置的時(shí)間差也被稱為“偏差”。特定信號(hào)到達(dá)兩個(gè)或多個(gè)位置的時(shí)間上的偏差是由于傳播延遲以及特定信號(hào)開始向位置傳輸?shù)臅r(shí)間所導(dǎo)致的。偏差可以或可以不影響電路性能。當(dāng)同步的信號(hào)組中的所有信號(hào)一起偏差時(shí)，偏差通常對(duì)性能的影響較小，這種情況下，操作所需的所有信號(hào)在需要時(shí)一起到達(dá)。但是，當(dāng)操作所需的同步信號(hào)組的不同信號(hào)在不同時(shí)間到達(dá)時(shí)，情況就不是這樣了。這種情況下，偏差影響性能，因?yàn)槌撬璧乃行盘?hào)都到達(dá)，否則不能執(zhí)行操作。
[0011]圖1示出信號(hào)偏差及其對(duì)性能的潛在影響的例子。圖1為示出了多個(gè)存儲(chǔ)器芯片(例如，封裝或模塊中的DRAM芯片)中的每個(gè)的操作所需的信號(hào)(AddrO、Addrl和Addr2)的轉(zhuǎn)換的曲線圖。如圖1所示，由于不同的傳播延遲，Addr信號(hào)在不同時(shí)間到達(dá)DRAM芯片。因此，AddrO在低彳目號(hào)電平和聞彳目號(hào)電平之間(或在聞彳目號(hào)電平和低彳目號(hào)電平之間)的轉(zhuǎn)換在Addrl在信號(hào)電平之間的轉(zhuǎn)換之前。同樣，Addrl在信號(hào)電平之間的轉(zhuǎn)換在Addr2在信號(hào)電平之間的轉(zhuǎn)換之前。
[0012]來(lái)自封裝的同步信號(hào)在不同時(shí)間到達(dá)芯片觸點(diǎn)的問(wèn)題在于其限制了芯片可以傳輸或接收信號(hào)的速度或頻率。為正常運(yùn)行，操作所需的所有同步信號(hào)需要在執(zhí)行操作之前已經(jīng)到達(dá)。同步信號(hào)在不同時(shí)間到達(dá)的結(jié)果是信號(hào)到達(dá)芯片的頻率可能不得不降低。圖1進(jìn)一步示出基于所涉及信號(hào)的不同到達(dá)時(shí)間的兩個(gè)間隔。第一間隔為基于在最近到達(dá)信號(hào)和取樣時(shí)鐘轉(zhuǎn)換(圖1中標(biāo)記為CK)之間的間隔的設(shè)置時(shí)間102。第二間隔為基于取樣時(shí)鐘轉(zhuǎn)換CK和在操作的下一個(gè)連續(xù)的時(shí)鐘周期中最早到達(dá)的信號(hào)之間的間隔的保持時(shí)間104。信號(hào)被鎖定到封裝中的芯片的時(shí)間顯示為“CK”。為了實(shí)現(xiàn)每個(gè)給定的時(shí)鐘頻率的最佳性能，期待最大化設(shè)置時(shí)間和保持時(shí)間。
[0013]鑒于上述背景，可以進(jìn)一步改進(jìn)多芯片封裝和組件以解決偏差。

【發(fā)明內(nèi)容】

[0014]根據(jù)本發(fā)明方面的微電子封裝包括封裝結(jié)構(gòu)，封裝結(jié)構(gòu)具有設(shè)置在其面處的多個(gè)端子，端子構(gòu)造為將微電子封裝連接到封裝外部的至少一個(gè)部件。第一微電子元件和第二微電子元件可以附接至封裝結(jié)構(gòu)。封裝包括將封裝的端子與第一微電子元件和第二微電子元件電聯(lián)接的連接件。連接件可以包括用于承載各個(gè)信號(hào)的連接件組，每個(gè)組包括兩個(gè)或多個(gè)連接件，例如，從封裝的各個(gè)端子延伸到第一微電子元件上的相應(yīng)觸點(diǎn)的第一連接件，以及從各個(gè)端子延伸到第二微電子元件上的相應(yīng)觸點(diǎn)的第二連接件。第一連接件和第二連接件可以構(gòu)造為，使得每個(gè)組中的第一連接件和第二連接件承載的各個(gè)信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
[0015]根據(jù)本發(fā)明的特別方面，即使端子和通過(guò)這種連接件組聯(lián)接至端子的各個(gè)觸點(diǎn)之間的直線距離改變大于10%，各個(gè)連接件組中的連接件的總電長(zhǎng)度之間的差別可以不大于10%。
[0016]根據(jù)本發(fā)明的方面，匹配的延遲可以至少部分地由電連接件中的導(dǎo)體相對(duì)于襯底的其他導(dǎo)電結(jié)構(gòu)的間隔的差別導(dǎo)致。
[0017]根據(jù)本發(fā)明的方面，微電子封裝還可以包括具有電路觸點(diǎn)的電路板，其中封裝的端子電連接到電路觸點(diǎn)。
[0018]根據(jù)本發(fā)明的特別方面，信號(hào)的至少一個(gè)可以為時(shí)鐘信號(hào)或指令信號(hào)。
[0019]根據(jù)本發(fā)明的特別方面，信號(hào)可以包括多個(gè)地址信號(hào)以及用于對(duì)地址信號(hào)進(jìn)行采樣的米樣信號(hào)。
[0020]根據(jù)本發(fā)明的特別方面，信號(hào)還可以包括指令選通信號(hào)。
[0021]根據(jù)本發(fā)明的特別方面，在每個(gè)組中的第一連接件和第二連接件上的各個(gè)信號(hào)的相同持續(xù)時(shí)間的傳播延遲可以允許在那個(gè)信號(hào)的周期的10%內(nèi)。
[0022]根據(jù)本發(fā)明的特別方面，第三微電子元件可以附接至封裝結(jié)構(gòu)，其中連接件組的至少一個(gè)包括將各個(gè)端子電聯(lián)接到第三微電子元件上的相應(yīng)觸點(diǎn)以將各個(gè)信號(hào)承載到第三微電子元件的第三連接件，其中通過(guò)第一連接件、第二連接件和第三連接件承載的信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。在特別的示例中，第四微電子元件也可以附接至封裝結(jié)構(gòu)，其中連接件組的至少一個(gè)包括將各個(gè)端子電聯(lián)接到第四微電子元件上的相應(yīng)觸點(diǎn)以將各個(gè)信號(hào)承載到第四微電子元件的第四連接件，其中通過(guò)第一連接件、第二連接件、第三連接件和第四連接件承載的信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
[0023]根據(jù)本發(fā)明的特別方面，封裝結(jié)構(gòu)可以具有界定面的邊緣，面具有占據(jù)封裝結(jié)構(gòu)的中心部分的中心區(qū)域，以及占據(jù)在中心區(qū)域和至少一個(gè)邊緣之間的面的部分的第二區(qū)域。端子可以包括暴露在中心區(qū)域處的第一端子和暴露在第二區(qū)域處的第二端子，且連接件組將第一端子與相應(yīng)觸點(diǎn)聯(lián)接。這種情況下，在特別的示例中，微電子封裝可以包括將第二端子與微電子元件的觸點(diǎn)電聯(lián)接的其他連接件。
[0024]根據(jù)本發(fā)明的特別方面，封裝結(jié)構(gòu)可以包括具有相對(duì)的第一表面和第二表面的襯底，第一表面遠(yuǎn)離微電子元件，第二表面面對(duì)微電子元件，至少第一孔和第二孔在第一表面和第二表面之間延伸。在特別的示例中，孔可以具有長(zhǎng)度沿相互平行的軸線延伸的長(zhǎng)維度。中心區(qū)域可以至少部分由第一孔和第二孔界定，且連接件可以包括具有與第一孔或第二孔的至少一個(gè)對(duì)齊的部分的引線。根據(jù)本發(fā)明的特別方面，具有與孔的至少一個(gè)對(duì)齊的部分的引線包括線鍵合。在其特別示例中，微電子封裝還可以包括附接至封裝結(jié)構(gòu)的第三微電子元件和第四微電子元件，其中連接件組的至少一個(gè)包括將各個(gè)端子電聯(lián)接到第三微電子元件和第四微電子元件的相應(yīng)觸點(diǎn)以將信號(hào)承載到第三微電子元件和第四微電子元件的第三連接件和第四連接件，其中通過(guò)第一連接件、第二連接件、第三連接件和第四連接件承載的信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。根據(jù)特別的方面，平行的軸線可以為第一平行軸線，襯底還可以包括在第一表面和第二表面之間延伸的第三孔和第四孔。第三孔和第四孔可以具有長(zhǎng)度沿相互平行的第二軸線延伸的長(zhǎng)維度，第二平行軸線橫過(guò)第一平行軸線，其中中心區(qū)域至少部分地由第三孔和第四孔界定，且連接件包括具有與第三孔或第四孔的至少一個(gè)對(duì)齊的部分的引線。
[0025]根據(jù)本發(fā)明的特別方面，第一微電子元件、第二微電子元件、第三微電子元件和第四微電子元件的每個(gè)構(gòu)造為主要提供存儲(chǔ)器存儲(chǔ)功能。
[0026]根據(jù)特別的示例，第三微電子元件和第四微電子元件可以附接至封裝結(jié)構(gòu)，其中連接件組的至少一個(gè)包括將各個(gè)端子電聯(lián)接到第三微電子元件和第四微電子元件的相應(yīng)觸點(diǎn)以將各個(gè)信號(hào)承載到第三微電子元件和第四微電子元件的第三連接件和第四連接件。第一連接件、第二連接件、第三連接件和第四連接件可以構(gòu)造為通過(guò)第一連接件、第二連接件、第三連接件和第四連接件承載的信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。在特別的示例中，面的中心區(qū)域可以由第一平行軸線以及橫過(guò)第一平行軸線的第二平行軸線界定。每個(gè)第一軸線可以分別將第一微電子元件和第二微電子元件中的一個(gè)的面積分為兩半，且在平行于第一微電子元件和第二微電子元件的每個(gè)的相對(duì)的第一邊緣和第二邊緣的方向延伸。每個(gè)第二軸線可以分別將第三微電子元件和第四微電子元件中的一個(gè)的面積分為兩半，且在平行于第三微電子元件和第四微電子元件的每個(gè)的相對(duì)的第一邊緣和第二邊緣的方向延伸。
[0027]根據(jù)本發(fā)明的特別方面，封裝結(jié)構(gòu)可以包括在面對(duì)微電子元件的表面處具有觸點(diǎn)的襯底，微電子元件的觸點(diǎn)面對(duì)襯底觸點(diǎn)且接合至襯底觸點(diǎn)。根據(jù)特別的示例，第一平行軸線的每個(gè)與第三微電子元件或第四微電子元件的一個(gè)恰好相交，第二平行軸線的每個(gè)與第一微電子元件或第二微電子元件的一個(gè)恰好相交。
[0028]根據(jù)本發(fā)明的特別方面，微電子封裝還可以包括電路板，電路板具有與端子相鄰并電連接到端子的板觸點(diǎn)，電路板上具有導(dǎo)電元件，導(dǎo)電元件提供延遲匹配，以便通過(guò)每個(gè)連接件組承載到微電子元件的信號(hào)在封裝結(jié)構(gòu)和電路板中經(jīng)歷相同持續(xù)時(shí)間的延遲。
[0029]根據(jù)本發(fā)明的特別方面，第一微電子元件和第二微電子元件在平行于封裝結(jié)構(gòu)的面的方向彼此間隔開。
[0030]根據(jù)本發(fā)明的特別方面，封裝結(jié)構(gòu)可以包括襯底，襯底具有延伸穿過(guò)襯底的至少一個(gè)孔，且第二微電子元件可以部分覆蓋第一微電子元件，以便第二微電子元件的觸點(diǎn)設(shè)置在第一微電子元件的邊緣之外，其中連接到第二微電子元件的相應(yīng)觸點(diǎn)的連接件包括具有與至少一個(gè)孔對(duì)齊的部分的引線。
[0031]根據(jù)本發(fā)明的特別方面，引線可以包括延伸穿過(guò)至少一個(gè)孔的線鍵合。
[0032]根據(jù)本發(fā)明的特別方面，至少一個(gè)孔可以包括第一鍵合窗口和第二鍵合窗口，連接件可以包括聯(lián)接到第一微電子元件且具有與第一鍵合窗口對(duì)齊的部分的第一引線和聯(lián)接到第二微電子元件且具有與第二鍵合窗口對(duì)齊的部分的第二引線。
[0033]根據(jù)本發(fā)明的特別方面，與第一引線和第二引線聯(lián)接的端子的至少一些可以設(shè)置在第一鍵合窗口和第二鍵合窗口之間。
[0034]根據(jù)本發(fā)明的特別方面，第一微電子元件可以在其前面處及與前面相對(duì)的后面處具有觸點(diǎn)。后面可以安裝到封裝結(jié)構(gòu)，引線可以包括連接在觸點(diǎn)和封裝結(jié)構(gòu)之間的線鍵合。
[0035]根據(jù)本發(fā)明的特別方面，第一微電子元件或第二微電子元件的至少一個(gè)可以包括存儲(chǔ)器存儲(chǔ)陣列，第一微電子元件或第二微電子元件的至少一個(gè)可以包括微控制器。[0036]根據(jù)本發(fā)明的特別方面，封裝結(jié)構(gòu)可以包括:形成在第一微電子元件和第二微電子元件的觸點(diǎn)支承表面上的介電層；在平行于介電層的方向上延伸的跡線；以及至少部分地延伸穿過(guò)介電層的厚度且與第一微電子元件和第二微電子元件的觸點(diǎn)電聯(lián)接的金屬孔，其中端子通過(guò)跡線和孔電連接到觸點(diǎn)。
[0037]根據(jù)本發(fā)明的方面的制造微電子封裝的方法可以包括形成將第一微電子元件和第二微電子元件電聯(lián)接到封裝結(jié)構(gòu)的電連接件，封裝結(jié)構(gòu)具有設(shè)置在其面處的多個(gè)端子，觸點(diǎn)構(gòu)造為將微電子封裝連接到封裝外部的至少一個(gè)部件。連接件可以包括用于承載各個(gè)信號(hào)的連接件組，每個(gè)組包括兩個(gè)或多個(gè)連接件，例如，從封裝的各個(gè)端子延伸到第一微電子元件上的相應(yīng)觸點(diǎn)的第一連接件和從各個(gè)端子延伸到第二微電子元件上的相應(yīng)觸點(diǎn)的第二連接件。第一連接件和第二連接件可以構(gòu)造為，使得每個(gè)組中的第一連接件和第二連接件承載的各個(gè)信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
[0038]根據(jù)本發(fā)明的特別方面，封裝結(jié)構(gòu)可以具有界定面的邊緣，面具有占據(jù)封裝結(jié)構(gòu)的中心部分的中心區(qū)域，以及占據(jù)中心區(qū)域與至少一個(gè)邊緣之間的面的部分的第二區(qū)域，端子可以包括暴露在中心區(qū)域處的第一端子以及暴露在述第二區(qū)域處的第二端子。連接件組可以將第一端子與相應(yīng)觸點(diǎn)聯(lián)接，以及微電子封裝可以包括將第二端子與微電子元件的觸點(diǎn)電聯(lián)接的其他連接件。
[0039]根據(jù)本發(fā)明的特別方面，封裝結(jié)構(gòu)可以包括襯底，襯底具有延伸穿過(guò)襯底的至少一個(gè)孔，且第二微電子元件部分覆蓋第一微電子元件。這樣，第二微電子元件的觸點(diǎn)可以設(shè)置在超過(guò)第一微電子元件的邊緣之外。連接到第二微電子元件的相應(yīng)觸點(diǎn)的連接件可以包括具有與至少一個(gè)孔對(duì)齊的部分的引線。
【專利附圖】

【附圖說(shuō)明】
[0040]圖1為示出根據(jù)現(xiàn)有技術(shù)的信號(hào)到達(dá)的偏差的時(shí)序圖；
[0041]圖1A為示出根據(jù)本發(fā)明實(shí)施例的微電子封裝的剖視圖；
[0042]圖1B為根據(jù)本發(fā)明實(shí)施例的面朝封裝的端子支承表面或下表面的俯視圖；
[0043]圖1C為示出根據(jù)本發(fā)明實(shí)施例的組裝有電路板的微電子封裝的剖視圖；
[0044]圖1D為示出根據(jù)圖1A-1C所示的本發(fā)明實(shí)施例的變型的微電子封裝的剖視圖；
[0045]圖1E為示出根據(jù)圖1A-1C所示的實(shí)施例的特別實(shí)施方式的梁式引線電連接件的局部視圖；
[0046]圖2為示出根據(jù)本發(fā)明實(shí)施例的中心區(qū)域和外圍區(qū)域的布置以及其中的信號(hào)的端子布置的俯視圖；
[0047]圖3為示出根據(jù)本發(fā)明實(shí)施例的在各個(gè)端子與第一微電子元件和第二微電子元件的每個(gè)的觸點(diǎn)之間的電連接件的俯視圖；
[0048]圖4為示出根據(jù)本發(fā)明實(shí)施例的微電子封裝的操作的時(shí)序圖；
[0049]圖5A和5B為根據(jù)圖1A-1C所示的實(shí)施例的變型的微電子封裝的俯視圖及相應(yīng)的首丨J視圖;
[0050]圖5C為根據(jù)圖1A-1C所示的實(shí)施例的變型的微電子封裝的剖視圖；
[0051]圖6A和6B為根據(jù)圖1A-1C所示的實(shí)施例的變型的微電子封裝的俯視圖及相應(yīng)的首丨J視圖;
[0052]圖6C為根據(jù)圖6A和6B所示的實(shí)施例的變型的微電子封裝的剖視圖；
[0053]圖7A和7B為根據(jù)圖1A-1C所示的實(shí)施例的變型的微電子封裝的俯視圖及相應(yīng)的首丨J視圖;
[0054]圖8為根據(jù)圖7A和7B所示的實(shí)施例的變型的微電子封裝的剖視圖；
[0055]圖9A為根據(jù)圖1A-1C所示的實(shí)施例的變型的朝向微電子封裝的下表面的俯視圖；
[0056]圖9B為沿圖9A的線9B-9B的剖視圖；
[0057]圖9C為沿圖9A的線9C-9C的剖視圖；
[0058]圖9D為沿圖9A的線9D-9D的剖視圖；
[0059]圖9E為沿圖9A的線9E-9E的剖視圖；
[0060]圖10為進(jìn)一步示出根據(jù)圖9A-9E所示的本發(fā)明實(shí)施例中的端子的布置的俯視圖；
[0061]圖11為示出圖9A-9E和圖10所示的實(shí)施例的變型中的微電子元件的相對(duì)位置的俯視圖；
[0062]圖12為示出圖9A-9E和圖10的實(shí)施例的變型中的微電子元件的相對(duì)位置的俯視圖；
[0063]圖13為示出圖12的實(shí)施例的變型中的微電子元件的相對(duì)位置的俯視圖；
[0064]圖14為示出圖13的實(shí)施例的變型中的微電子元件的相對(duì)位置的俯視圖；
[0065]圖15為示出圖11的實(shí)施例的變型中的微電子元件的相對(duì)位置的俯視圖；
[0066]圖16為示出根據(jù)本發(fā)明實(shí)施例的系統(tǒng)的示意性剖視圖。
【具體實(shí)施方式】
[0067]本發(fā)明的實(shí)施例提供其中具有多于一個(gè)半導(dǎo)體芯片(即，微電子元件)的封裝。多芯片封裝可以減小將其中的芯片連接至電路板(例如，通過(guò)端子陣列(如，球柵陣列、平面柵陣列或針柵陣列等)將封裝電地及機(jī)械地連接至其上的印刷線路板)所需的面積或空間。這種連接空間被特別地限制在小的或便攜的計(jì)算裝置中，例如，手持設(shè)備，例如，典型地將個(gè)人電腦的功能同更寬廣的世界的無(wú)線連接相結(jié)合的“智能手機(jī)”或平板電腦。多芯片封裝可以特別地用于制造大量可用于系統(tǒng)的相對(duì)便宜的存儲(chǔ)器，如高性能動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)芯片，例如，DDR3型DRAM芯片及其后續(xù)芯片。
[0068]通過(guò)在封裝上提供公共端子，使至少一些信號(hào)通過(guò)這種公共端子傳輸?shù)椒庋b中的兩個(gè)或多個(gè)芯片或通過(guò)這種公共端子傳輸來(lái)自封裝中的兩個(gè)或多個(gè)芯片的至少一些信號(hào)，可以減少將多芯片封裝連接至電路板所需的面積。但是，使用支持高性能操作的方式這樣做也提出了挑戰(zhàn)。為了避免不期待的效應(yīng)，如封裝內(nèi)的噪音和傳播延遲，跡線、孔以及將封裝外部的端子與其中的芯片電連接的其他導(dǎo)體切不可太長(zhǎng)或太窄，以此避免過(guò)大的電感和過(guò)長(zhǎng)的短截線(stub)長(zhǎng)度，且切不可具有過(guò)大的電容。散熱問(wèn)題也對(duì)高級(jí)芯片提出了挑戰(zhàn)，因此，需要每個(gè)芯片的至少一個(gè)大的平整表面與散熱片相聯(lián)接，或暴露在已安裝系統(tǒng)夕卜、或與已安裝系統(tǒng)內(nèi)部的流體或空氣熱流通。下面描述的封裝可以有助于促進(jìn)這些目標(biāo)的實(shí)現(xiàn)。[0069]本發(fā)明實(shí)施例提供對(duì)在具有至少兩個(gè)微電子元件的微電子封裝中承載的信號(hào)進(jìn)行偏差補(bǔ)償?shù)姆绞?，其中封裝中多個(gè)微電子元件的每個(gè)通過(guò)封裝的一組公共端子傳輸或接收一些相同信號(hào)。因此，封裝中的多個(gè)芯片的相應(yīng)觸點(diǎn)可以與封裝的單獨(dú)的公共端子電連接，該單獨(dú)的公共端子構(gòu)造為與封裝外的部件(例如電路板(如印刷電路板)、外部微電子元件或其他部件)連接。
[0070]通過(guò)下面所述的一種或多種方式，本文中的結(jié)構(gòu)和工藝有助于實(shí)現(xiàn)對(duì)于從公共封裝端子向多于一個(gè)芯片上的觸點(diǎn)傳輸?shù)男盘?hào)的偏差補(bǔ)償定時(shí):用于承載時(shí)變信號(hào)的封裝的至少一些公共端子在至少兩個(gè)芯片之間的封裝區(qū)域中的布置；以及使得每個(gè)公共端子和連接至每個(gè)公共端子的每個(gè)芯片的相應(yīng)觸點(diǎn)之間的信號(hào)傳播延遲相同(即，在限定的公差內(nèi))的封裝的跡線或其他導(dǎo)體的設(shè)計(jì)。
[0071]圖1A-B示出了特別類型的微電子組件或封裝10，其中信號(hào)的偏差補(bǔ)償可根據(jù)本發(fā)明實(shí)施例實(shí)現(xiàn)。如其所示，封裝10包括第一微電子元件12，該第一微電子元件12具有前面16和在前面處的多個(gè)導(dǎo)電觸點(diǎn)20。例如，如圖1A-B所示，觸點(diǎn)20可布置為設(shè)置在前表面16的中心區(qū)域13中的一行或多行，中心區(qū)域13占據(jù)前面的面積的中心部分?？梢哉J(rèn)為第一微電子元件12的前面16具有鄰近外圍邊緣27的第一外部區(qū)域，鄰近另一個(gè)外圍邊緣29的第二外部區(qū)域，以及設(shè)置在第一外部區(qū)域和第二外部區(qū)域之間的中心區(qū)域13。
[0072]如本文所用，微電子元件的表面或面的中心區(qū)域(如，微電子元件的前面)指的是設(shè)置在面的第一外圍區(qū)域和第二外圍區(qū)域之間的面的部分，外圍區(qū)域設(shè)置為鄰近微電子元件的各個(gè)相對(duì)的第一外圍邊緣和第二外圍邊緣(例如，第一微電子兀件的相對(duì)的外圍邊緣27、29)，其中第一外圍區(qū)域和第二外圍區(qū)域以及中心區(qū)域的每個(gè)具有相等的寬度，從而使中心區(qū)域占據(jù)延伸這種微電子元件的相對(duì)的第一外圍邊緣和第二外圍邊緣之間的最短距離的中間三分之一的面的面積。
[0073]在一個(gè)示例中，第一微電子元件和第二微電子元件可以是裸芯片或微電子單元，每個(gè)裸芯片或微電子單元構(gòu)造為主要提供存儲(chǔ)器存儲(chǔ)陣列功能。因此，在一個(gè)示例中，每個(gè)微電子元件可以包含動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)存儲(chǔ)陣列或構(gòu)造為主要作用為DRAM存儲(chǔ)陣列。這種“存儲(chǔ)器”微電子元件或“存儲(chǔ)器芯片”可以具有比提供微電子元件的任何其他功能的有源電路元件更多的有源電路元件(例如，有源半導(dǎo)體裝置)。
[0074]封裝包括封裝結(jié)構(gòu)，例如，其上具有端子36 (例如，導(dǎo)電焊盤36、焊區(qū)或?qū)щ娭?的可選的襯底30。在一些情況下，襯底可以主要由具有低熱膨脹系數(shù)(CTE)(即，熱膨脹系數(shù)低于百萬(wàn)分之十每攝氏度(下文中為“ppm/°c”))的材料組成，如半導(dǎo)體材料(例如，硅)或介電材料(例如，陶瓷材料或二氧化硅，例如，玻璃)?？蛇x地，襯底可以包括薄片狀的介電元件，該介電元件可以主要由聚合材料(例如，聚酰亞胺、環(huán)氧樹脂、熱塑性材料、熱固性材料)或其他合適的聚合材料組成，或該介電元件包括或主要由混合聚合無(wú)機(jī)材料組成，例如BT樹脂(雙馬來(lái)酰亞胺三嗪樹脂)的玻璃增強(qiáng)結(jié)構(gòu)或環(huán)氧玻璃，例如，F(xiàn)R-4等。觸點(diǎn)20和端子36之間的電連接件可以包括可選的引線(例如，線鍵合72、74)或其他可能的結(jié)構(gòu)，其中引線的至少部分與在襯底的表面32、34之間延伸的孔33對(duì)齊。例如，如圖1E所示，連接件可以包括沿面對(duì)微電子元件12的襯底的表面34延伸的梁式引線73，這種引線延伸至襯底的邊緣之外或延伸至襯底中的孔33的邊緣之外且接合至觸點(diǎn)20?？蛇x地，接合至觸點(diǎn)20的梁式引線75還可以沿遠(yuǎn)離微電子元件12的襯底的表面32延伸。[0075]端子36用作將微電子封裝10與外部部件(例如電路板(例如，印刷線路板、柔性電路板、插座、其他微電子組件或封裝、內(nèi)插器或無(wú)源部件組件等))的相應(yīng)的導(dǎo)電元件連接的端點(diǎn)。在特別的示例中，封裝10的端子可以包括接合元件38 (例如，導(dǎo)電塊如焊球、導(dǎo)電材料塊，如導(dǎo)電膠、導(dǎo)電基體材料、或連接至端子的導(dǎo)電粘合劑)。
[0076]如圖1A進(jìn)一步所示，封裝10可以進(jìn)一步包括第二微電子元件14，第二微電子元件14具有其上具有多個(gè)觸點(diǎn)26的前面22。在圖1A的特別的示例中，第二微電子元件14的觸點(diǎn)26設(shè)置在第一微電子元件的外圍邊緣29之外。這允許觸點(diǎn)26和端子36之間的電連接件包括從至少部分在封裝結(jié)構(gòu)10的孔39或間隙中的第二微電子元件14的觸點(diǎn)26延伸出來(lái)的引線，例如線鍵合52、54。在特別的實(shí)施例中，接合至觸點(diǎn)26的引線可以關(guān)于圖1E如上所示及所述地布置。在一個(gè)示例中，第二微電子元件14的觸點(diǎn)26可以如上所述設(shè)置在前面28的中心區(qū)域14A中，其中，前面28的第一外圍區(qū)域14B和第二外圍區(qū)域14C如圖1A所示。
[0077]在圖1A所示的特別實(shí)施例中，封裝結(jié)構(gòu)可以限定孔或間隙33、39，在孔或間隙33、39中的或穿過(guò)孔或間隙33、39的引線(如線鍵合72、74)或其他類型的電連接件與孔或間隙33、39對(duì)齊。例如，如圖1A-1B所示，孔33、39可以在襯底30的相對(duì)的第一表面32和第二表面34之間延伸。在圖1A-B的示例中，引線72、74可以具有與孔33、39對(duì)齊的部分。在一個(gè)實(shí)施例中，如圖1A所示，引線可以包括或可以是從第一微電子元件12的觸點(diǎn)20或從第二微電子元件14的觸點(diǎn)26延伸到襯底的表面32處的導(dǎo)電元件40的線鍵合或梁式引線。導(dǎo)電元件可以進(jìn)一步與端子36連接。
[0078]在特別的實(shí)施例中，引線可以包括或可以是沿襯底的表面34延伸的梁式引線73，其中襯底的表面34面對(duì)第一微電子元件的表面16或第二微電子元件的表面22，或面對(duì)第一微電子元件的表面16和第二微電子元件的表面22，且延伸到孔33或孔39的邊緣之外到達(dá)觸點(diǎn)20或觸點(diǎn)26或到達(dá)觸點(diǎn)20和觸點(diǎn)26。在另一實(shí)施例中，梁式引線75可以沿在封裝結(jié)構(gòu)的面處的襯底的表面32延伸。在一個(gè)實(shí)施例中，梁式引線73、75可以在相同的封裝中存在。密封劑82可選地覆蓋引線的至少部分，且延伸進(jìn)入封裝結(jié)構(gòu)的孔或間隙中。
[0079]如圖1A進(jìn)一步所示，封裝可以進(jìn)一步包括第三元件(如在第二微電子元件14和襯底30之間的間隔件31或其他元件)。在一個(gè)實(shí)施例中，第三元件可以是具有低特膨脹系數(shù)(CTE)的元件，例如具有低于百萬(wàn)分之十每攝氏度(下文中為“ppm/°C”)的低CTE的元件。在一個(gè)實(shí)施例中，第三元件可以主要由半導(dǎo)體、玻璃或陶瓷材料組成，或主要由液晶聚合物材料或包括具有低熱膨脹系數(shù)的填充粒子的填充聚合物材料組成。
[0080]封裝可以進(jìn)一步包括在第一微電子元件12和第二微電子元件14的相鄰的面之間的粘合劑60，以及接觸邊緣表面27、29、40、42的密封劑62。密封劑可以可選地覆蓋或部分覆蓋或不覆蓋微電子元件12的后表面15以及微電子元件14的后表面24。例如，在圖1A所示的封裝中，密封劑62可以流動(dòng)、模板印刷、篩分或點(diǎn)膠到微電子元件的后表面15、24上。在另一示例中，密封劑可以是通過(guò)二次成型形成在微電子元件的后表面15、24上形成的模壓化合物。
[0081]如圖1B中的微電子封裝10的底部俯視圖所示，中心端子36的位置設(shè)置在占據(jù)孔33、39之間的襯底的表面32的面積的相應(yīng)的襯底的中心區(qū)域44中?？梢栽O(shè)置在各個(gè)孔33、39和襯底的邊緣132、134之間的襯底的外圍區(qū)域46、48可以分別容納外圍端子136、137。[0082]在圖1A-1B的實(shí)施例中，經(jīng)過(guò)封裝的中心端子36的至少一些信號(hào)被兩個(gè)微電子元件共用。這些信號(hào)的路徑為經(jīng)由連接件(如在平行于襯底的表面32的方向延伸的導(dǎo)電跡線)從端子36到達(dá)第一微電子元件12的相應(yīng)的觸點(diǎn)20和第二微電子元件14的相應(yīng)的觸點(diǎn)26。例如，如圖1B所示，端子36A(設(shè)置在襯底表面32的中心區(qū)域44中的許多端子36中的一個(gè))可以通過(guò)導(dǎo)電跡線51A、導(dǎo)電元件40A(例如，鍵合焊盤)以及接合至第一微電子元件12的觸點(diǎn)40A和觸點(diǎn)20A的線鍵合74A和第一微電子元件12的導(dǎo)電觸點(diǎn)20A電連接。端子36A也可以通過(guò)導(dǎo)電跡線53A、導(dǎo)電元件40B (例如，鍵合焊盤)以及接合至第二微電子元件14的觸點(diǎn)40B和觸點(diǎn)26A的線鍵合52A和第二微電子元件14的導(dǎo)電觸點(diǎn)26A電連接。
[0083]參考圖1C，封裝的端子可以通過(guò)接合元件38接合至外部部件(例如電路板70)的相應(yīng)觸點(diǎn)71。在本文的具體布置中，微電子封裝10通過(guò)封裝的公共中心端子36A而不是通過(guò)封裝的兩個(gè)或更多個(gè)端子(每個(gè)端子專用于其中一個(gè)特定的微電子元件)，發(fā)送被多個(gè)微電子元件12、14共用的信號(hào)。這樣，可以減少這種端子所占據(jù)的封裝襯底30的面積。
[0084]圖1D示出了根據(jù)上述實(shí)施例的變型的微電子封裝110，其中封裝結(jié)構(gòu)包括形成在第一微電子元件12和第二微電子元件14的表面上的介電層90，以及電聯(lián)接至微電子元件的觸點(diǎn)20、26的且至少部分延伸穿過(guò)介電層的厚度的金屬孔92。導(dǎo)電跡線94在典型地平行于介電層的表面93的一個(gè)或多個(gè)方向延伸，且將金屬孔和端子36、136、137電連接。跡線可以和金屬孔一體形成，且一些或所有跡線和孔可以包括單個(gè)的單片金屬層的部分(例如單個(gè)沉積金屬層(例如電鍍或以其他方式(例如，絲網(wǎng)印刷、模板印刷、點(diǎn)膠等)沉積到介電層90上及介電層中的開口中的金屬層)的部分)以形成由跡線和孔組成的單片金屬層。
[0085]封裝110可以是扇出晶片級(jí)封裝，其上具有端子的平面柵格陣列(LGA)和球柵陣列(BGA)型連接布置。封裝110可以具有延伸到微電子元件12的邊緣27和微電子元件14的邊緣42之外的密封劑62。密封劑62可以是具有和第一微電子元件12的觸點(diǎn)支承表面16共面或基本共面的表面17的包膠模(overmold)。介電層90可以覆蓋密封劑62，且一些端子或跡線可以覆蓋密封劑62。
[0086]封裝110可以根據(jù)2010年11月24日申請(qǐng)的共同所有的美國(guó)申請(qǐng)12/953，994所描述的一個(gè)或多個(gè)實(shí)施例中所描述的技術(shù)制成，其公開內(nèi)容通過(guò)引用并入本文。但是，特定特征，例如，相對(duì)跡線長(zhǎng)度、端子和聯(lián)接至端子的相應(yīng)觸點(diǎn)間的相對(duì)傳播延遲以及用于承載特定信號(hào)的封裝端子的布置與設(shè)置，如本文所描述。
[0087]如圖1D進(jìn)一步所示,封裝110可以進(jìn)一步包括導(dǎo)電柱96,例如,沉積、接合、鍵合或蝕刻的金屬或含金屬結(jié)構(gòu)，該結(jié)構(gòu)可有效地提供位于第二微電子元件的觸點(diǎn)支承表面25上方的觸點(diǎn)。在特別的實(shí)施例中(雖然未示出)，這種柱也可以設(shè)在第一微電子元件的觸點(diǎn)20上。如圖1D所示，金屬孔92可以通過(guò)柱96聯(lián)接至觸點(diǎn)26。
[0088]參考圖2，最好通過(guò)(襯底的中心區(qū)域中的)中心端子發(fā)送的信號(hào)是被每個(gè)微電子元件用于執(zhí)行通常由兩個(gè)微電子元件執(zhí)行的操作的信號(hào)。在第一微電子元件12和第二微電子元件14各自包含DRAM存儲(chǔ)陣列的上述示例中，地址信號(hào)用于執(zhí)行由微電子元件執(zhí)行的常規(guī)操作，且當(dāng)可能時(shí)，地址信號(hào)通過(guò)公共中心端子發(fā)送。時(shí)序操作的信號(hào)(如地址信號(hào)、時(shí)鐘信號(hào)、選通(例如，行地址選通、列地址選通)信號(hào)以及寫使能信號(hào))也可用于常規(guī)操作，且最好通過(guò)被封裝10內(nèi)的微電子元件共用的中心端子發(fā)送。這種信號(hào)可以用于對(duì)于出入每個(gè)微電子元件12、14的信號(hào)進(jìn)行采樣。不涉及關(guān)鍵時(shí)序路徑以及可通過(guò)襯底30的外圍區(qū)域46、48中的外圍端子發(fā)送的其他電連接件包括數(shù)據(jù)信號(hào)(例如，雙向數(shù)據(jù)輸入/輸出信號(hào)、數(shù)據(jù)選通、與電源電壓和地電位的連接、列選擇信號(hào)以及時(shí)鐘使能信號(hào))。例如，在需要微電子元件執(zhí)行操作時(shí)，激活的時(shí)鐘使能信號(hào)可用于將微電子元件切換成激活操作模式，且可選地，在微電子元件不需要執(zhí)行操作時(shí)，退激活的時(shí)鐘使能信號(hào)可用于將微電子元件切換成退激活操作模式(例如，待機(jī)模式或靜默模式)。
[0089]但是，即使信號(hào)是通過(guò)公共中心端子發(fā)送的，結(jié)構(gòu)也可以進(jìn)一步被構(gòu)造為對(duì)出入每個(gè)微電子元件的信號(hào)進(jìn)行偏差補(bǔ)償。通過(guò)保證每個(gè)公共端子和連接至每個(gè)公共端子的每個(gè)微電子元件的觸點(diǎn)之間的電連接件具有匹配的延遲，以便每個(gè)電連接件上承載的信號(hào)在各個(gè)公共中心端子和第一微電子元件以及第二微電子元件的每個(gè)上的相應(yīng)的觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲，可以提供信號(hào)偏差補(bǔ)償。
[0090]在公共端子和每個(gè)微電子元件之間獲得匹配的傳播延遲的一種方法是在從公共端子到各個(gè)微電子元件的每條路徑或連接(例如，如圖1B所示，包括導(dǎo)電元件51A、40A和74A的一條路徑或第一連接，以及包括導(dǎo)電元件53A、40B和52A的另一路徑或第二連接)上構(gòu)建跡線和其他導(dǎo)電元件，以便通過(guò)從各個(gè)公共端子延伸的連接件組中的第一連接件和第二連接件承載的信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。一定程度上，從公共端子延伸的不同路徑或不同連接的延遲是各個(gè)路徑或連接的長(zhǎng)度的函數(shù)。因此，某些情況下，構(gòu)建具有相同長(zhǎng)度的路徑可以使得延遲相同。但是，傳播延遲也是每條路徑上的電感、電容及電阻的函數(shù)，以及是由于鄰近每條路徑的其他導(dǎo)電特征的接近而產(chǎn)生的效應(yīng)的函數(shù)。因此，在構(gòu)建組成路徑或連接的導(dǎo)電元件時(shí)也必須考慮這些額外的因素。當(dāng)通過(guò)特定的公共端子到達(dá)相應(yīng)觸點(diǎn)的每條路徑或每個(gè)連接件的延遲相同時(shí)，可以認(rèn)為路徑具有相同的“總電長(zhǎng)度”。
[0091]圖3和4進(jìn)一步示出了上述原理。如圖3所示，時(shí)鐘信號(hào)傳輸至各個(gè)微電子元件12、14(在圖3中標(biāo)記為芯片I和芯片2)的觸點(diǎn)所通過(guò)的公共端子36A-36B可以居中于襯底的中心區(qū)域44。這樣，到達(dá)各個(gè)微電子元件的觸點(diǎn)20、26的路徑80、82的長(zhǎng)度在容許的公差內(nèi)可以是相同的。在一個(gè)示例中，公差可以為用于對(duì)輸入到微電子元件12、14的信號(hào)進(jìn)行采樣的時(shí)鐘信號(hào)的周期的10%。在另一示例中，公差可以更小，例如可以是用于對(duì)輸入到微電子元件12、14的信號(hào)進(jìn)行采樣的時(shí)鐘信號(hào)的周期的5%。圖4示出每個(gè)芯片的各個(gè)觸點(diǎn)20、26(分別是20或26)處所接收的時(shí)鐘信號(hào)在時(shí)刻tek的特定點(diǎn)處的高電平和低電平之間的轉(zhuǎn)換。
[0092]圖3進(jìn)一步示出了將端子36C電連接到各個(gè)微電子元件芯片I和芯片2的觸點(diǎn)20,26的路徑84、86。這里，路徑84、86需要構(gòu)建得不同，因?yàn)槎俗?6C與芯片2的觸點(diǎn)26之間的距離比端子36C與芯片I的觸點(diǎn)20之間的距離更近。相應(yīng)地，雖然路徑84可以相對(duì)較直，但是路徑86具有增大其長(zhǎng)度的割階(jog)。這樣，路徑84、86的總電長(zhǎng)度可以相同，即，在公差內(nèi)相同。因此，如圖4所示，在端子36C處接收的地址信號(hào)在相同的時(shí)刻t。，到達(dá)每個(gè)微電子元件的觸點(diǎn)。注意，在具有端子36C的示例中，即使當(dāng)端子36C和電連接至端子36C的觸點(diǎn)20、26之間的直線距離比其公差大很多時(shí)，路徑84、86的長(zhǎng)度也可以在公差內(nèi)相同。[0093]此外，當(dāng)路徑包括線鍵合和跡線時(shí)，對(duì)于包括較短跡線的路徑，可以增加線鍵合的長(zhǎng)度，或?qū)τ诎ㄝ^長(zhǎng)跡線的路徑，可以縮短線鍵合的長(zhǎng)度。
[0094]在另一示例中，可以選擇性地減小為封裝中的路徑而存在的屏蔽程度，從而減少一條路徑相對(duì)于另一條路徑的延遲，或可以選擇性地增大該屏蔽程度，從而增加一條路徑相對(duì)于另一條路徑的延遲。例如，如果封裝包括覆蓋各個(gè)路徑的導(dǎo)體的接地面或電源面，可以移除覆蓋一個(gè)導(dǎo)體的這種接地面或電源面的部分，從而使這種導(dǎo)體的長(zhǎng)度的部分不被屏蔽，進(jìn)而減少這種導(dǎo)體和接地面或電源面之間的電容。這樣，因?qū)w的未屏蔽部分所減少的電容具有減少這個(gè)導(dǎo)體上的延遲的效果。
[0095]另外，可選地，在適于減少沿特定路徑的延遲的地方可以生成氣隙，或者可以在制造時(shí)通過(guò)允許具有不同的介電常數(shù)的特別的介電材料(例如，密封劑、焊接掩膜等)的流入來(lái)改變襯底的特別位置處的介電常數(shù)。
[0096]圖5A-5B不出了根據(jù)上述實(shí)施例(圖1A-1C)的變體的微電子封裝,其中第一微電子元件212和第二微電子元件214彼此間隔開，且每個(gè)微電子元件鍵合到襯底。這種情況下，在襯底230上具有既不被第一微電子元件212覆蓋，也不被第二微電子元件214覆蓋的空間238，空間238設(shè)置在微電子元件212的外圍邊緣229和微電子元件214的外圍邊緣240之間。圖5A示出可以根據(jù)上述原理布置端子236和在端子236和各個(gè)微電子元件之間的路徑，從而獲得來(lái)自于公共中心端子236 (例如示例中所示的236A)的每對(duì)電連接的匹配的延遲，。
[0097]圖5C示出一種變型，其中每個(gè)微電子元件312、314具有鄰近其外圍邊緣332設(shè)置的觸點(diǎn)，以及延伸穿過(guò)相同的孔333至每個(gè)微電子元件的線鍵合352?？梢愿鶕?jù)上述原理布置端子和各個(gè)微電子元件之間的路徑，從而獲得來(lái)自于封裝上的公共端子336的每對(duì)電連接的匹配的延遲。
[0098]圖6A-6B示出了另一種變型,其中每個(gè)微電子元件412、414面朝上安裝在襯底430的上方，從而使線鍵合452在微電子兀件上的觸點(diǎn)和暴露在與端子相對(duì)的襯底的表面434處的觸點(diǎn)(未示出)之間延伸。這種情況下，公共端子436A可以設(shè)置在微電子元件設(shè)置在其上的面積外側(cè)的襯底表面432的外圍區(qū)域處。另外地或可選地，端子可以設(shè)置在位于微電子元件之下的襯底表面的區(qū)域中，如端子436B的情況，或設(shè)置在微電子元件之間，如端子436C的情況。此外，可以根據(jù)上述原理布置公共端子436和各個(gè)微電子元件之間的路徑，從而獲得來(lái)自于封裝上的公共端子436的每對(duì)電連接的匹配的延遲。例如，如上所述，從各個(gè)端子到聯(lián)接到端子的觸點(diǎn)的連接的總電長(zhǎng)度可以相同?？蛇x地或另外地，可以使用上述的選擇性屏蔽或其他方式來(lái)獲得各個(gè)端子和聯(lián)接到這個(gè)端子的每個(gè)微電子元件的觸點(diǎn)之間的連接的匹配延遲。
[0099]圖6C示出另一種變型,其中每個(gè)微電子元件512、514面朝上安裝在襯底上,且每個(gè)微電子元件具有沿其外圍邊緣532設(shè)置的觸點(diǎn)。每個(gè)微電子元件的線鍵合552延伸到微電子元件的相鄰邊緣532之外。端子和各個(gè)微電子元件之間的路徑可以根據(jù)上述原理布置，從而獲得來(lái)自封裝上的公共端子536的每對(duì)電連接的匹配延遲。
[0100]圖7A-7B示出另一種變型，其中每個(gè)微電子元件612、614是安裝到襯底的倒裝芯片，從而每個(gè)微電子元件具有面對(duì)襯底的表面634上的相應(yīng)的襯底觸點(diǎn)640且接合至觸點(diǎn)640的觸點(diǎn)620，例如通過(guò)接合元件642 (例如焊接凸點(diǎn)或其他導(dǎo)電塊或接頭642)接合至觸點(diǎn)640。端子和各個(gè)微電子元件之間的路徑可以根據(jù)上述原理布置，從而獲得從封裝上的公共端子636到每個(gè)第一微電子元件612和每個(gè)第二微電子元件614的相應(yīng)觸點(diǎn)的每對(duì)或每組電連接的匹配延遲。
[0101]圖8示出圖7A-7B所示的實(shí)施例的變型，其中微電子元件712、714的堆疊組件790可以取代一個(gè)或多個(gè)微電子元件612、614。微電子元件712、714可以為相同或不同的類型。這種情況下，每個(gè)堆疊組件中的微電子元件之間的電連接可以包括硅通孔730，或沿組件的一個(gè)或多個(gè)邊緣或外圍邊緣延伸的邊緣連接(未示出)，或其組合。每個(gè)微電子組件可以是未封裝半導(dǎo)體芯片的堆疊組件，或是獨(dú)立封裝芯片的堆疊和電連接組件。
[0102]圖9A示出另一種變型，其中微電子封裝800包括如圖9A所示設(shè)置在其中的第一微電子元件、第二微電子元件、第三微電子元件和第四微電子元件。在特別的示例中，每個(gè)微電子元件可以是DRAM芯片，或可以包括DRAM存儲(chǔ)陣列。在另一示例中，芯片可以包括另一類型的存儲(chǔ)器，該存儲(chǔ)器可以是非易失性的例如閃存。第一微電子元件812和第二微電子元件814可以間隔開，且安裝到襯底的表面，第三微電子元件816和第四微電子元件818部分覆蓋第一微電子元件和第二微電子元件。第三微電子元件816和第四微電子元件818可以彼此間隔開，且分別至少部分地覆蓋第一微電子元件和第二微電子元件?？?例如鍵合窗口)在襯底的厚度的方向上延伸穿過(guò)襯底，如833處、839處、843處及849處所示。微電子封裝800可以以類似于2011年4月21日申請(qǐng)的共同所有的美國(guó)臨時(shí)申請(qǐng)61/477，877中所描述的實(shí)施例(圖7-9)的方式來(lái)布置和制造，其公開內(nèi)容通過(guò)引用并入本文，但是具體特征(例如，相對(duì)跡線長(zhǎng)度、端子和聯(lián)接至端子的相應(yīng)觸點(diǎn)間的相對(duì)傳播延遲以及用于承載特定信號(hào)的封裝端子的設(shè)置與布置)如本文所描述。
[0103]如圖9A中最佳所示，第一孔833和第二孔839可以布置為使得孔的最長(zhǎng)維度(即，孔833、839的長(zhǎng)度)沿通過(guò)線9C-9C和線9E-9E所限定的第一平行軸線延伸。如進(jìn)一步所示，孔833、839的長(zhǎng)度在其中延伸的這些第一平行軸9C、9E橫過(guò)孔843、849的最長(zhǎng)維度(長(zhǎng)度)在其中延伸的第二平行軸線850、852?？?43、849可以設(shè)置在第一微電子元件816和第二微電子元件818的各個(gè)相對(duì)的邊緣820、822之外。這樣，引線74(圖9C)可以與第三微電子元件和第四微電子元件的觸點(diǎn)826電聯(lián)接，且引線74具有與孔843、849對(duì)齊的部分。如上關(guān)于圖1A-1D所述，引線74以及連接到第一微電子元件812和第二微電子元件814的觸點(diǎn)的引線72 (圖9B)可以包括或可以是線鍵合或梁式引線。
[0104]圖9B是沿圖9A的線9B-9B的微電子封裝的剖視圖。如圖所示，第一微電子元件和第二微電子元件可以彼此間隔開，其觸點(diǎn)支承表面16面對(duì)襯底，且引線72具有與孔833、839對(duì)齊的部分。如圖9A所示，孔833的長(zhǎng)度延伸所沿的軸線9C-9C可以與孔849、843相交。如圖9A進(jìn)一步所示，在孔839的長(zhǎng)度的方向延伸的軸線9E-9E可以與孔843、849相交。圖9D為沿圖9A的線9E-9E的封裝的視圖。因?yàn)檠鼐€9D-9D(見(jiàn)圖9A)的截面位于第一微電子元件和第二微電子元件之間，故封裝中的第一微電子元件812的位置以虛線清晰所示。
[0105]圖10進(jìn)一步示出圖9A-9E的襯底830的中心區(qū)域和第二或外圍區(qū)域的位置。中心區(qū)域870具有860處所示的邊界，中心區(qū)域由孔(例如，鍵合窗口 ) 853、855、857、859所界定，或更具體地，由孔的最長(zhǎng)維度所界定。第一端子36典型地分布在整個(gè)中心區(qū)域，第一端子的至少一些的每個(gè)電聯(lián)接至微電子元件812、814、816、818中的兩個(gè)或更多個(gè)的觸點(diǎn)。如上面所討論的，第一端子以及第一端子和觸點(diǎn)之間的電連接可用于承載時(shí)序關(guān)鍵信號(hào)，例如時(shí)鐘信號(hào)、地址信號(hào)和指令信號(hào)。
[0106]第二端子136典型地分布在設(shè)置在襯底的中心區(qū)域870的邊緣之外的襯底的整個(gè)外圍區(qū)域872中。外圍區(qū)域可以設(shè)置在孔853、855、857、859之外，且被襯底的邊緣832、834以及說(shuō)明性地示出在862處的孔的邊緣所界定。典型地，第二端子僅僅連接至單個(gè)微電子元件的單個(gè)觸點(diǎn)，但是當(dāng)然存在例外。在封裝中為對(duì)第二端子所承載的信號(hào)補(bǔ)償偏差而布置結(jié)構(gòu)的需求(即，使從第二端子到觸點(diǎn)的傳播延遲相同)并不是關(guān)鍵的。這是因?yàn)榉庋b所連接的電路板上的導(dǎo)電元件可以布置為在需要時(shí)為個(gè)體第二端子選擇性地提供偏差補(bǔ)償。但是，將第二端子電聯(lián)接至封裝內(nèi)的微電子元件812、814、816、818的多個(gè)觸點(diǎn)，或聯(lián)接至多個(gè)微電子元件上的相應(yīng)觸點(diǎn)，是可能的。這種情況下，電壓(例如電源電壓或地電位)或由這種第二端子承載的信號(hào)可以是對(duì)電壓或信號(hào)的到達(dá)時(shí)間的不同不太敏感(即，對(duì)“偏差”不太敏感)的信號(hào)，因此，封裝上可以無(wú)需特別的布置來(lái)補(bǔ)償偏差。
[0107]圖11示出上述關(guān)于圖9A-9D和圖10的實(shí)施例的變型，其中，通過(guò)將微電子元件彼此遠(yuǎn)遠(yuǎn)地隔開，擴(kuò)大襯底的中心區(qū)域950。襯底上的端子和引線類似于上述端子和引線，為清楚起見(jiàn)在圖中省略。虛線960標(biāo)記中心區(qū)域950和外圍區(qū)域952之間的邊界。如圖9A-9D和圖10的實(shí)施例中所示，中心區(qū)域960可以設(shè)置在界定孔933、939、943、949的最長(zhǎng)維度的邊緣944、946之間。外圍區(qū)域占據(jù)中心區(qū)域之外的襯底的面積。如圖11所示的布置中，在某些情況中，襯底的中心區(qū)域可以具有比外圍區(qū)域更大的面積，從而允許在中心區(qū)域中布置更多的端子。如上所討論的，上述為對(duì)來(lái)自共享端子的信號(hào)補(bǔ)償偏差(即，提供匹配的延遲)的構(gòu)造可以由這種中心區(qū)域中的共享端子來(lái)實(shí)現(xiàn)。
[0108]圖12示出類似于風(fēng)車形狀的微電子元件1012、1014、1016、1018在襯底上的特別的布置。同樣地，襯底上的端子和引線類似于上述的端子和引線，為清楚起見(jiàn)在圖中省略。在這種情況下，孔1043、1049的最長(zhǎng)維度界定第一平行軸線1050、1052，孔1033、1039的最長(zhǎng)維度界定第二平行軸線1054、1056。第二平行軸線橫過(guò)第一平行軸線。在圖12所示的特別的示例中，當(dāng)每個(gè)微電子元件的觸點(diǎn)1020布置在微電子元件的中心區(qū)域中時(shí)，觸點(diǎn)1020可以沿將微電子元件1012的觸點(diǎn)支承面的面積分為兩半的軸線1050布置?？蛇x地，觸點(diǎn)1020可以另外布置成平行于軸線1050延伸的一個(gè)或多個(gè)平行的列。軸線1050與封裝1000中的恰好另一個(gè)微電子元件的面積相交，即，軸1050與微電子元件1018的面積相交。類似地，將微電子元件1016的觸點(diǎn)支承面的面積分為兩半的軸線1052可以和恰好另一個(gè)微電子元件1014的面積相交。軸線1054也是如此,軸線1054可以將微電子元件1014的觸點(diǎn)支承面的面積分為兩半，且和恰好另一微電子元件1012的面積相交。事實(shí)上，被類似限定的軸線1056也是如此，軸線1056和恰好另一微電子元件1016的面積相交。
[0109]襯底1030上的微電子元件1012、1014、1016、1018的布置限定具有大體上由虛線1072所示的邊界的襯底的中心區(qū)域1070，S卩，由孔1033、1039、1043、1049所界定的矩形面積。外圍區(qū)域1074位于邊界1072的外側(cè)。圖12所示的布置可以是如圖9A-9D和圖10所示的特別緊湊的布置，除了在圖12中每個(gè)微電子元件設(shè)置為鄰近襯底而非部分地覆蓋另一微電子元件(如圖9A-9D的微電子元件816、818的情況)。因此，在不要求微電子元件覆蓋任何其他微電子元件的條件下，該布置可以提供微電子元件的緊湊布置和襯底的相對(duì)廣闊的中心區(qū)域。[0110]在上述實(shí)施例的變型中，將微電子元件的觸點(diǎn)不設(shè)置在各個(gè)微電子元件的表面的中心區(qū)域中是可能的。相反，觸點(diǎn)可以設(shè)置成鄰近這種微電子元件的邊緣的一行或多行。在另一變型中，微電子元件的觸點(diǎn)可以設(shè)置為鄰近這種微電子元件的兩個(gè)相對(duì)的邊緣。在又另一變型中，微電子元件的觸點(diǎn)可以設(shè)置為鄰近任何兩個(gè)邊緣，或設(shè)置為鄰近這種微電子元件的多于兩個(gè)的邊緣。這種情況下，襯底中的孔的位置可以修改為與鄰近于微電子元件的邊緣設(shè)置的觸點(diǎn)的位置相對(duì)應(yīng)。
[0111]圖13示出圖12中所示的實(shí)施例的變型，其中省略封裝結(jié)構(gòu)中的孔。第一平行軸線1150、1152將微電子元件1112、1116的觸點(diǎn)支承面的總面積分為兩半，且在平行于那些微電子兀件的外圍邊緣1160的方向延伸。第二平行軸線1154、1156將微電子兀件1114、1118的觸點(diǎn)支承面的總面積分為兩半，且在平行于那些微電子元件的外圍邊緣1162的方向延伸。如圖12的實(shí)施例中所示，每個(gè)軸線和恰好一個(gè)微電子元件(除了被該軸線分為兩半的微電子元件)的面積相交。
[0112]在一個(gè)實(shí)施例中，封裝結(jié)構(gòu)可以包括形成在微電子元件的表面上的介電層以及限定其上的再分布層的導(dǎo)電結(jié)構(gòu)，例如如上關(guān)于圖1D所述。例如，金屬孔可以聯(lián)接至每個(gè)微電子元件的觸點(diǎn)，導(dǎo)電結(jié)構(gòu)(例如跡線)可以電聯(lián)接至金屬孔和封裝的端子。
[0113]在另一實(shí)施例中，封裝結(jié)構(gòu)可以包括襯底，該襯底的表面上具有襯底觸點(diǎn)。微電子元件的相應(yīng)觸點(diǎn)可以布置為使得在倒裝芯片構(gòu)造中，觸點(diǎn)面對(duì)襯底觸點(diǎn)并接合到襯底觸點(diǎn)，例如通過(guò)導(dǎo)電塊(例如鍵合金屬塊(例如焊料、錫、銦、共晶成分或其組合)，或其他接合金屬(例如導(dǎo)電膠))。在特別的實(shí)施例中，觸點(diǎn)和襯底觸點(diǎn)之間的接頭可以包括導(dǎo)電基體材料，例如2011年6月8日申請(qǐng)的共同所有的美國(guó)申請(qǐng)13/155,719以及2011年6月13日申請(qǐng)的共同所有的美國(guó)申請(qǐng)13/158，797中所描述的導(dǎo)電基體材料，其公開內(nèi)容通過(guò)引用并入本文。在特別的實(shí)施例中，接合元件可以具有類似結(jié)構(gòu)或以其中描述的方式形成。
[0114]在特別的實(shí)施例中，微電子元件的一個(gè)或多個(gè)可以包括其上具有設(shè)置為一個(gè)、兩個(gè)或多個(gè)平行的鄰近行的鍵合盤的半導(dǎo)體芯片。在特別的實(shí)施例中，所有觸點(diǎn)行可以設(shè)置在這種芯片的面的中心區(qū)域中。這種微電子元件可以具有形成在其上的導(dǎo)電的再分布層。例如，這種微電子元件可以包括再分布層，該再分布層具有聯(lián)接至微電子元件的觸點(diǎn)20的跡線94和金屬孔92，且覆蓋微電子元件12的觸點(diǎn)支承面，如圖1D所示，但是這種微電子元件省略半導(dǎo)體芯片14及連接至半導(dǎo)體芯片的導(dǎo)電結(jié)構(gòu)。再分布層可以將半導(dǎo)體芯片12上的精細(xì)節(jié)距觸點(diǎn)20重新分布為適于倒裝芯片地鍵合至襯底1130的再分布觸點(diǎn)。
[0115]在另一變型中，第一微電子兀件、第二微電子兀件、第三微電子兀件、微電子兀件(例如其上具有觸點(diǎn)(例如，鍵合焊盤)的半導(dǎo)體芯片1112、1114、1116、1118)可以如圖13那樣布置，介電層可以形成在微電子元件的觸點(diǎn)支承面上，導(dǎo)電再分布層可以形成為具有電聯(lián)接至觸點(diǎn)及封裝的面處的端子的金屬孔。如在上述實(shí)施例中，在封裝的面處的端子可以用于例如通過(guò)接合單元(例如，焊球等)連接至外部部件，例如電路板或線路板。
[0116]微電子元件1112、1114、1116、1118的觸點(diǎn)可以設(shè)置成在微電子元件的面的中心區(qū)域中的一行或多行，例如上述關(guān)于圖12所描述的?？蛇x地，微電子元件的觸點(diǎn)可以分布為跨越這種微電子元件的觸點(diǎn)支承面。這種情況下，觸點(diǎn)可以是微電子元件的存在的導(dǎo)電焊盤，導(dǎo)電焊盤例如在用于制造微電子元件的晶片的工藝中所制得?？蛇x地，觸點(diǎn)可以形成為和最初制得的觸點(diǎn)電連通。另一可能是觸點(diǎn)為再分布觸點(diǎn)，該再分布觸點(diǎn)也可以形成為和最初制得的觸點(diǎn)電連通，其中至少一些再分布觸點(diǎn)從最初制得的觸點(diǎn)在沿微電子元件的表面的一個(gè)或多個(gè)橫向的方向移動(dòng)。而在圖13所不的實(shí)施例的又另一變型中，微電子兀件的觸點(diǎn)可以是設(shè)置為鄰近這種微電子元件的一個(gè)或多個(gè)邊緣的外圍觸點(diǎn)。
[0117]圖14進(jìn)一步示出上述原理(提供其中可以設(shè)置共享端子的封接結(jié)構(gòu)的面的中心區(qū)域1260)可以應(yīng)用到具有三個(gè)微電子元件的封裝。共享端子，或許多“第一端子”的一個(gè)，可以設(shè)置在中心區(qū)域1260中，其中電連接件組可以將第一端子電聯(lián)接至第一微電子元件1112、第二微電子元件1114、第三微電子元件1116中的每一個(gè)上的觸點(diǎn)。封裝結(jié)構(gòu)可以如上述任一實(shí)施例所述。
[0118]圖15示出了另一實(shí)施例，其中三個(gè)微電子元件可以一起封裝在一個(gè)單元中。在特別的不例中，襯底1130可以具有第一微電子兀件1112和第二微電子兀件1114,第一微電子兀件1112和第二微電子兀件1114的每個(gè)上具有和在襯底的第一表面和第二表面之間延伸的孔或鍵合窗口 1122、1124對(duì)齊的觸點(diǎn)。如圖15所示，孔可以具有長(zhǎng)維度，其長(zhǎng)度沿平行軸1132、1134延伸。軸線1126在橫過(guò)第三微電子元件的相對(duì)的邊緣1118、1119的方向?qū)⒌谌㈦娮釉挠|點(diǎn)支承的面積分為兩半。平行軸線1132、1134和軸線1126，或孔1122、1124和軸線1126可以至少部分界定襯底的中心區(qū)域1140。
[0119]在圖15所示的實(shí)施例中，如上所述，微電子元件1112、1114可以構(gòu)造為主要提供存儲(chǔ)器存儲(chǔ)陣列功能。另一微電子元件1116也可以構(gòu)造為主要提供存儲(chǔ)器存儲(chǔ)陣列功能或另外的功能(如邏輯功能)。
[0120]在任何前述圖所示的上述實(shí)施例的變型中，其中的一個(gè)或多個(gè)微電子元件可以分別構(gòu)造為主要提供存儲(chǔ)器存儲(chǔ)陣列功能，例如，作為閃存、DRAM或其他類型的存儲(chǔ)器。這種“存儲(chǔ)器”微電子元件或“存儲(chǔ)器芯片”可以具有比用于提供微電子元件的任何其他功能的有源電路元件更多數(shù)量的有源電路元件(例如，有源半導(dǎo)體裝置)用于提供存儲(chǔ)器存儲(chǔ)陣列功能。這種一個(gè)或多個(gè)存儲(chǔ)器微電子元件可以和構(gòu)造為主要提供邏輯功能的“邏輯”微電子元件或“邏輯芯片” 一起布置在封裝中。這種“邏輯”微電子元件或芯片可以具有比用于提供微電子元件的任何其他功能的有源電路元件更多數(shù)量的有源電路元件(例如有源半導(dǎo)體裝置)用于提供存儲(chǔ)器存儲(chǔ)陣列功能。
[0121]在特別的實(shí)施例中，邏輯芯片可以是可編程元件或處理器元件，例如微處理器或其他通用的計(jì)算元件。邏輯芯片可以是微控制器元件、圖像處理器、浮點(diǎn)處理器、協(xié)處理器、數(shù)字信號(hào)處理器等。在特別的實(shí)施例中，邏輯芯片可以主要執(zhí)行硬件狀態(tài)機(jī)功能，或者進(jìn)行硬編碼從而提供特別的功能或用途?？蛇x地，邏輯芯片可以是特別用途集成電路(ASIC)或現(xiàn)場(chǎng)可編程門陣列(FPGA)芯片。在這種變型中，封裝可以是“封裝中的系統(tǒng)”(SIP)。
[0122]在另一變型中，封裝中的微電子元件可以具有嵌入其中的邏輯功能和存儲(chǔ)器功能，例如在相同的微電子元件中具有嵌入其中的一個(gè)或多個(gè)相關(guān)聯(lián)的存儲(chǔ)器存儲(chǔ)陣列的可編程處理器。有時(shí)，這種微電子元件稱作“片上系統(tǒng)”(SOC)，因?yàn)檫壿?例如處理器)是和其他電路(例如存儲(chǔ)器存儲(chǔ)陣列)或用于執(zhí)行一些其他功能(可以是專門的功能)的電路一起嵌入的。
[0123]上述結(jié)構(gòu)可以用于構(gòu)建不同的電子系統(tǒng)。例如圖16所示，根據(jù)本發(fā)明進(jìn)一步的實(shí)施例的系統(tǒng)1200包括如上所述的微電子封裝或結(jié)構(gòu)1206以及其他電子部件1208和1210。在示出的示例中，部件1208可以是半導(dǎo)體芯片或微電子封裝，部件1210是顯示屏，但是也可以使用任何其他部件。當(dāng)然，盡管為了說(shuō)明的清楚性，圖16中只示出了兩個(gè)額外的部件，但系統(tǒng)可以包括任何數(shù)量的這種部件。上述結(jié)構(gòu)1206可以是，例如，如上所述的結(jié)合任何上述實(shí)施例的微電子封裝。在進(jìn)一步的變型中，可以提供多于一個(gè)的封裝，且可以使用任何數(shù)量的這種封裝。封裝1206和部件1208、1210安裝在(以虛線示意性示出的)共用殼體1201中，且在必要時(shí)彼此電互連以形成期望的電路。在示出的示例性系統(tǒng)中，系統(tǒng)包括電路板1202(例如柔性印刷電路板或線路板)，電路板包括將部件彼此互連的許多個(gè)導(dǎo)體1204，圖16僅示出一個(gè)導(dǎo)體。然而，這僅是示例性的，可以使用用于制作電連接的任何適當(dāng)?shù)慕Y(jié)構(gòu)。殼體1201被示為在例如移動(dòng)電話或個(gè)人數(shù)字助理中可用的類型的便攜式殼體，屏幕1210暴露在殼體的表面處。在結(jié)構(gòu)1206包括感光元件(例如，成像芯片)的情況下，還可以設(shè)置用于將光導(dǎo)向到該結(jié)構(gòu)的透鏡1211或其他光學(xué)裝置。此外，圖16所示的簡(jiǎn)化的系統(tǒng)僅僅是示例性的；可以使用上述的結(jié)構(gòu)制作其他系統(tǒng)，包括通常被認(rèn)為是固定結(jié)構(gòu)的系統(tǒng)，例如臺(tái)式電腦，路由器等。
[0124]關(guān)于任何或所有本文中的圖所描述的本發(fā)明的原理可以應(yīng)用于制造，S卩，一種用于制造微電子封裝的方法。因此，根據(jù)本發(fā)明的實(shí)施例的制造微電子封裝的方法可以包括形成將第一微電子元件和第二微電子元件電聯(lián)接到封裝結(jié)構(gòu)的電連接件，封裝結(jié)構(gòu)具有設(shè)置在其面處的多個(gè)觸點(diǎn)，如上述圖所示，端子構(gòu)造為將微電子封裝連接到封裝外部的至少一個(gè)部件。連接件可以包括用于承載各個(gè)信號(hào)的連接件組，每個(gè)組包括從封裝的各個(gè)端子延伸到第一微電子元件上的相應(yīng)觸點(diǎn)的第一連接件和從各個(gè)端子延伸到第二微電子元件上的相應(yīng)觸點(diǎn)的第二連接件，以便通過(guò)每個(gè)組中的第一連接件和第二連接件承載的各個(gè)信號(hào)在各個(gè)端子和聯(lián)接至各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
[0125]制造包含上述的另外特征或進(jìn)一步增強(qiáng)功能的微電子封裝的方法可以根據(jù)在此公開的內(nèi)容實(shí)現(xiàn)。
[0126]在不背離本發(fā)明的范圍和精神的條件下，本發(fā)明上述實(shí)施例的各個(gè)特征可以以除了上述具體描述的方式之外的方式組合。本發(fā)明意在包括以上描述的本發(fā)明實(shí)施例的所有組合及變型。
[0127]而且，在上述任何實(shí)施例中，一個(gè)或多個(gè)第二半導(dǎo)體芯片可以通過(guò)下面技術(shù)中的一種或多種實(shí)現(xiàn):DRAM、NAND閃存、RRAM(電阻RAM或電阻隨機(jī)存取存儲(chǔ)器)、相變存儲(chǔ)器(PCM)、磁阻式隨機(jī)存取存儲(chǔ)器，例如可以具體為隧道結(jié)裝置、自旋力矩RAM或內(nèi)容可尋址存儲(chǔ)器等。
[0128]盡管已經(jīng)參考特定實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，應(yīng)該理解的是這些實(shí)施例僅僅是對(duì)本發(fā)明的原理和應(yīng)用的說(shuō)明。因此，應(yīng)理解的是，在不脫離通過(guò)所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可以對(duì)上述說(shuō)明性實(shí)施例進(jìn)行各種修改以及可以設(shè)計(jì)其他布置。
【權(quán)利要求】
1.一種微電子封裝，包括: 封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)具有設(shè)置在其面處的多個(gè)端子，所述端子構(gòu)造為將所述微電子封裝連接到所述封裝外部的至少一個(gè)部件； 第一微電子元件和第二微電子元件，所述第一微電子元件和第二微電子元件附接至所述封裝結(jié)構(gòu)； 連接件，所述連接件將所述封裝的所述端子與所述第一微電子元件和第二微電子元件電聯(lián)接，所述連接件包括用于承載各個(gè)信號(hào)的連接件組，每個(gè)組包括從所述封裝的各個(gè)端子延伸到所述第一微電子元件上的相應(yīng)觸點(diǎn)的第一連接件以及從所述各個(gè)端子延伸到所述第二微電子元件上的相應(yīng)觸點(diǎn)的第二連接件，所述第一連接件和第二連接件構(gòu)造為使得每個(gè)組中的所述第一連接件和第二連接件承載的各個(gè)信號(hào)在所述各個(gè)端子和聯(lián)接至所述各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
2.根據(jù)權(quán)利要求1所述的微電子封裝，其中，即使所述端子和通過(guò)所述連接件組聯(lián)接至所述端子的所述各個(gè)觸點(diǎn)之間的直線距離改變大于10%，所述各個(gè)連接件組中的所述連接件的總電長(zhǎng)度之間的差別也不大于10%。
3.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述匹配的延遲至少部分地由所述電連接件中的導(dǎo)體相對(duì)于所述襯底的其他導(dǎo)電結(jié)構(gòu)的間隔的差別導(dǎo)致。
4.一種微電子組件，包括根據(jù)權(quán)利要求1所述的微電子封裝，進(jìn)一步包括具有電路觸點(diǎn)的電路板，其中所述封裝的所述端子電連接到所述電路觸點(diǎn)。
5.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述信號(hào)的至少一個(gè)為時(shí)鐘信號(hào)或指令信號(hào)。`
6.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述信號(hào)包括多個(gè)地址信號(hào)以及用于對(duì)所述地址信號(hào)進(jìn)行采樣的采樣信號(hào)。
7.根據(jù)權(quán)利要求6所述的微電子封裝，其中所述信號(hào)進(jìn)一步包括指令選通信號(hào)。
8.根據(jù)權(quán)利要求1所述的微電子封裝，其中每個(gè)組中的所述第一連接件和第二連接件上的所述各個(gè)信號(hào)的所述相同持續(xù)時(shí)間的傳播延遲在所述信號(hào)的周期的10%的公差內(nèi)。
9.根據(jù)權(quán)利要求1所述的微電子封裝，進(jìn)一步包括附接至所述封裝結(jié)構(gòu)的第三微電子元件，其中所述連接件組的至少一個(gè)包括將所述各個(gè)端子電聯(lián)接到所述第三微電子元件上的相應(yīng)觸點(diǎn)以將所述各個(gè)信號(hào)承載到所述第三微電子元件的第三連接件，其中通過(guò)所述第一連接件、第二連接件和第三連接件承載的信號(hào)在所述各個(gè)端子和聯(lián)接至所述各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
10.根據(jù)權(quán)利要求9所述的微電子封裝，進(jìn)一步包括附接至所述封裝結(jié)構(gòu)的第四微電子元件，其中所述連接件組的至少一個(gè)包括將所述各個(gè)端子電聯(lián)接到所述第四微電子元件上的相應(yīng)觸點(diǎn)以將所述各個(gè)信號(hào)承載到所述第四微電子元件的第四連接件承載，其中通過(guò)所述第一連接件、第二連接件、第三連接件和第四連接件承載的信號(hào)在所述各個(gè)端子和聯(lián)接至所述各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
11.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述封裝結(jié)構(gòu)具有界定所述面的邊緣，所述面具有占據(jù)所述封裝結(jié)構(gòu)的中心部分的中心區(qū)域以及占據(jù)在所述中心區(qū)域和至少一個(gè)所述邊緣之間的所述面的部分的第二區(qū)域，所述端子包括暴露在所述中心區(qū)域處的第一端子和暴露在所述第二區(qū)域處的第二端子，其中所述連接件組將所述第一端子與所述相應(yīng)觸點(diǎn)聯(lián)接， 其中所述微電子封裝包括將所述第二端子與所述微電子元件的觸點(diǎn)電聯(lián)接的其他連接件。
12.根據(jù)權(quán)利要求11所述的微電子封裝，其中所述封裝結(jié)構(gòu)包括具有相對(duì)的第一表面和第二表面的襯底和在所述第一表面和第二表面之間延伸的至少第一孔和第二孔，所述第一表面遠(yuǎn)離所述微電子元件，所述第二表面面對(duì)所述微電子元件，所述孔具有長(zhǎng)度沿相互平行的軸線延伸的長(zhǎng)維度， 其中所述中心區(qū)域至少部分由所述第一孔和第二孔界定，且所述連接件包括具有與所述第一孔或第二孔的至少一個(gè)對(duì)齊的部分的引線。
13.根據(jù)權(quán)利要求12所述的微電子封裝，進(jìn)一步包括分別附接至所述封裝結(jié)構(gòu)的第三微電子元件和第四微電子元件，其中所述連接件組的至少一個(gè)包括將各個(gè)端子電聯(lián)接到所述第三微電子元件和第四微電子元件的相應(yīng)觸點(diǎn)以將各個(gè)信號(hào)承載到所述第三微電子元件和第四微電子元件的第三連接件和第四連接件，其中通過(guò)所述第一連接件、第二連接件、第三連接件和第四連接件承載的所述信號(hào)在所述各個(gè)端子和聯(lián)接至所述各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷所述相同持續(xù)時(shí)間的傳播延遲， 其中所述平行的軸線為第一平行軸線，以及 所述襯底進(jìn)一步包括在所述第一表面和第二表面之間延伸的第三孔和第四孔，所述第三孔和第四孔具有長(zhǎng)度沿相互平行的第二軸線延伸的長(zhǎng)維度，所述第二平行軸線橫過(guò)所述第一平行軸線， 其中所述中心區(qū)域至少部分地由所述第`三孔和第四孔界定，且所述連接件包括具有與所述第三孔或第四孔的至少一個(gè)對(duì)齊的部分的引線。
14.根據(jù)權(quán)利要求13所述的微電子封裝，其中具有與所述孔的至少一個(gè)對(duì)齊的部分的所述引線包括線鍵合。
15.根據(jù)權(quán)利要求14所述的微電子封裝，其中所述第一微電子元件、第二微電子元件、第三微電子元件和第四微電子元件的每個(gè)構(gòu)造為主要提供存儲(chǔ)器存儲(chǔ)功能。
16.根據(jù)權(quán)利要求11所述的微電子封裝，進(jìn)一步包括分別附接至所述封裝結(jié)構(gòu)的第三微電子元件和第四微電子元件，其中所述連接件組的至少一個(gè)包括將所述各個(gè)端子電聯(lián)接到所述第三微電子元件和第四微電子元件的相應(yīng)觸點(diǎn)以將各個(gè)信號(hào)承載到所述第三微電子元件和第四微電子元件的第三連接件和第四連接件，其中所述通過(guò)第一連接件、第二連接件、第三連接件和第四連接件承載的所述信號(hào)在所述各個(gè)端子和聯(lián)接至所述各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷所述相同持續(xù)時(shí)間的傳播延遲， 其中所述面的所述中心區(qū)域由第一平行軸線以及橫過(guò)所述第一平行軸線的第二平行軸線界定，每個(gè)第一軸線分別將所述第一微電子元件和第二微電子元件中的一個(gè)的面積分為兩半，且在平行于所述第一微電子元件和第二微電子元件中的每一個(gè)的相對(duì)的第一邊緣和第二邊緣的方向延伸，每個(gè)第二軸線分別將所述第三微電子元件和第四微電子元件中的一個(gè)的面積分為兩半，且在平行于所述第三微電子元件和第四微電子元件中的每一個(gè)的相對(duì)的第一邊緣和第二邊緣的方向延伸。
17.根據(jù)權(quán)利要求16所述的微電子封裝，其中所述封裝結(jié)構(gòu)包括在面對(duì)所述微電子元件的表面處具有觸點(diǎn)的襯底，所述微電子元件的所述觸點(diǎn)面對(duì)所述襯底觸點(diǎn)并接合至所述襯底觸點(diǎn)。
18.根據(jù)權(quán)利要求16所述的微電子封裝，其中所述第一平行軸線的每一個(gè)與所述第三微電子元件或第四微電子元件的一個(gè)恰好相交，且所述第二平行軸線的每一個(gè)與所述第一微電子元件或第二微電子元件的一個(gè)恰好相交。
19.一種微電子組件，包括根據(jù)權(quán)利要求1所述的微電子封裝，進(jìn)一步包括電路板，所述電路板具有與所述端子相鄰且電連接到所述端子的板觸點(diǎn)，所述電路板上具有導(dǎo)電元件，所述導(dǎo)電元件提供延遲匹配，以便通過(guò)每個(gè)連接件組承載到所述微電子元件的信號(hào)在所述封裝結(jié)構(gòu)和所述電路板中經(jīng)歷所述相同持續(xù)時(shí)間的延遲。
20.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述第一微電子元件和第二微電子元件在平行于所述封裝結(jié)構(gòu)的所述面的方向彼此間隔開。
21.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述封裝結(jié)構(gòu)包括襯底，所述襯底具有延伸穿過(guò)所述襯底的至少一個(gè)孔，且所述第二微電子元件部分覆蓋所述第一微電子元件，以便所述第二微電子元件的觸點(diǎn)設(shè)置在所述第一微電子元件的邊緣之外，其中連接到所述第二微電子元件的所述相應(yīng)觸點(diǎn)的所述連接件包括具有與所述至少一個(gè)孔對(duì)齊的部分的引線。
22.根據(jù)權(quán)利要求21所述的微電子封裝，其中所述第二微電子元件的面朝向所述第一微電子元件及所述襯底，且所述第二微電子元件的所述觸點(diǎn)設(shè)置在所述第二微電子元件的所述面的中心區(qū)域中。
23.根據(jù)權(quán)利要求22所述的微電子封裝，其中所述第一微電子元件的面朝向所述襯底且遠(yuǎn)離所述第二微電子元件，且所述第一微電子元件的所述觸點(diǎn)設(shè)置在所述第一微電子元件的所述面的中心區(qū)域 中。
24.根據(jù)權(quán)利要求21所述的微電子封裝，其中所述引線包括延伸穿過(guò)所述至少一個(gè)孔的線鍵合。
25.根據(jù)權(quán)利要求21所述的微電子封裝，其中所述至少一個(gè)孔包括第一鍵合窗口和第二鍵合窗口，所述連接件包括聯(lián)接到所述第一微電子元件且具有與所述第一鍵合窗口對(duì)齊的部分的第一引線和聯(lián)接到所述第二微電子元件且具有與所述第二鍵合窗口對(duì)齊的部分的第二引線。
26.根據(jù)權(quán)利要求25所述的微電子封裝，其中與所述第一引線和第二引線聯(lián)接的所述端子的至少一些設(shè)置在所述第一鍵合窗口和第二鍵合窗口之間。
27.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述第一微電子元件在其前面處及與所述前面相對(duì)的后面處具有觸點(diǎn)，所述后面安裝到所述封裝結(jié)構(gòu)，其中所述引線包括連接在所述觸點(diǎn)和所述封裝結(jié)構(gòu)之間的線鍵合。
28.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述第一微電子元件或第二微電子元件的至少一個(gè)包括存儲(chǔ)器存儲(chǔ)陣列，且所述第一微電子元件或第二微電子元件的至少一個(gè)包括微控制器。
29.根據(jù)權(quán)利要求1所述的微電子封裝，其中所述封裝結(jié)構(gòu)包括:形成在所述第一微電子元件和第二微電子元件的觸點(diǎn)支承表面上的介電層；在平行于所述介電層的方向上延伸的跡線；以及至少部分地延伸穿過(guò)所述介電層的厚度且與所述第一微電子元件和第二微電子元件的所述觸點(diǎn)電聯(lián)接的金屬孔，其中所述端子通過(guò)所述跡線和所述孔電連接到所述觸點(diǎn)。
30.一種制造微電子封裝的方法，包括: 形成將第一微電子元件和第二微電子元件電聯(lián)接到封裝結(jié)構(gòu)的電連接件，所述封裝結(jié)構(gòu)具有設(shè)置在其面處的多個(gè)端子，所述端子構(gòu)造為將所述微電子封裝連接到所述封裝外部的至少一個(gè)部件， 所述連接件包括用于承載各個(gè)信號(hào)的連接件組，每個(gè)組包括從所述封裝的各個(gè)端子延伸到所述第一微電子元件上的相應(yīng)觸點(diǎn)的第一連接件和從所述各個(gè)端子延伸到所述第二微電子元件上的相應(yīng)觸點(diǎn)的第二連接件，所述第一連接件和第二連接件構(gòu)造為使得每個(gè)組中的所述第一連接件和第二連接件承載的各個(gè)信號(hào)在所述各個(gè)端子和聯(lián)接至所述各個(gè)端子的每個(gè)相應(yīng)觸點(diǎn)之間經(jīng)歷相同持續(xù)時(shí)間的傳播延遲。
31.根據(jù)權(quán)利要求30所述的制造微電子封裝的方法， 其中所述封裝結(jié)構(gòu)具有界定所述面的邊緣，所述面具有占據(jù)所述封裝結(jié)構(gòu)的中心部分的中心區(qū)域，以及占據(jù)所述中心區(qū)域與至少一個(gè)所述邊緣之間的所述面的部分的第二區(qū)域，所述端子包括暴露在所述中心區(qū)域處的第一端子以及暴露在所述第二區(qū)域處的第二端子， 其中所述連接件組將所述第一端子與所述相應(yīng)觸點(diǎn)聯(lián)接，以及 其中所述微電子封裝包括將所述第二端子與所述微電子元件的觸點(diǎn)電聯(lián)接的其他連接件。
32.根據(jù)權(quán)利要求30所述的制造微電子封裝的方法， 其中所述封裝結(jié)構(gòu)包括襯底，所述襯底具有延伸穿過(guò)所述襯底的至少一個(gè)孔，且所述第二微電子元件部分覆蓋所述第一`微電子元件，以便所述第二微電子元件的觸點(diǎn)設(shè)置在所述第一微電子元件的邊緣之外，其中連接到所述第二微電子元件的所述相應(yīng)觸點(diǎn)的所述連接件包括具有與所述至少一個(gè)孔對(duì)齊的部分的引線。
【文檔編號(hào)】G11C5/06GK103782383SQ201280043482
【公開日】2014年5月7日 申請(qǐng)日期:2012年7月10日 優(yōu)先權(quán)日:2011年7月12日
【發(fā)明者】理查德·德威特·克里斯普, 貝爾加?！す? 韋勒·佐尼 申請(qǐng)人:泰塞拉公司