減輕虛假vfo檢測的軌道相關數據隨機化的制作方法
【專利摘要】本發(fā)明描述了一種用于使數據隨機化以減輕虛假VFO檢測的方法。在一個實施例中，這種方法包括同時接收多個輸入數據流。每個輸入數據流與磁帶介質上的不同軌道相關聯。同時對輸入數據流加擾以產生多個隨機化數據流。對輸入數據流加擾，以使得即使在輸入數據流中的相應比特模式相同的情況下也在隨機化數據流中產生不同的比特模式。將隨機化數據流同時寫到它們在磁帶介質上相關聯的數據軌道。還描述了相應的裝置。
【專利說明】減輕虛假VFO檢測的軌道相關數據隨機化
【技術領域】
[0001]本發(fā)明涉及磁帶記錄，更特別地，涉及用于消除虛假VFO模式檢測或使虛假VFO模式檢測減到最少的裝置和方法。
【背景技術】
[0002]在當前的線性磁帶開放(linear tape open,LT0)和企業(yè)級磁帶驅動器中，可變頻率振蕩器(variable-frequency oscillator,VF0)模式(pattern)是數據記錄和同步的基本成分。這樣的VFO模式可用于對齊時鐘頻率和比特位置。它們還可用于執(zhí)行主復位，從而使得電路和/或定時被復位到初始狀況。如果存在于磁帶上的VFO模式未被檢測到，或者不是VFO模式的數據被錯誤地確定為VFO模式，那么當嘗試從磁帶讀取數據時可發(fā)生嚴重的系統(tǒng)問題。在一些情況下，磁帶上的數據可能不可恢復。
[0003]雖然意欲使VFO模式相對于普通數據中遇到的模式而言是獨一無二的，但在普通的記錄數據中仍然可能出現匹配模式(以下稱為“虛假VFO模式”)。避免此問題的一種方法是要求多個軌道同時包含VFO模式。此方法在每個軌道上的數據獨立的情況下工作良好，因為每個軌道上的數據不太可能同時包含相同的虛假VFO模式。然而，在多個軌道具有相同或非常相似的數據的情況下，比如在某些測試數據模式被寫入到磁帶的情況下，此方法可能失敗。
[0004]另一種避免虛假VFO檢測的方法是使用較長的VFO模式并且要求所有比特匹配該VFO模式。此方法的一個缺點是它增大了實際VFO模式將被錯過的可能性，因為任何差錯或介質缺陷可能導致較長的VFO模式未被檢測到。此方法的另一個缺點是較長的VFO模式降低了存儲格式效率，因為較長的VFO模式消耗更多的存儲空間。
[0005]另一種避免虛假VFO檢測的方法是調整VFO檢測窗口的大小。然而，調整VFO檢測窗口的大小提供了折衷。如果VFO檢測窗口大，則檢測到實際VFO模式的可能性降低，因為任何差錯或介質缺陷可能導致實際VFO模式未被檢測到。如果VFO檢測窗口小，則檢測到虛假VFO模式的可能性增大。
[0006]鑒于前述情況，所需要的是避免虛假VFO檢測或使虛假VFO檢測減到最少的改進的裝置和方法。理想情況下，這樣的裝置和方法將使某些類型的數據(比如測試數據或其他重復的數據模式)將引起VFO被虛假地檢測到的機率最小化。還需要的是在不降低存儲格式效率的情況下提供上述益處的裝置和方法。

【發(fā)明內容】

[0007]本發(fā)明是響應于當前的技術發(fā)展水平、特別是響應于本領域中尚未被當前可用的裝置和方法完全解決的問題和需求而開發(fā)出來的。因此，本發(fā)明被開發(fā)來提供用于減輕磁帶驅動器中的虛假VFO檢測的裝置和方法。本發(fā)明的特征和優(yōu)點將通過以下描述和所附權利要求而變得更完全清楚，或者可通過實踐如以下所述的發(fā)明而獲知。
[0008]與前述相符的，這里公開了一種用于使數據隨機化以減輕虛假VFO檢測的方法。在一個實施例中，這種方法包括同時接收多個輸入數據流。每個輸入數據流與磁帶介質上的不同軌道相關聯。同時對輸入數據流加擾以產生多個隨機化數據流。對輸入數據流加擾，以使得即使在輸入數據流中的相應比特模式相同的情況下也在隨機化數據流中產生不同的比特模式。將隨機化數據流同時寫到它們在磁帶介質上相關聯的數據軌道。
[0009]在本發(fā)明的另一方面中，一種用于使數據隨機化以減輕虛假VFO檢測的裝置包括多個數據隨機化器，這些數據隨機化器并行接收多個輸入數據流。每個輸入數據流和每個數據隨機化器與磁帶介質上的一特定軌道相關聯。多個數據隨機化器被配置為對輸入數據流加擾以產生多個隨機化數據流。數據隨機化器被配置為即使在輸入數據流中的相應比特模式相同的情況下也在隨機化數據流中產生不同的比特模式。
【專利附圖】

【附圖說明】
[0010]為了能更容易理解本發(fā)明的優(yōu)點，將通過參照附圖中示出的特定實施例來給出對以上簡要描述的發(fā)明的更具體描述。要理解的是，這些附圖只描繪了本發(fā)明的典型實施例并且因此不應被認為是對其范圍的限制，將通過使用附圖來更加具體且詳細地描述和說明本發(fā)明，在附圖中:
[0011]圖1是示出磁帶驅動器的數據流的一個示例的高級別框圖；
[0012]圖2是示出在磁帶上出現的實際VFO模式和未對齊的虛假VFO模式的一個示例的高級別框圖；
[0013]圖3示出了可以如何使用表決邏輯來對圖2中所示的未對齊的虛假VFO模式避免虛假VFO檢測；
[0014]圖4是示出在磁帶上出現的實際VFO模式和對齊的虛假VFO模式的示例的高級別框圖；
[0015]圖5示出了表決邏輯如何不能對圖4中所示的對齊的虛假VFO模式避免虛假VFO檢測；
[0016]圖6示出了用于用不同預設值初始化的每個軌道的數據隨機化器，從而即使在每個軌道的輸入數據流相同的情況下也對每個軌道產生不同的隨機化數據流；
[0017]圖7是示出線性反饋移位寄存器的一個示例的高級別框圖，在此示例中是線性反饋移位寄存器的斐波那契(Fibonacci)實現；
[0018]圖8示出了包括用預設值初始化的線性反饋移位寄存器的數據隨機化器的一個示例；
[0019]圖9是示出可用于對K=32個軌道初始化數據隨機化器的預設值的第一示例的表格；以及
[0020]圖10是示出可用于對Κ=32個軌道初始化數據隨機化器的預設值的第二示例的表格。
【具體實施方式】
[0021]將容易理解，如這里概括描述并在附圖中示出的本發(fā)明的組件可按多種不同配置來布置和設計。從而，以下對附圖中表示的本發(fā)明的實施例的更詳細描述并不想要限制要求保護的本發(fā)明的范圍，而只是代表了根據本發(fā)明的當前設想的實施例的某些示例。通過參照附圖將最好地理解當前描述的實施例，附圖中相似的部件始終由相似的標號來標注。
[0022]本領域技術人員將會明白，本發(fā)明可實現為裝置、系統(tǒng)、方法或計算機程序產品。另外，本發(fā)明可采取如下形式:硬件實施例、被配置為操作硬件的軟件實施例(包括固件、駐留軟件、微代碼等等)、或者組合軟件要素和硬件要素兩者的實施例。這些實施例中的每一個可由一個或多個模塊或方框來表示。另外，本發(fā)明可采取在存儲有計算機可用程序代碼的任何有形表達介質中實現的計算機可用存儲介質的形式。
[0023]一個或多個計算機可用或計算機可讀存儲介質的任何組合可被利用來存儲計算機程序產品。計算機可用或計算機可讀存儲介質可以例如是一但不限于一電的、磁的、光的、電磁的、紅外的或半導體的系統(tǒng)、裝置或設備。計算機可讀存儲介質的更具體示例(非窮舉列表)可包括以下:具有一條或多條導線的電連接、便攜式計算機盤、硬盤、隨機存取存儲器(RAM)、只讀存儲器(ROM)、可擦除可編程只讀存儲器(EPR0M或閃存)、光纖、便攜式緊湊盤只讀存儲器(CDR0M)、光存儲設備、或者磁存儲設備。在本文檔的上下文中，計算機可用或計算機可讀存儲介質可以是任何可包含、存儲或傳輸程序供指令執(zhí)行系統(tǒng)、裝置或者設備使用或與之結合使用的介質。
[0024]可以以一種或多種編程語言的任何組合來編寫用于執(zhí)行本發(fā)明的操作的計算機程序代碼，所述編程語言包括面向對象的編程語言(比如Java、Smalltalk、C++等)以及傳統(tǒng)的過程式編程語言(比如“C”編程語言或類似的編程語言)。用于實現本發(fā)明的計算機程序代碼也可用諸如匯編語言之類的低級別編程語言來編寫。
[0025]下面可參照根據本發(fā)明的實施例的方法、裝置、系統(tǒng)和計算機程序產品的流程圖和/或框圖描述本發(fā)明。要理解，流程圖和/或框圖的每個方框以及流程圖和/或框圖中的各方框的組合可由計算機程序指令或代碼來實現。計算機程序指令可以被提供給通用計算機、專用計算機或其他可編程數據處理裝置的處理器以產生一種機器，使得經由計算機或其他可編程數據處理裝置的處理器執(zhí)行的這些指令創(chuàng)建用于實現流程圖和/或框圖的一個或多個方框中指定的功能/動作的裝置。
[0026]也可以把計算機程序指令存儲在可指引計算機或其他可編程數據處理裝置以特定方式工作的計算機可讀存儲介質中，從而存儲在計算機可讀存儲介質中的指令產生出包括實現流程圖和/或框圖的一個或多個方框中指定的功能/動作的指令裝置的制造品(article of manufacture)0計算機程序指令也可被加載到計算機或其他可編程數據處理裝置上，以使得一系列操作步驟在該計算機或其他可編程裝置上被執(zhí)行來產生由計算機實現的過程，從而在該計算機或其他可編程裝置上執(zhí)行的指令提供用于實現流程圖和/或框圖的一個或多個方框中指定的功能/動作的過程。
[0027]參考圖1，示出了一高級別框圖，其示出了磁帶驅動器(比如LTO或企業(yè)級磁帶驅動器)的數據流100。如圖所示，循環(huán)冗余校驗(CRC)模塊102從主機設備接收可變長度數據塊。CRC模塊102可向這些塊添加CRC信息。壓縮模塊104隨后可壓縮這些塊，并且加密模塊106可以可選地對這些塊加密。這些數據塊隨后可被分割成固定大小的數據集合，這些數據集合進而又可被分割成固定大小的子數據集合(SDS)。每個SDS可被組織成二維數據陣列。每個SDS數據陣列隨后可被傳遞到ECC編碼器108。ECC編碼器108可為數據陣列中的每一行和數據陣列中的每一列生成ECC奇偶校驗。該行ECC奇偶校驗和列ECC奇偶校驗可被附加到該陣列。[0028]一旦ECC奇偶校驗被附加到陣列，復用器110就可向數據陣列(包括列ECC奇偶校驗和行ECC奇偶校驗)中的行添加頭部。在某些實施例中，頭部包含差錯檢測碼，比如CRC。在圖示實施例中，頭部沒有受到上述的行或列ECC奇偶校驗的保護。在其他實施例中，頭部可在計算行ECC奇偶校驗之前被添加到數據陣列。行ECC奇偶校驗隨后可被計算為包括頭部。這將確保頭部受到至少一維ECC奇偶校驗的保護。在其他實施例中，頭部可在已計算行ECC奇偶校驗之后被添加到數據陣列。行ECC奇偶校驗隨后可被重新計算來包括頭部。
[0029]磁帶布局模塊112可將擴展的數據陣列(包括ECC奇偶校驗和頭部)在K個不同軌道上且按不同順序分布在磁帶上。可利用隨機化器114來進一步處理由磁帶布局模塊112產生的數據序列以對數據執(zhí)行額外的信號處理。更具體而言，隨機化器114可用于對進入的數據進行變換以創(chuàng)建輸出，該輸出是“ I ”和“O”的偽隨機序列。這從進入的數據中盡可能地去除了周期性。游程長度受限(RLL)編碼器116可處理經隨機化的數據流以防止在數據中出現不想要的模式(例如，長串的“I”或“O”或其他不期望的模式)。復用器118可將諸如可變頻率振蕩器(VFO)模式、同步字符等等之類的同步信息復用到信息中以使其在被讀取時能夠被同步。
[0030]所得到的數據隨后可被發(fā)送到寫驅動器(未示出)，這些寫驅動器可使得電流流經記錄頭元件以生成磁通量并從而將數據寫到磁記錄介質的軌道。通常，復用器110右側的每個方框或模塊對數據執(zhí)行不同的變換以使其更適合于磁記錄。
[0031]參考圖2，如前所述，VFO模式可被插入到記錄數據中以用于同步和其他目的。在當前的LTO和企業(yè)級磁帶驅動器中，VFO模式是由具有4比特周期的2T磁記錄模式構成的，其中T對應于記錄的比特。采取NRZI記法的VFO模式是I 0 10 10 1 O……類型的序列，其中“O”表示在記錄磁化方向上沒有變化，“I”表示在記錄磁化方向上反轉。
[0032]RLL編碼器116被設計為限制記錄數據內的類似VFO (VFO-1ike)的2T模式的最大長度，以防止在讀回過程期間`在數據模式內錯誤地檢測到VFO模式。這保證了在數據中將不會檢測到類似VFO模式，除非讀回數據由于諸如噪聲或介質缺陷之類的差錯而損壞。然而，在存在噪聲時，如果噪聲出現在VFO檢測窗口內，則可能發(fā)生虛假VFO檢測。
[0033]圖2示出了在普通隨機數據的情況下如何檢測VFO模式。可以觀察到，在記錄在磁帶500的軌道上的數據504中可出現類似VFO模式502。因為每個軌道上的數據504是獨立的，所以可在沿軌道方向508上隨機地分布類似VFO模式502。這與實際VFO模式506形成對比，實際VFO模式506是故意地在沿軌道方向508上對齊的。雖然在特定軌道中可能檢測到虛假VFO模式，但磁帶驅動器可包括表決邏輯電路來在NSK個軌道的群組中檢測VFO模式。該表決邏輯電路可以當且僅當在至少N’個軌道中檢測到VFO模式時升起VFO檢測標志，其中1〈N’ ^ N0例如，在K=8、16或32個軌道的情況下，軌道的總數可被劃分成四個軌道的群組，并且表決邏輯電路可以僅在如下情況下升起VFO檢測標志:在每個四軌道群組中的四個軌道之中的三個軌道中在相同的沿軌道位置檢測到VFO模式。此概念在圖3中示出。
[0034]參考圖3，同時繼續(xù)大體參考圖2，雖然在一四個軌道群組中的每一個中的多個位置處檢測到了類似VFO模式502，但僅當在四個軌道中同時出現指定數目的類似VFO模式502時才升起VFO檢測標志。由于在任何給定時間僅出現單個類似VFO模式502，所以VFO表決電路不會升起VFO檢測標志，如圖3中所示。這與在若干個軌道上對齊的實際VFO模式506形成對比。如圖3中所示，由于在相同的沿軌道位置檢測到指定數目的VFO模式506，因此表決邏輯電路升起VFO檢測標志。
[0035]參考圖4，雖然表決邏輯電路在每上軌道上的數據獨立的情況下工作良好，但是在類似VFO模式502在磁帶500上同時出現的情況下它可能就不那么起作用了。對于測試數據或其他重復的數據模式可能發(fā)生這樣的情形。一個這種場景在圖4中示出。如圖4中所示，類似VFO模式502 (B卩，虛假VFO模式502)在多個軌道上同時出現。因為這些類似VFO模式502出現在相同的沿軌道位置，所以表決邏輯電路升起VFO檢測標志(如圖5中所示)以指示檢測到了 VFO模式。在此情況下，VFO模式被虛假地檢測到。此示例表明VFO表決邏輯電路對于在相同的沿軌道位置出現的重復模式可能不能避免虛假VFO檢測。
[0036]參考圖6，為了減輕如上所述的虛假VFO檢測，以下公開一種新穎且改進的用于將數據寫到磁帶的技術。此技術不僅在隨機數據的普通情況下而且在重復數據(比如重復的測試數據)的情況下都減少或防止虛假VFO檢測。如下文將更詳細描述的，該技術即使在對于每個軌道的進入的主機數據相同時也向每個軌道寫不同的數據比特模式。這是通過使用不同的預設值(即，初始值)來初始化每個軌道的數據隨機化器114而實現的。如下文將更詳細說明的，在一個實施例中，該技術利用K個不同的預設值來初始化K個數據隨機化器114，如圖6中所示。此技術對于普通用戶數據以及重復的測試數據都避免虛假VFO檢測，同時確保實際VFO模式將被正確檢測到。
[0037]圖7示出了線性反饋移位寄存器700的斐波那契實現。這種線性反饋移位寄存器700被用在當前的LTO和企業(yè)級磁帶驅動器的隨機化器114中，并且可用在用于實現本發(fā)明的隨機化器114中。在線性反饋移位寄存器700的此實現方式中，所有的加法和乘法都是在具有兩個元素的伽羅瓦(Galois)域(也稱為有限域)GF⑵上執(zhí)行的。具有元素{0，1}的GF (2)上的加法運算“ + ”對應于模2加法(0+0=0，0+1=1，1+0=1，并且1+1=0)，而GF (2)上的乘法運算“ X ”對應于整數乘法(0X0=0,0X1=0,1X0=0,并且1X1=1)。
[0038]圖7中的L位移位寄存器700的初始設置(即，種子、預設值或初始值)由二進制值a0, a”...，aL_!表示。GF `(2)乘法器的系數由二進制值g。g2,...，gL_!表示。由線性反饋移位寄存器700生成的二進制序列是最大長度序列(m序列)，如果所生成的序列的周期對于包含至少一個非零成分的任何非零初始設置是2L-1比特的話。如果多項式l+glx+...+gL_lXL_1+xL是本原多項式，則線性反饋移位寄存器700生成m序列。圖7中所示的線性反饋移位寄存器700生成的序列滿足遞歸a^aj^gK+...。
[0039]圖8示出了當前LTO驅動器中使用的數據隨機化器114的示例。這種數據隨機化器114可用于實現這里公開的改進的數據寫技術。LTO磁帶驅動器中的數據隨機化是基于也被稱為加性加擾的同步加擾的，同步加擾利用模2加法器(異或(XOR)邏輯門)把由線性反饋移位寄存器電路700 (比如圖7中所示的電路700)生成的偽隨機二進制序列(m序列)添加到二進制輸入數據流800。在LTO中，使用15位移位寄存器700，其將偽隨機二進制序列的周期限制到215 - 1=32767比特。LTO中用來定義線性反饋移位寄存器700的序列的本原多項式由g(x)=l+x+x15給出。
[0040]在傳統(tǒng)的LTO磁帶驅動器中，所有K個軌道中使用的數據隨機化器114在碼字交織(CWI)之前的頭部開始時被預設到相同的值。換言之，數據隨機化器114中的線性反饋移位寄存器700的初始狀態(tài)不依賴于數據被指派到的邏輯或物理軌道。在LTO中，所有K個軌道的數據隨機化器114在CWI之前的每一個頭部開始時被預設到相同的15比特值(100000000000000)。所有K個軌道上的頭部被同時記錄，意味著它們出現在磁帶500上的大致相同的沿軌道位置。
[0041]LTO數據隨機化器114的初始設置可由具有15個整數成分的列向量a=[l 0 0 00000000000 O]’來描述。在m個時鐘周期(m次移位)之后LTO隨機化器114的寄存器內容可利用如下的MATLAB語言來描述:
[0042]a=[l 0000000000000 0]' ;%LT0 預設值
[0043]ag=gf (a, I);
[0044]A=horzcat(zeros(14, I), diag(ones(I, 14)));
[0045]B=horzcat ([I I], zeros (I, 13));
[0046]Q=vertcat (A, B);
[0047]Qg=gf (Q, I);
[0048]bg= (Qg'm) *ag;
[0049]列向量bg包含m個時鐘周期之后隨機化器114的內容。上述MATLAB代碼指定了在由m個時鐘周期表征的任何期望時間處LTO數據隨機化器114的移位寄存器內容。由于bg的第一成分表示數據隨機化器114的輸出比特804，所以圖8中的隨機化器114的輸出804完全由MATLAB代碼指定。在一個實施例中(比如結合圖9論述的那個)，初始預設值被選擇為a=[0 0000001000000 0]’。以上所示的MATLAB代碼的第一行可由預設值a替換以描述m個時鐘周期`之后隨機化器114的寄存器內容。
[0050]在某些實施例中，可能希望使偽隨機二進制序列中的任兩個預設值之間的最小“距離”最大化，其中“距離”對應于將移位寄存器的內容從一個預設值移到下一個所需的時鐘周期的數目。這可確保在任兩個軌道中生成的偽隨機序列之間的M個時鐘周期的最大的最小移位。此最大的最小移位M可利用如下的MATLAB語言來計算:
[0051]M=max(min(mod(c-circshift (c, [01]), 2'L-l)))
[0052]where
[0053]c=sort(mod([0:F: (K_l)*F]，(2'L-l)))
[0054]其中F是相鄰軌道的預設值之間的時鐘周期的數目，最大化發(fā)生在F的所有可能值上，并且c是以相對于第一軌道(軌道0)的時鐘偏移給出的所有預設值的有序集。對于K=32軌道以及L=15寄存器，最大的最小移位M是1023個時鐘周期。
[0055]示例 I
[0056]考慮第一示例，其中K=32軌道并且L=15寄存器。利用這些值，數據隨機化器114將以重復方式生成偽隨機模式的32767比特序列——即，序列的周期是32767比特。在此示例中，用于初始化軌道O的數據隨機化器114a的預設值是a= [O 00000010000O O 0]’。軌道I的預設值相對于軌道O的預設值移位了 996字節(jié)(B卩，996 X 8比特)。這對應于相對于軌道O的預設值有F=7968個時鐘周期的偏移。
[0057]剩余軌道的預設值可按類似的方式計算，其中軌道t的預設值相對于軌道t -1偏移7968個時鐘周期，其中t=l，2，3，…，31。在此實施例中，相對于軌道t_l偏移軌道t的預設值所需的時鐘周期的數目正好對應于傳統(tǒng)的CW1-4 (包括頭部在內具有四個交織的碼字的碼字交織)中包含的比特數。如果CW1-4的頭部包含12字節(jié)并且CW1-4的數據包括四個246字節(jié)里德所羅門(Reed-Solomon)碼字，則CW1-4將包含總共(12+4X246) X8=7968個比特。在這種實施例中，非有序集c (即，以相對于第一軌道(軌道O)的時鐘偏移表達的所有32個軌道的預設值的非有序集)可如下計算:
[0058]C=(mod([0:7968:31*7968]，(2~15-1))) = {O, 7968，15936，23904，31872，7073，15041，23009，30977，6178，14146，22114，30082，5283，13251，21219，29187，4388，12356，20324，28292，3493，11461，19429，27397，2598，10566，18534，26502，1703，9671，17639}
[0059]如上所示，預設值一旦到達32767比特就折回。有序集c (即，按時鐘偏移的數目組織的所有32個軌道的預設值的有序集)可如下計算:
[0060]c=sort(mod([0:7968:31*7968]，(2~15-1))) = {O, 1703，2598，3493，4388，5283，6178，7073，7968，9671，10566，11461，12356，13251，14146，15041，15936，17639，18534，19429，20324，21219，22114，23009，23904，26502，27397，28292，29187，30082，30977，31872}
[0061]如上所示，在連續(xù)軌道中生成的偽隨機模式的塊的串接產生m序列。在此情況下生成的兩個偽隨機序列之間的時鐘周期的最小偏移可如下計算:
[0062]min(mod(c-circshift (c, [01])，2~15-1))=895
[0063]從而，在每個預設值之間存在至少895個時鐘周期的距離。該值接近最大可能值M=1023個時鐘周期。所有32個軌道的預設值在圖9中以二進制形式示出。如圖所示，每個預設值具有15比特，對應于圖8中所示的線性反饋移位寄存器700的大小。
[0064]示例2
[0065]考慮第二示例，其中K=32軌道并且L=15寄存器。利用這些值，數據隨機化器114將以重復方式生成偽隨機模式的32767比特序列。在此示例中，用于初始化軌道O的數據隨機化器114a的預設值是a= [O 0000001000000 0]’。軌道I的預設值相對于軌道O的預設值移位了 996比特。這對應于相對于軌道O的預設值有F=996個時鐘周期的偏移。在這種實施例中，非有序集c是如下計算的:
[0066]C= (mod ([0:996: 31*996]，(2~ 15-1))) = {0，996，1992，2988，3984，4980，5976，6972，7968，8964，9960，10956，11952，12948，13944，14940，15936，16932，17928，18924，19920，20916，21912，22908，23904，24900，25896，26892，27888，28884，29880，30876}
[0067]從以上可以觀察到，由于F的小得多的值，預設值不會折回。從而，在沒有任何排序的情況下，預設值的順序從最小到最大。所有32個軌道的預設值在圖10中以二進制形式示出。
[0068]前述示例中的值和硬件/軟件配置只是作為示例給出的，而并不想要是限制性的。這些值和/或配置在不同實施例中可變化。例如，線性反饋移位寄存器700不限于15位線性反饋移位寄存器，而是可包括不同大小的線性反饋移位寄存器。線性反饋移位寄存器的實現方式也可變化，這進而又可改變所生成的偽隨機序列。于是，預設值以及預設值中的比特的數目也可變化。偽隨機二進制序列中的任兩個預設值之間的“距離”在不同實施例中也可變化。從而，雖然在上述示例中最小距離被最大化，但這并不是必要的，并且可能并非總是希望的。從而，可以使用預設值之間的其他距離或間距。其他值，例如軌道和在磁帶驅動器中實現的相關聯的數據隨機化器的數目，也可變化。
[0069]還應當認識到，并不是所有的K個數據隨機化器114都必需用不同的預設值被編程，雖然在一些實施例(比如上述實施例)中可能是這樣。在其他實施例中，K個數據隨機化器114中的某數目η的數據隨機化器用相同的預設值被編程，其中η是小于K的整數。以上描述和所附權利要求意欲涵蓋多個(即，至少兩個)(并行操作的)數據隨機化器114用不同預設值被編程的實施例。磁帶驅動器的實現方式以及檢測或虛假檢測VFO模式的方式可指示需要多少個不同的預設值以及哪些隨機化器114用相同或不同的預設值被編程。
[0070]附圖中的流程圖和框圖示出了根據本發(fā)明的各種實施例的系統(tǒng)、方法和計算機可用存儲介質的可能實現的體系架構、功能和操作。在這點上，流程圖或框圖中的每個方框可以代表模塊、程序段或代碼的一部分，所述模塊、程序段或代碼的一部分包括一個或多個用于實現指定的(一個或多個)邏輯功能的可執(zhí)行指令。還應當注意，在一些替代實現方式中，方框中所標注的功能可以以不同于附圖中標注的順序發(fā)生。例如，兩個連續(xù)示出的方框實際上可以基本上并行地執(zhí)行，或者這些方框有時可以按相反的順序執(zhí)行，這依賴于所涉及的功能。還要注意，框圖和/或流程圖中的每個方框、以及框圖和/或流程圖中的方框的組合，可以用執(zhí)行指定的功能或動作的專用的基于硬件的系統(tǒng)來實現，或者可以用專用硬件與計算機指令的組合來實現。
【權利要求】
1.一種用于使數據隨機化以減輕虛假VFO檢測的方法，所述方法包括: 同時接收多個輸入數據流，其中每個輸入數據流與磁帶介質上的不同軌道相關聯； 同時對輸入數據流加擾以產生多個隨機化數據流，其中加擾包括即使在輸入數據流中的相應比特模式相同的情況下也在隨機化數據流中產生不同的比特模式；以及 將隨機化數據流同時寫到它們在磁帶介質上相關聯的數據軌道。
2.如權利要求1所述的方法，其中，加擾包括使用多個數據隨機化器來對進入的數據流加擾。
3.如權利要求2所述的方法，還包括在對進入的數據流加擾之前不同地初始化所述多個數據隨機化器中的每一個。
4.如權利要求2所述的方法，其中，所述多個數據隨機化器中的每一個包括線性反饋移位寄存器。
5.如權利要求4所述的方法，其中，所述線性反饋移位寄存器是線性反饋移位寄存器的斐波那契實現。
6.如權利要求4所述的方法，還包括在對進入的數據流加擾之前用不同的預設值來初始化所述多個數據隨機化器的線性反饋移位寄存器。
7.如權利要求6所述的方法，其中，所述多個數據隨機化器中的每一個產生重復的偽隨機序列。
8.如權利要求7所述的方法，其中，所述重復的偽隨機序列包含2L-1個比特，其中L是每個線性反饋移位寄存器中的比特的數目。
9.如權利要求7所述的方法，其中，初始化所述多個數據隨機化器的線性反饋移位寄存器包括用來自所述重復的偽隨機序列的不同的預設值來初始化線性反饋移位寄存器。
10.如權利要求9所述的方法，還包括基本上使重復的序列內所述多個數據隨機化器的預設值之間的最小距離最大化。
11.一種用于使數據隨機化以減輕虛假VFO檢測的裝置，所述裝置包括: 多個數據隨機化器，并行接收多個輸入數據流，其中每個輸入數據流和每個數據隨機化器與磁帶介質上的一特定軌道相關聯；以及 所述多個數據隨機化器還被配置為對輸入數據流加擾以產生多個隨機化數據流，使得即使在輸入數據流中的相應比特模式相同的情況下數據隨機化器也在隨機化數據流中產生不同的比特模式。
12.如權利要求11所述的裝置，其中，所述多個數據隨機化器中的每一個在結構上是相同的。
13.如權利要求11所述的裝置，其中，在對進入的數據流加擾之前所述多個數據隨機化器中的每一個被不同地初始化。
14.如權利要求11所述的裝置，其中，所述多個數據隨機化器中的每一個包含線性反饋移位寄存器。
15.如權利要求14所述的裝置，其中，每個線性反饋移位寄存器是線性反饋移位寄存器的斐波那契實現。
16.如權利要求14所述的裝置，其中，在對進入的數據流加擾之前每個線性反饋移位寄存器用不同的預設值被初始化。
17.如權利要求16所述的裝置，其中，每個線性反饋移位寄存器產生重復的偽隨機序列。
18.如權利要求17所述的裝置，其中，所述重復的偽隨機序列包含2L-1個比特，其中L是每個線性反饋移位寄存器中的比特的數目。
19.如權利要求17所述的裝置，其中，每個線性反饋移位寄存器用來自所述重復的偽隨機序列的不同的預設值被初始化。
20.如權利要求19所述的裝置，其中，在重復的序列內基本上使不同的預設值之間的最小距離最大化。
21.一種計算機程序，包括當所述程序在計算機上運行時適于執(zhí)行權利要求1至10中的任何一項的方法步驟的程序代碼。
【文檔編號】G11B5/008GK103562995SQ201280026298
【公開日】2014年2月5日 申請日期:2012年5月25日 優(yōu)先權日:2011年6月1日
【發(fā)明者】R·D·塞德斯亞恩, T·米特爾洛爾澤, P·J·西格, 田中啟介 申請人:國際商業(yè)機器公司