半導體存儲裝置制造方法
【專利摘要】一種半導體存儲裝置包括：存儲單元陣列，其包括在多個第一線與多個第二線的交叉處設(shè)置的多個存儲單元；和寫入電路。所述寫入電路，在執(zhí)行所述寫入操作時，執(zhí)行第一步驟：跨與被定為數(shù)據(jù)寫入目標的、選擇的存儲單元連接的所述第一線和第二線施加電壓，并跨與所述多個存儲單元中的未被定為數(shù)據(jù)寫入目標的、未選擇的存儲單元連接的所述第一線和第二線施加不同的電壓，在執(zhí)行所述第一步驟之后，執(zhí)行第二步驟：跨與所述選擇的存儲單元連接的所述第一線和第二線施加數(shù)據(jù)寫入所需的電壓，并將與所述未選擇的存儲單元連接的所述第一線和第二線中的至少一個置于浮動狀態(tài)。
【專利說明】半導體存儲裝置
[0001]相關(guān)申請的交叉引用
[0002]本申請基于2011年5月26日提交的編號為2011-11755的在先日本專利申請并要求其的優(yōu)先權(quán)，該申請的全部內(nèi)容通過引用的方式并入于此。
【技術(shù)領(lǐng)域】
[0003]實施例涉及半導體存儲裝置。
【背景技術(shù)】
[0004]例如，在三維上易于形成的可變電阻存儲器(ReRAM:電阻隨機訪問存儲器)作為能夠用于存儲海量數(shù)據(jù)的半導體存儲裝置受到了關(guān)注?？勺冸娮璐鎯ζ鞯膯卧?cell)的特征在于電壓-電流特性的不對稱性，電壓-電流特性的不對稱性根據(jù)施加到存儲單元的電壓的極性而極大地變化。
[0005]通常，包括可變電阻存儲單元的半導體存儲裝置通過施加偏壓，將被定為選擇目標的存儲單元(在下文中被稱為“選擇的存儲單元”)與其它的存儲單元(在下文中被稱為“未選擇的存儲單元”)區(qū)別開來，以便從外部對選擇的存儲單元進行訪問，向所有未選擇的存儲單元施加的偏壓與向選擇的存儲單元施加的偏壓不同。根據(jù)偏壓的設(shè)置，可以增加未選擇的存儲單元的失敗操作的余量，從而確保存儲單元陣列的可靠操作。然而，偏壓的設(shè)置是不容易的，并且如果是旨在最佳偏壓條件下執(zhí)行訪問，例如，電流損耗增加會成為問題。
[0006]因此，如果這些可變電阻存儲器被用在海量存儲半導體存儲裝置中，被定為訪問目標的的單元陣列的尺寸不能被足夠地增加。因此，在半導體存儲裝置中的存儲單元的共用降低，使得三維構(gòu)成的優(yōu)點不能被充分地發(fā)揮的情況。
[0007][專利文獻I] JP2OlO-33675A

【發(fā)明內(nèi)容】

[0008]根據(jù)實施例的半導體存儲裝置包括:存儲單元陣列，其包括多個第一線、與所述第一線交叉的多個第二線、以及在所述多個第一線與所述多個第二線的交叉處設(shè)置的多個存儲單元，所述多個存儲單元通過操作根據(jù)不同的電阻狀態(tài)存儲數(shù)據(jù)；和寫入電路，其通過操作對所述多個存儲單元中的被定為數(shù)據(jù)寫入目標的、選擇的存儲單元執(zhí)行寫入操作，所述存儲單元具有用于在施加第一極性的置位電壓時將所述電阻狀態(tài)從第一電阻狀態(tài)改變?yōu)榈诙娮锠顟B(tài)的置位操作、和用于在施加極性與所述第一極性相反的第二極性的復位電壓時將所述電阻狀態(tài)從所述第二電阻狀態(tài)改變?yōu)樗龅谝浑娮锠顟B(tài)的復位操作，并具有不對稱的在所述第一極性上的電壓-電流特性和在所述第二極性上的電壓-電流特性，并且所述寫入電路，在執(zhí)行所述寫入操作時，執(zhí)行第一步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加電壓，并跨與所述多個存儲單元中的未被定為數(shù)據(jù)寫入目標的、未選擇的存儲單元連接的所述第一線和第二線施加不同的電壓，在執(zhí)行所述第一步驟之后，執(zhí)行第二步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加數(shù)據(jù)寫入所需的電壓，并將與所述未選擇的存儲單元連接的所述第一線和第二線中的至少一個置于浮動狀態(tài)。
【專利附圖】

【附圖說明】
[0009][圖1]示出了根據(jù)第一實施例的半導體存儲裝置的構(gòu)成的示圖。
[0010][圖2]根據(jù)相同實施例的半導體存儲裝置中存儲單元陣列的一部分的透視圖。
[0011][圖3]示出了根據(jù)相同實施例的半導體存儲裝置中存儲單元的電路符號和電壓-電流特性的示圖。
[0012][圖4]根據(jù)相同實施例的半導體存儲裝置中存儲單元陣列的一部分的等效電路圖。
[0013][圖5]示出了在根據(jù)相同實施例的半導體存儲裝置中借助浮動訪問方式的寫入操作(置位操作)時存儲單元陣列的偏壓狀態(tài)的示圖。
[0014][圖6]示出了在根據(jù)相同實施例的半導體存儲裝置中借助浮動訪問方式的寫入操作(置位操作)時在每一條線上的具體的電位變化的示圖。
[0015][圖7]示出了在根據(jù)相同實施例的半導體存儲裝置中借助浮動訪問方式的寫入操作(復位操作)時在每一條線上的具體的電位變化的示圖。
[0016][圖8]示出了在根據(jù)相同實施例的半導體存儲裝置中借助浮動訪問方式的寫入操作(置位操作)時在每一條線上的一般的電位變化的示圖。
[0017][圖9]示出了在根據(jù)相同實施例的半導體存儲裝置中借助浮動訪問方式的寫入操作(復位操作)時在每一條線上的一般的電位變化的示圖。
[0018][圖10]圖解在根據(jù)第二實施例的半導體存儲裝置中借助浮動訪問方式的寫入操作時的線選擇的示例的示圖。
[0019][圖11]圖解在根據(jù)相同實施例的半導體存儲裝置中借助浮動訪問方式的寫入操作時的線選擇的另一個示例的示圖。
[0020][圖12]示出了在根據(jù)比較例的半導體存儲裝置中借助浮動訪問方式的寫入操作(置位操作)時的存儲單元陣列的偏壓狀態(tài)的示圖。
[0021][圖13]示出了在圖12中考慮到線之間電容性耦合的情況下的存儲單元陣列的偏壓狀態(tài)的示圖。
【具體實施方式】
[0022]根據(jù)實施例的半導體存儲裝置將參照附圖被描述如下。
[0023][第一實施例]
[0024]圖1是示出根據(jù)第一實施例的半導體存儲裝置的構(gòu)成的示圖。該半導體存儲裝置包括存儲單元陣列I。存儲單元陣列I包括多個層疊的存儲單元墊(存儲單元層)。每個存儲單元墊包含多個位線BL (第一線)和多個字線WL (第二線)、以及由這些字線WL和位線BL所選擇的存儲單元MC。在下文中，位線BL和字線WL也被統(tǒng)稱為“線”。在本實施例中，并不總是要求包括多個層疊的存儲單元墊。
[0025]存儲單元墊中的位線BL電連接到列控制電路2，控制電路2通過操作控制位線BL并執(zhí)行擦除存儲單元MC中的數(shù)據(jù)、在存儲單元MC中寫入數(shù)據(jù)以及從存儲單元MC中讀取數(shù)據(jù)。在下文中，擦除存儲單元MC中的數(shù)據(jù)和在存儲單元MC中寫入數(shù)據(jù)也被共同稱為“寫入操作”。另外，寫入操作和從存儲單元MC中讀取數(shù)據(jù)也被共同稱為“訪問操作”。列控制電路2包括:位線驅(qū)動器2’，其通過操作向位線BL提供訪問操作所需的電壓；和感測放大器SA，其通過操作感測和放大在讀取操作時流進存儲單元MC中的電流，以判定存儲在存儲單元MC中的數(shù)據(jù)。
[0026]另一方面，存儲單元墊中的字線WL電連接到行控制電路3，行控制電路3通過操作在訪問操作時在字線WL中進行選擇。行控制電路3字線驅(qū)動器3’，字線驅(qū)動器3’通過操作向字線WL提供訪問操作所需的電壓。行控制電路3，和列控制電路2 —起，被包含在寫入電路中。
[0027]圖2是示出了存儲單元陣列I的一部分的透視圖。
[0028]存儲單元陣列I是交叉處型的存儲單元陣列。存儲單元陣列I中的存儲單元墊MM包括平行布置的多個位線BL、和在與位線BL交叉的方向上的平行布置的多個字線WL。位線BL和字線WL的每個交叉處設(shè)置有夾在兩條線之間的存儲單元MC。存儲單元陣列I包括層疊為多層的多個這樣的存儲單元墊MM，如上所述，其中垂直相鄰的存儲單元墊MM共用字線WL或位線BL。在圖2的示例中，在存儲單元陣列I的最底層中的存儲單元墊MMO和在存儲單元墊MMO之上相鄰設(shè)置的存儲單元墊MMl共用字線WL00-WL02。
[0029]圖3 (A)是示出存儲單元MC的電路符號的示圖。圖3 (B)是示出存儲單元MC的電壓-電流特性的示圖。在下文中，示出在圖3 (A沖的節(jié)點Na被稱為“陽極”，節(jié)點Ne被稱為“陰極”。由圖3 (A)中的箭頭所示出的從陽極Na面向陰極Ne的方向被稱為“正向”，與其相反的方向被稱為“反向”。因此，如果陰極Ne上的電壓低于陽極Na上的電壓，則偏壓是正向偏壓(第一極性)，而如果陰極Ne上的電壓高于陽極Na上的電壓，則偏壓是反向偏壓(第二極性)。
[0030]存儲單元MC包括可變電阻元件并根據(jù)可變電阻元件的不同電阻狀態(tài)存儲數(shù)據(jù)。在下文中，包括處于高電阻狀態(tài)(第一電阻狀態(tài))的可變電阻元件的存儲單元MC的狀態(tài)被稱為“復位狀態(tài)”，而包括處于低電阻狀態(tài)(第二電阻狀態(tài))的可變電阻元件的存儲單元MC的狀態(tài)被稱為“置位狀態(tài)”。另外，用于將復位狀態(tài)的存儲單元MC改變?yōu)橹梦粻顟B(tài)的操作被稱為“置位操作”，而用于將置位狀態(tài)的存儲單元MC改變?yōu)閺臀粻顟B(tài)的操作被稱為“復位操作”。因此，寫入操作被稱為使存儲單元MC受到置位操作或復位操作的操作。
[0031]存儲單元MC具有固體電解質(zhì)的性質(zhì)。這是根據(jù)如圖3 (B)所示的偏壓方向(所施加的電壓的極性)造成電壓-電流特性非對稱的性質(zhì)。從圖3 (B)中可以發(fā)現(xiàn)，存儲單元MC的電壓-電流特性使得，除了在施加電壓V=O的附近之外,單元電流(cell current)可以被近似為I?A exp ( aV) (A和α是常數(shù))。在處于復位狀態(tài)的存儲單元MC被正向偏置時的系數(shù)α和在處于復位狀態(tài)的存儲單元MC被反向偏置時及在處于置位狀態(tài)的存儲單元MC被反向偏置時的系數(shù)幾乎相同。相比之下，在處于置位狀態(tài)的存儲單元MC被正向偏置時的系數(shù)α變得極大。進一步地，在施加電壓V=O的附近，In I變成土⑴。
[0032]當處于復位狀態(tài)的存儲單元MC被正向偏置時，存儲單元MC在從OV附近到置位電壓Vset的施加電壓范圍內(nèi)仍然保持在復位狀態(tài)。在這個示例中，流進存儲單元MC中的單元電流I根據(jù)施加電壓V的變化而可逆地變化(箭頭a0)。當施加電壓V變得等于或高于置位電壓Vset時,存儲單元MC的狀態(tài)從復位狀態(tài)不可逆地變化為置位狀態(tài)(置位操作)(箭頭 al)。
[0033]另一方面，當處于置位狀態(tài)的存儲單元MC被正向偏置時，流進存儲單元MC的單元電流I根據(jù)施加電壓V的變化而可逆地變化(箭頭a2)。然而，處于置位狀態(tài)的存儲單元MC只要被正向偏置就不能轉(zhuǎn)換到復位狀態(tài)，即使施加電壓V被提高了。
[0034]當處于復位狀態(tài)的存儲單元MC被反向偏置時，流進存儲單元MC的單元電流I根據(jù)施加電壓V的變化而可逆地變化(箭頭a3)。然而，處于復位狀態(tài)的存儲單元MC只要被反向偏置就不能轉(zhuǎn)換到置位狀態(tài)，即使施加電壓V被提高了。
[0035]另一方面，當處于置位狀態(tài)的存儲單元MC被反向偏置時，該存儲單元MC在從OV(從OV開始的反向偏壓)到電壓-Vreset (在下文中，Vreset被稱為“復位電壓”)的施加電壓范圍內(nèi)仍然保持在置位狀態(tài)。在這個示例中，流進存儲單元MC的單元電流I根據(jù)施加電壓V的變化而可逆地變化(箭頭a3)。當施加電壓V變得等于或小于電壓-Vreset時,存儲單元MC從置位狀態(tài)不可逆地變化為復位狀態(tài)(復位操作)。
[0036]圖4是存儲單元陣列I的一部分的等效電路圖。該圖示出了位線BL0-BL2、字線WL00-WL02、和在存儲單元墊MMO中的多個存儲單元MC作為存儲單元陣列I的一部分。
[0037]在圖4的示例中，位線BL連接到陽極Na,字線WL連接到陰極Ne。
[0038]參考圖4中的等效電路，以下描述了對存儲單元MC的寫入操作。為了方便描述，被定為訪問目標的存儲單元也被稱為“選擇的存儲單元”，其它的存儲單元被稱為“未選擇的存儲單元”，連接到選擇的存儲單元的位線被稱為“選擇的位線”，連接到選擇的存儲單元的字線被稱為“選擇的字線”，連接到未選擇的存儲單元的位線被稱為“未選擇的位線”，連接到未選擇的存儲單元的字線被稱為“未選擇的字位線”。選擇的位線和選擇的字線也被統(tǒng)稱為“選擇的線”，未選擇的位線和未選擇的字線也被統(tǒng)稱為“未選擇的線”。
[0039]以下將對當所有存儲單元MC處于復位狀態(tài)時的情況進行描述，其中在存儲單元墊MMO中的存儲單元MC001被確定為選擇的存儲單元，并且選擇的存儲單元MC001受到置位操作。
[0040]當選擇的存儲單元MC001受到置位操作時，連接到選擇的存儲單元MC001的選擇的位線BLOO被施加置位電壓Vset，并且連接到選擇的存儲單元MC001的選擇的字線WLOl被施加OV電壓。此時，需要構(gòu)思防止其它的未選擇的存儲單元MC (例如存儲單元MC000，MC002)中的數(shù)據(jù)干擾。
[0041]作為一種這樣的方法，提供以下方法:在未選擇的位線BLOl和BL02及未選擇的字線WLOO和WL02施加等于置位電壓Vset —半的電壓Vset/2。
[0042]在本示例中，連接到未選擇的位線BLOl和BL02及未選擇的字線WLOO和WLO的交叉處的未選擇的存儲單元MC010、MC012、MC020沒有被偏置。連接到選擇的位線BLOO的未選擇的存儲單元MC000和MC002及連接到選擇的字線WLOl的未選擇的存儲單元MCOll和MC021被施加電壓Vset/2的正向偏壓。盡管如此，電壓Vset/2不是足夠的能導致置位操作的正向偏壓，正如能從圖3 (B)中所示的存儲單元MC的特性所發(fā)現(xiàn)的那樣。
[0043]這樣，以上方法可以使選擇的存儲單元MC001受到置位操作，而不會在未選擇的存儲單元MC中引起數(shù)據(jù)干擾。
[0044]然而，這種方法的使用導致例如在固定電位之間多個未選擇的存儲單元被正向偏置并相應地增加電流損耗作為問題。因此，作為大容量存儲文件的存儲單元的使用，例如，要求在將與寫入操作相關(guān)的存儲單元范圍抑制得盡可能窄的同時進行處理。因此，整個裝置中存儲單元的共用降低，使得不能夠充分發(fā)揮易于三維形成的交叉點型的存儲單元的特性。
[0045]作為解決上述問題的方法，提供借助浮動訪問方式的寫入操作。
[0046]圖12是示出了在借助浮動訪問方式的寫入操作(置位操作)時的存儲單元陣列的偏壓狀態(tài)的示圖，提供本實施例的比較例。在圖12中，“?”指示處于浮動狀態(tài)。例如，“Vset/2?”指的是在施加電壓Vset/2時被置于浮動狀態(tài)。
[0047]浮動訪問方式是在將連接到未選擇的存儲單元的位線和字線的至少一者置于浮動狀態(tài)時，對選擇的存儲單元施加置位電壓或復位電壓的方法。它是將未選擇的存儲單元置于以自校準方式分布的偏置狀態(tài)的方法。
[0048]以下將描述當所有存儲單元MC處于復位狀態(tài)時的情況，作為具體的示例，其中在存儲單元墊MMO中的存儲單元MCOOI被確定為選擇的存儲單元，并且選擇的存儲單元MC001受到置位操作。
[0049]借助浮動訪問方式的寫入操作能夠通過以下兩個步驟實現(xiàn)，包括:訪問準備步驟(第一步驟)，將保持存儲單元MC的電阻狀態(tài)的狀態(tài)(在下文中被稱為“待命狀態(tài)”)轉(zhuǎn)換到使存儲單元MC可訪問的狀態(tài)(在下文中被稱為“激活待命狀態(tài)”)；和訪問步驟(第二步驟)，在激活待命狀態(tài)下實際對存儲單元陣列中存儲單元MC進行訪問。在訪問步驟存儲單元陣列的狀態(tài)被稱為“訪問狀態(tài)”。
[0050]在置位操作之前，存儲單元陣列I是處于待命狀態(tài)。在該狀態(tài)，位線驅(qū)動器和字線驅(qū)動器(未示出)施加約等于接地電壓(OV)的電壓給所有的位線BL00-BL02和字線WL00-WL02。
[0051]隨后，在訪問準備步驟，如圖12所示，位線驅(qū)動器和字線驅(qū)動器施加等于置位電壓Vset —半的電壓Vset/2給所有的位線BL00-BL02和字線WL00-WL02。
[0052]然后，在訪問步驟，如入圖12所示，在將未選擇的位線BLOl和BL02和未選擇的字線WLOO和WL02置于浮動狀態(tài)(Vset/2?)(圖12中的si)之后，位線驅(qū)動器和字線驅(qū)動器施加置位電壓Vset給選擇的位線BL00，并且施加OV給選擇的字線WLOl (圖12中的s2)。
[0053]在訪問步驟，選擇的存儲單元MC001被施加置位電壓Vset的正向偏壓。在另一方面，未選擇的存儲單元MC通過從選擇的位線BLOO朝著選擇的字線WLOO延伸的電流路徑而被施加某一偏壓。
[0054]通過未選擇的存儲單元MC的電流路徑會通過至少三個未選擇的存儲單元MC。例如，在圖12中用虛線示出的電流路徑PO的示例中，從選擇的位線BLOO朝著選擇的字線WLOl經(jīng)過了三個未選擇的存儲單元MC000、MC010和MCOlI。
[0055]總而言之，在通過未選擇的存儲單元的電流路徑中，置位電壓Vset被至少三個未選擇的存儲單元MC分壓。作為結(jié)果，未選擇的存儲單元MC僅僅被施加以自校準方式根據(jù)其位置所確定的且低于置位電壓Vset的電壓。
[0056]通過未選擇的存儲單元MC的電流路徑總是涉及被反向偏置的未選擇的存儲單元MC,例如在電流路徑PO中的未選擇的存儲單元MCO10。因此，極微小的電流被允許在其中流動。作為結(jié)果，可以抑制存儲單元陣列中的功率損耗。
[0057]進一步來說，借助浮動訪問方式的寫入操作恰好被要求在訪問步驟將未選擇的線置于浮動狀態(tài)。相應地，它可以被實現(xiàn)而不需要專門的外圍電路并且不增加芯片面積。
[0058]上述根據(jù)比較例的寫入操作假定存儲單元陣列具有理想的特性。實際上，存儲單元陣列的精細加工，例如，在存儲單元陣列中，可能引起，如圖13中的虛線所示，分別在位線BL之間、字線WL之間、位線BL與地線GND之間、和字線WL與地線GND之間的寄生電容Cbb> Cww> Cbg和Cwg。因此,根據(jù)比較例的寫入操作引起了以下的問題。
[0059]當存儲單元陣列被精細加工時，與位線BL和地線GND之間的距離或字線WL和地線GND之間的距離相比較，位線BL之間的距離或字線WL之間的距離變得極短。因此，以上寄生電容之間的關(guān)系是Cbb?Cbg, Cww?Cwg0
[0060]因此，實際上，當未選擇的位線BLOl和BL02被置于浮動狀態(tài)(圖13中的si)時，然后選擇的位線BLOO上的電位被從電壓Vset/2改變?yōu)橹梦浑妷篤set (圖13中的s2)，通過寄生電容Cbb的電容性耦合升高了未選擇的位線BLOl和BL02上的電壓(圖11中的al，S3)。例如，如果位線BL之間的電容性耦合具有為I的耦合系數(shù)，在處于浮動狀態(tài)的未選擇的位線BLOI和BL02上的電位從電壓Vset/2附近到置位電壓Vset附近上升了電壓Vset/2。
[0061]這與字線WL的情況相似。例如，如果字線WL之間的電容性耦合具有為I的耦合系數(shù)，未選擇的字線WL上的電位從電壓Vset/2附近到OV附近下降了電壓Vset/2 (圖13中的S3)。
[0062]作為結(jié)果，未選擇的存儲單元MC也被施加置位電壓Vset的正向偏壓。而且，在未選擇的存儲單元MC中出現(xiàn)了數(shù)據(jù)干擾。
[0063]在存儲單元MC受到復位操作的情況下，盡管其詳細的描述被省略，正如以上使用置位操作的情況，線之間的電容性耦合的影響可能引起數(shù)據(jù)干擾。
[0064]因此，為了抑制由于電容性耦合的影響所引起的數(shù)據(jù)干擾，本實施例使用借助能夠在訪問步驟確保足夠的干擾余量的浮動訪問方式的寫入操作。
[0065]圖5是示出根據(jù)本實施例在借助浮動訪問方式的寫入操作(置位操作)時的存儲單元陣列I的偏置狀態(tài)的示圖。圖中的指示依照圖13。
[0066]圖6是示出根據(jù)本實施例在置位操作時每一條線上的電位變化的示圖。在圖中，用粗實線示出的電位是訪問準備步驟結(jié)束時的電位，用細實線示出的電位指示在向選擇的位線施加置位電壓后的電位。細實線指示當線之間的電容性耦合具有為I的耦合系數(shù)時的電位。
[0067]這里描述了以下情況下的具體示例:當所有的存儲單元MC處于復位狀態(tài)，并且在存儲單元墊MMO中的存儲單元MC001被確定為選擇的存儲器時。在此情況中，選擇的存儲單元MC001受到置位操作。
[0068]為了便于理解，給出指示具體數(shù)字的描述。例如，置位電壓Vset是3.0V，并且位線BL之間和字線WL之間的電容性耦合具有為I的耦合系數(shù)。但是本實施例不限于后面所描述的那些被指示的數(shù)字。這一點應該被注意。
[0069]描述如下，根據(jù)本實施例的置位操作與根據(jù)比較例的置位操作的不同之處在于，在訪問準備步驟存儲單元陣列I的偏置狀態(tài)。
[0070]至于在置位操作之前的待命狀態(tài)，它類似于比較例的情況，因此從描述中被省略。
[0071]隨后，在訪問準備步驟，如圖5所示，位線驅(qū)動器2’施加1.5V給選擇的位線BL00，并施加0.5V給未選擇的位線BLOl和BL02。另外，字線驅(qū)動器3’施加1.5V給選擇的字線WLOI，并施加2.5V給未選擇的字線WLOO和WL02。
[0072]在訪問步驟，如圖5所示，在將未選擇的位線BLOl和BL02及未選擇的字線WLOO和WL02置于浮動狀態(tài)(0.5V?和2.5V?)(圖5中的si)之后，位線驅(qū)動器2’施加3.0V給選擇的位線BLOO，并且字線驅(qū)動器3’施加OV給選擇的字線WLOl (圖5中的s2)。
[0073]在訪問步驟，選擇的存儲單元MC001被施加置位電壓Vset的正向偏壓，也就是說，
3.0V。
[0074]另一方面，當選擇的位線BLOO上的電位被從1.5V改變?yōu)?.0V時(圖5和6中的s2)，通過寄生電容Cbb的電容性耦合升高了未選擇的位線BLOl和BL02上的電位(圖5中的al，圖5和6中的S3)。具體地，在處于浮動狀態(tài)的未選擇的位線BLOl和BL02上的電位從0.5V附近到2.0V附近上升了 1.5V。
[0075]這類似于字線WL的情況。當選擇的字線WLOl上的電位被從1.5V改變到OV時(圖5和6中的s2)，未選擇的字線WLOO和WL02上的電位通過寄生電容Cww而降低(圖5中的a2，圖5和6中的S3)。具體地，在處于浮動狀態(tài)的未選擇的字線WLOO和WL02上的電位從
2.5V附近到1.0V附近下降了 1.5V。
[0076]然而，在本實施例中，不同于比較例的情況，每個未選擇的存儲單元MC僅僅被施加低于3.0V的正向偏壓，這沒能達到置位電壓Vset。具體地，連接到選擇的位線BLOO的未選擇的存儲單元MCOO和MC02僅僅被施加2.0V的正向偏壓，并且其它未選擇的存儲單元被施加1.0V?？偠灾?，根據(jù)本實施例的置位操作可以確保最低為1.0V的干擾余量，即使假設(shè)線之間的電容性耦合具有為I的耦合系數(shù)作為最差條件。
[0077]圖7是示出根據(jù)本實施例在借助浮動訪問方式的寫入操作(復位操作)時每一條線上的電位變化的示圖。圖中指示依照圖6。至于示出根據(jù)本實施例在復位操作時存儲單元陣列I的偏置狀態(tài)的示圖，這類似于圖5，除了具體的數(shù)字，因此被省略。
[0078]為了便于理解，給出指示具體數(shù)字的以下描述。例如，復位電壓Vreset是3.0V，并且位線BL之間的電容性耦合和字線WL之間的電容性耦合具有為I的耦合系數(shù)。但是本實施例不限于在后面描述的這些指示數(shù)字。這一點應該被注意。
[0079]至于在復位操作之前的待命狀態(tài)，這類似于比較例的情況，因此被從描述中省略。
[0080]隨后，在訪問準備步驟，如圖7所示，位線驅(qū)動器2’施加0.5V給選擇的位線BL，并施加1.5V給未選擇的位線BL。此外，字線驅(qū)動器3’施加2.5V給選擇的字線WL，并施加1.5V給未選擇的字線WL。
[0081]在訪問步驟，在將未選擇的位線BL和未選擇的字線WL置于浮動狀態(tài)之后，位線驅(qū)動器2’施加OV給選擇的位線BL，如圖7所示，并且字線驅(qū)動器3’施加3.0V給選擇的字線WL (圖7中的s2)。
[0082]在訪問步驟，選擇的存儲單元MC被施加復位電壓Vreset的反向偏壓，也就是說，
3.0V。
[0083]另一方面，當選擇的位線BL上的電位被從0.5V改變?yōu)镺V時(圖5中的s2)，未選擇的位線BL上的電位通過寄生電容Cbb而降低(圖5中的S3)。具體地，在處于浮動狀態(tài)的未選擇的位線BL上的電位從1.5V附近到1.0V附近下降了 0.5V。
[0084]這類似于字線WL的情況。當選擇的字線WL上的電位被從2.5V改變到3.0V時(圖7中的s2)，通過寄生電容Cww的電容性耦合升高未選擇的字線WL上的電位(圖7中的S3)。具體地，在處于浮動狀態(tài)的未選擇的字線WL上的電位從1.5V附近到2.0V附近上升了 0.5V。
[0085]然而,每個未選擇的存儲單元MC,僅僅被施加低于3.0V的反向偏壓,這不能達到復位電壓Vreset。具體地,連接在選擇的位線BL與未選擇的字線WL之間的未選擇的存儲單元MC和連接在未選擇的位線BL和選擇的字線WL之間的未選擇的存儲單元MC被僅僅施加2.0V的反向偏壓，并且其它未選擇的存儲單元被施加1.0V?？偠灾?，根據(jù)本實施例的復位操作可以確保最低為1.0V的干擾余量，即使假設(shè)線之間的電容性耦合具有為I的耦合系數(shù)作為最差條件。 [0086]在圖5-7所示的寫入操作的示例中，假設(shè)電容性耦合具有為I的耦合系數(shù)，并且在選擇的線上的電位變化引起所有未選擇的線上電位的相同變化。
[0087]然而，實際上，在選擇的線和未選擇的線之間的所有電容性耦合不具有為I的耦合系數(shù)，而是具有分布在0-1的范圍中的耦合系數(shù)。另外，當從未選擇的線到選擇的線之間的距離變得越長時，分布趨向于變得越小。
[0088]因此，在置位操作時，當選擇的存儲單元MC被施加置位電壓Vset的正向偏壓時，也就是說，在訪問步驟為3.0V時，某些未選擇的位線BL可能顯示從0.5V附近上升到2.0V附近的這樣的電位，而其它未選擇的位線BL可能顯示從0.5V附近幾乎不變化的這樣的電位?？偠灾?，實際上，在選擇的存儲單元MC被施加置位電壓Vset的正向偏壓之后，未選擇的位線BL上的電位分布在0.5-2.0V的范圍中。這一點應該被注意。
[0089]另外，類似于這種情況，也在復位操作時，在選擇的存儲單元MC被施加復位電壓Vreset的反向偏壓之后,未選擇的位線BL上的電位分布在1.0_1.5V的范圍中。這一點應該被注意。
[0090]在任何情況下，參考圖5-7所描述的根據(jù)本實施例的寫入操作可以確保最低為1.0V的干擾余量。
[0091]到目前為止，根據(jù)本實施例的寫入操作使用具體的數(shù)字來描述。一般而言，每一條線上的電位可以被描述如下。
[0092]圖8是示出根據(jù)本實施例的在置位操作時每一條線上電位變化的示圖。圖中指示依照圖6。
[0093]在訪問準備步驟完成時，選擇的位線、未選擇的位線、選擇的字線和未選擇的字線上的電位分別由Ub (Ul), U, Vw (Vl)和V來代表。另外，想要確保的干擾余量由Λ代表。在這種情況下，它們之間的關(guān)系一般能夠由表達式(1)-(5)來表示。
[0094]V-U^ Vreset - Δ (I)
[0095](U+Vset - Ub) - (V - Vw) ^ Vset - Δ (2)
[0096]Vw+ V (3)
[0097]U+ Ub (4)
[0098]U〈Ub ( Vw<V (5)
[0099]表達式(I)和(2 )代表了未選擇的位線和未選擇的字線之間的電位關(guān)系。表達式
(3)代表了選擇的位線和未選擇的字線之間的電位關(guān)系。表達式(4)代表了未選擇的位線和選擇的字線之間的電位關(guān)系。表達式(5)指示了在訪問準備步驟用于反向偏置所有存儲單元的條件。[0100]確保置位操作中的干擾余量Λ要求在訪問準備步驟以這樣的方式設(shè)置每一條線上的電位:所有的存儲單元不被正向偏置。
[0101]因此，每一條線上的電位被設(shè)置為，使得根據(jù)表達式(5)滿足Vw - Ub>V - U。
[0102]如果為了便于設(shè)計位線驅(qū)動器2’和字線驅(qū)動器3’而不可能準備許多的電位，例如，使用Vw=Ub,并且從而U+2厶≤V就足夠了，正如圖5和6所示的具體的示例。
[0103]圖9是示出根據(jù)本實施例的在復位操作時每一條線上的電位變化的示圖。圖中指示依照圖7。
[0104]在復位操作的情況下，在每一條線上訪問準備步驟完成時，選擇的位線、未選擇的位線、選擇的字線和未選擇的字線上的電位之間的關(guān)系一般可由表達式(6)- (10)來表不。
[0105]V+ Vw (6)
[0106]Ub+ U (7)
[0107]Vw - Ub ^ Vreset - Δ (8)
[0108](V+Vreset - Vw) - (U - Ub) ^ Vreset - Δ (9)
[0109]Ub<U ^ V<Vw (10)
[0110]表達式(6)代表選擇的位線和未選擇的字線之間的電位關(guān)系。表達式(7)代表未選擇的位線和選擇的字線之間的電位關(guān)系。表達式(8)代表選擇的位線和選擇的字線之間的電位關(guān)系。表達式(9)代表未選擇的位線和未選擇的字線之間的電位關(guān)系。表達式(10)指示在訪問準備步驟用于反向偏置所有存儲單元的條件。
[0111]確保復位操作中的干擾余量Λ要求在訪問準備步驟以這樣的方式設(shè)置每一條線上的電位:所有的存儲單元不被正向偏置，類似于在置位操作時時的那樣。
[0112]總而言之，每一條線上的電位被設(shè)置為，使得根據(jù)表達式(10)滿足Vw - Ub>V - U。
[0113]如果為了便于設(shè)計位線驅(qū)動器2’和字線驅(qū)動器3’而不可能準備許多的電位，例如，使用V=U，并且從而Ub+2 Λ≤Vw就足夠了，正如圖7所示的具體的示例。
[0114]這樣，本實施例可以實現(xiàn)類似于比較例的在不增加芯片面積的情況下降低功率損耗。還可以提供能夠?qū)崿F(xiàn)高可靠性的寫入操作的半導體存儲裝置。
[0115][第二實施例]
[0116]第一實施例描述了對一個存儲單元MC的寫入操作的情況。相比之下，第二實施例描述了對多個存儲單元MC的同時寫入操作的情況。
[0117]圖10是示出根據(jù)本實施例在借助浮動訪問方式的寫入操作時線選擇的示例的示圖。
[0118]當過量的單元電流流進存儲單元MC中時，它會改變存儲單元MC的特性。因此，在寫入操作時，感測放大器SA需要監(jiān)測流進存儲單元MC的單元電流。
[0119]在這方面，在對多個存儲單元MC的同時寫入操作中，例如，一條位線BLOO可被確
定為選擇的位線。在這種情況下，如果與其連接的多個存儲單元MC000、MC001.......被確
定為選擇的存儲單元，流進這些選擇的存儲單元MC000、MCOOU......的單元電流以疊加
的方式流進選擇的位線BL00。因此，感測放大器SA不能單獨地監(jiān)測選擇的存儲單元MC000、MCOO1、......中的單元電流。
[0120]因此，在本實施例中，在對多個存儲單元MC的同時寫入操作中，例如，一條字線WLOl被確定為選擇的字線，如圖10所示，并且與其連接的多個存儲單元MC000、MC011、MC02UMC031.......被確定為選擇的存儲單元。
[0121]這種選擇使得可以在對應的感測放大器SA中監(jiān)測存儲單元MC中的單元電流并在多個存儲單元MC中同時寫入數(shù)據(jù)。
[0122]另外，本實施例可以在存儲單元MC中同時寫入數(shù)據(jù)，前提是它們?nèi)缟纤霰还餐B接到一條字線WL。因此，在如圖2所示的存儲單元陣列I的情況下，例如，當字線WLOl被確定為選擇的字線時，可以在共用字線WLOl的兩個存儲單元墊MMO和麗I的存儲單元MC中同時寫入數(shù)據(jù)。因此，可以對多個存儲單元更快地處理同時寫入操作。
[0123]相反，例如，如圖11所示，當字線WLOl被確定為選擇的字線，并且與其連接的存儲單元MC被交替地確定為選擇的存儲單元，可以減少受到同時數(shù)據(jù)寫入的存儲單元MC的數(shù)
目。在這種情況下，存儲單元MCOO1、MC021.......變成選擇的存儲單元，并且位線BLOO，
BL02，...變成選擇的位線。
[0124]這樣，此線選擇方式是有效的，前提是，例如，兩條鄰近的位線BL，例如BLOO和BL01，共用一個感測放大器SA。另外，就字線驅(qū)動器3’的驅(qū)動能力而言，在期望限制受到同時數(shù)據(jù)寫入的存儲單元的數(shù)目時，它可被使用。
[0125]至于存儲單元陣列I的偏置狀態(tài)和在置位操作和復位操作時在每一條線上的電位變化，它們與第一實施例中的描述相類似，因此從描述中被省略。
[0126][其它]
[0127]雖然已經(jīng)描述了某些實施例，但是這些實施例僅僅通過舉例的方式而呈現(xiàn)，并非旨在限制本發(fā)明的范圍。實際上，這里所描述的新穎的方法和系統(tǒng)可以體現(xiàn)在各種其它的形式中；此外，在不偏離本發(fā)明的精神的情況下，可以對這里所描述的方法和系統(tǒng)的形式作出各種省略、替換和改變。所附的權(quán)利要求及其等同物旨在覆蓋將落入本發(fā)明的范圍和精神內(nèi)的此類形式或修改。
【權(quán)利要求】
1.一種半導體存儲裝置，包括: 存儲單元陣列，其包括多個第一線、與所述第一線交叉的多個第二線、以及在所述多個第一線與所述多個第二線的交叉處設(shè)置的多個存儲單元，所述多個存儲單元通過操作根據(jù)不同的電阻狀態(tài)存儲數(shù)據(jù)；和 寫入電路，其通過操作對所述多個存儲單元中的被定為數(shù)據(jù)寫入目標的、選擇的存儲單元執(zhí)行寫入操作， 所述存儲單元具有用于在施加第一極性的置位電壓時將所述電阻狀態(tài)從第一電阻狀態(tài)改變?yōu)榈诙娮锠顟B(tài)的置位操作、和用于在施加極性與所述第一極性相反的第二極性的復位電壓時將所述電阻狀態(tài)從所述第二電阻狀態(tài)改變?yōu)樗龅谝浑娮锠顟B(tài)的復位操作，并具有不對稱的在所述第一極性上的電壓-電流特性和在所述第二極性上的電壓-電流特性，并且 所述寫入電路，在執(zhí)行所述寫入操作時， 執(zhí)行第一步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加電壓，并跨與所述多個存儲單元中的未被定為數(shù)據(jù)寫入目標的、未選擇的存儲單元連接的所述第一線和第二線施加不同的電壓， 在執(zhí)行所述第一步驟之后，執(zhí)行第二步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加數(shù)據(jù)寫入所需的電壓，并將與所述未選擇的存儲單元連接的所述第一線和第二線中的至少一個置于浮動狀態(tài)。
2.根據(jù)權(quán)利要求1的半導體存儲裝置，其中 與所述選擇的存儲單元連接的所述第一線和第二線上的電位分別用Ul和Vl來表示，并且與所述未選擇的存儲單元連接的所述第一線和第二線上的電位分別用U和V來表示，并且 所述寫入電路，在用于使所述存儲單元受到置位操作的所述寫入操作時，在V- U>V1 - Ul的條件下執(zhí)行所述第一步驟。
3.根據(jù)權(quán)利要求2的半導體存儲裝置，其中 所述寫入電路，在用于使所述存儲單元受到置位操作的所述寫入操作時，在Ul=Vl和u〈v的條件下執(zhí)行所述第一步驟。
4.根據(jù)權(quán)利要求1的半導體存儲裝置，其中 與所述選擇的存儲單元連接的所述第一線和第二線上的電位分別用Ul和Vl來表示，并且與所述未選擇的存儲單元連接的所述第一線和第二線上的電位分別用U和V來表示，并且 所述寫入電路，在用于使所述存儲單元受到復位操作的所述寫入操作時，在V1-U1>V - U的條件下執(zhí)行所述第一步驟。
5.根據(jù)權(quán)利要求4的半導體存儲裝置，其中 所述寫入電路，在用于使所述存儲單元受到復位操作的所述寫入操作時，在V=U和UKVl的條件下執(zhí)行所述第一步驟。
6.根據(jù)權(quán)利要求1的半導體存儲裝置，其中 所述寫入電路將與所述多個第二線中的一個第二線連接的多個存儲單元確定為選擇的存儲單元，并對所選擇的多個存儲單元執(zhí)行同時寫入操作。
7.根據(jù)權(quán)利要求6的半導體存儲裝置，其中 所述寫入電路將與所選擇的多個存儲單元相鄰的存儲單元確定為未選擇的存儲單元，并對所選擇的多個存儲單元執(zhí)行同時寫入操作。
8.一種半導體存儲裝置，包括: 存儲單元陣列，其包括多個第一線、與所述第一線交叉的多個第二線、以及在所述多個第一線與所述多個第二線的交叉處設(shè)置的多個存儲單元，所述多個存儲單元通過操作根據(jù)不同的電阻狀態(tài)存儲數(shù)據(jù)；和 寫入電路，其通過操作對所述多個存儲單元中的被定為數(shù)據(jù)寫入目標的、選擇的存儲單元執(zhí)行寫入操作， 所述存儲單元具有用于在施加第一極性的置位電壓時將所述電阻狀態(tài)從第一電阻狀態(tài)改變?yōu)榈诙娮锠顟B(tài)的置位操作、和用于在施加極性與所述第一極性相反的第二極性的復位電壓時將所述電阻狀態(tài)從所述第二電阻狀態(tài)改變?yōu)樗龅谝浑娮锠顟B(tài)的復位操作，并且 所述寫入電路，在執(zhí)行所述寫入操作時， 執(zhí)行第一步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加電壓，并跨與所述多個存儲單元中的未被定為數(shù)據(jù)寫入目標的、未選擇的存儲單元連接的所述第一線和第二線施加不同的電壓， 在執(zhí)行所述第一步驟之后，執(zhí)行第二步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加數(shù)據(jù)寫入所需的電壓，并將與所述未選擇的存儲單元連接的所述第一線和第二線中的至少一個置于浮動狀態(tài)。
9.根據(jù)權(quán)利要求8的半導體存儲裝置，其中 與所述選擇的存儲單元連接的所述第一線和第二線上的電位分別用Ul和Vl來表示，并且與所述未選擇的存儲單元連接的所述第一線和第二線上的電位分別用U和V來表示，并且 所述寫入電路，在用于使所述存儲單元受到置位操作的所述寫入操作時，在V- U>V1 - Ul的條件下執(zhí)行所述第一步驟。
10.根據(jù)權(quán)利要求9的半導體存儲裝置，其中 所述寫入電路，在用于使所述存儲單元受到置位操作的所述寫入操作時，在Ul=Vl和u〈v的條件下執(zhí)行所述第一步驟。
11.根據(jù)權(quán)利要求8的半導體存儲裝置，其中 與所述選擇的存儲單元連接的所述第一線和第二線上的電位分別用Ul和Vl來表示，并且與所述未選擇的存儲單元連接的所述第一線和第二線上的電位分別用U和V來表示，并且 所述寫入電路，在用于使所述存儲單元受到復位操作的所述寫入操作時，在V1-Ul>v - U的條件下執(zhí)行所述第一步驟。
12.根據(jù)權(quán)利要求11的半導體存儲裝置，其中 所述寫入電路，在用于使所述存儲單元受到復位操作的所述寫入操作時，在V=U和UKVl的條件下執(zhí)行所述第一步驟。
13.根據(jù)權(quán)利要求8的半導體存儲裝置，其中所述寫入電路將與所述多個第二線中的一個第二線連接的多個存儲單元確定為選擇的存儲單元，并對所選擇的多個存儲單元執(zhí)行同時寫入操作。
14.根據(jù)權(quán)利要求13的半導體存儲裝置，其中 所述寫入電路將與所選擇的多個存儲單元相鄰的存儲單元確定為未選擇的存儲單元，并對所選擇的多個存儲單元執(zhí)行同時寫入操作。
15.一種半導體存儲裝置，包括: 存儲單元陣列，其包括層疊的多個存儲單元墊，每個存儲單元墊包含多個第一線、與所述第一線交叉的多個第二線、以及在所述多個第一線與所述多個第二線的交叉處設(shè)置的多個存儲單元，所述多個存儲單元通過操作根據(jù)不同的電阻狀態(tài)存儲數(shù)據(jù)；和 寫入電路，其通過操作對所述多個存儲單元中的被定為數(shù)據(jù)寫入目標的、選擇的存儲單元執(zhí)行寫入操作， 特定的存儲單元墊和在層疊的方向上與所述特定的存儲單元墊相鄰設(shè)置的另一個存儲單元墊共用所述第一線或第二線， 所述存儲單元具有用于在施加第一極性的置位電壓時將所述電阻狀態(tài)從第一電阻狀態(tài)改變?yōu)榈诙娮锠顟B(tài)的置位操作、和用于在施加極性與所述第一極性相反的第二極性的復位電壓時將所述電阻狀態(tài)從所述第二電阻狀態(tài)改變?yōu)樗龅谝浑娮锠顟B(tài)的復位操作，并具有不對稱的在所述第一極性上的電壓-電流特性和在所述第二極性上的電壓-電流特性，并且 所述寫入電路，在執(zhí)行所述寫入操作時， 執(zhí)行第一步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加特定電壓，并跨與所述多個存儲單元中的未被定為數(shù)據(jù)寫入目標的、未選擇的存儲單元連接的所述第一線和第二線施加高于所述特定電壓的電壓， 在執(zhí)行所述第一步驟之后，執(zhí)行第二步驟:跨與所述選擇的存儲單元連接的所述第一線和第二線施加數(shù)據(jù)寫入所需的電壓，并將與所述未選擇的存儲單元連接的所述第一線和第二線中的至少一個置于浮動狀態(tài)。
16.根據(jù)權(quán)利要求15的半導體存儲裝置，其中 與所述選擇的存儲單元連接的所述第一線和第二線上的電位分別用Ul和Vl來表示，并且與所述未選擇的存儲單元連接的所述第一線和第二線上的電位分別用U和V來表示，并且 所述寫入電路，在用于使所述存儲單元受到置位操作的所述寫入操作時，在V- U>V1 - Ul的條件下執(zhí)行所述第一步驟。
17.根據(jù)權(quán)利要求16的半導體存儲裝置，其中 所述寫入電路，在用于使所述存儲單元受到置位操作的所述寫入操作時，在Ul=Vl和u〈v的條件下執(zhí)行所述第一步驟。
18.根據(jù)權(quán)利要求15的半導體存儲裝置，其中 與所述選擇的存儲單元連接的所述第一線和第二線上的電位分別用Ul和Vl來表示，并且與所述未選擇的存儲單元連接的所述第一線和第二線上的電位分別用U和V來表示，并且 所述寫入電路，在用于使所述存儲單元受到復位操作的所述寫入操作時，在V1-U1>V - U的條件下執(zhí)行所述第一步驟。
19.根據(jù)權(quán)利要求19的半導體存儲裝置，其中 所述寫入電路，在用于使所述存儲單元受到復位操作的所述寫入操作時，在V=U和UKVl的條件下執(zhí)行所述第一步驟。
20.根據(jù)權(quán)利要求15的半導體存儲裝置，其中 特定的存儲單元墊和在層疊的方向上與所述特定的存儲單元墊相鄰設(shè)置的另一個存儲單元墊共用特定的第二線，并且 所述寫入電路將與所述特定的第二線連接的多個存儲單元確定為選擇的存儲單元，并對所選擇的多個存儲單元執(zhí)行同時寫入操作。
【文檔編號】G11C13/00GK103635971SQ201280025590
【公開日】2014年3月12日 申請日期:2012年3月9日 優(yōu)先權(quán)日:2011年5月26日
【發(fā)明者】出口淳, 戶田春希 申請人:株式會社 東芝