專利名稱：電阻變化型非易失性存儲裝置及其驅(qū)動方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電阻變化型非易失性存儲裝置及其驅(qū)動方法，特別涉及具有由通過電 壓脈沖的施加而在低電阻狀態(tài)和電阻值比該低電阻狀態(tài)高的高電阻狀態(tài)之間可逆地轉(zhuǎn)變 的電阻變化元件、和以二極管元件為代表的電流控制元件構(gòu)成的存儲單元的電阻變化型非 易失性存儲裝置及其驅(qū)動方法。
背景技術(shù)：
近年來，伴隨著半導(dǎo)體微細(xì)加工技術(shù)的進(jìn)步，存儲裝置(存儲器)的高密度化、大容 量化顯著推進(jìn)。在非易失性存儲裝置的領(lǐng)域，F(xiàn)LASH存儲器、EEPROM的技術(shù)性進(jìn)步(例如微 細(xì)化)令人矚目，成本也不斷降低，但是FLASH存儲器的微細(xì)化也在逼近極限。在這種狀況 下，從進(jìn)一步實現(xiàn)單元面積的縮小和成本降低的觀點出發(fā)，新型的非易失性存儲裝置受到關(guān)注。
作為新型的非易失性存儲裝置，具有使用電阻變化元件構(gòu)成的存儲單元的非易失 性存儲裝置的研究開發(fā)正在進(jìn)展中。所謂電阻變化元件，是指具有電阻值按照電信號而可 逆地變化的性質(zhì)、并且能夠?qū)⑴c該電阻值對應(yīng)的數(shù)據(jù)非易失地存儲的元件。
作為使用電阻變化元件的非易失性存儲裝置，通常公知有將所謂的ITlR型的存 儲單元按矩陣狀陣列配置的非易失性存儲裝置，該ITlR型的存儲單元中，在正交地配置的 位線與字線的交點附近的位置上，將MOS晶體管與電阻變化元件串聯(lián)連接。并且，還通常公 知有將所謂的IDlR型的存儲單元按矩陣狀陣列配置的交叉點結(jié)構(gòu)的非易失性存儲裝置， 該IDlR型的存儲單元中，替代晶體管而使用作為電流控制元件的二極管(例如參照專利文 獻(xiàn) 1、2)。
在專利文獻(xiàn)I中示出了將具有雙向型的電阻變化特性的可變電阻元件用作存儲 單元的IDlR型的非易失性存儲裝置。并且，在專利文獻(xiàn)2中示出了將單向的可變電阻元件 用作存儲單元的IDlR型存儲單元。
現(xiàn)有技術(shù)文獻(xiàn)
專利文獻(xiàn)
專利文獻(xiàn)1:日本特開2006 — 203098號公報(圖2)
專利文獻(xiàn)2 :日本特開2009 — 199695號公報(圖6)發(fā)明概要
發(fā)明要解決的課題
在使存儲單元陣列大容量化時，具有存儲單元故障的發(fā)生增加的傾向。例如，在現(xiàn) 有的IDlR型交叉點陣列結(jié)構(gòu)中，若在用作電流控制元件的二極管元件中發(fā)生漏電流異常， 則在選擇了發(fā)生該漏電流異常的故障存儲單元的情況下，無法進(jìn)行正常的讀取。并且，在使 用了雙向型的電流控制元件(例如MSM 二極管、MIM 二極管等)的雙向型的存儲單元陣列中， 由于在存儲單元的任意方向上施加電壓都流過電流，因此無法檢測出發(fā)生漏電流異常的故障存儲單元(參照專利文獻(xiàn)2)。并且，在雙向型的電流控制元件中，由于即使使故障位線處 于浮置狀態(tài)也流過漏電流，因此無法防止漏電流異常，具有無法進(jìn)行穩(wěn)定的動作這樣的課 題
發(fā)明內(nèi)容
為了解決上述課題，本發(fā)明的目的在于，提供一種能夠穩(wěn)定動作的可靠性高的電 阻變化型非易失性存儲裝置以及電阻變化型非易失性存儲裝置的驅(qū)動方法。
解決課題的手段
本發(fā)明一方式的電阻變化型非易失性存儲裝置，具備存儲單元陣列，具有由電阻 變化元件和電流控制元件構(gòu)成的多個存儲單元，在多個字線與多個位線之間的各個立體交 叉點上，配置上述多個存儲單元的I個，上述電阻變化元件的電阻值根據(jù)所施加的電壓脈 沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī) 定的閾值電壓時流過被視為導(dǎo)通狀態(tài)的電流；存儲單元選擇電路，從上述多個字線中選擇 至少I個，并從上述多個位線中選擇至少I個，由此從上述存儲單元陣列中選擇至少I個以 上的上述存儲單元；寫入電路，通過向所選出的上述存儲單元施加電壓脈沖，改寫所選出的 上述存儲單元的上述電阻變化元件的電阻值；以及讀取電路，以向所選出的上述存儲單元 的上述電流控制元件施加比上述閾值電壓高的第I電壓或上述閾值電壓以下的第2電壓的 方式，向所選出的上述存儲單元施加電壓，從而讀取所選出的上述存儲單元的狀態(tài)；上述寫 入電路，將第I低電阻化脈沖或第I高電阻化脈沖作為上述電壓脈沖向所選出的上述存儲 單元施加，從而將上述多個存儲單元中的所選出的存儲單元的上述電阻變化元件分別設(shè)置 為第I低電阻狀態(tài)或第I高電阻狀態(tài)；上述讀取電路，向所選出的上述存儲單元施加上述 第I電壓而讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)；上述讀取電路， 在讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)時，若在所選出的上述存儲 單元中流過規(guī)定值以上的電流，則判定為所選出的上述存儲單元為具有短路故障的故障存 儲單元；上述寫入電路，對在與上述故障存儲單元相同的位線上以及與上述故障存儲單元 相同的字線上的至少某個上配置的上述故障存儲單元以外的其它存儲單元施加第2高電 阻化脈沖，以使得將上述其它存儲單元的電阻變化元件設(shè)置為第3高電阻狀態(tài)，該第3高電 阻狀態(tài)表示出上述第I高電阻狀態(tài)的電阻值以上的電阻值。
發(fā)明效果
根據(jù)本發(fā)明，能夠提供一種能夠穩(wěn)定動作的可靠性高的電阻變化型非易失性存儲 裝置以及電阻變化型非易失性存儲裝置的驅(qū)動方法。


圖1為表示本發(fā)明實施方式的存儲單元的基本結(jié)構(gòu)的示意圖。
圖2為本發(fā)明實施方式的存儲單元的等價電路圖。
圖3A為表示存儲單元的電壓電流特性的圖。
圖3B為表示電阻變化元件的電阻電壓特性的圖。
圖4為表示正常的存儲單元和故障的存儲單元的電壓電流特性的圖。
圖5為電阻變化型非易失性存儲裝置的結(jié)構(gòu)圖。
圖6A為表不地址變換表的一例的圖。
圖6B為表示讀取電路的結(jié)構(gòu)的一例的電路圖。
圖7為用于說明讀取模式時的電流通路的電路圖。
圖8為圖7的電路圖的等價電路圖。
圖9為用于說明讀取模式時的電流通路的電路圖。
圖10為圖9的電路圖的等價電路圖。
圖11為用于說明單元特性判定模式時的電流通路的電路圖。
圖12為圖11的電路圖的等價電路圖。
圖13為不同模式的真值表。
圖14為單元特性判定模式時的判定流程的一例。
圖15為單元特性判定模式時的判定流程的一例。
圖16為救濟(jì)模式時的判定流程的一例。
圖17為表示寫入電路的結(jié)構(gòu)的一例的電路圖。
圖18為表示向選擇位線施加的電壓和流過的電流的電壓電流特性的一例的圖。
圖19為表示寫入電路的結(jié)構(gòu)的一例的電路圖。
圖20為救濟(jì)模式時的判定流程的一例。
圖21為表示向選擇位線施加的電壓和流過的電流的電壓電流特性的一例的圖。
圖22A為電阻變化型非易失性存儲裝置的結(jié)構(gòu)圖。
圖22B為表示主存儲單元陣列及冗余存儲單元陣列的配置的一例的圖。
圖22C為表示主存儲單元陣列及冗余存儲單元陣列的配置的一例的圖。
圖22D為表示主存儲單元陣列及冗余存儲單元陣列的配置的一例的圖。
圖23A為表示位線控制電壓發(fā)生電路的結(jié)構(gòu)的一例的電路圖。
圖23B為表示位線控制電壓發(fā)生電路的結(jié)構(gòu)的一例的電路圖。
圖23C為表示位線控制電壓發(fā)生電路的結(jié)構(gòu)的一例的電路圖。
圖24為表示讀取電路的結(jié)構(gòu)的一例的電路圖。
圖25為表示讀取電路的結(jié)構(gòu)的一例的電路圖。
圖26為單元特性判定模式時的檢查流程的一例。
圖27為表示讀取電路的結(jié)構(gòu)的一例的電路圖。
圖28為表示讀取電路的結(jié)構(gòu)的一例的電路圖。
圖29為現(xiàn)有的非易失性存儲單元的結(jié)構(gòu)圖。
圖30為現(xiàn)有的非易失性存儲單元陣列的結(jié)構(gòu)圖。
圖31為使用了現(xiàn)有的單向二極管的存儲單元的模型。
具體實施方式
(本發(fā)明的基礎(chǔ)知識)
以下，在對本發(fā)明進(jìn)行詳細(xì)說明之前，對本發(fā)明的基礎(chǔ)知識進(jìn)行說明。
作為使用了電阻變化元件的非易失性存儲裝置，如上所述，通常公知有將稱為 ITlR型的存儲單元或稱為IDlR型的存儲單元按矩陣狀陣列配置的交叉點結(jié)構(gòu)的非易失性存儲裝置。
圖29為現(xiàn)有的非易失性存儲單元的結(jié)構(gòu)圖，示出了將具有雙向型的電阻變化特性的可變電阻元件用作存儲單元的IDlR型的非易失性存儲裝置(參照專利文獻(xiàn)I)。在圖 29中，示出了將串聯(lián)連接可變電阻元件1260和非線性元件1270而得到的存儲單元1280配 置在位線1210與字線1220的交叉部位上的交叉點結(jié)構(gòu)的存儲單元陣列，其中，可變電阻元 件1260將可變電阻體1230夾持在上部電極1240及下部電極1250之間。這里，可變電阻 元件1260是具有電阻值按照所施加的電壓的極性而可逆地轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)和高電阻狀 態(tài)的雙向型的電阻變化特性的可變電阻元件。并且，非線性元件1270以降低在非選擇單元 中流動的所謂的漏電流為目的，例如由壓敏電阻(varistor)構(gòu)成。交叉點結(jié)構(gòu)的存儲單元 陣列能夠按布線間距來配置存儲單元，并且能夠三維地層疊存儲單元陣列，因此能夠?qū)崿F(xiàn) 大容量化。
另外，圖30為現(xiàn)有的非易失性存儲單元陣列的結(jié)構(gòu)圖，示出了將單向的可變電阻 元件用作存儲單元的IDlR型存儲單元中的非線性元件的故障檢測方法(參照專利文獻(xiàn)2)。 在圖30中，將單向的可變電阻元件和具有陽極和陰極的單向的二極管元件串聯(lián)連接的存 儲單元被配置在位線BL1、BL2、BL3與字線WL、WL2、WL3相交叉的部位。如果是正常的二極 管元件，則通過向全部的位線施加Vdd電位并向全部的字線施加Vss電位，在反向偏置的狀 態(tài)下不流過電流，而如果是故障的二極管元件，則在反向偏置的狀態(tài)下也流過DC電流，因 此存在故障二極管元件的位線的電位從Vdd電位降低。在專利文獻(xiàn)2中，公開了將該故障 二極管元件所屬的位線檢測為故障位線的情況。
圖31為使用了現(xiàn)有的單向二極管的存儲單元的模型(參照專利文獻(xiàn)2)。如圖31 所示，公開了一種救濟(jì)方法，即故障檢測電路2053具備位線電源電路2054、鎖存電路2531 和開關(guān)電路2055，與位線選擇電路2024所連接的位線連接，在備用(standby)單元2052中 進(jìn)行連接有故障二極管元件的故障位線的檢測。
這里，當(dāng)使存儲單元陣列大容量化時，具有存儲單元故障的發(fā)生增加的傾向。在現(xiàn) 有的IDlR型交叉點陣列結(jié)構(gòu)中，如果在用作電流控制元件的二極管元件中發(fā)生漏電流異 常，則在選擇了發(fā)生該漏電流異常的故障存儲單元的情況下，無法實現(xiàn)正常的讀取。并且， 在選擇了正常的存儲單元的情況下，也會受到故障存儲單元的影響，因此即使故障存儲單 元為I個，也會誤檢測為包含該故障存儲單元的位線、或字線的多個存儲單元中發(fā)生了故 障，無法確定故障存儲單元的地址。因此，具有通過物理解析或FIB解析等對故障的原因進(jìn) 行解析非常困難這樣的課題。
并且，在專利文獻(xiàn)2所示的結(jié)構(gòu)中，對使用了具有陽極和陰極的單向二極管元件 的單向存儲單元陣列中的故障位線的檢測方法進(jìn)行了記載。即，對利用了當(dāng)正向施加電壓 時流過電流而當(dāng)反向施加電壓時不流過電流的情況、來進(jìn)行發(fā)生漏電流異常的故障位線的 檢測的方法進(jìn)行了記載。通過將全部的位線置于Vdd電位并將全部的字線置于Vss電位、 來使二極管元件為反偏置狀態(tài)，在全部的存儲單元正常時不流過電流，但是如果存在發(fā)生 漏電流異常的故障存儲單元，則從包含該故障存儲單元的位線對字線流過漏電流。通過判 定該漏電流，能夠?qū)崿F(xiàn)發(fā)生漏電流異常的故障位線的檢測。
但是，在使用了雙向型的電流控制元件(例如MSM 二極管、MM 二極管等)的雙向 型的存儲單元陣列中，在存儲單元的任意方向上施加電壓都流過電流，因此根據(jù)專利文獻(xiàn)2 所記載的方法，具有無法檢測發(fā)生漏電流異常的故障存儲單元這樣的課題。并且，如圖31 所示，由于故障檢測電路2053僅與位線連接，因此能夠?qū)崿F(xiàn)發(fā)生漏電流異常的故障位線的檢測，但還具有無法檢測與該故障位線連接的哪個存儲單元發(fā)生故障這樣的課題。
并且，在專利文獻(xiàn)2中，公開了使檢測出的故障位線處于浮置狀態(tài)并與冗余位線 進(jìn)行置換的情況，但是在雙向型的電流控制元件中，即使使故障位線處于浮置狀態(tài)也流過 漏電流，因此無法防止漏電流異常，不能進(jìn)行穩(wěn)定的動作。
因此，本發(fā)明提供一種能夠穩(wěn)定動作的可靠性高的電阻變化型非易失性存儲裝置 以及電阻變化型非易失性存儲裝置的驅(qū)動方法。
具體而言，本發(fā)明一方式的電阻變化型非易失性存儲裝置，具備存儲單元陣列， 具有由電阻變化元件和電流控制元件構(gòu)成的多個存儲單元，在多個字線與多個位線之間的 各個立體交叉點上，配置上述多個存儲單元的I個，上述電阻變化元件的電阻值根據(jù)所施 加的電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加 電壓超過規(guī)定的閾值電壓時流過被視為導(dǎo)通狀態(tài)的電流；存儲單元選擇電路，從上述多個 字線中選擇至少I個，并從上述多個位線中選擇至少I個，由此從上述存儲單元陣列中選擇 至少I個以上的上述存儲單元；寫入電路，通過向所選出的上述存儲單元施加電壓脈沖，改 寫所選出的上述存儲單元的上述電阻變化元件的電阻值；以及讀取電路，以向所選出的上 述存儲單元的上述電流控制元件施加比上述閾值電壓高的第I電壓或上述閾值電壓以下 的第2電壓的方式，向所選出的上述存儲單元施加電壓，從而讀取所選出的上述存儲單元 的狀態(tài)；上述寫入電路，將第I低電阻化脈沖或第I高電阻化脈沖作為上述電壓脈沖向所選 出的上述存儲單元施加，從而將上述多個存儲單元中的所選出的存儲單元的上述電阻變化 元件分別設(shè)置為第I低電阻狀態(tài)或第I高電阻狀態(tài)；上述讀取電路，向所選出的上述存儲單 元施加上述第I電壓而讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)；上述 讀取電路，在讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)時，若在所選出 的上述存儲單元中流過規(guī)定值以上的電流，則判定為所選出的上述存儲單元為具有短路故 障的故障存儲單元；上述寫入電路，對在與上述故障存儲單元相同的位線上以及與上述故 障存儲單元相同的字線上的至少某個上配置的上述故障存儲單元以外的其它存儲單元施 加第2高電阻化脈沖，以使得將上述其它存儲單元的電阻變化元件設(shè)置為第3高電阻狀態(tài)， 該第3高電阻狀態(tài)表示出上述第I高電阻狀態(tài)的電阻值以上的電阻值。
根據(jù)該結(jié)構(gòu)，不對故障存儲單元進(jìn)行高電阻化等處理，而使在與故障存儲單元相 同的位線或字線上配置的故障存儲單元以外的存儲單元高電阻化，從而能夠?qū)崿F(xiàn)可靠性高 的電阻變化型非易失性存儲裝置。并且，在使用了雙向的電流控制元件的交叉點陣列結(jié)構(gòu) 的存儲單元中，能夠確定具備具有閾值電壓的特性故障的電流控制元件的故障存儲單元、 即具備具有短路故障的電流控制元件的存儲單元，實現(xiàn)救濟(jì)。
并且，上述寫入電路向上述故障存儲單元的上述電阻變化元件施加第3高電阻化 脈沖，以使得將上述故障存儲單元的上述電阻變化元件設(shè)置為第3高電阻狀態(tài)，該第3高電 阻狀態(tài)表示出上述第I低電阻狀態(tài)的電阻值以上的電阻值，上述第3高電阻化脈沖具有上 述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值
根據(jù)該結(jié)構(gòu)，能夠通過使故障存儲單元自身高電阻化來進(jìn)行救濟(jì)。由此，能夠?qū)崿F(xiàn) 可靠性高的電阻變化型非易失性存儲裝置。
并且，優(yōu)選的是，上述讀取電路向所選出的上述存儲單元施加上述第2電壓，在流 過上述規(guī)定值以上的電流時，判定為所選出的上述存儲單元為具有短路故障的故障存儲單
根據(jù)該結(jié)構(gòu)，由于施加比閾值電壓低的第2電壓，因此在沒有短路故障的存儲單元中不會流過規(guī)定值以上的電流，僅在具有短路故障的存儲單元中流過規(guī)定值以上的電流。因此，通過檢測該電流，能夠容易地判定故障的存儲單元。
并且，優(yōu)選的是，在通過上述寫入電路對上述故障存儲單元施加上述第3高電阻化脈沖之后，上述讀取電路再次檢測是否在上述故障存儲單元中流過規(guī)定值以上的電流， 當(dāng)在所選出的上述存儲單元中流過上述規(guī)定值以上的電流時，判定為上述故障存儲單元的上述電阻變化元件沒有達(dá)到上述第3高電阻狀態(tài)的電阻值以上。
并且，優(yōu)選的是，若上述故障存儲單元的上述電阻變化元件成為比上述第3高電阻狀態(tài)的電阻值低的電阻值，則上述寫入電路反復(fù)施加上述第3高電阻化脈沖，直到上述故障存儲單元的上述電阻變化元件達(dá)到上述第3高電阻狀態(tài)的電阻值以上或者反復(fù)施加了規(guī)定次數(shù)的上述第3高電阻化脈沖。
并且，優(yōu)選的是，若上述故障存儲單元的上述電阻變化元件成為比上述第3高電阻狀態(tài)的電阻值低的電阻值，則上述寫入電路在第2次以后反復(fù)施加與上述第3高電阻化脈沖條件不同的第4高電阻化脈沖，直到上述故障存儲單元的上述電阻變化元件達(dá)到上述第3高電阻狀態(tài)的電阻值以上或者反復(fù)施加了規(guī)定次數(shù)的上述第4高電阻化脈沖。
根據(jù)該結(jié)構(gòu)，判定在第3高電阻化脈沖施加后是否成為第3高電阻狀態(tài)，并再次施加第3高電阻化脈沖，因此能夠使故障存儲單元可靠地高電阻化。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲裝置。
并且，優(yōu)選的是，上述第4高電阻化脈沖的電壓值是絕對值比上述第3高電阻化脈沖的電壓值大的電壓。
并且，優(yōu)選的是，上述第4高電阻化脈沖的電流值比上述第3高電阻化脈沖的電流值大。
并且，優(yōu)選的是，上述第4高電阻化脈沖的脈沖寬度比上述第3高電阻化脈沖的脈沖寬度大。
根據(jù)該結(jié)構(gòu)，通過變更第4高電阻化脈沖的電壓值、電流值、脈沖寬度的條件，能夠使故障存儲單元可靠地高電阻化。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲>J-U ρ α裝直。
并且，優(yōu)選的是，上述寫入電路，在上述故障存儲單元的上述電阻變化元件的電阻值比上述第3高電阻狀態(tài)的電阻值低時，向在與上述故障存儲單元相同的位線上以及與上述故障存儲單元相同的字線上的至少某個上配置的上述故障存儲單元以外的其它存儲單元的電阻變化元件施加 上述第2高電阻化脈沖，以使得成為電阻值比上述第I高電阻狀態(tài)高的上述第2高電阻狀態(tài)。
根據(jù)該結(jié)構(gòu)，以將在配置有故障存儲單元的位線以及字線的至少某個上配置的其它存儲單元設(shè)置為第2高電阻狀態(tài)的方式施加第2高電阻化脈沖電壓，因此在故障存儲單元能夠或者不能高電阻化的情況下，都能夠?qū)收洗鎯卧M(jìn)行救濟(jì)。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲裝置。
并且，優(yōu)選的是，上述電阻變化元件的上述第3高電阻狀態(tài)的電阻值在上述第I高電阻狀態(tài)的電阻值以上。
并且，優(yōu)選的是，上述電阻變化元件的上述第3高電阻狀態(tài)的電阻值在上述第I高 電阻狀態(tài)的電阻值的10倍以上。
根據(jù)該結(jié)構(gòu)，能夠使故障存儲單元可靠地高電阻化。由此，能夠?qū)崿F(xiàn)可靠性高的電 阻變化型非易失性存儲裝置。
并且，優(yōu)選的是，上述故障存儲單元的電阻變化元件的上述第2高電阻狀態(tài)的電 阻值在上述第I高電阻狀態(tài)的電阻值的10倍以上。
并且，優(yōu)選的是，上述存儲單元陣列具備主存儲單元陣列，具有多個主存儲用的 上述存儲單元；以及冗余存儲單元陣列，具有多個冗余存儲單元，該冗余存儲單元用于在上 述主存儲單元陣列中的至少I個上述存儲單元為故障存儲單元的情況下、與上述故障存儲 單元置換而進(jìn)行使用。
并且，優(yōu)選的是，上述電阻變化型非易失性存儲裝置具備故障地址存儲電路，該故 障地址存儲電路將上述故障存儲單元的地址信息與上述冗余存儲單元的地址信息對應(yīng)地 存儲。
并且，優(yōu)選的是，上述故障地址存儲電路，將具有上述故障存儲單元的位線及字線 的至少某個的地址、與具有與上述故障存儲單元進(jìn)行置換的上述冗余存儲單元的、與上述 位線對應(yīng)的位線及與上述字線對應(yīng)的字線的至少某個的地址對應(yīng)地存儲。
根據(jù)該結(jié)構(gòu)，能夠?qū)⒐收洗鎯卧脫Q為冗余存儲單元，因此能夠?qū)收洗鎯?元進(jìn)行救濟(jì)而實現(xiàn)可靠性高的電阻變化型非易失性存儲裝置。
并且，優(yōu)選的是，上述電阻變化型非易失性存儲裝置，具備寫入用電源，該寫入用 電源具有向上述寫入電路供給低電阻化電壓的低電阻電源和向上述寫入電路供給高電阻 化寫入電壓的高電阻電源
根據(jù)該結(jié)構(gòu)，通過具備低電阻電源和高電阻電源的寫入電路，使用發(fā)生第I高電 阻化脈沖以及第I低電阻化脈沖的寫入電路，能夠容易地發(fā)生第2高電阻化脈沖以及第3 高電阻化脈沖。由此，能夠通過已有的電阻變化型非易失性存儲裝置的結(jié)構(gòu)，進(jìn)行故障存儲 單元的救濟(jì)。
并且，為了實現(xiàn)上述目的，本發(fā)明一方式的電阻變化型非易失性存儲裝置的驅(qū)動 方法，該電阻變化型非易失性存儲裝置具備存儲單元陣列，該存儲單元陣列具有由電阻變 化元件和電流控制元件構(gòu)成的多個存儲單元，在多個字線與多個位線之間的各個立體交叉 點上，配置上述多個存儲單元的I個，上述電阻變化元件的電阻值根據(jù)所施加的電壓脈沖 而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定 的閾值電壓時流過被視為導(dǎo)通狀態(tài)的電流，該驅(qū)動方法包含以下步驟寫入步驟，通過寫 入電路，向上述多個存儲單元中的所擇出的存儲單元施加第I低電阻化脈沖或第I高電阻 化脈沖，從而將所選出的上述存儲單元的上述電阻變化元件分別設(shè)置為第I低電阻狀態(tài)或 第I高電阻狀態(tài)；讀取步驟，通過讀取電路，向所選出的上述存儲單元施加比上述閾值電壓 高的第I電壓而讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)；故障檢測步 驟，在讀取所選出的上述存儲單元的電阻狀態(tài)時，若在所選出的上述存儲單元中流過規(guī)定 值以上的電流，則判定為所選出的上述存儲單元是具有短路故障的故障存儲單元；以及其 它存儲單元高電阻化步驟，通過上述寫入電路，對在與上述故障存儲單元相同的位線上以 及與上述故障存儲單元相同的字線上的至少某個上配置的上述故障存儲單元以外的其它存儲單元施加第2高電阻化脈沖，以使得將上述其它存儲單元的電阻變化元件設(shè)置為第2 高電阻狀態(tài)，該第2高電阻狀態(tài)表示出上述第I高電阻狀態(tài)的電阻值以上的電阻值。
根據(jù)該結(jié)構(gòu)，在使用了雙向的電流控制元件的交叉點陣列結(jié)構(gòu)的存儲單元中，能 夠確定具備具有閾值電壓的特性故障的電流控制元件的故障存儲單元、即具備具有短路故 障的電流控制元件的存儲單元，并進(jìn)行救濟(jì)。由于以將在配置有故障存儲單元的位線及字 線的至少某個上配置的其它存儲單元設(shè)置為第2高電阻狀態(tài)的方式施加第2高電阻化脈沖 電壓，因此在故障存儲單元能夠或者不能高電阻化的情況下，都能夠?qū)收洗鎯卧M(jìn)行 救濟(jì)。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲裝置。
并且，包含故障存儲單元高電阻化步驟，該故障存儲單元高電阻化步驟，在上述故 障檢測步驟之后，通過上述寫入電路，向上述故障存儲單元的上述電阻變化元件施加第3 高電阻化脈沖，以使得將上述故障存儲單元的上述電阻變化元件設(shè)置為第3高電阻狀態(tài)， 該第3高電阻狀態(tài)表示出上述第I低電阻狀態(tài)的電阻值以上的電阻值，上述第3高電阻化 脈沖具有上述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值。
根據(jù)該結(jié)構(gòu)，能夠通過使故障存儲單元自身高電阻化來進(jìn)行救濟(jì)。由此，能夠?qū)崿F(xiàn) 可靠性高的電阻變化型非易失性存儲裝置。
并且，優(yōu)選的是，在上述故障檢測步驟中，上述讀取電路向所選出的上述存儲單元 施加比上述閾值電壓低的第2電壓，在流過上述規(guī)定值以上的電流時，判定為所選出的上 述存儲單元是具有短路故障的故障存儲單元。
根據(jù)該結(jié)構(gòu)，由于施加比閾值電壓低的第2電壓，因此在沒有短路故障的存儲單 元中不會流過規(guī)定值以上的電流，僅在具有短路故障的存儲單元中流過規(guī)定值以上的電 流。因此，通過檢測該電流，能夠容易地判定故障的存儲單元。
并且，優(yōu)選的是，還包括故障存儲單元高電阻化檢查步驟，該故障存儲單元高電阻 化檢查步驟，在對上述故障存儲單元實施了上述故障存儲單元高電阻化步驟之后，再次進(jìn) 行上述故障檢測步驟，檢測在上述故障存儲單元中是否流過規(guī)定值以上的電流，當(dāng)在所選 出的上述存儲單元中流過上述規(guī)定值以上的電流時，判定為上述故障存儲單元的上述電阻 變化元件沒有達(dá)到第3高電阻狀態(tài)的電阻值以上。
并且，優(yōu)選的是，還包括以下步驟在上述故障存儲單元高電阻化檢查步驟中，若 上述故障存儲單元的上述電阻變化元件成為比第3高電阻狀態(tài)的電阻值低的電阻值，則再 次進(jìn)行故障存儲單元高電阻化步驟，直到上述故障存儲單元的上述電阻變化元件達(dá)到第3 高電阻狀態(tài)的電阻值以上或反復(fù)了規(guī)定次數(shù)的故障存儲單元高電阻化步驟。
并且，優(yōu)選的是，在進(jìn)行上述故障存儲單元高電阻化步驟時，變更第2次以后的故 障存儲單元高電阻化檢查步驟的寫入條件。
根據(jù)該結(jié)構(gòu)，在第3高電阻化脈沖施加后判定是否成為第3高電阻狀態(tài)，再度施加 第3高電阻化脈沖，因此能夠使故障存儲單元可靠地高電阻化。由此，能夠?qū)崿F(xiàn)可靠性高的 電阻變化型非易失性存儲裝置。
并且，優(yōu)選的是，上述存儲單元陣列具備主存儲單元陣列，具有多個主存儲用的 上述存儲單元；以及冗余存儲單元陣列，具有多個冗余存儲單元，該冗余存儲單元用于在上 述主存儲單元陣列中的至少I個以上的上述存儲單元為故障存儲單元的情況下、與上述主 存儲單元陣列中的上述故障存儲單元置換而進(jìn)行使用；上述電阻變化型非易失性存儲裝置，將上述故障存儲單元的地址信息與上述冗余存儲單元的地址信息對應(yīng)地存儲在故障地址存儲電路中，在存儲器動作時，在訪問了上述故障存儲單元時，參照上述故障地址存儲電路對上述冗余存儲單元進(jìn)行訪問。
并且，優(yōu)選的是，還包括救濟(jì)步驟，該救濟(jì)步驟中，在故障存儲單元高電阻化檢查步驟中判定為上述故障存儲單元的上述電阻變化元件達(dá)到第3高電阻狀態(tài)的電阻值以上的情況下，將上述故障存儲單元的地址信息存儲在上述故障地址存儲電路中。
根據(jù)該結(jié)構(gòu)，能夠?qū)⒐收洗鎯卧脫Q為冗余存儲單元，因此能夠?qū)收洗鎯卧M(jìn)行救濟(jì)而實現(xiàn)可靠性高的電阻變化型非易失性存儲裝置。
以下，對于本發(fā)明的電阻變化型非易失性存儲裝置(以下也簡稱為“非易失性存儲裝置”)的實施方式，參照附圖進(jìn)行說明。并且，對于本發(fā)明，參照以下的實施方式及附圖進(jìn)行說明，但這以例示為目的，本發(fā)明不限于此。以下說明的實施方式均表示本發(fā)明優(yōu)選的一個具體例。以下實施方式示出的數(shù)值、形狀、材料、構(gòu)成要素、構(gòu)成要素的配置位置及連接方式、步驟、步驟的順序等作為一例，并非對本發(fā)明進(jìn)行限定。并且，在以下實施方式的構(gòu)成要素中，對于表示本發(fā)明的最上位概念的獨立權(quán)利要求中沒有記載的構(gòu)成要素，作為構(gòu)成更優(yōu)選方式的任意構(gòu)成要素進(jìn)行說明。
(第I實施方式)
[存儲單元]
圖1為本發(fā)明第I實施方式的存儲單元的結(jié)構(gòu)圖的一例。圖1所示的存儲單元 10，由串聯(lián)連接的電流控制元件20和電阻變化元件30構(gòu)成。
在圖1中，電阻變化元件30經(jīng)由接觸體41而與電流控制元件20連接，由電阻變化元件30和電流控制元件20構(gòu)成I位的IDlR型的存儲單元10。存儲單元10的一個端子經(jīng)由接觸體40而與下部布線50連接，存儲單元10的另一個端子經(jīng)由接觸體42而與上部布線51連接。
這里，圖1的存儲單元10形成了使電流控制元件20在下、使電阻變化元件30在上的連接關(guān)系，但是也可以顛倒該連接關(guān)系，形成使電流控制元件20在上、使電阻變化元件30在下的連接關(guān)系。
電流控制元件20具備下部電極(第I電極)21、上部電極(第2電極)23、以及在下部電極21與上部電極23之間夾持的電流控制層22 (半導(dǎo)體層22或絕緣體層22)。下部電極21與半導(dǎo)體層22物理性且電氣性地接觸而形成肖特基結(jié)，上部電極23與半導(dǎo)體層22 物理性且電氣性地接觸而形成肖特基結(jié)，具有雙向的整流特性。在替代半導(dǎo)體層22而使用絕緣體層22的情況下，由下部電極21、絕緣體層22以及上部電極23構(gòu)成隧道二極管，具有雙向的整流特性。
g卩，電流控制元件20以二極管等為代表，是在電流控制元件20的兩端施加的電壓與在電流控制元件20的兩端流過的電流表現(xiàn)出非線性特性 的元件，是流動的電流的方向根據(jù)所施加的電壓的極性而改變的雙向型的二極管。即，電流控制元件20在正的施加電壓區(qū)域和負(fù)的施加電壓區(qū)域分別具有閾值電壓，在向電流控制元件20的兩端施加的電壓的絕對值為閾值電壓(VF)以下的情況下，電流控制元件20的電阻值增大，流過的電流的絕對值是幾乎不流過電流的程度，而在向電流控制元件20的兩端施加的電壓的絕對值超過閾值電壓(VF)的情況下，電流控制元件20的電阻值變得極小，具有流過的電流的絕對值非線性增加的特性。即，在向電流控制元件20的兩端施加的電壓的絕對值在閾值電壓(VF)以下的情況下，在電流控制元件20中只流過微小的截止(off)電流，因此電流控制元件20成為截止?fàn)顟B(tài)。并且，在向電流控制元件20的兩端施加的電壓的絕對值在閾值電壓(VF)以上的情況下，在電流控制元件20中流過大的導(dǎo)通(on)電流，因此電流控制元件20成為導(dǎo)通狀態(tài)。電流控制元件20具有根據(jù)在電流控制元件20的兩端施加的電壓而具有導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的開關(guān)功能。在電流控制元件20為上下對稱結(jié)構(gòu)的情況下(即兩個電極為相同材料且電流控制層22在上下方向上質(zhì)地均勻)，電流控制元件20的電壓一電流特性表現(xiàn)出相對于正負(fù)的施加電壓大致點對稱的特性。即，正的施加電壓區(qū)域與負(fù)的施加電壓區(qū)域的閾值電壓的絕對值表現(xiàn)為大致相同的值。
本實施方式的電流控制元件20例如構(gòu)成為具備由鉭氮化物構(gòu)成的下部電極21、 由氮含有率比Si3N4小的氮不足型的氮化硅膜構(gòu)成的半導(dǎo)體層22、以及由鉭氮化物構(gòu)成的上部電極23的MSM (Metal 一 Semiconductor 一 Metal)二極管。半導(dǎo)體層22的厚度可以是例如3 20nm。氮化硅膜可以通過減小氮含有率而形成以具有半導(dǎo)體特性，能夠通過簡單的制造工藝制作作為MSM 二極管而構(gòu)成的二極管。例如，氮不足型的氮化硅膜(SiNz 0 < z ^ O. 85)例如可以通過采用Si靶的氮氣環(huán)境中的反應(yīng)濺射來形成。此時，可以在室溫條件下，使腔室的壓力為O.1Pa IPa,使Ar/N2流量為18sccm/2sccm來進(jìn)行制作。
并且,本實施方式的電流控制元件20也可以是MIM(Metal — Insulator 一 Metal) 二極管、PN 二極管、肖特基二極管、齊納二極管。在MIM 二極管的情況下，成為在下部電極 21與上部電極23之間具備絕緣體層22而替代半導(dǎo)體層的結(jié)構(gòu)。并且，電流控制元件20也可以是僅向一個方向流過電流的單向型的電流控制元件。電阻變化元件30具備下部電極 (第3電極)31、上部電極(第4電極)34、以及在下部電極31與上部電極34之間夾持的電阻變化層35。這里，電阻變化層35將第I過渡金屬氧化物層32和第2過渡金屬氧化物層33 層疊而構(gòu)成，該第I過渡金屬氧化物層32由氧不足型的過渡金屬氧化物構(gòu)成，該第2過渡金屬氧化物層33由氧不足度比第I過渡金屬氧化物層32的氧不足度小的過渡金屬氧化物構(gòu)成。在本實施方式中，作為一例，將第I氧不足型的鉭氧化物層(以下稱為第ITa氧化物層)32和第2鉭氧化物層(以下稱為第2Ta氧化物層)33層疊而構(gòu)成。這里，第2Ta氧化物層33的氧含有率比第ITa氧化物層32的氧含有率高。換言之，第2Ta氧化物層33的氧不足度比第ITa氧化物層32的氧不足度小。所謂氧不足度，是指在各個過渡金屬中相對于構(gòu)成其化學(xué)計量組成的氧化物的氧的量而言不足的氧的比例。例如，在過渡金屬為鉭(Ta)的情況下，化學(xué)計量的氧化物的組成為Ta2O5,因此可以表現(xiàn)為Ta02.5。Ta02.5的氧不足度為0%。 例如，TaOu的組成的氧不足型的鉭氧化物的氧不足度，是氧不足度=(2. 5 -1. 5)/2. 5 = 40%。并且，Ta2O5的氧含有率是氧在總原子數(shù)中所占的比率(0/ (Ta + 0))，為71. 4atm%。 因此，氧不足型的鉭氧化物中，氧含有率大于O、小于71. 4atm%。
構(gòu)成電阻變化層35的金屬也可以使用鉭以外的過渡金屬。作為過渡金屬，可以使用鉭(Ta)、鈦(Ti)、鉿(Hf)、鋯(Zr)、鈮(Nb)、鎢(W)等。由于過渡金屬可以成為多個氧化狀態(tài)，因此能夠通過氧化還原反應(yīng)實現(xiàn)不同的電阻狀態(tài)。例如，在使用鉿氧化物的情況下，可以確認(rèn)，將第I鉿氧化物 層32的組成設(shè)為HfOx時X為0. 9以上1. 6以下，并且，將第2鉿氧化物層33的組成設(shè)為HfOy時，在y比X的值大的情況下，電阻變化層35的電阻值穩(wěn)定而高速地變化。該情況下，優(yōu)選的是，第2鉿氧化物層33的膜厚為3nm以上4nm以下。并且，在使用鋯氧化物的情況下，可以確認(rèn)，將第I鋯氧化物層32的組成設(shè)為ZrOx時X為O. 9以 上1. 4以下，并且，將第2鋯氧化物層33的組成設(shè)為ZrOy時，在y比x的值大的情況下，電 阻變化層35的電阻值穩(wěn)定而高速地變化。該情況下，優(yōu)選的是，第2鋯氧化物層33的膜厚 為Inm以上5nm以下。
并且，構(gòu)成第I過渡金屬氧化物層32的第I過渡金屬和構(gòu)成第2過渡金屬氧化物 層33的第2過渡金屬可以使用不同的過渡金屬。該情況下，優(yōu)選的是，與第I過渡金屬氧 化物層32相比，第2過渡金屬氧化物層33的氧不足度小，即電阻高。通過采用這種結(jié)構(gòu)， 當(dāng)電阻變化時在下部電極31及上部電極34間施加的電壓能夠向第2過渡金屬氧化物層33 分配更多的電壓，能夠更容易引起在第2過渡金屬氧化物層33中發(fā)生的氧化還原反應(yīng)。并 且，優(yōu)選的是，在第I過渡金屬與第2過渡金屬使用互不相同的材料的情況下，第2過渡金 屬的標(biāo)準(zhǔn)電極電位比第I過渡金屬的標(biāo)準(zhǔn)電極電位小?？梢哉J(rèn)為，在電阻高的第2過渡金 屬氧化物層33中形成的微小的細(xì)絲(filament)(導(dǎo)電通路)中發(fā)生氧化還原反應(yīng)，其電阻 值變化，從而發(fā)生電阻變化現(xiàn)象。例如，通過對第I過渡金屬氧化物層32使用氧不足型的 鉭氧化物、對第2過渡金屬氧化物層33使用鈦氧化物(TiO2),能夠得到穩(wěn)定的電阻變化動 作。鈦(標(biāo)準(zhǔn)電極電位=一1. 63eV)是標(biāo)準(zhǔn)電極電位比鉭(標(biāo)準(zhǔn)電極電位=一 O. 6eV)低的 材料。標(biāo)準(zhǔn)電極電位的值越大則表現(xiàn)出越難以氧化的特性。通過對第2過渡金屬氧化物層 33配置標(biāo)準(zhǔn)電極電位比第I過渡金屬氧化物層32小的金屬氧化物，從而在第2過渡金屬氧 化物層33中更容易發(fā)生氧化還原反應(yīng)。
可以認(rèn)為，在上述各材料的層疊結(jié)構(gòu)的電阻變化膜中，都是在電阻高的第2過渡 金屬氧化物層33中形成的微小的細(xì)絲中發(fā)生氧化還原反應(yīng)而電阻值變化，從而發(fā)生電阻 變化現(xiàn)象。即，可以認(rèn)為，以下部電極31為基準(zhǔn)，對第2過渡金屬氧化物層33側(cè)的電極34 施加了正的電壓時，電阻變化膜35中的氧離子被吸引到第2過渡金屬氧化物層33側(cè)，在第 2過渡金屬氧化物層33中形成的微小的細(xì)絲中發(fā)生氧化反應(yīng)，微小的細(xì)絲的電阻増大。反 之，以下部電極31為基準(zhǔn)，對第2過渡金屬氧化物層33側(cè)的電極34施加了負(fù)的電壓時，第 2過渡金屬氧化物層33中的氧離子被推向第I過渡金屬氧化物層32側(cè)，在第2過渡金屬氧 化物層33中形成的微小的細(xì)絲中發(fā)生還原反應(yīng)，微小的細(xì)絲的電阻減小。
與氧不足度較小的第2過渡金屬氧化物層33連接的上部電極34例如由鉬(Pt)、 銥(Ir)等標(biāo)準(zhǔn)電極電位比構(gòu)成第2過渡金屬氧化物層33的過渡金屬及構(gòu)成下部電極31的 材料的標(biāo)準(zhǔn)電極電位更高的材料構(gòu)成。并且，下部電極31由以標(biāo)準(zhǔn)電極電位比上部電極34 的標(biāo)準(zhǔn)電極電位低的材料(例如TaN (氮化鉭)等)為主成分的電極材料構(gòu)成。具體而言，在 第I過渡金屬氧化物層32、第2過渡金屬氧化物層33使用鉭氧化物的情況下，優(yōu)選的是，下 部電極31從由TaN、W、N1、Ta、T1、Al等構(gòu)成的組中選擇，上部電極34從由Pt、Ir、Pd、Ag、 Cu.Au等構(gòu)成的組中選擇。通過采用這種結(jié)構(gòu)，在上部電極34與第2過渡金屬氧化物層33 的界面附近的第2過渡金屬氧化物層33中，選擇性地發(fā)生氧化還原反應(yīng)，能夠獲得穩(wěn)定的 電阻變化現(xiàn)象。
在對以上這樣構(gòu)成的非易失性存儲元件30進(jìn)行驅(qū)動時，通過外部電源將滿足規(guī) 定條件的電壓施加在下部電極31與上部電極34之間。
并且，也可以將圖1的電流控制元件20與電阻變化元件30的上下連接關(guān)系顛倒 進(jìn)行連接，也可以將第I過渡金屬氧化物層32與第2過渡金屬氧化物層33的上下連接關(guān)系顛倒，也可以將下部電極31與上部電極34的上下連接關(guān)系顛倒。
圖2為圖1所示的本實施方式的存儲單元10的等價電路圖。在圖2中，示出了存儲單元100將電流控制元件101與電阻變化元件102串聯(lián)連接的等價電路圖，存儲單元100 的一個端子Tl與電流控制元件101連接，存儲單元100的另一個端子T2與電阻變化元件 102連接。并且，端子Tl與下部布線50連接，端子T2與上部布線51連接。
在圖2中，若在存儲單元100的兩個端子Tl與T2間施加電壓Vce，則由于施加電壓Vce根據(jù)電流控制元件101與電阻變化元件102各自的阻抗而被分壓，從而Vce=Vdi + Vre0這里，Vdi是在電流控制元件101的兩端施加的電壓，Vre是在電阻變化元件102的兩端施加的電壓。
這里，若向電流控制元件101施加的電壓Vdi的絕對值超過閾值電壓(VF)，則電流控制元件101成為導(dǎo)通狀態(tài)，在存儲單元100中流過存儲單元電流Ice。另一方面，若向電流控制元件101施加的電壓Vdi的絕對值在閾值電壓(VF)以下，則電流控制元件101成為截止?fàn)顟B(tài)，在存儲單元100中僅流過微小的電流即截止電流Ioff。即，根據(jù)向存儲單元100 施加的電壓相對于閾值電壓(VF)的高低，電流控制元件101成為導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)，從而能夠?qū)⒋鎯卧?00控制為選擇狀態(tài)或非選擇狀態(tài)。
圖3A為表示本實施方式的正常的存儲單元10的電壓電流特性的圖。對于具有圖1的結(jié)構(gòu)的存儲單元10，示出了將上部布線51相對于下部布線50成為高電壓的極性作為正的電壓、將下部布線50相對于上部布線51成為高電壓的極性作為負(fù)的電壓、將從上部布線51向下部布線50流動的電流的方向作為正的電流方向、將從下部布線50向上部布線51 流動的電流的方向作為負(fù)的電流方向時，向存儲單元10的兩端施加了電壓的情況下的電壓與電流的關(guān)系的實測值。
對于存儲單元10， 以與上部布線51相比下部布線50成為高電位的方式施加電壓， 即在圖3A中施加負(fù)極性的電壓，則從約一 3. 5V附近(A點)開始流出電流，在超過約一 4. OV 的附近，電阻變化元件30開始從高電阻狀態(tài)向第I低電阻狀態(tài)變化。并且，若施加到一 5. OV (B點)，則電流的絕對值與施加電壓的絕對值相應(yīng)地增大，電阻值緩緩降低。即，能夠?qū)?yīng)于向存儲單元10施加的電壓(或者電流)來設(shè)定低電阻狀態(tài)的任意的電阻值。
另一方面，對于存儲單元10，以與下部布線50相比上部布線51成為高電位的方式施加電壓，即在圖3A中施加正極性的電壓，則從約2. 6V附近(C點)開始流出電流，在與向低電阻狀態(tài)的變化電壓大致對稱的5. OV附近(D點)，電阻變化元件30開始從低電阻狀態(tài)向高電阻狀態(tài)變化，在存儲單元10中流動的電流減少。并且，若將電壓施加到6. OV附近 (D’點)，則電流與施加電壓相應(yīng)地增加，而當(dāng)降低施加電壓時，由于與提高施加電壓時相比電流減小，因此可知向更高電阻的狀態(tài)變化。
S卩，圖3A所示的實測數(shù)據(jù)中，對于具有圖1的結(jié)構(gòu)的存儲單元10，示出了如下雙向型的電阻變化特性，即以上部布線51的電壓為基準(zhǔn)，當(dāng)下部布線50的電壓成為第I低電阻化寫入電壓(第I低電阻化脈沖)Vwll (在圖3A中Vwll表示絕對值，上部布線51的電位比下部布線50的電位低Vwll)時，變化為第I低電阻狀態(tài)(B點)，以下部布線50的電壓為基準(zhǔn)，當(dāng)上部布線51的電壓成為高電阻化開始電壓VwhO時，開始從低電阻狀態(tài)向高電阻狀態(tài)變化(D點)。并且，圖3A所示的實測數(shù)據(jù)中，示出了第I低電阻化寫入電壓Vwll和高電阻化開始電壓VwhO相對于實測數(shù)據(jù)的原點具有大致對稱的電壓、電流關(guān)系。若施加比高電阻化開始電壓VwhO更高的第I高電阻化寫入電壓(第I高電阻化脈沖)Vwhl，則成為第I 高電阻狀態(tài)(D’點)。這里，D’點的電阻值比D點的電阻值大。
并且，即使向存儲單元10施加電壓，從A點到C點所示的電壓區(qū)間也是不明顯地流過電流的電壓帶。這是由于存儲單元10的電流控制元件20成為截止?fàn)顟B(tài)，因此在存儲單元10中幾乎不流過電流。即，存儲單元10的電流控制元件20是根據(jù)施加電壓而流動的電流具有非線性特性的元件，因此向電流控制元件20施加的電壓的絕對值為電流控制元件20的閾值電壓(VF)以下時幾乎不流過電流，電流控制元件20視為截止?fàn)顟B(tài)，在存儲單元 10中幾乎不流過電流。這里，所謂電流控制元件20的閾值電壓(VF)，是指在僅流過將電流控制元件20視為截止?fàn)顟B(tài)的情況下的電流(最大截止電流)時向電流控制元件20施加的最大電壓。并且，所謂電流控制元件20的最大截止電流，是指至少比存儲單元10的電阻變化元件30為高電阻狀態(tài)時流過的最大電流IHR小的電流值，在本實施方式的一例中，IHR為 10 μ Α,因此電流控制元件20的最大截止電流小于10 μ A即可。
并且，A點或C點對應(yīng)于電流控制元件20的閾值電壓(VF)和向電阻變化元件30 施加的電壓的合計電壓，在按陣列狀配置了多個存儲單元10的存儲單元陣列(交叉點陣列) 中，向所選擇的存儲單元(選擇存儲單元)10施加超過從該A點到C點的電壓帶的電壓，向沒有選擇的存儲單元(非選擇存儲單元)施加在從該A點到C點間的電壓范圍內(nèi)的電壓,從而抑制向非選擇單元的漏電流，實現(xiàn)向所選擇的存儲單元10流過電流的動作。
在讀取存儲單元10的電阻狀態(tài)時，例如向存儲單元10施加圖3Α所示的讀取電壓 Vread，對此時流過的電流進(jìn)行判定，從而能夠判別存儲單元10的電阻狀態(tài)。即，在圖3A所示的特性的情況下，當(dāng)存儲單元10的電阻變化元件30為第I低電阻狀態(tài)時，作為讀取電壓 Vread，例如在施加了 4. OV的電壓時在存儲單元10中流過約55 μ A左右的電流。但是，當(dāng)存儲單元10的電阻變化元件30為第I高電阻狀態(tài)時，施加讀取電壓Vread (4. 0V)時，在存儲單元10中流過約10 μ A左右的電流。通過判定該電流值，能夠判別存儲單元10的狀態(tài)。
這樣，若存儲單元10的電壓電流特性為圖3Α所示的正常的特性，則通過向存儲單元10施加讀取電壓Vread并判定此時流過的存儲單元電流,能夠判別存儲單元10的電阻狀態(tài)。但是，例如，若存儲單元10的電流控制元件20損壞，則在短路故障時，在存儲單元10 中流通過剩的電流。并且，在斷路故障時，幾乎不流過電流而無法判別存儲單元10的電阻狀態(tài)。因此，需要檢測出故障的存儲單元(故障存儲單元)，使在故障存儲單元中不流過異常電流。
圖3Β示意性地示出了圖1所示的電阻變化元件30的電壓電阻特性的一部分。橫軸是在電阻變化元件30的下部電極31與上部電極34之間以下部電極為基準(zhǔn)而施加的電壓值，縱軸是電阻變化元件30的電阻值。
若從處于低電阻狀態(tài)的狀態(tài)O起緩慢增加向電阻變化元件30施加的電壓，則電阻變化元件30在電壓VwhO (AO)開始高電阻化。若進(jìn)一步增加向電阻變化元件30施加的電壓，則電阻變化元件30在電壓Vwh4成為具有最大電阻值的高電阻狀態(tài)BI (極限高電阻狀態(tài))。即使`進(jìn)一步增加向電阻變化元件30施加的電壓，電阻變化元件30的電阻值也不變化 (Cl)。即使從Cl緩慢減少向電阻變化元件30施加的電壓，電阻值也不下降，維持極限電阻狀態(tài)。
從狀態(tài)AO到狀態(tài)BI的電阻變化元件30的電壓電阻特性具有規(guī)定的傾斜度(實際為非線性)。為了成為通常的高電阻狀態(tài)Al (第I高電阻狀態(tài))，施加對應(yīng)的第I高電阻化寫入電壓Vwhl。為了成為電阻值比低電阻狀態(tài)(第I低電阻狀態(tài))高的第3高電阻狀態(tài)A3， 施加對應(yīng)的第3高電阻化寫入電壓Vwh3。為了成為比第I高電阻狀態(tài)高的第2高電阻狀態(tài)A2，施加對應(yīng)的第2高電阻化寫入電壓Vwh2。并且，若施加Vwh4以上的電壓，則能夠成為極限高電阻狀態(tài)。
[故障存儲單元的特性]
圖4是表示在本實施方式中、電流控制元件20具有正常特性的存儲單元10和電流控制元件20具有故障特性(短路故障)的存儲單元10的電壓電流特性的圖。對于通過圖1的下部布線50和上部布線51選擇的存儲單元10，將與下部布線50相比上部布線51成為高電壓的極性作為正的電壓。在將從上部布線51向下部布線50流動的電流的方向作為正的電流方向時，向具有第I低電阻狀態(tài)的正常的存儲單元10施加的正的電壓和電流如特性(I)所示，向存儲單元10施加的電壓的絕對值為約2. 6V以下時，在存儲單元10中幾乎不流過電流，若超過2. 6V，則在存儲單元10中流過電流，隨著所施加的電壓的增加，流動的電流非線性地增加。
另一方面，在電流控制元件20完全損壞而成為短路狀態(tài)的故障的存儲單元10的情況下，電阻變化元件30的特性是支配性的。因此，在電阻變化元件30的電阻值例如為 20kΩ的情況下，具有故障特性的存儲單元10如圖4的特性(2)所示，電壓和電流的特性示出線性的特性。
這里，例如，當(dāng)向存儲單元10的兩端施加了 2. 6V電壓時，在具有如圖4的特性(I) 所示那樣的正常特性的存儲單元10的情況下，在存儲單元10中僅流過幾μ A左右的電流。 另一方面，在具有如特性(2)所示那樣的完全短路損壞的特性的存儲單元10的情況下，若同樣地施加2. 6V，則如F點所示，在存儲單元10中流過約130 μ A左右的電流。
S卩，相對于通過下部布線50和上部布線51選擇出的存儲單元10，若以向電流控制元件20施加電流控制元件20成為截止?fàn)顟B(tài)的閾值電壓VF以下的電壓的方式，在存儲單元的兩端施加2. 6V電壓，則在表現(xiàn)特性(I)那樣的正常特性的情況下，如E點所示幾乎不流過電流，但是在具有表現(xiàn)特性(2)那樣的短路故障特性的電流控制元件20的存儲單元10 的情況下，流過如F點所示那樣的更大的電流。因此，通過以對存儲單元10的電流控制元件20施加閾值電壓以下的電壓的方式對存儲單元10施加用于故障檢測的電壓Vtestl (本實施方式的情況下為2. 6V)，檢測此時在存儲單元10中流過的電流的差異，能夠判定是否為故障存儲單元。
以上，對電流控制元件20完全損壞而成為短路狀態(tài)的特性(2)的情況進(jìn)行了記載，但是在電流控制元件20沒有完全損壞而處于中間性短路狀態(tài)的情況下，例如在電流控制元件20的閾值電壓比正常存儲單元10的電流控制元件20的閾值電壓低的故障特性的情況下，也能夠同樣地判定。
圖4的特性(3)、特性(4)是電流控制元件20的閾值電壓分別比正常存儲單元10 的電流控制元件20的閾值電壓VF小時的電壓電流特性。若在存儲單元 10的兩端施加2. 6V 電壓，則由于特性(3)和特性(4)的情況下的電流控制元件20具有故障特性，因此如G點和 H點所示，在存儲單元10中分別流過約100 μ A和約25 μ A左右的電流。另一方面，在表現(xiàn)出特性(I)那樣的正常特性的存儲單元10的情況下，由于如E點所示地幾乎不流過電流， 因此通過檢測該電流的差異，能夠調(diào)查故障存儲單元的特性。
并且，在向存儲單元10的兩端施加了1. 8V電壓的情況下，在具有特性(I)和特性(4)的特性的存儲單元10中幾乎不流過電流，但是在具有特性(2)和特性(3)的特性的存儲單元10中，如I點和J點所示，分別流過約80 μ A和約25 μ A左右的電流。即，根據(jù)存儲單元10的電流控制元件20的閾值電壓，向存儲單元10施加用于特性鑒別的電壓Vtest2 (本實施方式的情況下為1. 8V等)，從而能夠鑒別存儲單元10的電流控制元件20的特性。
接著，在存儲單元10具有故障特性(斷路故障)的情況下，即使向存儲單元10施加讀取電壓Vread，在存儲單元10中也幾乎不流過電流。在本實施方式中，例如在作為讀取電壓Vread而施加了 3V的情況下，如特性(I)所示那樣，在存儲單元10的電阻變化元件30的電阻值為第I低電阻狀態(tài)、電流控制元件20表現(xiàn)出正常特性的存儲單元10的情況下，如K 點所示那樣流過約5 μ A左右的存儲單元電流，但是在具有斷路故障的存儲單元10的情況下，僅流過I μ A左右以下的電流(未圖示)。S卩，在使存儲單元10的電阻變化元件30為第I 低電阻狀態(tài)之后，通過向存儲單元10施加讀取電壓Vread (本實施方式的情況下為3. 0V), 能夠判定存儲單元10的斷路故障。
并且，在判定斷路故障的情況下，若對短路故障的存儲單元10進(jìn)行實施，則在存儲單元10中流通過剩的電流，電阻變化元件30的電阻值變化，或者電阻變化元件30損壞， 因此優(yōu)選的是，在進(jìn)行短路故障的存儲單元10的檢測之后，對短路故障的存儲單元10以外的存儲單元10實施斷路故障的判定。
[電阻變化型非易失性存儲裝置]
圖5示出第I實施方式的電阻變化型非易失性存儲裝置200的結(jié)構(gòu)圖。如圖5所示，本實施方式的電阻變化型非易失性存儲裝置200在基板上具備存儲器主體部201。存儲器主體部201具備存儲單元陣列202、字線選擇電路203、位線選擇電路204、用于進(jìn)行數(shù)據(jù)寫入的寫入電路205、用于進(jìn)行數(shù)據(jù)讀取的讀取電路206、以及數(shù)據(jù)信號輸入輸出電路207。
讀取電路206由讀出放大器(sense amplifier) 300、位線控制電壓切換電路400 和發(fā)生位線控制電壓的位線控制電壓發(fā)生電路500構(gòu)成，與用于進(jìn)行從外部輸入輸出的數(shù)據(jù)信號的輸入輸出的數(shù)據(jù)信號輸入輸出電路207連接。
并且，該電阻變化型非易失性存儲裝置200具備地址信號輸入電路208和控制電路209，該地址信號輸入電路208接受從電阻變化型非易失性存儲裝置200的外部輸入的地址信息，該控制電路209接受從電阻變化型非易失性存儲裝置200的外部輸入的控制信號。
并且，寫入用電源210具備低電阻化用電源211和高電阻化用電源212，低電阻化用電源211的輸出VL與高電阻化用電源212的輸出VH被供給到存儲器主體部201的寫入電路205。
并且，該電阻變化型非易失性存儲裝置200具備故障地址存儲電路213和地址比較電路214，該故障地址存儲電路213存儲通過讀取電路206檢測出的故障地址，該地址比較電路214進(jìn)行地址比較。
并且，本 實施方式的電阻變化型非易失性存儲裝置200的動作模式具有向存儲單元寫入數(shù)據(jù)的寫入模式；將存儲單元的數(shù)據(jù)讀取的通常讀取模式；判定存儲單元的特性的單元特性判定模式；以及將短路故障的存儲單元設(shè)置為電阻值比第I低電阻狀態(tài)高的第3高電阻狀態(tài)、與正常的存儲單元進(jìn)行置換的救濟(jì)模式。
存儲單元陣列202具備主存儲單元陣列600和冗余存儲單元陣列610，該主存儲單元陣列600將圖2所示的多個存儲單元100在行方向和列方向上配置成矩陣狀，該冗余存儲單元陣列610配置有多個同樣如圖2所示的多個存儲單元100。冗余存儲單元陣列610 通過在主存儲單元陣列600的各行上分別配置相同個數(shù)的存儲單元100而構(gòu)成。作為一例，圖5的冗余存儲單元陣列610中，在主存儲單元陣列600的各行上各配置I個存儲單元 100，構(gòu)成一列的冗余存儲單元陣列610。
并且，存儲單元陣列202具備互相交叉地排列的多個字線WLl、WL2、WL3、…和多個位線BL1、BL2、BL3、…，還具備與位線BL1、BL2、BL3、…平行配置的至少I個以上的冗余位線BLRl、…。
如圖5所示，多個字線WL1、WL2、WL3、…在與基板的主面平行的同一平面內(nèi)(第I 平面內(nèi))相互平行地配置。同樣地，多個位線BL1、BL2、BL3、…在與第I平面平行的同一平面內(nèi)(與第I平面平行的第2平面內(nèi))相互平行地配置，冗余位線BLR1、…在第2平面內(nèi)與位線BL1、BL2、BL3、…平行地配置。
并且，上述第I平面與第2平面平行地配置，多個字線WL1、WL2、WL3、…與多個位線BL1、BL2、BL3、…立體交叉地配置，多個字線WL1、WL2、WL3、…與冗余位線BLR1、…也立體交叉地配置。
在主存儲單元陣列600內(nèi)，在字線WL1、WL2、WL3、…與位線BL1、BL2、BL3、…的立體交叉的位置上，配置有存儲單元M11、M12、M13、M21、M22、M23、M31、M32、M33、...(以下表述為“存儲單元M11、M12、M13、…”)，在冗余存儲單元陣列610內(nèi)，在字線WL1、WL2、WL3、... 與冗余位線BLRl、…的立體交叉的位置上，配置有冗余存儲單元MB1、MB2、MB3、…。S卩，多個字線WL1、WL2、WL3、…對主存儲單元陣列600和冗余存儲單元陣列610共通地配置。
存儲單元M11、M12、M13、…由電流控制元件 D11、D12、D13、D21、D22、D23、D31、D32、 D33、...(以下表述為“電流控制元件D11、D12、D13、···”)以及與電流控制元件Dll、D12、 D13、…串聯(lián)連接的電阻變化元件R11、R12、R13、R21、R22、R23、R31、R32、R33、…(以下表述為“電阻變化元件R11、R12、R13、···”)構(gòu)成。同樣地，冗余存儲單元MB1、MB2、MB3、... 由電流控制元件DB1、DB2、DB3、…以及與電流控制元件DB1、DB2、DB3、…串聯(lián)連接的電阻變化元件RB1、RB2、RB3、…構(gòu)成。
S卩，如圖5所示，主存儲單元陣列600內(nèi)的電阻變化元件R11、R21、R31、...的一個端子與電流控制元件Dl1、D21、D31、…連接，·另一個端子與位線BLl連接，電阻變化元件 R12、R22、R32、…的一個端子與電流控制元件D12、D22、D32、…連接，另一個端子與位線 BL2連接，電阻變化元件R13、R23、R33、…的一個端子與電流控制元件D13、D23、D33、... 連接，另一個端子與位線BL3連接。并且，電流控制元件D11、D12、D13、…的一個端子與電阻變化元件R11、R12、R13、…連接，另一個端子與字線WLl連接，電流控制元件D21、D22、 D23、…的一個端子與電阻變化元件R21、R22、R23、…連接，另一個端子與字線WL2連接， 電流控制元件D31、D32、D33、…的一個端子與電阻變化元件R31、R32、R33、…連接，另一個端子與字線WL3連接。
同樣地，冗余存儲單元陣列610內(nèi)的電阻變化元件RBl、RB2、RB3、…的一個端子與電流控制元件DBl、DB2、DB3連接，另一個端子與冗余位線BLRl、…連接。并且，電流控制元件DB1、DB2、DB3、…的一個端子與電阻變化元件RB1、RB2、RB3、…連接，另一個端子與字線WL1、WL2、WL3、…連接。
并且，在本實施方式中，在位線側(cè)連接電阻變化元件，在字線側(cè)連接電流控制元件，但是也可以在位線側(cè)連接電流控制元件，在字線側(cè)連接電阻變化元件。并且，在本實施方式中，冗余存儲單元陣列的冗余位線BLR1、···至少有I個即可，也可以按照在冗余存儲單元陣列中配置的存儲單元100的列數(shù)而搭載多個。
字線選擇電路203接受從地址信號輸入電路208輸出的行地址信息，根據(jù)該行地址信息，向多個字線WL1、WL2、WL3、…中的所選擇的字線施加從寫入電路205供給的電壓， 并且向沒有被選擇的字線施加規(guī)定的非選擇行施加電壓(Vss以上Vwl以下的電壓、或者 Vss以上Vwh以下的電壓)或者將其設(shè)置為高阻抗(Hi — Z)狀態(tài)。
并且，同樣地，位線選擇電路204接受從地址信號輸入電路208輸出的列地址信息和來自地址比較電路214的地址一致判定信號，根據(jù)該列地址信息和地址一致判定信號， 向多個位線BL1、BL2、BL3、…以及冗余位線BLR1、…中的所選擇的位線施加從寫入電路 205供給的電壓或者從讀取電路206供給的電壓，并且向沒有被選擇的位線施加規(guī)定的非選擇列施加電壓(Vss以上Vwl以下的電壓、或者Vss以上Vwh以下的電壓、或者Vss以上 Vbl以下的電壓)或者將其設(shè)置為高阻抗(H1- Z)狀態(tài)。
并且，字線選擇電路203以及位線選擇電路204與本發(fā)明的存儲器選擇電路相當(dāng)。
寫入電路205接受從控制電路209輸出的寫入信號，對通過字線選擇電路203和位線選擇電路204選擇出的存儲單元施加寫入電壓，從而能夠改寫存儲單元的狀態(tài)。
在圖5所示的電阻變化型非易失性存儲裝置200中，在寫入模式時，例如，對正常的存儲單元M11，若以BLl為基準(zhǔn)向WLl施加成為高電位的第I低電阻化寫入電壓Vwll，則電阻變化元件Rll變化為第I低電阻狀態(tài)。并且，同樣地，對正常的存儲單元M11，若以WLl 為基準(zhǔn)向BLl施加成為高電位的第I高電阻化寫入電壓Vwhl，則電阻變化元件Rll變化為第I高電阻狀態(tài)。
讀取電路206在通常讀取模式時，在通過字線選擇電路203選擇出的字線與通過位線選擇電路204選擇出的位線間施加讀取電壓Vblr，利用讀出放大器300判定在存儲單元中流動的存儲單元電流，從而能夠讀取存儲單元所存儲的狀態(tài)。并且，在單元特性判定模式時，在通過字線選擇電路203選擇出的字線與通過位線選擇電路204選擇出的位線間施加單元特性判定電壓Vblt，利用讀出放大器300判定在存儲單元中流動的存儲單元電流， 從而能夠判定存儲單元的單元特性。
這里，位線控制電壓發(fā)生電路500發(fā)生讀取鉗位電壓Vcr、單元特性判定鉗位電壓 Vct，以用來按照通常讀取模式時及單元特性判定模式時的各個模式，設(shè)定通過位線選擇電路204選擇出的選擇位線的電位。
并且，位線控制電壓切換電路400能夠按照通常讀取模式和單元特性判定模式， 來切換向讀出放大器供給的電壓，使得在通常讀取模式時，將從位線控制電壓發(fā) 生電路500 輸出的讀取鉗位電壓Vcr向讀出放大器300供給，在單元特性判定模式時，將從位線控制電壓發(fā)生電路500輸出的單元特性判定鉗位電壓Vct向讀出放大器300供給。
讀出放大器300按照通常讀取模式時以及單元特性判定模式時，根據(jù)從位線控制電壓切換電路400供給的讀取鉗位電壓Vcr或單元特性判定鉗位電壓Vct，將位線的電位分別設(shè)定為讀取電壓Vblr或單元特性判定電壓Vblt。
并且，讀出放大器300在通常讀取模式時，根據(jù)經(jīng)由位線選擇電路204而讀取的存 儲單元電流，對存儲單元的電阻變化元件的狀態(tài)是第I低電阻狀態(tài)還是第I高電阻狀態(tài)進(jìn) 行讀取，其結(jié)果經(jīng)由數(shù)據(jù)信號輸入輸出電路207向外部輸出。并且，在單元特性判定模式 時，根據(jù)經(jīng)由位線選擇電路204而讀取的存儲單元電流，對存儲單元的狀態(tài)是正常狀態(tài)還 是故障狀態(tài)進(jìn)行讀取，其結(jié)果經(jīng)由數(shù)據(jù)信號輸入輸出電路207向外部輸出，并且也向故障 地址存儲電路213輸出。
控制電路209在寫入模式中，按照從數(shù)據(jù)信號輸入輸出電路207輸入的輸入數(shù)據(jù) Din，將指示寫入用電壓的施加的信號向?qū)懭腚娐?05輸出，在通常讀取模式中，將指示讀 取用電壓的施加的信號向讀取電路206輸出，在單元特性判定模式中，將指示用于判定存 儲單元的特性的單元判定用電壓的施加的信號向讀取電路206輸出，在救濟(jì)模式中，將指 示用于將存儲單元設(shè)置成電阻值比第I低電阻狀態(tài)高的第3高電阻狀態(tài)的寫入用電壓的施 加的信號向?qū)懭腚娐?05輸出，將進(jìn)行救濟(jì)處理的信號向存儲器主體部201輸出。
地址信號輸入電路208接受從外部輸入的地址信息，基于該地址信息將行地址信 息向字線選擇電路203輸出，并且將列地址信息向位線選擇電路204輸出。這里，所謂地址 信息，是表示存儲單元陣列202內(nèi)的特定的存儲單元的地址的信息，列地址信息是表示存 儲單元陣列202內(nèi)的特定的列的地址信息，行地址信息是表示存儲單元陣列202內(nèi)的特定 的行的地址信息。并且，地址信號輸入電路208向故障地址存儲電路213、地址比較電路214 輸出地址信息(列地址信息、行地址信息)。
故障地址存儲電路213在讀取電路206的單元特性判定模式時，在判定為所選擇 的存儲器故障時，將從地址信號輸入電路208輸入的列地址信息存儲為故障地址。具體而 言，故障地址存儲電路213具有圖6A所示那樣的地址變換表213a。圖6A示出了故障地址 存儲電路213具備的地址變換表的一例。在圖6A中，示出了以位線單位進(jìn)行故障存儲單元 的救濟(jì)的情況。如圖6A所示，地址變換表213a將具有故障存儲單元的故障位線和具有置 換目標(biāo)的冗余存儲單元的冗余位線對應(yīng)地存儲。并且，故障存儲單元不僅可以按照位線單 位進(jìn)行置換，也可以按照字線單位或存儲單元單位進(jìn)行置換。在按照字線單位或存儲單元 單位進(jìn)行故障存儲單元的救濟(jì)的情況下，可以將具有故障存儲單元的故障字線或故障存儲 單元，與將故障字線或故障存儲單元置換的置換目標(biāo)的冗余字線或冗余存儲單元對應(yīng)地存 儲在地址變換表213a中。
地址比較電路214對從地址信號輸入電路208輸入的列地址信息與故障地址存儲 電路213存儲的故障位線地址進(jìn)行比較，將一致或不一致的地址一致判定信號向位線選擇 電路204輸出。在從地址信號輸入電路208輸入的列地址信息與故障地址存儲電路213存 儲的故障位線的地址一致的情況下，在后面說明的救濟(jì)模式中，通過圖6A所示的地址變換 表213a，將故障位線(例如BL3)置換為置換目標(biāo)的冗余位線(例如BLRl)而進(jìn)行記錄的寫入 及讀取。
寫入用電源210由低電阻化用電源211和高電阻化用電源212構(gòu)成，其輸出分別 向存儲器主體部201的寫入電路205供給。
圖6B為表示圖5的讀取電路206的結(jié)構(gòu)的一例的電路圖。
讀取電路206具備讀出放大器300、位線控制電壓切換電路400、位線控制電壓發(fā)生電路500。
讀出放大器300由比較電路310、電流鏡(current mirror)電路320和位線電壓控制晶體管NI構(gòu)成。電流鏡電路320由PMOS晶體管PU PMOS晶體管P2、PMOS晶體管P3 和恒流電路330構(gòu)成。電流鏡電路320的PMOS晶體管PU PMOS晶體管P2和PMOS晶體管 P3的各自的源極端子與電源連接，各自的柵極端子互相連接，并且，PMOS晶體管Pl的漏極端子與恒流電路330的一個端子連接。恒流電路330的另一個端子與接地電位連接。PMOS 晶體管P2的漏極端子與比較電路310的一個輸入端子(例如+端子)、位線電壓控制晶體管 NI的漏極端子連接。PMOS晶體管P3的漏極端子與位線控制電壓發(fā)生電路500連接。位線電壓控制晶體管NI的柵極端子與位線控制電壓切換電路400的輸出端子連接，位線電壓控制晶體管NI的源極端子經(jīng)由讀取電路206的端子BLIN，與位線選擇電路204連接。比較電路310的另一個端子(例如一端子)與讀取電路206的端子SAREF連接，比較電路310的輸出端子經(jīng)由讀取電路206的輸出端子SA0UT，與數(shù)據(jù)信號輸入輸出電路207連接，向外部輸出數(shù)據(jù)。
這里，通過由PMOS晶體管PI與PMOS晶體管P2各自的尺寸比決定的磁鏡比 (mirror ratio) M2 (=P2/P1),來放大(或衰減)在恒流電路330中流過的基準(zhǔn)電流Iref, 決定PMOS晶體管P2的負(fù)載電流Ild2 (=IrefX磁鏡比M2)。并且，通過由PMOS晶體管Pl 與PMOS晶體管P3各自的尺寸比決定的磁鏡比M3 (=P3/P1)，來放大(或衰減)在恒流電路 330中流過的基準(zhǔn)電流Iref，決定PMOS晶體管P3的負(fù)載電流Ild3 (=IrefX磁鏡比M3)。 通過使PMOS晶體管P2與PMOS晶體管P3為相同尺寸，能夠?qū)⒇?fù)載電流設(shè)定為相同電流值 (Ild2=Ild3)o
另一方面，由于向位線電壓控制晶體管NI的柵極端子施加從位線控制電壓切換電路400輸出的鉗位電壓(Vcr或Vct)，因此，向位線電壓控制晶體管NI的源極端子(端子 BLIN)施加比從位線控制電壓切換電路400輸出的鉗位電壓(Vcr或Vct)下降了位線電壓控制晶體管NI的閾值電壓Vtn后的電壓，并經(jīng)由位線選擇電路204向所選擇的位線施加。
并且，將位線電壓控制晶體管NI的漏極端子(端子SAIN)的電位向比較電路310 的+端子施加，從端子SAREF向比較電路310的一端子施加基準(zhǔn)電壓Vref。比較電路310 對向一端子施加的基準(zhǔn)電壓Vref和向+端子施加的端子SAIN的電位進(jìn)行比較。若端子 SAIN的電位比端子SAREF的電位低，則比較電路310向輸出端子輸出L電位，若端子SAIN 的電位比端子SAREF的電位高，則比較電路310向輸出端子輸出H電位，從而將存儲單元10 的狀態(tài)經(jīng)由數(shù)據(jù)信號輸入輸出電路207向外部輸出。
S卩，若在存儲單元10中流動的電流大，則端子SAIN的電位從H電位迅速向L電位變化，若在存儲單元10中流動的電流小，則端子SAIN的電位從H電位緩慢向L電位變化或者維持H電位不變。并且，按照規(guī)定的輸出讀出定時將端子SAIN與端子SAREF的電位通過比較電路310進(jìn)行比較，則若端子SAIN的電位較低，則向輸出端子SAOUT輸出L電位，判定為在存儲單元10中流動的電流小。并且，同樣地，若端子SAIN的電位較高，則向輸出端子 SAOUT輸出H電位，判定為在存儲單元10中流動的電流大。并且，雖然在 圖6B中沒有示出， 從端子SAREF施加的基準(zhǔn)電壓Vref也可以在電阻變化型非易失性存儲裝置200內(nèi)部發(fā)生， 或者也可以從外部端子施加。
向位線電壓控制晶體管NI的柵極端子施加的電壓由位線控制電壓發(fā)生電路500生成。位線控制電壓發(fā)生電路500由參考電流控制元件RD10、NM0S晶體管NlO和參考電阻變化元件RElO構(gòu)成。
參考電流控制元件RDlO的一個端子與電流鏡電路320的PMOS晶體管P3的漏極端子連接，并且與位線控制電壓發(fā)生電路500的輸出端子OUTl連接，從輸出端子將讀取鉗位電壓Vcr輸出。參考電流控制元件RDlO的另一個端子與NMOS晶體管NlO的漏極端子和柵極端子連接，并且與輸出端子0UT2連接，從輸出端子將單元特性判定鉗位電壓Vct輸出。
NMOS晶體管NlO的源極端子與參考電阻變化元件RElO的一個端子連接，參考電阻變化元件RElO的另一個端子接地。
這里，參考電流控制元件RDlO以及參考電阻變化元件RElO由與存儲單元陣列202 所含的電流控制元件D11、D12、D13、…、電阻變化元件R11、R12、R13、…相同的元件構(gòu)成。 這里雖然沒有明確記載，但是參考電阻變化元件RElO能夠與存儲單元陣列202所含的電阻變化元件同樣地設(shè)定為高電阻狀態(tài)或低電阻狀態(tài)，為了至少檢測出低電阻狀態(tài)的存儲單元，優(yōu)選的是，參考電阻變化元件RElO的電阻值設(shè)定為存儲單元陣列202的平均的高電阻狀態(tài)的電阻值。
若將向參考電阻變化元件RElO施加的電壓設(shè)為Vre (與電阻變化元件Rll、R12、 R13、…大致相同的施加電壓)，將NMOS晶體管NlO的閾值電壓設(shè)為Vtn (與NMOS晶體管 NI大致相同的閾值電壓)，將參考電流控制元件RDlO的閾值電壓設(shè)為VF (與電流控制元件 D11、D12、D13、…大致相同的閾值電壓)，則從位線控制電壓發(fā)生電路500的輸出端子OUTI 輸出的讀取鉗位電壓Vcr以及從輸出端子0UT2輸出的單元特性判定鉗位電壓Vct分別用 (式I)、(式2)表示。
Vcr = Vre + Vtn + VF…(式 I)
Vct=Vre + Vtn…(式 2)
NMOS晶體管NlO以與讀出放大器300的位線電壓控制晶體管NI相同的晶體管尺寸構(gòu)成，讀出放大器300的PMOS晶體管P3以與PMOS晶體管P2相同的晶體管尺寸構(gòu)成，但是也可以保持位線電壓控制晶體管NI與PMOS晶體管P2的尺寸比，以縮小NMOS晶體管NlO 與PMOS晶體管P3的尺寸構(gòu)成。
通過采用這種結(jié)構(gòu)，模擬地從輸出端子OUTl輸出比讀取電路206的端子BLIN的電壓(即對存儲單元進(jìn)行讀取動作時的位線電壓)高出位線電壓控制晶體管NI的閾值電壓 Vtn的電壓。并且，從輸出端子0UT2輸出比輸出端子OUTl低出參考電流控制元件RDlO的閾值電壓 VF’(也可以與存儲單元的電流控制元件的閾值電壓VF相同)的電壓。并且，從輸出端子OUTl以及輸出端子0UT2輸出的電壓分別與本實施方式的第I輸出以及第2輸出相當(dāng)。
位線控制電壓切換電路400由開關(guān)SWl和SW2構(gòu)成。位線控制電壓切換電路400 的開關(guān)SWl的一個端子與位線控制電壓發(fā)生電路500的輸出端子OUTl連接。開關(guān)SW2的一個端子與位線控制電壓發(fā)生電路500的輸出端子0UT2連接。開關(guān)SWl和開關(guān)SW2各自的另一個端子互相連接，與讀出放大器300的位線電壓控制晶體管NI的柵極端子連接。位線控制電壓切換電路400在讀出放大器300的通常讀取模式時，使SWl為接通狀態(tài)、SW2為斷開狀態(tài)，從而將位線控制電壓發(fā)生電路500的輸出端子OUTl的讀取鉗位電壓Vcr向晶體管NI的柵極端子輸出。并且，在單元特性判定模式時，使SWl為斷開狀態(tài)、SW2為接通狀態(tài)，從而將位線控制電壓發(fā)生電路500的輸出端子0UT2的單元特性判定鉗位電壓Vct向晶體管NI的柵極端子輸出。
通過以上的結(jié)構(gòu)，由于向位線施加的電壓不超過比在位線電壓控制晶體管NI的柵極端子上施加的電壓低出晶體管NI的閾值電壓Vtn的電壓，因此在通常讀取模式時向位線施加的讀取電壓Vblr與在單元特性判定模式時向位線施加的單元特性判定電壓Vblt能夠分別以(式3)、(式4)表示。
Vblr = Vre + VF…(式 3)
Vblt = Vre...(式 4)
接著，對在通常讀取模式時的存儲單元的讀取動作進(jìn)行說明。
圖7為用于說明主存儲單元陣列600中的電流通路的電路圖。為了簡化說明，在將上述圖5的主存儲單元陣列600配置為3X3的情況下的電路圖中，示出了選擇存儲單元 M22的情況下的一例。并且，圖8為圖7的等價電路圖。
對于圖7的主存儲單元陣列601的全部存儲單元為正常存儲單元時的存儲單元的電阻狀態(tài)的讀取，以存儲單元M22的電阻狀態(tài)的讀取作為例子進(jìn)行說明。
在通常讀取模式中讀取存儲單元M22的電阻狀態(tài)時，向通過字線選擇電路203選擇出的字線WL2提供Vss電位，向通過位線選擇電路204選擇出的位線BL2施加(式3)所示的讀取電壓Vblr，將非選擇位線BLl、BL3以及非選擇字線WLl、WL3設(shè)置為高阻抗?fàn)顟B(tài) (H1- Z)來選擇存儲單元M22。在本實施方式中，使非選擇位線BLl、BL3以及非選擇字線 WLU WL3為高阻抗?fàn)顟B(tài)，但是也可以設(shè)定為在選擇位線BL2與選擇字線WL2間施加的電壓以下的電壓值。
在選擇了存儲單元M22的情況下，如圖8所示，非選擇存儲單元陣列602中的非選擇存儲單元M11、M12、M13、M21、M23、M31、M32、M33等價表示為，3級串聯(lián)連接的存儲單元相對于存儲單元M22并聯(lián)連接。即，在非選擇存儲單元陣列602中流動的全部非選擇存儲單元電流Σ Inselr，在從選擇位線BL2到選擇字線WL2的最短電流路徑中經(jīng)由至少3級以上的非選擇存儲單元，在多個電流通路中流過電流。在各級中并聯(lián)連接多個非選擇存儲單元， 第I級連接與選擇位線BL2連接的非選擇存儲單元M12、M32，第2級連接與非選擇位線BLl 或BL3、非選擇字線WLl或WL3連接的非選擇存儲單元M11、M13、M31、M33，第3級連接與選擇字線WL2連接的非選擇存儲單元M21、M23。存儲單元陣列的規(guī)模越大，則與第2級連接的非選擇存儲單元的并聯(lián)連接數(shù)越大，阻抗越小。若在行方向上配置M (= 100個)個存儲單元并且在列方向上配置N (= 100個)個存儲單元，則位于第2級的存儲單元為(M — I) X (N -1)個(接近約10000個)，因此阻抗小得幾乎可以忽視。
因此，向非選擇存儲單元施加的電壓根據(jù)在第I級和第2級配置的非選擇存儲單元M12、M32、M21、M23的阻抗比進(jìn)行分壓，因此在行方向和列方向的存儲單元為相同個數(shù)的情況下，若各存儲單元的電阻狀態(tài)相同，則在選擇位線BL2和選擇字線WL2間施加的讀取電壓Vblr的約1/2以下的電壓被施加到在第I級和第2級配置的非選擇存儲單元M12、M32、 M21、M23。因此，若非選擇的存儲單元M11、M12、M13、M21、M23、M31、M32、M33分別是圖4的特性(1)所示的正常存儲單元，則向非選擇存儲單元祖1、] 12、]\113、]\121、]\123、]\01、]\02、]\03 的電流控制元件D11、D12、D13、D21、D23、D31、D32、D33施`加閾值電壓VF以下的電壓，因此成為截止?fàn)顟B(tài)。因此，在各個非選擇存儲單元] 11、]\112、]\113、]\121、]\123、]\01、]\02、]\03中流過的非選擇單元電流的和Σ Insel僅流過比I μ A還小的截止電流。
S卩，在讀取存儲單元Μ22的電阻狀態(tài)時流動的在選擇位線BL2中流動的選擇位線電流Iblr如(式5)所示,成為選擇單元電流Iselr與全部非選擇單元電流SInselr的和。 但是，由于全部非選擇單元電流Σ Inselr的值小得幾乎可以忽略，因此在選擇位線BL2中流動的選擇位線電流Iblr可以近似為(式6)那樣。因此，選擇存儲單元Μ22的存儲單元電流能夠經(jīng)由選擇位線BL2讀取，能夠讀取選擇存儲單元Μ22的電阻變化元件R22是第I高電阻狀態(tài)還是低電阻狀態(tài)。
Iblr=Iselr + Σ Inselr...(式 5) Iblrh lselr...(式 6)
并且，在圖8所示的非選擇存儲單元陣列602中，經(jīng)由3級非選擇存儲單元從選擇位線BL2向選擇字線WL2流動的非選擇電流通路，至少具有以下的(a) (d)4個通路。因此，全部非選擇存儲單元電流Σ Inselr如(式7)所示。
(a) Inselr (a) M12 — Mil — M21
(b) Inselr (b) M12 — M13 — M23
(c) Inselr (c) M32 — M31 — M21
(d) Inselr (d) M32 — M33 — M23
ΣInselr=Inselr (a) + Inselr (b)
+ Inselr (c) + Inselr (d)…(式 7)
這里，在所選擇的存儲單元M22的電流控制元件D22損壞而短路的情況下，電流控制元件D22成為視為導(dǎo)通狀態(tài)的狀態(tài)，位線電壓Vblr全部施加于電阻變化元件R22。因此，在存儲單元M22的電阻變化元件R22為低電阻狀態(tài)或第I高電阻狀態(tài)下，選擇位線電流 Iblr都成為在正常存儲單元的情況下流動的存儲單元電流以上的值。因此，無法正確地讀取與存儲單元M22的電阻變化元件R22的電阻狀態(tài)相應(yīng)的電流，因此無法檢測存儲單元M22 的電阻狀態(tài)。
對于這樣的電流控制元件發(fā)生短路故障的故障存儲單元的判定方法以及故障存儲單元的救濟(jì)方法，將在后面進(jìn)行敘述。
并且，說明在存儲單元陣列中的選擇存儲單元以外包含具有發(fā)生短路故障的電流控制元件的故障存儲單元的情況下的存儲單元的讀取。
圖9為用于說明主存儲單元陣列601中的非選擇存儲單元之一、例如存儲單元M23 發(fā)生短路故障的情況下的電流通路的電路圖。為了簡化說明，在將上述圖5的主存儲單元陣列600配置為3X3的情況下的電路圖中，示出了選擇存儲單元M22、且存儲單元M23發(fā)生短路故障的情況下的一 例。并且，圖10為圖9的等價電路圖。
對在讀取模式中讀取圖9的主存儲單元陣列601中的存儲單元M22的電阻狀態(tài)的情況進(jìn)行說明。在通常讀取模式中讀取存儲單元M22的電阻狀態(tài)的情況下，如前所述，向通過字線選擇電路203選擇出的字線WL2提供Nss電位，向通過位線選擇電路204選擇出的位線BL2施加(式3)所示的讀取電壓Vblr，非選擇位線BL1、BL3以及非選擇字線WL1、WL3 設(shè)置為高阻抗?fàn)顟B(tài)(H1- Z)而選擇存儲單元M22。在本實施方式中，使非選擇位線BL1、BL3 以及非選擇字線WLl、WL3成為高阻抗?fàn)顟B(tài)，但是也可以設(shè)定為在選擇位線BL2和選擇字線 WL2間施加的電壓以下的電壓值。
這里，例如，在主存儲單元陣列601的非選擇存儲單元M23發(fā)生短路故障的情況下，在主存儲單元陣列601中流過異常電流Ifaill、Ifail2，因此影響主存儲單元陣列601 整體，無法正確地檢測選擇存儲單元M22的電阻狀態(tài)。
具體而言，如圖10所示，若非選擇存儲單元陣列602中的非選擇存儲單元M23發(fā)生短路故障，則存儲單元M23成為大致視為導(dǎo)通狀態(tài)的狀態(tài)，在之前的非選擇電流通路的 (b)及(d)的多個電流通路中電阻值降低而流過異常電流，因此(式7)所示的全部非選擇存儲單元電流Σ Inselr的值成為較大值，無法正常地讀取在選擇存儲單元M22中流動的存儲單元電流。即，只要故障存儲單元M23與主存儲單元陣列601連接，則即使故障存儲單元M23 為非選擇狀態(tài)，也會在非選擇存儲單元陣列602中流過異常電流，對主存儲單元陣列601整體產(chǎn)生影響，從而難以檢測選擇存儲單元M22的電阻變化元件R22的電阻狀態(tài)。
在本申請中，對判定發(fā)生了這樣的短路故障的故障存儲單元并進(jìn)行救濟(jì)的方法進(jìn)行如下表示。
[故障存儲單元的判定方法]
圖11為用于說明本實施方式的存儲單元陣列202中的電流通路的電路圖。為了簡化說明，在將上述圖5的主存儲單元陣列600配置為3X3的情況下的電路圖中，對選擇存儲單元M22的情況下的一例進(jìn)行表示。并且，圖12為圖11的等價電路圖。
首先，對在單元特性判定模式中判定圖11的主存儲單元陣列601中的存儲單元 M22的情況進(jìn)行說明。在單元特性判定模式中判定存儲單元M22是正常狀態(tài)還是發(fā)生短路故障的狀態(tài)的情況下，向通過字線選擇電路203選擇出的字線WL2提供Vss電位，向通過位線選擇電路204選擇出的位線BL2施加(式4)所示的單元特性判定電壓Vblt，非選擇位線 BL1、BL3以及非選擇字線WLl、WL3設(shè)置為高阻抗?fàn)顟B(tài)(Hi — Z)而選擇存儲單元M22。即， 向位線BL2施加比通常讀取模式中的位線電壓Vblr低出參考電流控制元件RDlO的閾值電壓VF’(與電流控制元件D22大致相同的閾值電壓)的位線電壓Vblt。并且，在本實施方式中，使非選擇位線BL1、BL3以及非選擇字線WLl、WL3成為高阻抗?fàn)顟B(tài)，但是也可以設(shè)定為在選擇位線BL2與選擇字線WL2間施加的電壓以下的電壓值。
如圖12所示，在單元特性判定模式中，在選擇位線中流動的選擇位線電流Iblt成為在所選擇的存儲單元M22中流動的選擇存儲單元電流Iselt與在非選擇存儲單元陣列 602中流動的全部非選擇存儲單元電流SInselt的和。這里，向存儲單元M22施加在選擇位線BL2與選擇字線WL2間提供的單元特性判定電壓Vblt，根據(jù)存儲單元M22的單元特性狀態(tài)流過選擇存儲單元電流Iselt。另一方面，向非選擇存儲單元陣列602施加在選擇位線BL2與選擇字線WL2間提供的單元特性判定電壓Vblt。無論采用哪種組合都等價地成為3級串聯(lián)連接，因此向選擇位線BL2施加的單元特性判定電壓Vblt按照非選擇存儲單元 M11、M12、M13、M21、M23、M31、M32、M33各自的阻抗而被分壓施加。因此，非選擇存儲單元陣列602中的非選擇存儲單元M11、M12、M13、M21、M23、M31、M32、M33為正常存儲單元的情況下，由于僅向各自的電流控制元件施加閾值電壓VF以下的電壓，因此各自的電流控制元件成為截止?fàn)顟B(tài)，非選擇存儲單元陣列602的全部非選擇存儲單元電流Σ Inselt幾乎不流過電流。即，選擇位線電流Iblt與選擇存儲單元電流Iselt幾乎相同，能夠讀取所選擇的存儲單元M22的單元特性狀態(tài)。并且，即使在非選擇存儲單元陣列602中的非選擇存儲單元 M11、M12、M13、M21、M23、M31、M32、M33中的某一個存儲單元是發(fā)生短路故障的故障存 儲單元的情況下，在選擇位線BL2和選擇字線WL2間提供的單元特性判定電壓Vblt也比電流控制元件D22的閾值電壓VF低。因此，即使3級串聯(lián)連接的存儲單元中的一個發(fā)生短路故障，若其它兩個存儲單元正常，則僅向各自的電流控制元件施加閾值電壓VF以下的電壓。因此， 各自的電流控制元件成為截止?fàn)顟B(tài)，非選擇存儲單元陣列602的全部非選擇存儲單元電流 Σ Inselt幾乎不流過電流。S卩，選擇位線電流Iblt與選擇存儲單元電流Iselt幾乎相同。 因此，通過檢測選擇位線電流Iblt，能夠讀取所選擇的存儲單元M22的單元特性狀態(tài)。
即，在讀取存儲單元M22的狀態(tài)的情況下流動的在選擇位線BL2中流動的選擇位線電流Iblt如(式8)所示,成為選擇單元電流Iselt與全部非選擇單元電流Σ Inselt的和，全部非選擇單元電流SInselt的值小得幾乎可以忽略。因此，在選擇位線BL2中流動的選擇位線電流Iblt可以近似為(式9)那樣，選擇存儲單元M22的存儲單元電流能夠經(jīng)由選擇位線BL2讀取,能夠讀取存儲單兀M22是正常狀態(tài)還是短路故障狀態(tài)。
Iblt=Iselt + Σ Inselt…(式 8)blt N iselt...(式 9)
這里，在所選擇的存儲單元M22為正常存儲單元的情況下，若將(式4)所示的位線電壓Vblt施加給存儲單元M22，則由于向電流控制元件D22施加閾值電壓VF以下的電壓， 因此電流控制元件D22成為截止?fàn)顟B(tài)。由此，與電阻變化元件R22的電阻狀態(tài)無關(guān)地，選擇位線電流Iblt幾乎不流過電流。
另一方面，在存儲單元M22的電流控制元件D22短路損壞的情況下，電流控制元件 D22成為視為導(dǎo)通狀態(tài)的狀態(tài)，位線電壓Vblt全部施加到電阻變化元件R22。這里，電阻變化元件R22為低電阻狀態(tài)時，由于根據(jù)電阻變化元件R22的電阻值而流過選擇位線電流 Iblt,因此通過用讀取電路206檢測電流，能夠判定存儲單元M22短路損壞。這里，例如在向低電阻狀態(tài)的電阻變化元件R22和正常的電流控制元件D22施加了閾值電壓時電流控制元件D22視為截止?fàn)顟B(tài)(流過最大截止電流)的情況下，在異常的電流控制元件D22中流過在正常的電流控制元件D22中流動的最大截止電流以上的電流的情況下，讀取電路206也可以判定“存儲單元M22損壞”。
但是，在電阻變化元件R22為第I高電阻狀態(tài)時，在電阻變化元件R22中幾乎不流過選擇位線電流Iblt，因此難以判定電流控制元件D22是否損壞。
即，在使用了雙向型的電流控制元件的本實施方式的電阻變化型非易失性存儲裝置200中，在單元特性判定模式中，至少在選擇存儲單元M22的電阻變化元件R22為低電阻狀態(tài)的情況下，能夠判定選擇存儲單元M22的電流控制元件D22的狀態(tài)是正常狀態(tài)還是短路損壞狀態(tài)，能夠進(jìn)行故障存儲單元的地址的確定。并且，在選擇存儲單元M22的電阻變化元件R22為第I高電阻狀態(tài)的情況下，無法正確判定選擇存儲單元M22的電流控制元件D22 的狀態(tài)(正常狀態(tài)或短路損壞狀態(tài))，但是通過在將選擇存儲單元M22的電阻變化元件R22 設(shè)置為低電阻狀態(tài)后實施單元特性判定模式，能夠判定選擇存儲單元M22的電流控制元件 D22的狀態(tài)是正常狀態(tài)還是損壞狀態(tài)。
并且，在流過非選擇存儲單元陣列602的非選擇電流通路中，由于串聯(lián)連接了 3級存儲單元，因此即使非選擇存儲單元陣列602中的漏電流通路路徑中的至少2位以下的存儲單元損壞，只要殘留的I位正常則不流過全部非選擇存儲單元陣列電流SInselt。因此， 通過判定在選擇位線BL2中流動的選擇位線電流Iblt,能夠進(jìn)行故障存儲單元的地址的確定。并且，例如，即使如M12、M11、M23那樣存在超過2位的故障存儲單元，由于在(a) (d) 的漏電流通路上都僅有2位以下的故障存儲單元，因此幾乎不流過非選擇存儲單元陣列電流Insel，同樣地能夠進(jìn)行故障存儲單元的地址的確定。并且，相同漏電流通路上的3位全 部為故障存儲單元的情況下，是存儲單元陣列202中的大部分存儲單元也具有同樣的故障 的情況，能夠通過解析等容易地發(fā)現(xiàn)故障存儲單元。
圖13是表示出通常讀取模式時、單元特性判定模式時的各設(shè)定狀態(tài)以及圖6B所 示的讀取電路206的輸出端子SAOUT的狀態(tài)的表(不同模式下的真值表)。在圖13中，“L”為 本實施方式的第I邏輯輸出，示出了存儲單元的電阻狀態(tài)為低電阻狀態(tài)時讀出放大器300 輸出L電位的情況。并且，“H”為本實施方式的第2邏輯輸出，示出了存儲單元的電阻狀態(tài) 為第I高電阻狀態(tài)時讀出放大器300的輸出為輸出H電位的情況。
在通常讀取模式時，如圖13所示，位線控制電壓切換電路400的SWl為接通狀態(tài)， SW2為斷開狀態(tài)，因此向圖6B所示的讀出放大器300的位線控制電壓控制晶體管NI的柵 極端子(節(jié)點CLMP)施加讀取鉗位電壓Vcr (= Vre + Vtn + VF)。因此,經(jīng)由位線選擇電 路204而與端子BLIN連接的選擇位線BL的電壓被設(shè)定為，從讀出放大器300的位線電壓 控制晶體管NI的柵極端子的讀取鉗位電壓Vcr下降了位線電壓控制晶體管NI的閾值電壓 Vtn后的(Vre + VF)以下的電壓。
這里，在所選擇的存儲單元為正常的單元時，存儲單元的電流控制元件成為導(dǎo)通 狀態(tài)，根據(jù)存儲單元的電阻變化元件的電阻狀態(tài)，決定在存儲單元中流動的存儲單元電流。 根據(jù)該存儲單元電流，經(jīng)由位線BL以及位線選擇電路204，讀取電路206的讀出放大器300 的端子SAIN的電位從H電位向L電位變化。這里,若存儲單元的電阻變化元件為低電阻狀 態(tài)，則存儲單元電流增大，端子SAIN的電位迅速向L電位變化，若存儲單元的電阻變化元件 為第I高電阻狀態(tài)，則存儲單元電流變小，端子SAIN的電位緩慢地向L電位變化或者維持H 電位不變。因此，按照規(guī)定的輸出定時將端子SAIN和端子SAREF的電位通過比較電路310 進(jìn)行比較，則若端子SAIN的電位較低，則向輸出端子SAOUT輸出L電位而判定為在存儲單 元中流動的電流小，若端子SAIN的電位較高，則向輸出端子SAOUT輸出H電位而判定為在 存儲單元中流動的電流大。即，若讀出放大器300輸出L電位，則存儲單元的狀態(tài)表示低電 阻狀態(tài)，若讀出放大器300輸出H電位，則存儲單元的狀態(tài)表示第I高電阻狀態(tài)。
另一方面，在所選擇的存儲單元的電流控制元件損壞時，向存儲單元施加的電壓 幾乎全部施加于電阻變化元件，因此即使電阻變化元件為第I高電阻狀態(tài)，也存在較多地 流過存儲單元電流的情況。即，若電阻變化元件為低電阻狀態(tài)，則讀出放大器300的輸出 成為L電位，存儲單元的狀態(tài)表示低電阻狀態(tài)，而在電阻變化元件為第I高電阻狀態(tài)的情況 下，讀出放大器300的輸出成為L電位或H電位，因此無法正確地判別存儲單元的電阻狀 態(tài)。
如上所述，在通常讀取模式中，在存儲單元為正常單元的情況下，根據(jù)讀出放大器 300的輸出電位，能夠判定存儲單元的電阻狀態(tài)。另一方面，在存儲單元的電流控制元件損 壞的情況下，無法判定存儲單元的電阻狀態(tài)。
并且，在單元特性判定模式時，如圖13所示，位線控制電壓切換電路400的SWl成 為斷開狀態(tài)、SW2成為接通狀態(tài)，因此向圖6B所示的讀出放大器300的位線電壓控制晶體 管NI的柵極端子(節(jié)點CLMP)施加單元特性判定鉗位電壓Vct (=Vre + Vtn)。因此，經(jīng)由 位線選擇電路204而與端子BLIN連接的選擇位線BL的電壓設(shè)定為，從讀出放大器300的 位線電壓控制晶體管NI的柵極端子的單元特性判定鉗位電壓Vct下降了位線電壓控制晶體管NI的閾值電壓Vtn后的(Vre)以下的電壓。
這里，在所選擇的存儲單元為正常單元時，存儲單元的電流控制元件成為截止?fàn)顟B(tài)，因此與存儲單元的電阻變化元件的電阻狀態(tài)無關(guān)地，在存儲單元中流動的存儲單元電流幾乎不流動。通過讀取電路206的讀出放大器300經(jīng)由位線BL以及位線選擇電路204 對該存儲單元電流進(jìn)行判定，則讀出放大器300的輸出與電阻變化元件的電阻狀態(tài)無關(guān)地輸出H電位。
另一方面，所選擇的存儲單元的電流控制元件損壞時，向存儲單元施加的電壓幾乎全部施加于電阻變化元件，因此即使電阻變化元件為第I高電阻狀態(tài)，也存在較多地流過存儲單元電流的情況。即，若電阻變化元件為低電阻狀態(tài)，則讀出放大器300的輸出成為 L電位，能夠判定電流控制元件損壞，而在電阻變化元件為第I高電阻狀態(tài)的情況下，讀出放大器300的輸出根據(jù)電阻變化元件的電阻值而成為L電位或H電位，因此無法正確地判別存儲單元的單元特性狀態(tài)。
在存儲單元的電阻變化元件為第I高電阻狀態(tài)的情況下，通過在預(yù)先將電阻變化元件設(shè)置為低電阻狀態(tài)后實施單元特性判定模式，從而能夠判定存儲單元的電流控制元件的狀態(tài)是正常狀態(tài)還是損壞狀態(tài)。在預(yù)先將電阻變化元件設(shè)置為低電阻狀態(tài)的情況下，當(dāng)在電流控制元件中不流過規(guī)定值以上的電流時，能夠明確地判斷為電流控制元件正常。為了將電阻變化元件設(shè)置為低電阻狀態(tài)，通過寫入電路205，以BL為基準(zhǔn)向WL施加成為高電位的低電阻化寫入電壓Vwl，則電阻變化元件變化為低電阻狀態(tài)。
如上所述，在單元特性判定模式中，至少能夠在存儲單元的電阻變化元件為低電阻狀態(tài)的情況下，判定存儲單元的電流控制元件的狀態(tài)。即，當(dāng)電阻變化元件為低電阻狀態(tài)并且在電流控制元件中流過規(guī)定值以上的電流時，能夠判定為存儲單元的電流控制元件具有短路異常。并且，所謂規(guī)定值，可以是上述存儲單元的電流控制元件的最大截止電流的值。最大截止電流例如是10 μ Ao
并且，在存儲單元的電阻變化元件為第I高電阻狀態(tài)的情況下，無法正確地判定存儲單元的電流控制元件的狀態(tài)，但是通過在將電阻變化元件設(shè)置為低電阻狀態(tài)后實施單元特性判定模式，能夠判定存儲單元的電流控制元件的狀態(tài)是正常狀態(tài)還是損壞狀態(tài)。被判定為具有處于損壞狀態(tài)的電流控制元件的存儲單元可以不使用或者進(jìn)行規(guī)定的修復(fù)處理等。
接著，對單元特性判定模式時的判定流程的一例進(jìn)行說明。
圖14為不依賴于存儲單元的電阻變化元件的狀態(tài)的單元特性判定模式時的判定流程的一例。
最初，將讀取電路206設(shè)定為單元特性判定模式(步驟SlOl )，則位線控制電壓切換電路400的SWl成為斷開狀態(tài)、SW2成為接通狀態(tài)。由此，選擇圖6Β所示的位線控制電壓發(fā)生電路500的輸出端子0UT2，向讀出放大器300的位線電壓控制晶體管NI的柵極端子施加單元特性判定鉗位電壓Vet。
接著，通過利用字線選擇電路203選擇出的字線和利用位線選擇電路204選擇出的位線，選擇存儲單元陣列202的至少I個存儲單元(步驟S102)。并且，對該選擇出的存儲單元進(jìn)行讀取動作(步驟S103)。
并且，判定向 讀出放大器300的輸出端子SAOUT輸出的電壓(步驟S104)，若為L電位則判定為是存儲單元的電流控制元件損壞的單元(步驟S105)。若為H電位則判定為是正常單元或者是沒有檢測出電流控制元件的損壞的單元(步驟S106)。并且，在判定了全部存儲單元區(qū)域(步驟S107)之后，結(jié)束單元特性判定模式。
S卩，在圖14的單元特性判定模式時的判定流程中，若向讀出放大器300的輸出端子SAOUT輸出L電位，則能夠判定為存儲單元的電流控制元件損壞。
圖15為將存儲單元的電阻變化元件的狀態(tài)最初設(shè)定為低電阻狀態(tài)之后的、單元特性判定模式時的判定流程的一例。
最初，將成為單元特性判定的對象的存儲單元設(shè)定為低電阻狀態(tài)(步驟S200)，然后，將讀取電路206設(shè)定為單元特性判定模式(步驟S201 )，則位線控制電壓切換電路400的 Sffl成為斷開狀態(tài)、SW2成為接通狀態(tài)。由此，選擇圖6B所示的位線控制電壓發(fā)生電路500 的輸出端子0UT2，向讀出放大器300的位線電壓控制晶體管NI的柵極端子施加單元特性判定鉗位電壓Vet。
接著，通過利用字線選擇電路203選擇出的字線和利用位線選擇電路204選擇出的位線，選擇存儲單元陣列202的至少I個存儲單元(步驟S202)。并且，對該選擇出的存儲單元進(jìn)行上述的單元特性判定動作(單元特性的讀取動作)(步驟S203)。
并且，判定向讀出放大器300的輸出端子SAOUT輸出的電壓(步驟S204)，若為L電位則判定為是存儲單元的電流控制元件損壞的單元(步驟S205)。若為H電位則判定為是正常單元(步驟S206)。并且，在判定了全部存儲單元區(qū)域(步驟S207)之后，結(jié)束單元特性判定模式。
S卩，在圖15的單元特性判定模式時的判定流程中，預(yù)先將存儲單元的電阻變化元件的狀態(tài)設(shè)定為低電阻狀態(tài)，從而能夠正確地判定存儲單元的電流控制元件是否損壞。
[存儲單元的救濟(jì)方法]
接著，對本實施方式的存儲單元的救濟(jì)方法進(jìn)行敘述。
圖16示出了在單元特性判定模式中被判定為故障存儲單元的存儲單元的救濟(jì)方法的流程圖的一例。具體而言，對故障存儲單元，通過將故障存儲單元的電阻變化元件設(shè)置為電阻值比第I低電阻狀態(tài)高的第3高電阻狀態(tài)，從而將在故障存儲單元中流動的異常電流切斷?；蛘?，替代故障存儲單元，對在與故障存儲單元相同的位線上以及與故障存儲單元相同的字線上的至少某一個上配置的故障存儲單元以外的其它存儲單元，通過將這些其它存儲單元的電阻變化元件設(shè)置為電阻值比第I高電阻狀態(tài)高的第2高電阻狀態(tài)，從而切斷在故障存儲單元中流動的異常電流?；蛘?，對故障存儲單元、以及在與故障存儲單元相同的位線上和與故障存儲單元相同的字線上的至少某一個上配置的故障存儲單元以外的其它存儲單元，通過將這些存儲單元的電阻變化元件分別設(shè)置為上述高電阻狀態(tài)，從而切斷在故障存儲單元中流動的異常電流。并且，為了采用冗余存儲單元替代被設(shè)置為上述高電阻狀態(tài)的存儲單元(對象存儲單元)而代用正常的存儲單元，存儲被設(shè)置為高電阻狀態(tài)的存儲單元的地址。
如圖16所示，在本實施方式的故障存儲單元的救濟(jì)方法中，最初將電阻變化型非易失性存儲裝置設(shè)定為寫入模式(高電阻化)(步驟S301) ，對通過利用字線選擇電路203選擇出的字線和利用位線選擇電路204選擇出的位線所選擇的存儲單元陣列202的至少I個故障存儲單元，進(jìn)行高電阻化寫入動作?；蛘?，替代故障存儲單元或者與故障存儲單元一起，對在與故障存儲單元相同的位線上以及與故障存儲單元相同的字線上的至少某一個上 配置的故障存儲單元以外的其它存儲單元，進(jìn)行高電阻化寫入動作(步驟S302)。并且，將進(jìn) 行高電阻化寫入動作的存儲單元稱為對象存儲單元。
此時，向故障存儲單元施加用于將故障存儲單元的電阻變化元件設(shè)置為第3高電 阻狀態(tài)的第3高電阻化寫入電壓(第3高電阻化脈沖)。并且，向在與故障存儲單元相同的 位線上以及與故障存儲單元相同的字線上的至少某一個上配置的故障存儲單元以外的其 它存儲單元，施加用于將這些其它存儲單元的電阻變化元件設(shè)置為第2高電阻狀態(tài)的第2 高電阻化寫入電壓(第2高電阻化脈沖)。
然后，設(shè)定為故障檢測模式(步驟S303)，通過讀取電路206的讀出放大器300判定 是故障存儲單元成為第3高電阻狀態(tài)還是故障存儲單元以外的其它存儲單元成為第2高電 阻狀態(tài)(步驟S304)。
在故障存儲單元成為第3高電阻狀態(tài)的情況下，或者在故障存儲單元以外的其它 存儲單元成為第2高電阻狀態(tài)的情況下，判斷為對象存儲單元高電阻化成功(步驟S305)， 將對象存儲單元的地址存儲在故障地址存儲電路213中(步驟S306)并結(jié)束。
另一方面，在步驟S304中，在對象存儲單元沒有成為規(guī)定的高電阻狀態(tài)的情況 下，將模式設(shè)定再次設(shè)定為寫入模式(高電阻化)(步驟S307)。然后，判定是否能夠設(shè)定其 他寫入條件(步驟S308)，若能夠設(shè)定其他寫入條件則設(shè)定為其他寫入條件(步驟S309)，再 度對故障存儲單元或者故障存儲單元以外的其它存儲單元，進(jìn)行上述的高電阻化寫入動作 (步驟 S302)。
這里，所謂其他寫入條件，例如將寫入電壓值、寫入電流值、寫入脈沖時間、寫入驅(qū) 動器的驅(qū)動能力等改變。更具體而言，可以向故障存儲單元施加電壓值的絕對值比第3高 電阻化寫入電壓的電壓值大的第4高電阻化寫入電壓(第4高電阻化脈沖)、電流值比第3 高電阻化寫入電壓的電流值大的第4高電阻化寫入電壓、脈沖寬度比第3高電阻化寫入電 壓的脈沖寬度大的第4高電阻化寫入電壓。
并且，在步驟S308中，若不能設(shè)定其他寫入條件，則判斷為對象存儲單元的高電 阻化失敗(步驟S310)并結(jié)束。該情況下，故障存儲單元無法救濟(jì)而作為故障電路處理。
并且，上述故障存儲單元的檢測流程以及救濟(jì)流程，可以在電阻變化型非易失性 存儲裝置200的電源投入時，按照每個規(guī)定的周期或者按照每個記錄的寫入來進(jìn)行。
圖17為表示本實施方式的寫入電路205與寫入用電源210以及它們的連接關(guān)系 的一例的電路圖。
如圖17所示，寫入電路205由HR寫入電路700和LR寫入電路800構(gòu)成，該HR寫 入電路700為了使存儲單元的電阻變化元件的電阻狀態(tài)變化為高電阻狀態(tài)而向存儲單元 施加電壓及電流，該LR寫入電路800為了使電阻變化元件的電阻狀態(tài)變化為低電阻狀態(tài)而 向存儲單元施加電壓及電流。
HR寫入電路700，對于通過字線選擇電路203及位線選擇電路204選擇出的存儲 單元，在該存儲單元為正常存儲單元的情況下，以通過字線選擇電路203選擇出的字線WL 為基準(zhǔn)，向通過位線選擇電路204選擇出的位線BL，施加第I高電阻化寫入電壓Vwhl，作為 用于使該存儲單元的電阻變化元件變化為第I高電阻狀態(tài)的電壓。
HR 寫入電路 700 由 PM0S701、PM0S702、NM0S703、NM0S704、反相器 705、反相器 706構(gòu)成。并且，簡化的“PM0S”、“NM0S”的記載分別表示“PM0S晶體管”、“NMOS晶體管”。
PM0S701、PM0S702、NM0S703、NM0S704以該順序進(jìn)行串聯(lián)而將相互的主端子(一方 的漏極端子與另一方的源極端子)彼此連接，形成一個電流路徑。在PM0S701的兩個主端子 中，不與PM0S702連接的一個主端子(源極端子)與電源(例如高電阻化用電源212)連接。 并且，在NM0S704的兩個主端子中，不與NM0S703連接的一個主端子(源極端子)與接地電位 連接。
從數(shù)據(jù)信號輸入輸出電路207輸出的HR寫入使能信號WEH被輸入到反相器706 的輸入端子和NM0S703的柵極，從反相器706的輸入端子輸入的HR寫入使能信號WEH作為 反轉(zhuǎn)信號而被輸入到PM0S702的柵極。并且，從控制電路209輸出的HR寫入脈沖信號WPH 被輸入到反相器705的輸入端子,從反相器705的輸入端子輸入的信號作為反轉(zhuǎn)信號而被 輸入到PM0S701和NM0S704的柵極。PM0S702和NM0S703各自的一個主端子(漏極端子)被 連接，通過HR寫入電路700的輸出端子WDH從寫入電路205輸出，與位線選擇電路204以 及字線選擇電路203連接。
HR寫入電路700，在HR寫入使能信號WEH為H狀態(tài)時，按照寫入脈沖信號WPH，將 從高電阻化用電源212供給的VH電位(=第I高電阻化寫入電壓Vwhl)和接地電位(Vss) 中的某一個輸出，在HR寫入使能信號WEH為L狀態(tài)時，將Hi — Z狀態(tài)從輸出端子WDH輸出。
LR寫入電路800，對通過字線選擇電路203及位線選擇電路204選擇出的存儲單 元，在該存儲單元為正常存儲單元的情況下，以通過位線選擇電路204選擇出的位線BL為 基準(zhǔn)，向通過字線選擇電路203選擇出的字線WL，施加第I低電阻化寫入電壓Vwll以作為 用于使該存儲單元的電阻變化元件轉(zhuǎn)變?yōu)榈贗低電阻狀態(tài)的電壓。
LR 寫入電路 800 由 PM0S801、PM0S802、NM0S803、NM0S804、反相器 805、反相器 806構(gòu)成。
PM0S801、PM0S802、NM0S803、NM0S804以該順序進(jìn)行串聯(lián)而將主端子(漏極端子或 源極端子)彼此連接，形成一個電流路徑。在PM0S801的兩個主端子中，不與PM0S802連接 的一個主端子(源極端子)與電源(例如低電阻化用電源211)連接。并且，在NM0S804的兩 個主端子中，不與NM0S803連接的一個主端子(源極端子)與接地電位連接。
從數(shù)據(jù)信號輸入輸出電路207輸出的LR寫入使能信號WEL被輸入到反相器806 的輸入端子和NM0S803的柵極，從反相器806的輸入端子輸入的LR寫入使能信號WEL作為 反轉(zhuǎn)信號而被輸入到PM0S802的柵極。并且，從控制電路209輸出的LR寫入脈沖信號WPL 被輸入到反相器805的輸入端子,從反相器805的輸入端子輸入的信號作為反轉(zhuǎn)信號而被 輸入到PM0S801和NM0S804的柵極。PM0S802和NM0S803各自的一個主端子(漏極端子)被 連接，通過LR寫入電路800的輸出端子WDL從寫入電路205輸出，與字線選擇電路203連 接。
LR寫入電路800，在LR寫入使能信號WEL為H狀態(tài)時，按照LR寫入脈沖信號WPL， 將從低電阻化用電源211供給的VL電位(=第I低電阻化寫入電壓Vwll)和接地電位(Vss) 中的某一個輸出，在LR寫入使能信號WEL為L狀態(tài)時，將Hi — Z狀態(tài)從輸出端子WDL輸出。
通過將故障存儲單元設(shè)置為具有至少在第I低電阻狀態(tài)的電阻值以上的電阻值 的第3高電阻狀態(tài)，能夠削減在故障存儲單元中流動的異常電流。然后，即使通過將包含故 障存儲單元的位線或字線與冗余位線或冗余字線置換來進(jìn)行救濟(jì)處理，也由于在故障存儲單元中沒有流過異常電流，即使故障存儲單元處于沒有與存儲單元陣列202切斷的狀態(tài)， 異常電流也不在存儲單元陣列202中流動，能夠?qū)x擇存儲單元進(jìn)行穩(wěn)定的讀取。
這里，若對故障存儲單元施加例如電壓與第I高電阻化寫入電壓Vwhl相等的高電阻化寫入電壓，則第3高電阻狀態(tài)表示比第I高電阻狀態(tài)高的電阻值。這是因為，若對電流控制元件為短路狀態(tài)的故障存儲單元施加第I高電阻化寫入電壓Vwhl，則由于電流控制元件為短路狀態(tài)，因此電阻變化元件被施加大致第I高電阻化寫入電壓Vwhl，電阻變化元件成為電阻值比第I高電阻狀態(tài)高的第2高電阻狀態(tài)。從抑制流過故障存儲單元的電流的觀點出發(fā)，第3高電阻狀態(tài)的電阻值越大越理想。
圖18為表示向本實施方式的選擇位線施加的電壓和在選擇位線中流動的電流的電壓電流特性的一例的圖。在圖5的電阻變化型非易失性存儲裝置200中，存儲單元陣列 202的全部的存儲單元100表示例如圖4所示的特性(I)那樣的正常特性、并且全部的存儲單元100的電阻變化元件102為第I低電阻狀態(tài)的情況下，如圖18所示橫軸為向選擇位線施加的電壓V [V]、縱軸為在選擇位線中流動的電流I [ μ A]時，則表示出圖18的虛線的特性(10)那樣的特性。同樣地，存儲單元陣列202的全部的存儲單元100表示例如圖4所示的特性(I)那樣的正常特性、并且全部的存儲單元100的電阻變化元件102為第I高電阻狀態(tài)的情況下，表示出圖18的實線的特性(11)那樣的特性。
另一方面，圖5的電阻變化型非易失性存儲裝置200的存儲單元陣列202中的非選擇存儲單元之一例如如圖9所示的存儲單元Μ23那樣、電流控制元件D23發(fā)生短路故障并且故障的存儲單元Μ23的電阻變化元件R23處于比第I低電阻狀態(tài)低的第2低電阻狀態(tài)、 例如第2低電阻狀態(tài)的電阻值是第I低電阻狀態(tài)的電阻值的10分之I左右的電阻值的情況下，即使選擇存儲單元Μ22為正常特性且處于第I高電阻狀態(tài)，也表示出圖18的白方塊的特性(12)那樣的特性。即，即使選擇存儲單元為正常特性且處于第I高電阻狀態(tài)，若非選擇存儲單元中存在發(fā)生了短路故障的故障的存儲單元，則看起來也會成為比第I低電阻狀態(tài)低的電阻狀態(tài)的特性。
對短路故障的存儲單元Μ23，例如若通過施加第3高電阻化寫入電壓(第3高電阻化脈沖)Vwh3而使故障存儲單元M23的電阻變化元件R23的電阻值成為第3高電阻狀態(tài)的電阻值，則表示出圖18的白三角的特性(13)那樣的特性。同樣地，例如若使故障的存儲單元M23的電阻變化元件R23的電阻值成為第I低電阻狀態(tài)的電阻值，則表示出圖18的X 的特性(14)那樣的特性。
即，即使電阻變化型非易·失性存儲裝置200的存儲單元陣列202中的非選擇存儲單元之一的電流控制元件D23發(fā)生短路故障，例如通過使故障存儲單元M23的電阻變化元件R23的電阻值成為至少在第I低電阻狀態(tài)的電阻值以上的電阻值，從而選擇存儲單元100 在第I高電阻狀態(tài)下成為特性(13)、特性(14)那樣，選擇存儲單元100表示出比第I低電阻狀態(tài)的特性(10)高的電阻值的特性。因此，能夠與非選擇存儲單元陣列中的存儲單元的故障有無無關(guān)地，判定選擇存儲單元的狀態(tài)。
并且，更理想的是，對故障存儲單元施加第I高電阻化寫入電壓Vwhl以上的第3 高電阻化寫入電壓Vwh3，成為電阻值比第I高電阻狀態(tài)更高的狀態(tài)。例如，以使第3高電阻狀態(tài)的電阻值成為第I高電阻狀態(tài)的電阻值的10倍以上的方式，將第3高電阻化寫入電壓 Vwh3設(shè)定得比第I高電阻化寫入電壓Vwhl高，則表示出圖18的白圓的特性(15)那樣的特性，表示出電阻變化型非易失性存儲裝置200的存儲單元陣列202中的非選擇存儲單元全部為正常特性、并且選擇存儲單元100是與第I高電阻狀態(tài)的特性(11)大致同等的電阻值的特性，表示出使第3高電阻狀態(tài)的電阻值成為第I高電阻狀態(tài)的電阻值的10倍以上則更理相
并且，對故障存儲單元，也可以使從控制電路209輸出的HR寫入脈沖信號WPH的脈沖寬度twhl進(jìn)一步成為脈沖寬度長的脈沖寬度twh2。并且，如以下的實施方式所示，也可以增加寫入電路而使電流值增加。
(第2實施方式)
接著，對本發(fā)明第2實施方式的電阻變化型非易失性存儲裝置進(jìn)行說明。
圖19為表示本實施方式的寫入電路255和寫入用電源210以及它們的連接關(guān)系的、與第I實施方式記載的結(jié)構(gòu)不同的結(jié)構(gòu)的電路圖。
如圖19所示，在寫入模式時寫入電路255由HR寫入電路750和LR寫入電路850 構(gòu)成，該HR寫入電路750為了使存儲單元的電阻變化元件的電阻狀態(tài)變化為高電阻狀態(tài)而向存儲單元施加電壓及電流，該LR寫入電路850為了使電阻變化元件的電阻狀態(tài)變化為低電阻狀態(tài)而向存儲單元施加電壓及電流。
HR寫入電路750由第IHR寫入電路710和第2寫入電路720構(gòu)成，第I寫入電路 710的輸出端子WDHl與第2寫入電路720的輸出端子WDH2互相連接。第I寫入電路710， 對通過字線選擇電路203及位線選擇電路204選擇出的存儲單元，在該存儲單元為正常存儲單元的情況下，以通過字線選擇電路203選擇出的字線WL為基準(zhǔn)，向通過位線選擇電路 204選擇出的位線BL，施加第I高電阻化寫入電壓Vwhl以作為用于使該存儲單元的電阻變化元件轉(zhuǎn)變?yōu)榈贗高電阻狀態(tài)的電壓。此外，通過改變從寫入用電源210的高電阻化用電源212輸出的電源電壓VH，施加第3高電阻化寫入電壓Vwh3。
并且，HR寫入電路750具備第2寫入電路720，由此能夠從第I寫入電路710的輸出端子WDHl輸出第I高電阻化寫入電流Iwhl，從第2寫入電路720的輸出端子WDH2輸出第2高電阻化寫入電流Iwh2，并且輸出將各個輸出電流合成后的第3高電阻化寫入電流 Iwh3。S卩，從HR寫入電路750的輸出端子WDH輸出第I高電阻化寫入電流Iwhl、第2高電阻化寫入電流Iwh2、第3高電阻化寫入電流Iwh3。
HR寫入電路750的具體結(jié)構(gòu)如下所述。
第IHR 寫入電路 710 由 PM0S711、PM0S712、NM0S713、NM0S714、反相器 715、反相器 716構(gòu)成。
PM0S711、PM0S712、NM0S713、NM0S714以該順序進(jìn)行串聯(lián)而將主端子(漏極端子或源極端子)彼此連接，形成一個電流路徑。在PM0S711的兩個主端子中，不與PM0S712連接的一個主端子(源極端子)與電源(例如高電阻化用電源212)連接。并且，在NM0S71 4的兩個主端子中，不與NM0S713連接的一個主端子(源極端子)與接地電位連接。
從數(shù)據(jù)信號輸入輸出電路207輸出的第IHR寫入使能信號WEHl被輸入到反相器 716的輸入端子和W0S713的柵極，從反相器716的輸入端子輸入的第IHR寫入使能信號 WEHl作為反轉(zhuǎn)信號而被輸入到PM0S712的柵極。并且，從控制電路209輸出的HR寫入脈沖信號WPH被輸入到反相器715的輸入端子，從反相器715的輸入端子輸入的信號作為反轉(zhuǎn)信號而被輸入到PM0S711和NM0S714的柵極。PM0S712與NM0S713各自的一個主端子(漏極端子)被連接，通過HR寫入電路750的輸出端子WDH從寫入電路255輸出，與位線選擇電路 204連接。
第IHR寫入電路710，在第IHR寫入使能信號WEHl為H狀態(tài)時，按照寫入脈沖信號 WPH，輸出從高電阻化用電源212供給的VH電位(=第I高電阻化寫入電壓Vwhl)以及接地 電位(Vss)中的某一個，第IHR寫入電路710的輸出為VH電位及接地電位時，分別流過輸 出電流IHHl (=第I高電阻化寫入電流Iwhl)以及電流IHLl。并且，在第IHR寫入使能信 號WEHl為L狀態(tài)時，第I寫入電路710的輸出將Hi — Z狀態(tài)輸出。
接著，第2HR寫入電路720由PM0S721、PM0S722、反相器723、反相器724構(gòu)成。
PM0S721和PM0S722以該順序進(jìn)行串聯(lián)而將主端子(一方的漏極端子以及另一方 的源極端子)彼此連接，形成一個電流路徑。在PM0S721的兩個主端子中，不與PM0S722連 接的一個主端子(源極端子)與電源(例如高電阻化用電源212)連接。
從控制電路209輸出的第2HR寫入使能信號WEH2被輸入到反相器724的輸入端 子的柵極，從反相器724的輸入端子輸入的第2HR寫入使能信號WEH2作為反轉(zhuǎn)信號而被輸 入到PM0S722的柵極。并且，從控制電路209輸出的HR寫入脈沖信號WPH被輸入到反相器 723的輸入端子,從反相器723的輸入端子輸入的信號作為反轉(zhuǎn)信號而被輸入到PM0S721的 柵極。PM0S722的一個主端子(漏極端子)通過HR寫入電路750的輸出端子WDH從寫入電 路255輸出，與位線選擇電路204連接。
第2HR寫入電路720，在第2HR寫入使能信號WEH2為H狀態(tài)時，按照寫入脈沖信號 WPH，輸出從高電阻化用電源212供給的VH電位(=第I高電阻化寫入電壓VwhI)，第2HR寫 入電路720的輸出為VH電位時，流過IHH2 (=第2高電阻化寫入電流Iwh2)的輸出電流。 并且，在第2HR寫入使能信號WEH2為L狀態(tài)時，第2寫入電路720的輸出將Hi — Z狀態(tài)輸出。
對于LR寫入電路850，由于之前已經(jīng)敘述而在這里省略說明。
對故障存儲單元，例如將第IHR寫入使能信號WEHl置于H狀態(tài)即使能狀態(tài)，通過 第IHR寫入電路710供給VH電位，并且流過電流IHHl的輸出電流，從而將故障存儲單元設(shè) 置為表示出比第I低電阻狀態(tài)大的電阻值的第3高電阻狀態(tài)，由此能夠削減在故障存儲單 元中流動的異常電流。并且，將第2HR寫入使能信號WEH2置于H狀態(tài)即使能狀態(tài)，從而通 過提高HR寫入電路750的驅(qū)動能力(=輸出電流)，來供給VH電位并且進(jìn)一步流過(增加)電 流IHH2的輸出電流，由此能夠使故障存儲單元成為第3高電阻狀態(tài)或在這以上的電阻值。 并且，通過使用HR寫入電路750，在以下的實施方式中，能夠?qū)⒄５拇鎯卧O(shè)置為電阻 值比第I高電阻狀態(tài)高的第2高電阻狀態(tài)。
(第3實施方式)
接著，對本發(fā)明第3實施方式的電阻變化型非易失性存儲裝置進(jìn)行說明。
圖20為表示本實施方式的故障存儲單元的救濟(jì)流程的一例的圖。在本實施方式 中，對在單元特性判定模式中被判定為故障存儲單元的存儲單元，通過將故障存儲單元的 電阻變化元件設(shè)置為電阻值比第I低電阻狀態(tài)高的第3高電阻狀態(tài)，從而切斷在故障存儲 單元中流動的異常電流。并且，存儲該故障存儲單元的地址，以便使用冗余存儲單元來將故 障存儲單元與正常的存儲單元進(jìn)行置換。
最初，將電阻變化型非易失性存儲裝置200設(shè)定為寫入模式(高電阻化)(步驟S401)，通過利用字線選擇電路203選擇出的字線和利用位線選擇電路204選擇出的位線， 對存儲單元陣列202的至少I個被選擇出的故障存儲單元，進(jìn)行高電阻化寫入動作(I)(步驟S402)。然后，設(shè)定為故障檢測模式(步驟S403)，通過讀取電路206的讀出放大器300判定故障存儲單元是否成為第3高電阻狀態(tài)(步驟S404)。
在成為了第3高電阻狀態(tài)的情況下，判斷為對象故障存儲單元的高電阻化成功 (步驟S405)，將對象故障存儲單元的地址存儲在故障地址存儲電路213中(步驟S406)并結(jié)束。
另一方面，在步驟S404中，在沒有成為第3高電阻狀態(tài)的情況下，將模式設(shè)定再次設(shè)定為寫入模式(高電阻化)(步驟S407)。然后，判定是否能夠設(shè)定其他寫入條件(步驟 S408)，若能夠設(shè)定其他寫入條件則設(shè)定為其他寫入條件(步驟S409)，并再次對故障存儲單元進(jìn)行高電阻化寫入動作(步驟S402)。所謂其他寫入條件，例如是將寫入電壓值、寫入電流值、寫入脈沖時間、寫入驅(qū)動器的驅(qū)動能力等改變。
并且，在步驟S408中，若不能設(shè)定其他寫入條件，則依次選擇連接在與對象的故障存儲單元相同的位線或字線上的、與故障存儲單元不同的其它存儲單元，進(jìn)行高電阻化寫入動作(步驟S410)。所謂其它存儲單元，可以是與上述的故障存儲單元不同的故障存儲單元，也可以是正常的存儲單元。此時，向進(jìn)行高電阻化寫入動作的存儲單元施加例如比上述第I高電阻化寫入電壓Vwhl高的第2高電阻化寫入電壓(第2高電阻化脈沖)Vwh2作為寫入電壓，以使得成為電阻值比第I高電阻狀態(tài)高的第2高電阻狀態(tài)。并且，更為理想的是， 以使第2高電阻狀態(tài)的電阻值成為例如第I高電阻狀態(tài)的電阻值的10倍以上的方式，設(shè)定第2高電阻化寫入電壓Vwh2。
然后，設(shè)定為故障檢測模式(步驟S411)，通過讀取電路206的讀出放大器300判定連接在與對象的故障存儲單元相同的位線或字線上的、與故障存儲單元不同的其它存儲單元是否全部成為高電阻狀態(tài)(步驟S412)。在連接在與對象的故障存儲單元相同的位線或字線上的、與故障存儲單元不同的其它存儲單元全部成為高電阻狀態(tài)的情況下，將對象的故障存儲單元的地址存儲在故障地址存儲電路213中(步驟S406)并結(jié)束。在連接在與對象的故障存儲單元相同的位線或字線上的、與故障存儲單元不同的其它存儲單元沒有全部成為高電阻狀態(tài)的情況下，判斷為對象的故障存儲單元的高電阻化失敗(步驟S413)并結(jié)束。 該情況下，由于無法救濟(jì)而將存儲單元陣列202作為故障電路進(jìn)行處理。
圖21為表示在本實施 方式的選擇位線上施加的電壓和在選擇位線中流動的電流的電壓電流特性的一例的圖。在圖5的電阻變化型非易失性存儲裝置200中，存儲單元陣列202的全部的存儲單元100例如表示出圖4所示的特性(I)那樣的正常特性、并且全部的存儲單元100的電阻變化元件102處于第I低電阻狀態(tài)的情況下，如圖21所示橫軸為在選擇位線上施加的電壓V [V]、縱軸為在選擇位線中流動的電流I [μΑ]時，則表示出圖21 的虛線的特性(10)那樣的特性。同樣地，存儲單元陣列202的全部的存儲單元100例如表示出圖4所示的特性(I)那樣的正常特性、并且全部的存儲單元100的電阻變化元件102處于第I高電阻狀態(tài)的情況下，表示出圖21的粗實線的特性(11)那樣的特性。
另一方面，在將圖5的電阻變化型非易失性存儲裝置200的存儲單元陣列202中的選擇存儲單元100設(shè)置為第I高電阻狀態(tài)、非選擇存儲單元之一例如如圖9所示的存儲單元Μ23那樣電流控制元件D23發(fā)生短路故障、并且故障的存儲單元Μ23的電阻變化元件R23是比第I低電阻狀態(tài)的電阻值低的第2低電阻狀態(tài)的電阻值的情況下，若將連接在與故障的存儲單元M23相同的位線上的、與故障的存儲單元M23不同的其它存儲單元M13、 M33、…全部設(shè)置為第I低電阻狀態(tài)，則表示出圖21的白三角的特性(20)的特性。
即，使選擇存儲單元100為第I高電阻狀態(tài)并使連接在與故障的存儲單元M23相同的位線上的、與故障的存儲單元M23不同的其它存儲單元M13、M33、…全部為第I低電阻狀態(tài)時的特性(20)，表示出選擇存儲單元100是比第I低電阻狀態(tài)的特性(10)高的電阻值的特性。因此，通過將連接在與故障的存儲單元M23相同的位線上的、與故障的存儲單元 M23不同的其它存儲單元M13、M33、…全部設(shè)置為比第I低電阻狀態(tài)的電阻值高的第3電阻狀態(tài)的電阻值，能夠與非選擇存儲單元陣列中的存儲單元的故障有無無關(guān)地，判定選擇存儲單元的狀態(tài)。
并且，更理想的是，將連接在與故障的存儲單元M23相同的位線上的、與故障的存儲單元M23不同的其它存儲單元M13、M33、…全部設(shè)置為電阻值比第I高電阻狀態(tài)高的電阻狀態(tài)。例如，若將連接在與故障的存儲單元M23相同的位線上的、與故障的存儲單元M23 不同的其它存儲單元M13、M33、…全部設(shè)置為電阻值比第I高電阻狀態(tài)的電阻值高10倍的第2高電阻狀態(tài)，則表示出圖21的白方塊的特性(21)那樣的特性，表示出比特性(20)更高電阻的(電流少的)特性。因此，能夠與非選擇存儲單元陣列中的存儲單元故障的有無無關(guān)地，更好地判定選擇存儲單元的狀態(tài)。
(第4實施方式)
接著對第4實施方式進(jìn)行說明。
圖22A表示對圖5的第I實施方式的電阻變化型非易失性存儲裝置200的結(jié)構(gòu)圖配置了在主存儲單元600的各列上分別具有相同個數(shù)的存儲單元100的冗余存儲單元陣列 620而得到的電阻變化型非易失性存儲裝置900的一例。作為一例，在圖22A的冗余存儲單元陣列620中，在主存儲單元陣列600的各列上各配置一個存儲單元100，構(gòu)成一行的冗余存儲單元陣列620。并且，圖22A的冗余存儲單元陣列620配置在主存儲單元陣列600的上端部，但是也可以配置在主存儲單元陣列600中。
在以下的說明中，對于與圖5相同的結(jié)構(gòu)的部位省略說明。
在圖22A中，本實施方式的電阻變化型非易失性存儲裝置900在基板上具備存儲器主體部201。存儲器主體部201具備存儲單元陣列202，存儲單元陣列202具備主存儲單元陣列600和冗余存儲單元陣列620，主存儲單元陣列600將圖2所示的多個存儲單元100 在行方向和列方向上按矩 陣狀配置，冗余存儲單元陣列620配置有多個同樣如圖2所示的多個存儲單元100。并且，具備相互交叉地排列的多個字線WL1、WL2、WL3、…和多個位線 BLU BL2、BL3、…，還具備與字線WL1、WL2、WL3、…平行配置的至少I個以上的冗余字線 WLRl、…。
如圖22A所示，多個字線WL1、WL2、WL3、…在與基板的主面平行的同一平面內(nèi)(第 I平面內(nèi))相互平行地配置。同樣地，多個位線BL1、BL2、BL3、…在與第I平面平行的同一平面內(nèi)(與第I平面平行的第2平面內(nèi))相互平行地配置，冗余字線WLR1、…在第2平面內(nèi)與字線WL1、WL2、WL3、…平行配置。
并且，上述第I平面和第2平面平行地配置，多個字線WL1、WL2、WL3、…與多個位線BL1、BL2、BL3、…立體交叉地配置，多個位線BL1、BL2、BL3、…與冗余字線WLR1、…也立體交叉地配置。
在主存儲單元陣列600內(nèi)，在字線WL1、WL2、WL3、…與位線BL1、BL2、BL3、…的立體交叉的位置上，配置存儲單元M11、M12、M13、M21、M22、M23、M31、M32、M33、...(以下表述為“存儲單元M11、M12、M13、…”)，在冗余存儲單元陣列620內(nèi)，在位線BL1、BL2、BL3、... 與冗余字線WLRl、…的立體交叉的位置上，配置冗余存儲單元麗1、麗2、麗3、…。
存儲單元M11、M12、M13、…由電流控制元件 D11、D12、D13、D21、D22、D23、D31、D32、 D33、...(以下表述為“電流控制元件D11、D12、D13、···”)以及與電流控制元件Dll、D12、 D13、…串聯(lián)連接的電阻變化元件R11、R12、R13、R21、R22、R23、R31、R32、R33、…(以下表述為“電阻變化元件Rll、R12、R13、…”)構(gòu)成。同樣地，冗余存儲單元麗1、麗2、麗3、… 由電流控制元件DW1、DW2、DW3、…以及與電流控制元件DW1、DW2、DW3、…串聯(lián)連接的電阻變化元件RWl、RW2、RW3、…構(gòu)成。
S卩，如圖22A所示，主存儲單元陣列600內(nèi)的電阻變化元件R11、R21、R31、…的一個端子與電流控制元件D11、D21、D31、…連接，另一個端子與位線BLl連接，電阻變化元件 R12、R22、R32、…的一個端子與電流控制元件D12、D22、D32、…連接，另一個端子與位線 BL2連接，電阻變化元件R13、R23、R33、…的一個端子與電流控制元件D13、D23、D33、... 連接，另一個端子與位線BL3連接。并且，電流控制元件D11、D12、D13、…的一個端子與電阻變化元件R11、R12、R13、…連接，另一個端子與字線WLl連接，電流控制元件D21、D22、 D23、…的一個端子與電阻變化元件R21、R22、R23、…連接，另一個端子與字線WL2連接， 電流控制元件D31、D32、D33、…的一個端子與電阻變化元件R31、R32、R33、…連接，另一個端子與字線WL3連接。
同樣地，冗余存儲單元陣列620內(nèi)的電阻變化元件RWl、Rff2, Rff3,…的一個端子與電流控制元件DWl、DW2、DW3連接，另一個端子與冗余字線WLRl、…連接。并且，電流控制元件DWl、Dff2, Dff3,…的一個端子與電阻變化元件RWl、Rff2, Rff3,…連接，另一個端子與位線BL1、BL2、BL3、…連接。
并且，在本實施方式中，在位線側(cè)連接電阻變化元件，在字線側(cè)連接電流控制元件，但是也可以在位線側(cè)連接電流控制元件，在字線側(cè)連接電阻變化元件。并且，在本實施方式中，冗余存儲單元陣列620的冗余字線WLRl、…至少有I個即可，也可以搭載多個。
字線選擇電路203接受從地址信號輸入電路208輸出的行地址信息、和來自地址比較電路214的地址一致判定信號，根據(jù)該行地址信息和地址一致判定信號，向多個字線 WL1、WL2、WL3、…以及冗余字線WLR1、…中的被選擇的字線施加從寫入電路205供給的電壓。并且，向沒有被選擇的字線施加規(guī)定的非選擇行施加電壓(Vss Vwl或Vss Vwh)或者設(shè)置為高阻抗(H1- Z)狀態(tài)。
并且，同樣地，位線選擇電路204接受從地址信號輸入電路208輸出的列地址信息、和來自地址比較電路214的地址一致判定信號，根據(jù)該 列地址信息和地址一致判定信號，向多個位線BL1、BL2、BL3、…中的被選擇的位線施加從寫入電路205供給的電壓或從讀取電路206供給的電壓，并且向沒有被選擇的位線施加規(guī)定的非選擇列施加電壓(Vss以上Vwl以下的電壓或Vss以上Vwh以下的電壓或Vss以上Vbl以下的電壓)、或者設(shè)置為高阻抗(H1- Z)狀態(tài)。
并且，字線選擇電路203及位線選擇電路204與本發(fā)明的存儲器選擇電路相當(dāng)。
故障地址存儲電路213，在讀取電路206的動作模式為單元特性判定模式時，當(dāng)判 定為故障時，將從地址信號輸入電路208輸入的行地址信息作為故障地址進(jìn)行存儲。具體 而言，與以位線為單位存儲故障地址的情況同樣地，故障地址存儲電路213具有地址變換 表(未圖示)，將具有故障存儲單元的故障字線與具有置換目標(biāo)的冗余存儲單元的冗余字線 對應(yīng)地存儲。
并且，地址比較電路214對從地址信號輸入電路208輸入的行地址信息和由故障 地址存儲電路213存儲的故障地址進(jìn)行比較，將一致或不一致的地址一致判定信號向字線 選擇電路203輸出。在從地址信號輸入電路208輸入的行地址信息和由故障地址存儲電路 213存儲的故障字線的地址一致的情況下，在救濟(jì)模式下，根據(jù)在故障地址存儲電路213中 存儲的地址變換表，將故障字線置換為置換目標(biāo)的冗余字線并進(jìn)行記錄的寫入及讀取。
并且，冗余存儲單元陣列620的配置如圖22A所示，不限于行方向。如已經(jīng)在第I 實施方式中敘述的那樣，也可以考慮如圖5那樣在列方向上配置的結(jié)構(gòu)，也可以有其它的 配置。圖22B、圖22C以及圖22D是表示主存儲單元陣列以及冗余存儲單元陣列的其它配置 例的圖。在圖22B、圖22C以及圖22D中，斜線所示部分表示存儲單元陣列中的冗余存儲單 元陣列的位置。
如圖22B所示，也可以是如下存儲單元陣列232，即相對于主存儲單元陣列600， 在列方向和行方向的雙方或某一方上具備冗余存儲單元陣列630、640。
并且，如圖22C所示，也可以是如下存儲單元陣列242，即將主存儲單元陣列分割 為多個主存儲單元陣列650a、650b、650c、650d，相對于這些分割后的多個主存儲單元陣列 650,在各自的列方向和行方向的雙方或某一方上具備冗余存儲單兀陣列660a、660b、660c、 660d、670a、670b、670c、670d。
并且，如圖22D所示，也可以是如下存儲單元陣列252，即將主存儲單元陣列分割 為多個主存儲單元陣列680a、680b、680c、680d，相對于這些分割后的多個主存儲單元陣列 680，在各自的列方向和行方向的雙方或某一方上具備冗余存儲單元陣列690a、690b、700a、 700b ο
(第5實施方式)
接著，對本發(fā)明第5實施方式的電阻變化型非易失性存儲裝置進(jìn)行說明。
圖23A 圖23C是表示本實施方式的非易失性存儲裝置的讀取電路206的位線控 制電壓發(fā)生電路500的電路圖。
圖23A所示的位線控制電壓發(fā)生電路501是將圖6B的位線控制電壓發(fā)生電路500 的參考電阻變化元件RElO變更為固定電阻元件RR21的例子。固定電阻元件RR21的電阻 值設(shè)定為，參考電阻變化元件RElO從低電阻狀態(tài)到高電阻狀態(tài)的電阻值的某一個。在本實 施方式中，固定電阻元件僅記載了 I個，但是也可以具有多個而通過開關(guān)分別獨立地切換。
通過將參考電阻變化元件RElO變更為固定電阻元件RR21，不需要事先設(shè)定參考 電阻變化元件RElO的電阻值，因此在位線控制電壓發(fā)生電路501中，能夠容易地生成向 OUTl及0UT2輸出的讀取鉗位電壓Vcr及單元特性判定鉗位電壓Vet。并且，通過使用電 阻值的偏差小的固定電阻元件RR21，能夠降低讀取鉗位電壓Vcr及單元特性判定鉗位電壓 Vct的偏差，更高精度地檢測存儲單元的狀態(tài)。
圖23B所示的位線控制電壓發(fā)生電路502是將圖6B的位線控制電壓發(fā)生電路500的參考電阻變化元件RElO變更為固定電阻元件RR22、并將位線控制電壓發(fā)生電路500的參 考電流控制元件RDll變更為固定電阻元件RR12而得到的例子。固定電阻元件RR22的電 阻值設(shè)定為，參考電阻變化元件RElO從低電阻狀態(tài)到高電阻狀態(tài)的電阻值的某一個，固定 電阻元件RR12的電阻值設(shè)定為，將與參考電流控制元件RDlI的閾值電壓VF相當(dāng)?shù)碾妷菏?加到固定電阻元件RR12的兩端那樣的電阻值。通過使用電阻值的偏差小的固定電阻元件 RR22，能夠降低讀取鉗位電壓Vcr及單元特性判定鉗位電壓Vct的偏差，更高精度地檢測存 儲單元的狀態(tài)。
圖23C所示的位線控制電壓發(fā)生電路503是將圖6B的位線控制電壓發(fā)生電路500 的參考電阻變化元件RElO和NMOS晶體管NlO變更為固定電阻元件RR23、并將位線控制電 壓發(fā)生電路500的參考電流控制元件RDlO采用固定電阻元件RR13而得到的例子。設(shè)定固 定電阻元件RR23的電阻值，以使得與NMOS晶體管的閾值電壓Vtn和向參考電阻變化元件 RElO施加的電壓相當(dāng)?shù)碾妷罕皇┘拥焦潭娮柙R23。并且，固定電阻元件RR13的電 阻值設(shè)定為，將與參考電流控制元件RDll的閾值電壓VF相當(dāng)?shù)碾妷菏┘拥焦潭娮柙?RR13的兩端那樣的電阻值。通過使用電阻值的偏差小的固定電阻元件RR13，能夠降低讀取 鉗位電壓Vcr及單元特性判定鉗位電壓Vct的偏差，更高精度地檢測存儲單元的狀態(tài)。
以上的圖23A 圖23C所示的位線控制電壓發(fā)生電路的電路結(jié)構(gòu)可以都是向輸出 端子OUTI輸出超過電流控制元件的閾值電壓的電壓、向輸出端子0UT2輸出存儲單元的電 流控制元件的閾值電壓以下的電壓。并且，參考固定電阻元件也可以是電阻變化元件。
(第6實施方式)
接著，對本發(fā)明第6實施方式的電阻變化型非易失性存儲裝置進(jìn)行說明。
圖24為表示本實施方式的讀取電路206的結(jié)構(gòu)的一例的電路圖。在以下的圖的 說明中，對于和前面的圖相同的構(gòu)成要素使用相同符號而省略說明。
圖24所示的讀取電路206由讀出放大器301、位線控制電壓切換電路400、位線控 制電壓發(fā)生電路504構(gòu)成。
讀出放大器301由比較電路310、電流鏡電路321、位線電壓控制晶體管NI構(gòu)成。 電流鏡電路321由PMOS晶體管PU PMOS晶體管P2、PMOS晶體管P3、PMOS晶體管P4、恒流 電路330構(gòu)成。電流鏡電路321的PMOS晶體管PU PMOS晶體管P2、PMOS晶體管P3、PMOS 晶體管P4各自的源極端子與電源連接，各自的柵極端子相互連接，并且，PMOS晶體管Pl的 漏極端子與恒流電路330的一個端子連接。恒流電路330的另一個端子接地。PMOS晶體 管P2的漏極端子與比較電路310的一個輸入端子(例如+端子)和位線電壓控制晶體管NI 的漏極端子連接。PMOS晶體管P3的漏極端子和PMOS晶體管P4的漏極端子分別與位線控 制電壓發(fā)生電路504連接。位線電壓控制晶體管NI的柵極端子與位線控制電壓切換電路 400的輸出端子連接，位線電壓控制晶體管NI的源極端子經(jīng)由讀取電路206的端子BLIN， 與位線選擇電路204連接。比較電路310的另一個端子(例如一端子)與讀取電路206的端 子SAREF連接，比較電路310的輸出端子經(jīng)由讀取電路206的輸出端子SA0UT，與數(shù)據(jù)信號 輸入輸出電路207連接，向外部輸出數(shù)據(jù)。
這里，通過由PMOS晶體管Pl和PMOS晶體管P2各自的尺寸比決定的磁鏡比M2 (=P2/P1)，來放大(或衰減)在恒流電路330中流動的基準(zhǔn)電流Iref，決定PMOS晶體管P2 的負(fù)載電流Ild2(=Iref X磁鏡比M2)。并且，通過由PMOS晶體管Pl和PMOS晶體管P3各自的尺寸比決定的磁鏡比M3 (=P3/P1)，來放大(或衰減)在恒流電路330中流動的基準(zhǔn)電流Iref，決定PMOS晶體管P3的負(fù)載電流Ild3(=IrefX磁鏡比M3)。同樣地，通過由PMOS 晶體管Pl和PMOS晶體管P4各自的尺寸比決定的磁鏡比M4 (=P4/P1 )，來放大(或衰減)在恒流電路330中流動的基準(zhǔn)電流Iref，決定PMOS晶體管P4的負(fù)載電流Ild4 (=IrefX磁鏡比M4)。通過使PMOS晶體管P2、PMOS晶體管P3、PMOS晶體管P4為相同尺寸，能夠?qū)⒇?fù)載電流設(shè)定為相同電流值(Ild2=Ild3=Ild4)。
向位線電壓控制晶體管NI的柵極端子施加的電壓由位線控制電壓發(fā)生電路504 生成。位線控制電壓發(fā)生電路504由發(fā)生讀取鉗位電壓Vcr的讀取鉗位電壓發(fā)生電路510 和發(fā)生單元特性判定鉗位電壓Vct的單元特性判定鉗位電壓發(fā)生電路520構(gòu)成。
讀取鉗位電壓發(fā)生電路510由NMOS晶體管N14和參考存儲單元RM14構(gòu)成。參考存儲單元RM14通過將參考電阻變化元件RE14與參考電流控制元件RD14串聯(lián)連接而構(gòu)成。 這里，NMOS晶體管N14的漏極端子和柵極端子與電流鏡電路321的PMOS晶體管P3的漏極端子連接，并且與位線控制電壓發(fā)生電路504的輸出端子OUTl連接，將讀取鉗位電壓Vcr 從輸出端子OUTl輸出。NMOS晶體管N14的源極端子與參考存儲單元RM14的參考電阻變化元件RE14的一個端子連接,參考電阻變化元件RE14的另一個端子與參考電流控制元件 RD14的一個端子連接，參考電流控制元件RD14的另一個端子接地。
并且，單元特性判定鉗位電壓發(fā)生電路520由NMOS晶體管N24和參考固定電阻元件RR24構(gòu)成。NMOS晶體管N24的漏極端子和柵極端子與電流鏡電路321的PMOS晶體管 P4的漏極端子連接，并且與位線控制電壓發(fā)生電路504的輸出端子0UT2連接，將單元特性判定鉗位電壓Vct從輸出端子0UT2輸出。NMOS晶體管N24的源極端子與參考固定電阻元件RR24的一個端子連接，參考固定電阻元件RR24的另一個端子接地。
這里，參考存儲單元RM14的參考電流控制元件RD14以及參考電阻變化元件RE14 由與存儲單元陣列202所含的電流控制元件Dll、D12、D13、…及電阻變化元件Rll、R12、 R13、…相同的元件構(gòu)成。并且，參考固定電阻元件RR24設(shè)定為存儲單元陣列202所含的電阻變化元件R11、R12、R13、…的低電阻狀態(tài)或高電阻狀態(tài)的電阻值。并且，參考固定電阻元件RR24也可以是電阻變化元件。這里雖然沒有明確記載，但參考電阻變化元件RE14 可以與存儲單元陣列202所含的電阻變化元件同樣地設(shè)定為高電阻狀態(tài)或低電阻狀態(tài)。優(yōu)選的是，參考電阻變化元件RElO以及參考固定電阻元件RR24的電阻值設(shè)定為存儲單元陣列202的平均的高電阻狀態(tài)的電阻值，以便至少檢測出低電阻狀態(tài)的存儲單元。
通過以上結(jié)構(gòu)，由于參考存儲單元RM14能夠由與存儲單元陣列202所含的存儲單元Mil、M12、M13、…相同的結(jié)構(gòu)來實現(xiàn)，因此能夠更高精度地檢測存儲單元的狀態(tài)，此外， 通過使用電阻值的偏差小的固定電阻元件RR24，能夠降低讀取鉗位電壓Vcr以及單 元特性判定鉗位電壓Vct的偏差，更高精度地檢測存儲單元的狀態(tài)。
(第7實施方式)
接著，對本發(fā)明第7實施方式的電阻變化型非易失性存儲裝置進(jìn)行說明。
圖25為表示本實施方式的讀取電路206的結(jié)構(gòu)的一例的電路圖，是至少包含兩個圖24的單元特性判定鉗位電壓發(fā)生電路520的結(jié)構(gòu)。并且，在本實施方式中，對由兩個單元特性判定鉗位電壓發(fā)生電路構(gòu)成的情況進(jìn)行說明，但是也可以由三個以上的單元特性判定鉗位電壓發(fā)生電路構(gòu)成。
圖25所示的讀取電路206由讀出放大器302、位線電壓切換電路401、位線控制電 壓發(fā)生電路505構(gòu)成。
讀出放大器302由比較電路310、電流鏡電路322、位線電壓控制晶體管NI構(gòu)成。 電流鏡電路322由PMOS晶體管PU PMOS晶體管P2、PMOS晶體管P3、PMOS晶體管P4、PMOS 晶體管P5、恒流電路330構(gòu)成。電流鏡電路322的PMOS晶體管PU PMOS晶體管P2、PMOS 晶體管P3、PMOS晶體管P4、PMOS晶體管P5各自的源極端子與電源連接，各自的柵極端子 相互連接并與PMOS晶體管Pl的漏極端子和恒流電路330的一個端子連接。恒流電路330 的另一個端子接地。PMOS晶體管P2的漏極端子與比較電路310的一個輸入端子(例如+ 端子)和位線電壓控制晶體管NI的漏極端子連接。PMOS晶體管P3的漏極端子、PMOS晶體 管P4的漏極端子、PMOS晶體管P5的漏極端子分別與位線控制電壓發(fā)生電路505連接。位 線電壓控制晶體管NI的柵極端子與位線電壓切換電路401的輸出端子連接，位線電壓控制 晶體管NI的源極端子經(jīng)由讀取電路206的端子BLIN，與位線選擇電路204連接。比較電 路310的另一個端子(例如一端子)與讀取電路206的端子SAREF連接，比較電路310的輸 出端子經(jīng)由讀取電路206的輸出端子SA0UT，與數(shù)據(jù)信號輸入輸出電路207連接，向外部輸 出數(shù)據(jù)。
這里，通過由PMOS晶體管Pl和PMOS晶體管P2各自的尺寸比決定的磁鏡比M2 (=P2/P1)，來放大(或衰減)在恒流電路330中流動的基準(zhǔn)電流Iref，決定PMOS晶體管P2 的負(fù)載電流Ild2(=Iref X磁鏡比M2)。并且，通過由PMOS晶體管Pl和PMOS晶體管P3各 自的尺寸比決定的磁鏡比M3 (=P3/P1)，來放大(或衰減)在恒流電路330中流動的基準(zhǔn)電 流Iref，決定PMOS晶體管P3的負(fù)載電流Ild3 (=IrefX磁鏡比M3)。同樣地，根據(jù)PMOS 晶體管P4、PM0S晶體管P5分別決定負(fù)載電流Ild4、Ild5。通過使PMOS晶體管P2、PM0S晶 體管P3、PMOS晶體管P4、PMOS晶體管P5為相同尺寸，能夠?qū)⒇?fù)載電流設(shè)定為相同電流值 (Hd2=Ild3=Ild4=Ild5)0
向位線電壓控制晶體管NI的柵極端子施加的電壓由位線控制電壓發(fā)生電路505 生成。位線控制電壓發(fā)生電路505由發(fā)生讀取鉗位電壓Vcr的讀取鉗位電壓發(fā)生電路510、 發(fā)生第I單元特性判定鉗位電壓Vctl的單元特性判定鉗位電壓發(fā)生電路521和發(fā)生第2 單元特性判定鉗位電壓Vct2的單元特性判定鉗位電壓發(fā)生電路522構(gòu)成。
讀取鉗位電壓發(fā)生電路510由NMOS晶體管N14和參考存儲單元RM14構(gòu)成。參考 存儲單元RM14通過將參考電阻變化元件RE14與參考電流控制元件RD14串聯(lián)連接而構(gòu)成。 這里，NMOS晶體管N14的漏極端子和柵極端子與電流鏡電路322的PMOS晶體管P3的漏極 端子連接，并且與位線控制電壓發(fā)生電路505的輸出端子OUTl連接，將讀取鉗位電壓Vcr 從輸出端子OUTl輸出。NMOS晶體管N14的源極端子與參考存儲單元RM14的參考電阻變 化元件RE14的一個端子連接,參考電阻變化元件RE14的另一個端子與參考電流控制元件 RD14的一個端子連接，參考電流控制元件RD14的另一個端子接地。
并且，單元特性判定鉗位電壓發(fā)生電路521由NMOS晶體管N25和參考固定電阻元 件RR25構(gòu)成。NMOS晶體管N25的漏極端子和柵極端子與電流鏡電路322的PMOS晶體管 P4的漏極端子連接，并且與位線控制電壓發(fā)生電路505的輸出端子0UT2連接，將第I單元 特性判定鉗位電壓Vctl從輸出端子0UT2輸出。NMOS晶體管N25的源極端子與參考固定電 阻元件RR25的一個端子連接，參考固定電阻元件RR25的另一個端子接地。
同樣地，單元特性判定鉗位電壓發(fā)生電路522由NMOS晶體管N26和參考固定電阻元件RR26構(gòu)成。NMOS晶體管N26的漏極端子和柵極端子與電流鏡電路322的PMOS晶體管 P5的漏極端子連接，并且與位線控制電壓發(fā)生電路505的輸出端子0UT3連接，將第2單元特性判定鉗位電壓Vct2從輸出端子0UT3輸出。NMOS晶體管N26的源極端子與參考固定電阻元件RR26的一個端子連接，參考固定電阻元件RR26的另一個端子接地。
這里,參考存儲單元RM14的參考電流控制元件RD14以及參考電阻變化元件RE14 由與存儲單元陣列202所含的電流控制元件Dll、D12、D13、…及電阻變化元件Rll、R12、 R13、…相同的元件構(gòu)成。并且，參考固定電阻元件RR25、RR26設(shè)定為存儲單元陣列202所含的電阻變化元件Rll、R12、R13、…的低電阻狀態(tài)或高電阻狀態(tài)的電阻值。并且，參考固定電阻元件RR25、RR26也可以是電阻變化元件。這里雖然沒有明確記載，但參考電阻變化元件RE14能夠與存儲單元陣列202所含的電阻變化元件同樣地設(shè)定為高電阻狀態(tài)或低電阻狀態(tài)。優(yōu)選的是，參考電阻變化元件RE14以及參考固定電阻元件RR25、RR26的電阻值設(shè)定為存儲單元陣列202的平均的高電阻狀態(tài)的電阻值，以便至少檢測出低電阻狀態(tài)的存儲單元。
將向參考電阻變化元件RE14施加的電壓設(shè)為Vre (與電阻變化元件Rll、R12、 R13、…大致相同的施加電壓)，將NMOS晶體管N14、N25、N26的閾值電壓設(shè)為Vtn (與NMOS 晶體管NI大致相同的閾值電壓)，將參考電流控制元件RD14的閾值電壓設(shè)為VF”(與電流控制元件Dll、D12、D13、…的閾值電壓VF大致相同的閾值電壓)，將向參考固定電阻元件 RR25、RR26施加的電壓設(shè)為Vrel、Vre2，則從位線控制電壓發(fā)生電路500的輸出端子OUTl 輸出的讀取鉗位電壓Vcr、以及從輸出端子0UT2輸出的第I單元特性判定鉗位電壓Vctl、 從輸出端子0UT3輸出的第2單元特性判定鉗位電壓Vct2分別由(式10)、(式11)、(式12) 表不。
Vcr = Vre + Vtn + VF” (式 10)
Vctl=Vrl + Vtn(式 11)
Vct2=Vr2 + Vtn(式 12)
NMOS晶體管N14、N25、N26以與讀出放大器302的位線電壓控制晶體管NI相同的晶體管尺寸構(gòu)成，讀出放大器302的PMOS晶體管P3、P4、P5以與PMOS晶體管P2相同的晶體管尺寸構(gòu)成，但是也可以是，保持位線電壓控制晶體管NI和PMOS晶體管P2的尺寸比并以縮小NMOS晶體管N14和PMOS晶體管P3的尺寸來構(gòu)成。也可以是，同樣地保持位線電壓控制晶體管NI和PMOS晶體管P2的尺寸比以并縮小NMOS晶體管N25和PMOS晶體管P4、 NMOS晶體管N26和PMOS晶體管P5的尺寸來構(gòu)成。通過采用這種結(jié)構(gòu)，近似地從輸出端子 OUTl輸出比讀取電路206的端子BLIN的電壓(即對存儲單元進(jìn)行讀取動作時的位線電壓) 高出位線電壓控制晶體管NI的閾值電壓Vtn的電壓。并且，從輸出端子0UT2輸出比輸出端子OUTl低出參考電流控制元件RD14的閾值電壓VF ”的電壓、和向參考電阻變化元件RE 14 施加的電壓Vre和向參考固定電阻兀件RR25施加的電壓Vrel的差電壓(Vre — Vrel)的 合計電壓。并且，從輸出端子0UT3輸出比輸出端子OUTl低出參考電流控制元件RD14的閾值電壓VF ”的電壓、和向參考電阻變化元件RE 14施加的電壓Vr e與向參考固定電阻元件RR26 施加的電壓Vre2的差電壓(Vre — Vre2)的合計電壓。
另一方面，位線電壓切換電路401由開關(guān)SW1、SW2、SW3構(gòu)成。位線電壓切換電路401的開關(guān)SWl的一個端子與位線控制電壓發(fā)生電路505的輸出端子OUTl連接，開關(guān)SW2 的一個端子與位線控制電壓發(fā)生電路505的輸出端子0UT2連接，開關(guān)SW3的一個端子與位線控制電壓發(fā)生電路505的輸出端子0UT3連接。開關(guān)SWl、開關(guān)SW2、開關(guān)SW2各自的另一個端子相互連接，并與讀出放大器302的位線電壓控制晶體管NI的柵極端子連接。在讀出放大器302的通常讀取模式時，位線電壓切換電路401將SWl設(shè)為接通狀態(tài)并將SW2、SW3 設(shè)為斷開狀態(tài)，從而將位線控制電壓發(fā)生電路505的輸出端子OUTl的讀取鉗位電壓Vcr向晶體管NI的柵極端子輸出。并且，在單元特性判定模式時，位線電壓切換電路401將SWl設(shè)為斷開狀態(tài)并將SW2和SW3中的某一個設(shè)為接通狀態(tài)、另一個設(shè)為斷開狀態(tài)，從而將位線控制電壓發(fā)生電路505的輸出端子0UT2的第I單元特性判定鉗位電壓Vctl或輸出端子0UT3 的第2單元特性判定鉗位電壓Vct2向晶體管NI的柵極端子輸出。即，在通常讀取模式時， 位線電壓切換電路401向讀出放大器302的位線電壓控制晶體管NI的柵極端子施加讀取鉗位電壓Vcr，在單元特性判定模式時，位線電壓切換電路401向讀出放大器302的位線電壓控制晶體管NI的柵極端子施加第I單元特性判定鉗位電壓Vctl或第2單元特性判定鉗位電壓Vct2。
通過以上結(jié)構(gòu)，向位線施加的電壓不會超過比在位線電壓控制晶體管NI的柵極端子上施加的電壓低出晶體管NI的閾值電壓Vtn的電壓，因此在通常讀取模式時向位線施加的位線電壓Vblr和在單元特性判定模式時向位線施加的位線電壓Vbltl (Sffl :接通狀態(tài)，SW2斷開狀態(tài))、Vblt2 (Sffl :斷開狀態(tài)，SW2接通狀態(tài))能夠分別由(式13)、(式14)、(式 15)表示。
Vblr 芻 Vre + VF” (式 I3)
Vbltl ^ Vrel(式 14)
Vblt2 ^ Vre2(式 1δ)
通過以上結(jié)構(gòu)，在通常讀取模式時，通過向位線施加超過電流控制元件的閾值電壓VF的電壓，從而存儲單元陣列202所含的電流控制元件成為導(dǎo)通狀態(tài)，能夠檢測存儲單元狀態(tài)。并且，在單元特性判定模式時，通過將電流控制元件的閾值電壓VF以下的多個電壓切換并施加到位線，從而能夠檢測具有各種偏差的電流控制元件的特性。
圖26為采用了第7實施方式的非易失性存儲裝置的單元特性判定模式時的判定流程的一例。本判定流程以通過圖25說明的電路圖為例，使得能夠設(shè)定第I和第2鉗位電壓來進(jìn)行說明。
最初，設(shè)定單元特性判定模式(步驟S500)，則位線電壓切換電路401的SWl成為斷開狀態(tài)。接著，為了設(shè)定第I單元特性判定鉗位電壓(步驟S501)，位線電壓切換電路401 的SW2成為接通狀態(tài)，SW3成為斷開狀態(tài)，從而選擇位線控制電壓發(fā)生電路505的輸出端子 0UT2，向讀出放大器302的位線電壓控制晶體管NI的柵極端子施加第I單元特性判定鉗位電壓Vctl。接著，通過利用 字線選擇電路203選擇出的字線和利用位線選擇電路204選擇出的位線，選擇存儲單元陣列202的至少I個存儲單元(步驟S502)，對該選擇出的存儲單元進(jìn)行上述的單元特性判定動作(單元特性的讀取動作)(步驟S503)。然后，判定讀出放大器 302的輸出電壓(步驟S504)，若為L電位則判定為是存儲單元的電流控制元件損壞的單元 (步驟S505)，若為H電位則判定為是正常單元或是沒有檢測出電流控制元件的損壞的單元 (步驟S506)。并且，若進(jìn)行了全部的單元特性判定鉗位電壓的檢測(步驟S507的“是”)，則在判定了全部存儲單元區(qū)域(步驟S509)之后，結(jié)束單元特性判定模式，若沒有進(jìn)行全部的單元特性判定鉗位電壓的檢測(步驟S507中的“否”)，則切換為下一單元特性判定鉗位電壓(第2單元特性判定鉗位電壓以后)(步驟S508)，重復(fù)讀取動作(步驟S503)以后的流程。
S卩，在圖26的單元特性判定模式時的判定流程中，能夠通過多個單元特性判定動作電壓來依次檢測存儲單元的狀態(tài)，因此能夠評價存儲單元的電流控制元件的閾值電壓的偏差等。
在圖26的單元特性判定模式時，優(yōu)選的是，單元特性判定鉗位電壓從低的單元特性判定鉗位電壓起開始評價，接著設(shè)定為更高的單元特性判定鉗位電壓。這是由于，在最初設(shè)定了高的單元特性判定鉗位電壓的情況下，若存儲單元的電流控制元件損壞，則該設(shè)定的高的單元特性判定鉗位電壓被施加到存儲單元的電阻變化元件，存在當(dāng)超過電阻變化元件的寫入電壓時電阻變化元件的狀態(tài)變化的情況。特別是，當(dāng)電阻變化元件向高電阻狀態(tài)變化時，還會如圖9的不同模式下的真值表所說明的那樣，發(fā)生檢測不到存儲單元的損壞狀態(tài)的情況。并且，在單元特性判定模式時施加的電壓的施加極性優(yōu)選為，按照存儲單元向低電阻狀態(tài)變化的極性進(jìn)行施加。
(第8實施方式)
接著，對本發(fā)明第8實施方式的電阻變化型非易失性存儲裝置進(jìn)行說明。
圖27為表示本實施方式的讀取電路206的結(jié)構(gòu)的一例的電路圖，如圖27所示，示出了位線控制電壓發(fā)生電路506使用了至少兩個以上電壓源的結(jié)構(gòu)的一例。并且，在本實施方式中，對由兩個電壓源構(gòu)成的情況進(jìn)行說明，但是也可以由三個以上電壓源構(gòu)成并通過位線控制電壓切換電路400的開關(guān)進(jìn)行切換。
圖27所示的讀取電路206由讀出放大器303、位線控制電壓切換電路400和位線控制電壓發(fā)生電路506構(gòu)成。
位線控制電壓發(fā)生電路506由電壓源VPPl、VPP2構(gòu)成。電壓源VPPl從位線控制電壓發(fā)生電路506的輸出端子OUTl輸出讀取鉗位電壓Vcr，電壓源VPP2從位線控制電壓發(fā)生電路506的輸出端子0UT2輸出單元特性判定鉗位電壓Vet。并且，電壓源VPP1、VPP2也可以組裝入非易失性存儲裝置，也可以從外部電源供給。
讀出放大器303由比較電路310、電流鏡電路323和位線電壓控制晶體管NI構(gòu)成。 電流鏡電路323由PMOS晶體管PUPMOS晶體管P2和恒流電路330構(gòu)成。電流鏡電路323 的PMOS晶體管PU PMOS晶體管P2各自的源極端子與電源連接，各自的柵極端子相互連接并與PMOS晶 體管Pl的漏極端子和恒流電路330的一個端子連接。恒流電路330的另一個端子接地。PMOS晶體管P2的漏極端子與比較電路310的一個輸入端子(例如+端子)和位線電壓控制晶體管NI的漏極端子連接。位線電壓控制晶體管NI的柵極端子與位線控制電壓切換電路400的輸出端子連接，位線電壓控制晶體管NI的源極端子經(jīng)由讀取電路206的端子BLIN，與位線選擇電路204連接。比較電路310的另一個端子(例如一端子)與讀取電路206的端子SAREF連接，比較電路310的輸出端子經(jīng)由讀取電路206的輸出端子SA0UT， 與數(shù)據(jù)信號輸入輸出電路207連接，向外部輸出數(shù)據(jù)。
向位線電壓控制晶體管NI的柵極端子施加的電壓被從電壓源VPPl或電壓源VPP2 供給。電壓源VPPl發(fā)生(式I)所示的讀取鉗位電壓Vcr，電壓源VPP2發(fā)生(式2)所示的單元特性判定鉗位電壓Vet。
位線控制電壓切換電路400由開關(guān)SWl和SW2構(gòu)成。位線控制電壓切換電路400 的開關(guān)SWl的一個端子與電壓源VPPl連接，開關(guān)SW2的一個端子與電壓源VPP2連接。開 關(guān)SWl和開關(guān)SW2各自的另一個端子相互連接，并與讀出放大器303的位線電壓控制晶體 管NI的柵極端子連接。位線控制電壓切換電路400在讀出放大器303的通常讀取模式時 將SWl設(shè)為接通狀態(tài)并將SW2設(shè)為斷開狀態(tài)，從而將電壓源VPPl的讀取鉗位電壓Vcr向晶 體管NI的柵極端子輸出。并且，在單元特性判定模式時，將SWl設(shè)為斷開狀態(tài)并將SW2設(shè) 為接通狀態(tài)，從而將電壓源VPP2的單元特性判定鉗位電壓Vct向位線電壓控制晶體管NI 的柵極端子輸出。即，在通常讀取模式時，位線控制電壓切換電路400向讀出放大器303的 位線電壓控制晶體管NI的柵極端子施加讀取鉗位電壓Vcr，在單元特性判定模式時，位線 控制電壓切換電路400向讀出放大器303的位線電壓控制晶體管NI的柵極端子施加單元 特性判定鉗位電壓Vet。
通過以上結(jié)構(gòu)，向位線施加的電壓不會超過比向位線電壓控制晶體管NI的柵極 端子施加的電壓低出晶體管NI的閾值電壓Vtn的電壓，因此在通常讀取模式時向位線施加 的位線電壓Vblr和在單元特性判定模式時向位線施加的位線電壓Vblt能夠分別通過(式 3)、(式4)表示，通過使用穩(wěn)定的電壓源能夠更高精度地檢測存儲單元的狀態(tài)。
(第9實施方式)
接著，對本發(fā)明第9實施方式的電阻變化型非易失性存儲裝置進(jìn)行說明。
圖28為表示本實施方式的讀取電路206的結(jié)構(gòu)的一例的電路圖。
圖28所示的讀取電路206由讀出放大器304、位線控制電壓切換電路400和位線 控制電壓發(fā)生電路507構(gòu)成。
位線控制電壓發(fā)生電路507由電壓源VPP和參考電流控制元件RD15構(gòu)成。電壓 源VPP從位線控制電壓發(fā)生電路507的輸出端子OUTl輸出讀取鉗位電壓Vcr。電壓源VPP 與參考電流控制元件RD15的一個端子連接。參考電流控制元件RD15的另一個端子與位線 控制電壓發(fā)生電路507的輸出端子0UT2連接，參考電流控制元件RD15輸出單元特性判定 鉗位電壓Vet。并且，電壓源VPP也可以組裝入非易失性存儲裝置，也可以從外部電源供給。
讀出放大器304由比較電路310、電流鏡電路323、NMOS晶體管(位線電壓控制晶體 管)N1、NMOS晶體管(位線預(yù)充電晶體管)NlO和位線電壓檢測電路680構(gòu)成。電流鏡電路 323由PMOS晶體管PU PMOS晶體管P2和恒流電路330構(gòu)成。電流鏡電路323的PMOS晶 體管PU PMOS晶體管P2各自的源極端子與電源連接，各自的柵極端子相互連接并與PMOS 晶體管Pl的漏極端子和恒流電路330的一個端子連接。恒流電路330的另一個端子接地。 PMOS晶體管P2的漏極端子與比較電路310的一個輸入端子(例如+端子)和位線電壓控制 晶體管NI的漏極端子連接。位線電壓控制晶體管NI的柵極端子與位線預(yù)充電晶體管Nll 的柵極端子連接，并與位線電壓檢測電路680的輸出端子BDOUT連接。位線電壓控制晶體 管NI的源極端子經(jīng)由讀取電路206的端子BLIN，與位線選擇電路204連接，并與位線預(yù)充 電晶體管NlO的源極端子和位線電壓檢測電路680的輸入端子BDIN連接。位線預(yù)充電晶 體管NlO的漏極端子與電源電壓連接。并且，比較電路310的另一個端子(例如一端子)與 讀取電路206的端子SAREF連接，比較電路310的輸出端子經(jīng)由讀取電路206的輸出端子 SAOUT,與數(shù)據(jù)信號輸入輸出電路207連接，向外部輸出數(shù)據(jù)。
位線電壓檢測電路680是由PMOS晶體管PlO和NMOS晶體管N13構(gòu)成的變換器(inverter)元件。PMOS晶體管PlO的源極端子經(jīng)由位線電壓檢測電路680的端子VDDBD， 與位線控制電壓切換電路400連接。PMOS晶體管PlO的柵極端子接地。PMOS晶體管PlO 的漏極端子與位線電壓檢測電路680的輸出端子BDOUT連接，并與NMOS晶體管N13的漏極 端子連接。NMOS晶體管N13的柵極端子與位線電壓檢測電路680的輸入端子BDIN連接， NMOS晶體管N13的源極端子接地。
位線控制電壓切換電路400由開關(guān)SWl和SW2構(gòu)成。位線控制電壓切換電路400 的開關(guān)SWl的一個端子與位線控制電壓發(fā)生電路507的輸出端子OUTl連接，開關(guān)SW2的一 個端子與位線控制電壓發(fā)生電路507的輸出端子0UT2連接。開關(guān)SWl和開關(guān)SW2各自的 另一個端子相互連接，并與讀出放大器304的位線電壓檢測電路680的端子VDDBD連接。
位線控制電壓發(fā)生電路507由電壓源VPP和參考電流控制元件RD15構(gòu)成。電壓 源VPP發(fā)生(式I)所示的讀取鉗位電壓Vcr，經(jīng)由位線控制電壓發(fā)生電路507的輸出端子 OUTl輸出讀取鉗位電壓Vcr。參考電流控制元件RD15的一個端子與電壓源VPP連接，另一 個端子與位線控制電壓發(fā)生電路507的輸出端子0UT2連接，發(fā)生(式2)所示的單元特性判 定鉗位電壓Vet。從位線控制電壓發(fā)生電路507的輸出端子0UT2輸出的單元特性判定鉗位 電壓Vct，成為與從輸出端子OUTl輸出的讀取鉗位電壓Vcr相比下降了參考電流控制元件 RD15的閾值電壓VF”’的電壓。
位線控制電壓切換電路400，在讀出放大器304的通常讀取模式時，將SWl設(shè)為接 通狀態(tài)并將SW2設(shè)為斷開狀態(tài)，從而將讀取鉗位電壓Vcr向位線電壓檢測電路680的端子 VDDBD輸出。并且，在單元特性判定模式時，將SWl設(shè)為斷開狀態(tài)并將SW2設(shè)為接通狀態(tài)，從 而將單元特性判定鉗位電壓Vct向位線電壓檢測電路680的端子VDDBD輸出。
另一方面，位線電壓檢測電路680經(jīng)由讀出放大器304的端子BLIN，利用輸入端子 BDIN檢測位線的電位。在位線的電位為位線電壓檢測電路680的閾值電壓以下的情況下， NMOS晶體管N13成為截止?fàn)顟B(tài)，從端子VDDBD供給的電壓經(jīng)由輸出端子BD0UT，向位線電壓 控制晶體管NI的柵極端子和位線預(yù)充電晶體管NlO的柵極端子施加，從而位線的電位被預(yù) 充電成從向位線電壓控制晶體管NI的柵極端子施加的電壓下降了位線電壓控制晶體管NI 的閾值電壓Vtn的電壓。若位線的電位超過位線電壓檢測電路680的閾值電壓，則NMOS晶 體管NI3成為導(dǎo)通狀態(tài)，位線電壓檢測電路680的輸出端子BDOUT的電壓降低，從而位線電 壓控制晶體管NI以及位線預(yù)充電晶體管NlO成為截止?fàn)顟B(tài)。即，位線的電位為位線電壓檢 測電路680的閾值電壓以下時，能夠通過位線預(yù)充電晶體管NlO將位線高速地預(yù)充電為規(guī) 定的電位。
通過以上結(jié)構(gòu)，向位線施加的電壓通過位線預(yù)充電晶體管NlO被預(yù)充電為規(guī)定的 電位，因此能夠高速地檢測存儲單元的狀態(tài)。
并且，在上述實施方式中，作為在存儲單元中設(shè)置的電流控制元件而使用了雙向 的二極管，但是不限于上述例子，電流控制元件也可以是單向二極管。在使用單向二極管作 為電流控制元件的情況下，在用于檢測故障存儲單元的故障檢測步驟中，若存儲單元正常， 則反向流過電流時不在存儲單元中流動電流，在包含具有短路故障的存儲單元的情況下， 在故障存儲單元中流過電流。因此，也可以根據(jù)反向流過電流的情況而將存儲單元視為故 障。通過這種結(jié)構(gòu)，能夠檢測故障存儲單元。此時，若對位線或字線設(shè)置電流的故障檢測電 路，則能夠以位線或字線為單位檢測具有故障存儲單元的位線或字線。并且，在對位線和字線都設(shè)置了電流的故障檢測電路的情況下，能夠檢測在所選擇的位線和字線之間連接的故障存儲單元。
并且，本發(fā)明不限于上述實施方式，也可以在不脫離本發(fā)明主旨的范圍內(nèi)進(jìn)行各種改良、變形。
例如，在存儲單元中，也可以顛倒電流控制元件與電阻變化元件的上下連接關(guān)系進(jìn)行連接，也可以顛倒第I電阻變化層與第2電阻變化層的上下連接關(guān)系，也可以顛倒下部電極與上部電極的上下連接關(guān)系。
并且，在上述實施方式中，將非選擇位線BLl、BL3以及非選擇字線WLl、WL3設(shè)為高阻抗?fàn)顟B(tài)，但是不限于此，也可以設(shè)定為在選擇位線BL2和選擇字線WL2間施加的電壓以下的電壓值。
并且，上述實施方式中的上部電極、下部電極、第I電阻變化層、第2電阻變化層的材料為一例，也可以使用其它材料。例如，說明了電阻變化元件的金屬氧化物層由鉭氧化物的層疊結(jié)構(gòu)構(gòu)成，但是本發(fā)明的上述作用效果不是限于金屬氧化物層為鉭氧化物的情況而發(fā)現(xiàn)的，電阻變化元件只要是可逆地轉(zhuǎn)變?yōu)橹辽賰蓚€以上電阻值的元件，也可以是其它結(jié)構(gòu)或材料。
并且，上述實施方式的電流控制元件對雙向型的電流控制元件進(jìn)行了記載，但是也可以使用單向二極管。并且，上述實施方式的電流控制元件也可以是PN二極管或肖特基二極管、齊納二極管。
工業(yè)實用性
如以上說明，本發(fā)明的交叉點結(jié)構(gòu)的電阻變化型非易失性存儲裝置，對使用了具有雙向特性的電流控制元件的存儲單元的故障存儲單元的地址進(jìn)行檢測，進(jìn)行該故障存儲單元的救濟(jì)，從而用于實現(xiàn)可靠性高的存儲器。
符號說明
10,100I 存儲單元
20,101電流控制元件
21電流控制元件的下部電極(第I電極)
22電流控制元件的半導(dǎo)體層
23電流控制元件的上部電極(第2電極)
30,102: 電阻變化元件
31電阻變化元件的下部電極(第3電極)
32電阻變化元件的第I電阻變化層
33電阻變化元件的第2電阻變化層
34電阻變化元件的上部電極(第4電極)
35電阻變化元件的電阻變化層
50下部布線
51上部布線`
200電阻變化型非易失性存儲裝置
201存儲器主體部
202、232、242、252 存儲單元陣列
203字線選擇電路(存儲單元選擇電路)
204位線選擇電路(存儲單元選擇電路)
205與入電路
206讀取電路
207數(shù)據(jù)信號輸入輸出電路
208地址信號輸入電路
209控制電路
210寫入用電源
211低電阻化用電源
212高電阻化用電源
213故障地址存儲電路
214地址比較電路
300讀出放大器
310比較電路(檢測電路)
320電流鏡電路
330恒流電路
400位線控制電壓切換電路
500位線控制電壓發(fā)生電路
600、601 主存儲單元陣列
602非選擇存儲單元陣列
610、620、630、640 冗余存儲單元陣列
650a、650b、650c、650d 主存儲單元陣列
660a、660b、660c、660d 冗余存儲單 元陣列
670a、670b、670c、670d 冗余存儲單元陣列
680位線電壓檢測電路(電壓檢測電路)
680a、680b、680c、680d 主存儲單元陣列
690a、690b、700a、700b 冗余存儲單元陣列
700HR寫入電路
710第IHR寫入電路
720第2HR寫入電路
800LR與入電路
BL1、BL2、BL3 位線
BLRl冗余位線
D11、D12、D13 電流控制元件
D21、D22、D23 電流控制元件
D31、D32、D33 電流控制元件
M11、M12、M13 存儲單元
M21、M22、M23 存儲單元
M31、M32、M33 存儲單元
R11、R12、R13電阻變化元件
R21、R22、R23電阻變化元件
R31、R32、R33電阻變化元件
WL1、WL2、WL3字線
WL Rl 冗余字線
權(quán)利要求
1.一種電阻變化型非易失性存儲裝置，具備 存儲單元陣列，具有由電阻變化元件和電流控制元件構(gòu)成的多個存儲單元，在多個字線與多個位線之間的各個立體交叉點上，配置上述多個存儲單元的I個，上述電阻變化元件的電阻值根據(jù)所施加的電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定的閾值電壓時流過被視為導(dǎo)通狀態(tài)的電流； 存儲單元選擇電路，從上述多個字線中選擇至少I個，并從上述多個位線中選擇至少I個，由此從上述存儲單元陣列中選擇至少I個以上的上述存儲單元； 寫入電路，通過向所選出的上述存儲單元施加電壓脈沖，改寫所選出的上述存儲單元的上述電阻變化元件的電阻值；以及 讀取電路，以向所選出的上述存儲單元的上述電流控制元件施加比上述閾值電壓高的第I電壓或上述閾值電壓以下的第2電壓的方式，向所選出的上述存儲單元施加電壓，從而讀取所選出的上述存儲單元的狀態(tài)， 上述寫入電路，將第I低電阻化脈沖或第I高電阻化脈沖作為上述電壓脈沖向所選出的上述存儲單元施加，從而將上述多個存儲單元中的所選出的存儲單元的上述電阻變化元件分別設(shè)置為第I低電阻狀態(tài)或第I高電阻狀態(tài)， 上述讀取電路，向所選出的上述存儲單元施加上述第I電壓而讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)， 上述讀取電路，在讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)時，若在所選出的上述存儲單元中流過規(guī)定值以上的電流，則判定為所選出的上述存儲單元為具有短路故障的故障存儲單元， 上述寫入電路，對在與上述故障存儲單元相同的位線上以及與上述故障存儲單元相同的字線上的至少某個上配置的上述故障存儲單元以外的其它存儲單元施加第2高電阻化脈沖，以使得將上述其它存儲單元的電阻變化元件設(shè)置為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表示出上述第I高電阻狀態(tài)的電阻值以上的電阻值。
2.如權(quán)利要求1所述的電阻變化型非易失性存儲裝置， 上述寫入電路向上述故障存儲單元的上述電阻變化元件施加第3高電阻化脈沖，以使得將上述故障存儲單元的上述電阻變化元件設(shè)置為第3高電阻狀態(tài)，該第3高電阻狀態(tài)表示出上述第I低電阻狀態(tài)的電阻值以上的電阻值，上述第3高電阻化脈沖具有上述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值。
3.如權(quán)利要求1或2所述的電阻變化型非易失性存儲裝置， 上述讀取電路，向所選出的上述存儲單元施加上述第2電壓，在流過上述規(guī)定值以上的電流時，判定為所選出的上述存儲單元為具有短路故障的故障存儲單元。
4.如權(quán)利要求2所述的電阻變化型非易失性存儲裝置， 在通過上述寫入電路對上述故障存儲單元施加上述第3高電阻化脈沖之后，上述讀取電路再次檢測是否在上述故障存儲單元中流過規(guī)定值以上的電流，當(dāng)在所選出的上述存儲單元中流過上述規(guī)定值以上的電流時，判定為上述故障存儲單元的上述電阻變化元件沒有達(dá)到上述第3高電阻狀態(tài)的電阻值以上。
5.如權(quán)利要求4所述的電阻變化型非易失性存儲裝置， 若上述故障存儲單元的上述電阻變化元件成為比上述第3高電阻狀態(tài)的電阻值低的電阻值，則上述寫入電路反復(fù)施加上述第3高電阻化脈沖，直到上述故障存儲單元的上述電阻變化元件達(dá)到上述第3高電阻狀態(tài)的電阻值以上或者已施加了規(guī)定次數(shù)的上述第3高電阻化脈沖。
6.權(quán)利要求4所述的電阻變化型非易失性存儲裝置， 若上述故障存儲單元的上述電阻變化元件成為比上述第3高電阻狀態(tài)的電阻值低的電阻值，則上述寫入電路在第2次以后反復(fù)施加與上述第3高電阻化脈沖條件不同的第4高電阻化脈沖，直到上述故障存儲單元的上述電阻變化元件達(dá)到上述第3高電阻狀態(tài)的電阻值以上或者已施加了規(guī)定次數(shù)的上述第4高電阻化脈沖。
7.如權(quán)利要求6所述的電阻變化型非易失性存儲裝置， 上述第4高電阻化脈沖的電壓值是絕對值比上述第3高電阻化脈沖的電壓值大的電壓。
8.如權(quán)利要求6所述的電阻變化型非易失性存儲裝置， 上述第4高電阻化脈沖的電流值比上述第3高電阻化脈沖的電流值大。
9.如權(quán)利要求6所述的電阻變化型非易失性存儲裝置， 上述第4高電阻化脈沖的脈沖寬度比上述第3高電阻化脈沖的脈沖寬度大。
10.如權(quán)利要求2所述的電阻變化型非易失性存儲裝置， 上述寫入電路，在上述故障存儲單元的上述電阻變化元件的電阻值比上述第3高電阻狀態(tài)的電阻值低時，向在與上述故障存儲單元相同的位線上以及與上述故障存儲單元相同的字線上的至少某個上配置的上述故障存儲單元以外的其它存儲單元的電阻變化元件施加上述第2高電阻化脈沖，以使得成為電阻值比上述第I高電阻狀態(tài)高的上述第2高電阻狀態(tài)。
11.如權(quán)利要求1 10中的任I項所述的電阻變化型非易失性存儲裝置， 上述電阻變化元件的上述第3高電阻狀態(tài)的電阻值在上述第I高電阻狀態(tài)的電阻值以上。
12.如權(quán)利要求1 11中的任I項所述的電阻變化型非易失性存儲裝置， 上述電阻變化元件的上述第3高電阻狀態(tài)的電阻值在上述第I高電阻狀態(tài)的電阻值的10倍以上。
13.如權(quán)利要求1 12中的任I項所述的電阻變化型非易失性存儲裝置， 上述故障存儲單元的電阻變化元件的上述第2高電阻狀態(tài)的電阻值在上述第I高電阻狀態(tài)的電阻值的10倍以上。
14.如權(quán)利要求1 13中的任I項所述的電阻變化型非易失性存儲裝置， 上述存儲單元陣列具備 主存儲單元陣列，具有多個主存儲用的上述存儲單元；以及 冗余存儲單元陣列，具有多個冗余存儲單元，該冗余存儲單元用于在上述主存儲單元陣列中的至少I個上述存儲單元為故障存儲單元的情況下、與上述故障存儲單元置換而進(jìn)行使用。
15.如權(quán)利要求14所述的電阻變化型非易失性存儲裝置， 上述電阻變化型非易失性存儲裝置具備故障地址存儲電路，該故障地址存儲電路將上述故障存儲單元的地址信息與上述冗余存儲單元的地址信息對應(yīng)地存儲。
16.如權(quán)利要求15所述的電阻變化型非易失性存儲裝置， 上述故障地址存儲電路，將具有上述故障存儲單元的位線及字線的至少某個的地址、與具有與上述故障存儲單元進(jìn)行置換的上述冗余存儲單元的、與上述位線對應(yīng)的位線及與上述字線對應(yīng)的字線的至少某個的地址對應(yīng)地存儲。
17.如權(quán)利要求1 16中的任I項所述的電阻變化型非易失性存儲裝置， 上述電阻變化型非易失性存儲裝置具備寫入用電源，該寫入用電源具有向上述寫入電路供給低電阻化電壓的低電阻電源和向上述寫入電路供給高電阻化寫入電壓的高電阻電源。
18.—種電阻變化型非易失性存儲裝置的驅(qū)動方法，該電阻變化型非易失性存儲裝置具備存儲單元陣列，該存儲單元陣列具有由電阻變化元件和電流控制元件構(gòu)成的多個存儲單元，在多個字線與多個位線之間的各個立體交叉點上，配置上述多個存儲單元的I個，上述電阻變化元件的電阻值根據(jù)所施加的電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定的閾值電壓時流過被視為導(dǎo)通狀態(tài)的電流，該驅(qū)動方法包含以下步驟 寫入步驟，通過寫入電路，向上述多個存儲單元中的所選出的存儲單元施加第I低電阻化脈沖或第I高電阻化脈沖，從而將所選出的上述存儲單元的上述電阻變化元件分別設(shè)置為第I低電阻狀態(tài)或第I高電阻狀態(tài)； 讀取步驟，通過讀取電路，向所選出的上述存儲單元施加比上述閾值電壓高的第I電壓而讀取所選出的上述存儲單元的上述電阻變化元件的電阻狀態(tài)； 故障檢測步驟，在讀取所選出的上述存儲單元的電阻狀態(tài)時，若在所選出的上述存儲單元中流過規(guī)定值以上的電流，則判定為所選出的上述存儲單元是具有短路故障的故障存儲單元；以及 其它存儲單元高電阻化步驟，通過上述寫入電路，對在與上述故障存儲單元相同的位線上以及與上述故障存儲單元相同的字線上的至少某個上配置的上述故障存儲單元以外的其它存儲單元施加第2高電阻化脈沖，以使得將上述其它存儲單元的電阻變化元件設(shè)置為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表示出上述第I高電阻狀態(tài)的電阻值以上的電阻值。
19.如權(quán)利要求18所述的電阻變化型非易失性存儲裝置的驅(qū)動方法， 在上述故障檢測步驟之后，包含故障存儲單元高電阻化步驟，該故障存儲單元高電阻化步驟，通過上述寫入電路，向上述故障存儲單元的上述電阻變化元件施加第3高電阻化脈沖，以使得將上述故障存儲單元的上述電阻變化元件設(shè)置為第3高電阻狀態(tài)，該第3高電阻狀態(tài)表示出上述第I低電阻狀態(tài)的電阻值以上的電阻值，上述第3高電阻化脈沖具有上述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值。
20.如權(quán)利要求18或19所述的電阻變化型非易失性存儲裝置的驅(qū)動方法， 在上述故障檢測步驟中，上述讀取電路向所選出的上述存儲單元施加比上述閾值電壓低的第2電壓，在流過上述規(guī)定值以上的電流時，判定為所選出的上述存儲單元是具有短路故障的故障存儲單元。
21.如權(quán)利要求19所述的電阻變化型非易失性存儲裝置的驅(qū)動方法， 還包括故障存儲單元高電阻化檢查步驟，該故障存儲單元高電阻化檢查步驟，在對上述故障存儲單元實施了上述故障存儲單元高電阻化步驟之后，再次進(jìn)行上述故障檢測步驟，檢測在上述故障存儲單元中是否流過規(guī)定值以上的電流，當(dāng)在所選出的上述存儲單元中流過上述規(guī)定值以上的電流時，判定為上述故障存儲單元的上述電阻變化元件沒有達(dá)到第3高電阻狀態(tài)的電阻值以上。
22.如權(quán)利要求21所述的電阻變化型非易失性存儲裝置的驅(qū)動方法， 在上述故障存儲單元高電阻化檢查步驟中，若上述故障存儲單元的上述電阻變化元件成為比第3高電阻狀態(tài)的電阻值低的電阻值，則再次進(jìn)行故障存儲單元高電阻化步驟，直到上述故障存儲單元的上述電阻變化元件達(dá)到第3高電阻狀態(tài)的電阻值以上或反復(fù)進(jìn)行了規(guī)定次數(shù)的上述故障存儲單元高電阻化步驟。
23.如權(quán)利要求22所述的電阻變化型非易失性存儲裝置的驅(qū)動方法， 在進(jìn)行上述故障存儲單元高電阻化步驟時，變更第2次以后的故障存儲單元高電阻化檢查步驟的寫入條件。
24.如權(quán)利要求18 23中的任I項所述的電阻變化型非易失性存儲裝置的驅(qū)動方法， 上述存儲單元陣列具備 主存儲單元陣列，具有多個主存儲用的上述存儲單元；以及 冗余存儲單元陣列，具有多個冗余存儲單元，該冗余存儲單元用于在上述主存儲單元陣列中的至少I個以上的上述存儲單元為故障存儲單元的情況下、與上述主存儲單元陣列中的上述故障存儲單元置換而進(jìn)行使用， 上述電阻變化型非易失性存儲裝置， 將上述故障存儲單元的地址信息與上述冗余存儲單元的地址信息對應(yīng)地存儲在故障地址存儲電路中， 在存儲器動作時，在訪問了上述故障存儲單元時，參照上述故障地址存儲電路對上述冗余存儲單元進(jìn)行訪問。
25.如權(quán)利要求24所述的電阻變化型非易失性存儲裝置的驅(qū)動方法，還包括救濟(jì)步驟，該救濟(jì)步驟中，在故障存儲單元高電阻化檢查步驟中判定為上述故障存儲單元的上述電阻變化元件達(dá)到第3高電阻狀態(tài)的電阻值以上的情況下，將上述故障存儲單元的地址信息存儲在上述故障地址存儲電路中。
全文摘要
提供一種能夠穩(wěn)定動作的可靠性高的電阻變化型非易失性存儲裝置以及電阻變化型非易失性存儲裝置的驅(qū)動方法。電阻變化型非易失性存儲裝置(200)具備存儲單元陣列(202)、存儲單元選擇電路(203、204)、寫入電路(205)和讀取電路(206)，讀取電路(206)，若在所選擇的存儲單元中流過規(guī)定值以上的電流，則判定為所選擇的存儲單元是具有短路故障的故障存儲單元，寫入電路(205)，對在與故障存儲單元相同的位線上及字線上的至少某個上配置的故障存儲單元以外的其它存儲單元施加第2高電阻化脈沖，以使得將其它存儲單元的電阻變化元件設(shè)置為表示出第1高電阻狀態(tài)的電阻值以上的電阻值的第2高電阻狀態(tài)。
文檔編號G11C13/00GK103052992SQ201280001208
公開日2013年4月17日 申請日期2012年4月19日 優(yōu)先權(quán)日2011年4月25日
發(fā)明者友谷裕司, 島川一彥, 池田雄一郎 申請人:松下電器產(chǎn)業(yè)株式會社