專利名稱：電阻變化型非易失性存儲(chǔ)裝置及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電阻變化型非易失性存儲(chǔ)裝置及其驅(qū)動(dòng)方法，特別涉及具有由電阻變化元件和以二極管元件為代表的電流控制元件構(gòu)成的存儲(chǔ)單元的電阻變化型非易失性存儲(chǔ)裝置及其驅(qū)動(dòng)方法，該電阻變化元件通過電壓脈沖的施加而在低電阻狀態(tài)和電阻值比該低電阻狀態(tài)高的高電阻狀態(tài)之間可逆地轉(zhuǎn)變。
背景技術(shù)：
近年來，隨著半導(dǎo)體微細(xì)加工技術(shù)的進(jìn)步，存儲(chǔ)裝置(存儲(chǔ)器)的高密度化、大容量化顯著進(jìn)展。在非易失性存儲(chǔ)裝置的領(lǐng)域中，閃存存儲(chǔ)器及EEPROM的技術(shù)進(jìn)步(例如微細(xì)化)卓著，成本也不斷降低，但是，閃存存儲(chǔ)器的微細(xì)化被認(rèn)為正接近極限。在這樣的狀況下，從實(shí)現(xiàn)進(jìn)一步的單元面積的縮小及成本降低的觀點(diǎn)看，新的非易失性存儲(chǔ)裝置受到關(guān)注。作為新的非易失性存儲(chǔ)裝置，具有使用電阻變化元件構(gòu)成的存儲(chǔ)單元的非易失性存儲(chǔ)裝置的研究開發(fā)正在進(jìn)展。所謂電阻變化元件，是指具有電阻值根據(jù)電信號(hào)而可逆地變化的性質(zhì)、進(jìn)而能夠?qū)?yīng)于該電阻值的數(shù)據(jù)非易失性地存儲(chǔ)的元件。作為使用電阻變化元件的非易失性存儲(chǔ)裝置，通常已知有這樣的非易失性存儲(chǔ)裝置，其中，在正交配置的位線與字線的交點(diǎn)附近的位置，將串聯(lián)連接了 MOS晶體管和電阻變化元件的、被稱作所謂ITlR型的存儲(chǔ)單元以矩陣狀陣列配置。此外，通常還已知有這樣的交叉點(diǎn)結(jié)構(gòu)的非易失性存儲(chǔ)裝置，其中，將代替晶體管而使用作為電流控制元件的二極管的、被稱作所謂IDlR型的存儲(chǔ)單元以矩陣狀陣列配置(例如，參照專利文獻(xiàn)1、2)。在專利文獻(xiàn)I中，示出了使用具有雙向型電阻變化特性的可變電阻元件作為存儲(chǔ)單元的IDlR型的非易失性存儲(chǔ)裝置。此外，在專利文獻(xiàn)2中，示出了使用單向可變電阻元件作為存儲(chǔ)單元的IDlR型存儲(chǔ)單元的非線性元件的不良檢測方法?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)專利文獻(xiàn)1:日本特開2006 — 203098號(hào)公報(bào)(圖2)專利文獻(xiàn)2 :日本特開2009 - 199695號(hào)公報(bào)(圖6)
發(fā)明概要發(fā)明要解決的問題如果使存儲(chǔ)單元陣列大容量化，則存儲(chǔ)單元不良的發(fā)生有增加的趨勢。例如，在IDlR型交叉點(diǎn)陣列結(jié)構(gòu)中，在作為電流控制元件而使用的二極管元件是具有漏電流異常的元件的情況下，流過比截止電流大的漏電流，在選擇了包含該漏電流異常的二極管元件的不良單元的情況下無法進(jìn)行正常的讀取。此外，在使用了雙向型的電流控制元件(例如MSM二極管、MIM 二極管等)的雙向型的存儲(chǔ)單元陣列中，由于向存儲(chǔ)單元的哪個(gè)方向施加電壓都流過電流，所以有不能檢測出發(fā)生了漏電流異常的不良存儲(chǔ)單元的問題(參照專利文獻(xiàn)2)。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明的目的是提供一種能夠進(jìn)行穩(wěn)定的動(dòng)作的可靠性高的電阻變化型非易失性存儲(chǔ)裝置及電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法。解決問題所采用的手段有關(guān)本發(fā)明的一技術(shù)方案的電阻變化型非易失性存儲(chǔ)裝置，具備存儲(chǔ)單元陣列，具有由電阻變化元件和電流控制元件構(gòu)成的多個(gè)存儲(chǔ)單元，在多個(gè)字線與多個(gè)位線之間的各個(gè)立體交叉點(diǎn)上，配置有上述多個(gè)存儲(chǔ)單元的I個(gè)，上述電阻變化元件的電阻值根據(jù)所施加的寫入電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定的閾值電壓時(shí)流過被視為導(dǎo)通狀態(tài)的電流；存儲(chǔ)單元選擇電路，從上述多個(gè)字線中選擇至少I個(gè)，并從上述多個(gè)位線中選擇至少I個(gè)，由此從上述存儲(chǔ)單元陣列中選擇至少I個(gè)以上的上述存儲(chǔ)單元；寫入電路，通過對所選出的上述存儲(chǔ)單元施加電壓脈沖，將所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻值改寫；以及讀取電路，以對所選出的上述存儲(chǔ)單元的上述電流控制元件施加比上述閾值電壓高的第I電壓或上述閾值電壓以下的第2電壓的方式，對所選出的上述存儲(chǔ)單元施加讀取電壓，從而讀取所選出的上述存儲(chǔ)單元的狀態(tài)；上述寫入電路，將第I低電阻化脈沖或第I高電阻化脈沖作為上述寫入電壓脈沖對所選出的上述存儲(chǔ)單元施加，從而使上述多個(gè)存儲(chǔ)單元中的所選出的存儲(chǔ)單元的上述電阻變化元件分別成為第I低電阻狀態(tài)或第I高電阻狀態(tài)；上述讀取電路，當(dāng)所選出的上述存儲(chǔ)單元是沒有不良的存儲(chǔ)單元并且對該所選出的存儲(chǔ)單元施加上述第I電壓而讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)時(shí)，在所選出的上述存儲(chǔ)單元是上述第I低電阻狀態(tài)的情況下檢測第I規(guī)定值的電流，在是上述第I高電阻狀態(tài)的情況下檢測第2規(guī)定值的電流，上述讀取電路，當(dāng)讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)時(shí)，在比與上述第I低電阻狀態(tài)或上述第I高電阻狀態(tài)對應(yīng)的上述第I規(guī)定值或上述第2規(guī)定值的電流分別大的電流流過所選出的上述存儲(chǔ)單元的情況下，判定為所選出的上述存儲(chǔ)單元為具有不良的不良存儲(chǔ)單元；上述寫入電路，對于配置在與上述不良存儲(chǔ)單元相同的位線及相同的字線上的至少某個(gè)上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元，施加第2高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表現(xiàn)出上述第I低電阻狀態(tài)的電阻值以上的電阻值。發(fā)明效果根據(jù)本發(fā)明，能夠提供一種能夠進(jìn)行穩(wěn)定的動(dòng)作的可靠性高的電阻變化型非易失性存儲(chǔ)裝置及電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法。


圖1是表示本發(fā)明的實(shí)施方式的存儲(chǔ)單元的基本結(jié)構(gòu)的示意圖。圖2是本發(fā)明的實(shí)施方式的存儲(chǔ)單元的等價(jià)電路圖。圖3A是表示存儲(chǔ)單元的電壓電流特性的圖。圖3B是表示電阻變化元件的電阻電壓特性的圖。圖4是表示正常存儲(chǔ)單元和不良存儲(chǔ)單元的電壓電流特性的圖。圖5是電阻變化型非易失性存儲(chǔ)裝置的結(jié)構(gòu)圖。
圖6A是表不地址變換表的一例的圖。圖6B是表示讀取電路的結(jié)構(gòu)的一例的電路圖。圖7是用來說明讀取模式時(shí)的電流路徑的電路圖。圖8是圖7的電路圖的等價(jià)電路圖。圖9是用來說明讀取模式時(shí)的電流路徑的電路圖。圖10是圖9的電路圖的等價(jià)電路圖。圖11是用來說明單元特性判定模式時(shí)的電流路徑的電路圖。圖12是圖11的電路圖的等價(jià)電路圖。圖13是不同模式的真值表。圖14A是電流控制元件特性判定模式時(shí)的判定流程的一例。圖14B是電流控制元件特性判定模式時(shí)的判定流程的一例。圖15是電阻變化元件特性判定模式時(shí)的判定流程的一例。圖16是救濟(jì)模式時(shí)的判定流程的一例。圖17是表示寫入電路的結(jié)構(gòu)的一例的電路圖。圖18是表示對選擇位線施加的電壓和流過的電流的電壓電流特性的一例的圖。圖19是表示寫入電路的結(jié)構(gòu)的一例的電路圖。圖20是電阻變化型非易失性存儲(chǔ)裝置的結(jié)構(gòu)圖。圖21是救濟(jì)模式時(shí)的判定流程的一例。圖22A是表示主存儲(chǔ)單元陣列及冗余存儲(chǔ)單元陣列的配置的一例的圖。圖22B是表示主存儲(chǔ)單元陣列及冗余存儲(chǔ)單元陣列的配置的一例的圖。圖22C是表示主存儲(chǔ)單元陣列及冗余存儲(chǔ)單元陣列的配置的一例的圖。圖23是救濟(jì)模式時(shí)的判定流程的一例。圖24是救濟(jì)模式時(shí)的判定流程的一例。圖25是以往的非易失性存儲(chǔ)單元的結(jié)構(gòu)圖。圖26是以往的非易失性存儲(chǔ)單元陣列的結(jié)構(gòu)圖。圖27是以往的使用單向二極管的存儲(chǔ)單元的模型。
具體實(shí)施例方式(作為本發(fā)明的基礎(chǔ)的認(rèn)識(shí))以下，在說明本發(fā)明的詳細(xì)情況前，對作為本發(fā)明的基礎(chǔ)的認(rèn)識(shí)進(jìn)行說明。作為使用電阻變化元件的非易失性存儲(chǔ)裝置，如上述那樣，通常已知有將稱作ITlR型的存儲(chǔ)單元或稱作IDlR型的存儲(chǔ)單元以矩陣狀陣列配置的交叉點(diǎn)結(jié)構(gòu)的非易失性
存儲(chǔ)裝置。圖25是以往的非易失性存儲(chǔ)單元的結(jié)構(gòu)圖，示出了使用具有雙向型電阻變化特性的可變電阻元件作為存儲(chǔ)單元的IDlR型的非易失性存儲(chǔ)裝置(參照專利文獻(xiàn)I)。在圖25中，示出了在位線1210與字線1220交叉的部位配置有將在上部電極1240及下部電極1250之間夾持有可變電阻體1230的可變電阻元件1260、和非線性元件1270串聯(lián)連接而得到的存儲(chǔ)單元1280的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)單元陣列。這里，可變電阻元件1260是電阻值根據(jù)被施加的電壓的極性而可逆地轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)和高電阻狀態(tài)的具有雙向型的電阻變化特性的可變電阻元件。此外，非線性元件1270以降低在非選擇單元中流過的所謂漏電流為目的，例如由壓敏電阻(varistor)構(gòu)成。交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)單元陣列能夠以布線間距配置存儲(chǔ)單元，此外能夠三維地將存儲(chǔ)單元陣列層疊，所以能夠?qū)崿F(xiàn)大容量化。此外，圖26是以往的非易失性存儲(chǔ)單元陣列的結(jié)構(gòu)圖，示出了使用單向可變電阻元件作為存儲(chǔ)單元的IDlR型存儲(chǔ)單元的非線性元件的不良檢測方法(參照專利文獻(xiàn)2)。在圖26中，將單向的可變電阻元件和具有陽極和陰極的單向二極管元件串聯(lián)連接的存儲(chǔ)單元被配置在由位線BL1、BL2、BL3與字線WL1、WL2、WL3相交叉的部位。如果是正常的二極管元件，則通過對全部的位線施加Vdd電位、對全部的字線施加Vss電位，從而在反向偏置的狀態(tài)下不流過電流，但如果存在不良的二極管元件，則即使在反向偏置的狀態(tài)下也流過DC電流，所以不良的二極管元件所在的位線的電位從Vdd電位下降。在專利文獻(xiàn)2中，公開了將該不良二極管元件所屬的位線檢測為不良位線的技術(shù)。圖27是使用以往的單向二極管的存儲(chǔ)單元的模型。如圖27所示，不良檢測電路2053具備位線電源電路2054、鎖存電路2531和開關(guān)電路2055，與連接在位線選擇電路2024上的位線連接，在備用單元2052中進(jìn)行連接有不良二極管元件的不良位線的檢測，公開了救濟(jì)方法。這里，如果使存儲(chǔ)單元陣列大容量化，則存儲(chǔ)單元不良的發(fā)生有增加的趨勢。在IDlR型交叉點(diǎn)陣列結(jié)構(gòu)中，作為電流控制元件而使用的二極管元件是正常元件的情況下，相對于在導(dǎo)通狀態(tài)下流過的電流，在截止?fàn)顟B(tài)下僅流過至少小I位數(shù)以上的截止電流。但是，在具有漏電流異常的元件的情況下，流過比截止電流大的漏電流，在選擇了包含該漏電流異常的二極管元件的不良單元的情況下不能進(jìn)行正常的讀取。此外，即使在選擇了正常存儲(chǔ)單元的情況下，也由于受到不良存儲(chǔ)單元的影響，所以即使不良存儲(chǔ)單元是I個(gè)，也會(huì)誤檢測出在連接著該不良存儲(chǔ)單元的位線或字線的多個(gè)存儲(chǔ)單元中發(fā)生不良，不能確定不良存儲(chǔ)單元的地址。因此，有通過物理解析及FIB解析等很難解析不良的原因的問題。此外，在專利文獻(xiàn)2所示的結(jié)構(gòu)中，記載了使用具有陽極和陰極的單向二極管元件的單向存儲(chǔ)單元陣列中的不良位線的檢測方法。即，記載了利用正向施加電壓則流過電流而反向施加電壓則不流過電流的性質(zhì)、進(jìn)行發(fā)生了漏電流異常的不良位線的檢測的方法。通過使全部的位線成為Vdd電位并使全部的字線成為Vss電位而使二極管元件成為反偏置狀態(tài)，從而如果全部的存儲(chǔ)單元正常則不流過電流，但如果有發(fā)生了漏電流異常的不良存儲(chǔ)單元，則從包含該不良存儲(chǔ)單元的位線對字線流過漏電流。通過判定該漏電流，能夠檢測出發(fā)生了漏電流異常的不良位線。但是，在使用了雙向型電流控制元件(例如MSM 二極管、MM 二極管等)的雙向型存儲(chǔ)單元陣列中，對存儲(chǔ)單元的哪個(gè)方向施加電壓都流過電流，所以在專利文獻(xiàn)2所記載的方法中，有不能檢測到發(fā)生了漏電流異常的不良存儲(chǔ)單元的問題。此外，如在圖27中所示的那樣，由于不良檢測電路2053僅與位線連接，所以雖然能夠檢測出發(fā)生了漏電流異常的不良位線，但還具有不能檢測到與該不良位線連接的哪個(gè)存儲(chǔ)單元發(fā)生了不良的問題。在存儲(chǔ)單元的不良中，不僅有因電流控制元件發(fā)生短路不良而發(fā)生漏電流異常這樣的不良，還有因電阻變化元件的電阻狀態(tài)局限于超低電阻狀態(tài)從而即使對存儲(chǔ)單元施加電壓、電阻變化元件也不轉(zhuǎn)變?yōu)楦唠娮锠顟B(tài)或低電阻狀態(tài)這樣的不良。
在電流控制元件是短路不良的情況下，通過將不良存儲(chǔ)單元的電阻變化元件高電阻化，能夠抑制漏電流異常，并抑制具有短路不良的不良存儲(chǔ)單元的漏電流給其他正常存儲(chǔ)單元帶來的影響。但是，在電阻變化元件具有上述那樣的不良的情況下，難以使局限于超低電阻狀態(tài)的電阻變化元件高電阻化，不能抑制不良存儲(chǔ)單元給其他正常存儲(chǔ)單元帶來的影響。因此，由于流過不良存儲(chǔ)單元的漏電流，其他正常存儲(chǔ)單元的動(dòng)作有可能變得不穩(wěn)定。所以，在本實(shí)施方式中，對能夠進(jìn)行穩(wěn)定的動(dòng)作的可靠性高的電阻變化型非易失性存儲(chǔ)裝置及電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法進(jìn)行說明。本發(fā)明一實(shí)施方式的電阻變化型非易失性存儲(chǔ)裝置，具備存儲(chǔ)單元陣列，具有由電阻變化元件和電流控制元件構(gòu)成的多個(gè)存儲(chǔ)單元，在多個(gè)字線與多個(gè)位線之間的各個(gè)立體交叉點(diǎn)上，配置有上述多個(gè)存儲(chǔ)單元的I個(gè)，上述電阻變化元件的電阻值根據(jù)所施加的寫入電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定的閾值電壓時(shí)流過被視為導(dǎo)通狀態(tài)的電流；存儲(chǔ)單元選擇電路，從上述多個(gè)字線中選擇至少I個(gè)，并從上述多個(gè)位線中選擇至少I個(gè)，由此從上述存儲(chǔ)單元陣列中選擇至少I個(gè)以上的上述存儲(chǔ)單元；寫入電路，通過對所選出的上述存儲(chǔ)單元施加電壓脈沖，將所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻值改寫；以及讀取電路，以對所選出的上述存儲(chǔ)單元的上述電流控制元件施加比上述閾值電壓高的第I電壓或上述閾值電壓以下的第2電壓的方式，對所選出的上述存儲(chǔ)單元施加讀取電壓，從而讀取所選出的上述存儲(chǔ)單元的狀態(tài)；上述寫入電路，將第I低電阻化脈沖或第I高電阻化脈沖作為上述寫入電壓脈沖對所選出的上述存儲(chǔ)單元施加，從而使上述多個(gè)存儲(chǔ)單元中的所選出的存儲(chǔ)單元的上述電阻變化元件分別成為第I低電阻狀態(tài)或第I高電阻狀態(tài)；上述讀取電路，當(dāng)所選出的上述存儲(chǔ)單元是沒有不良的存儲(chǔ)單元(正常的存儲(chǔ)單元)并且對該所選出的存儲(chǔ)單元施加上述第I電壓而讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)時(shí)，在所選出的上述存儲(chǔ)單元是上述第I低電阻狀態(tài)的情況下檢測第I規(guī)定值的電流，在是上述第I高電阻狀態(tài)的情況下檢測第2規(guī)定值的電流，當(dāng)讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)時(shí)，在比與上述第I低電阻狀態(tài)或上述第I高電阻狀態(tài)對應(yīng)的上述第I規(guī)定值或上述第2規(guī)定值的電流分別大的電流流過所選出的上述存儲(chǔ)單元的情況下，判定為所選出的上述存儲(chǔ)單元為具有不良的不良存儲(chǔ)單元；上述寫入電路，對于配置在與上述不良存儲(chǔ)單元相同的位線及相同的字線上的至少某個(gè)上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元，施加第2高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表現(xiàn)出上述第I低電阻狀態(tài)的電阻值以上的電阻值。根據(jù)該結(jié)構(gòu)，在使用雙向電流控制元件的交叉點(diǎn)陣列結(jié)構(gòu)的存儲(chǔ)單元中，確定具備短路不良的電流控制元件的存儲(chǔ)單元或電阻變化元件不良的不良存儲(chǔ)單元，使配置在與不良存儲(chǔ)單元相同的位線及字線上的其他存儲(chǔ)單元成為第2高電阻狀態(tài)，所以能夠不使不良存儲(chǔ)單元高電阻化而救濟(jì)不良存儲(chǔ)單元。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲(chǔ)裝置。另外，將在電阻變化元件是第I低電阻狀態(tài)的情況下流過正常存儲(chǔ)單元的存儲(chǔ)單元電流稱作第I規(guī)定值。此外，將在電阻變化元件是第I高電阻狀態(tài)的情況下流過正常存儲(chǔ)單元的存儲(chǔ)單元電流稱作第2規(guī)定值。此外，優(yōu)選的是，上述寫入電路，對于配置在與上述不良存儲(chǔ)單元相同的位線及字線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元，施加第3高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第3高電阻狀態(tài)，該第3高電阻狀態(tài)表現(xiàn)出上述第I高電阻狀態(tài)以上的電阻值。根據(jù)該結(jié)構(gòu)，由于使配置在與不良存儲(chǔ)單元相同的位線及字線上的其他存儲(chǔ)單元成為第3高電阻狀態(tài)，所以能夠?qū)崿F(xiàn)可靠性更高的電阻變化型非易失性存儲(chǔ)裝置。此外，優(yōu)選的是，上述讀取電路，對所選出的上述存儲(chǔ)單元施加上述第2電壓，當(dāng)流過比上述第I規(guī)定值大的電流時(shí)，判定為所選出的上述存儲(chǔ)單元是具有短路不良的不良存儲(chǔ)單兀。根據(jù)該結(jié)構(gòu)，由于施加比閾值電壓低的第2電壓，所以在沒有短路不良的存儲(chǔ)單元中不流過規(guī)定值以上的電流，僅具有短路不良的存儲(chǔ)單元流過規(guī)定值以上的電流。因而，通過檢測該電流，能夠容易地判定不良的存儲(chǔ)單元。此外，優(yōu)選的是，上述寫入電路，以使所選出的存儲(chǔ)單元的上述電阻變化元件成為上述第I高電阻狀態(tài)的方式，施加上述第I高電阻化脈沖；上述讀取電路，對所選出的上述存儲(chǔ)單元施加上述第I電壓來讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)；在流過所選出的上述存儲(chǔ)單元的電流比上述第2規(guī)定值的電流大的情況下，判定為所選出的上述存儲(chǔ)單元的上述電阻變化元件不良。根據(jù)該結(jié)構(gòu)，能夠容易地判定電阻變化元件為不良的存儲(chǔ)單元。此外，優(yōu)選的是，在由上述寫入電路對上述不良存儲(chǔ)單元施加了上述第I低電阻化脈沖后，對所選出的上述存儲(chǔ)單元施加上述第2電壓，當(dāng)流過比上述第I規(guī)定值大的電流時(shí)，判定為所選出的上述存儲(chǔ)單元是具有短路不良的不良存儲(chǔ)單元。根據(jù)該結(jié)構(gòu)，由于在使電阻變化元件成為第I低電阻狀態(tài)后檢測電流控制元件的不良，所以能夠更可靠地檢測不良存儲(chǔ)單元。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲(chǔ)裝置。此外，優(yōu)選的是，上述寫入電路，對上述不良存儲(chǔ)單元施加第4高電阻化脈沖，以使上述不良存儲(chǔ)單元的上述電阻變化元件成為第4高電阻狀態(tài)，該第4高電阻狀態(tài)表現(xiàn)出上述第I低電阻狀態(tài)以上的電阻值，上述第4高電阻化脈沖具有上述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值。根據(jù)該結(jié)構(gòu)，由于使不良存儲(chǔ)單元以及配置在與不良存儲(chǔ)單元相同的位線及字線上的至少某個(gè)上的其他存儲(chǔ)單元高電阻化，所以能夠?qū)崿F(xiàn)可靠性更高的電阻變化型非易失性存儲(chǔ)裝置。此外，優(yōu)選的是，上述存儲(chǔ)單元陣列具備主存儲(chǔ)單元陣列，具備多個(gè)主存儲(chǔ)用的上述存儲(chǔ)單元；以及冗余存儲(chǔ)單元陣列，具備多個(gè)冗余存儲(chǔ)單元，用于在上述主存儲(chǔ)單元陣列中的至少I個(gè)上述存儲(chǔ)單元是不良存儲(chǔ)單元的情況下，與配置在與上述不良存儲(chǔ)單元相同的位線或字線上的至少某個(gè)上的其他存儲(chǔ)單元置換而使用。根據(jù)該結(jié)構(gòu)，由于具備冗余存儲(chǔ)單元，所以能夠代替高電阻化后的存儲(chǔ)單元而使用冗余存儲(chǔ)單元。由此，能夠?qū)崿F(xiàn)可靠性更高的電阻變化型非易失性存儲(chǔ)裝置。此外，優(yōu)選的是，上述電阻變化型非易失性存儲(chǔ)裝置具備不良地址存儲(chǔ)電路，該不良地址存儲(chǔ)電路將配置在與上述不良存儲(chǔ)單元相同的位線或字線上的至少某個(gè)上的其他存儲(chǔ)單元的地址信息與上述冗余存儲(chǔ)單元的地址信息建立對應(yīng)而存儲(chǔ)。
根據(jù)該結(jié)構(gòu)，由于具備不良地址存儲(chǔ)電路，所以能夠?qū)⑴c冗余存儲(chǔ)單元進(jìn)行了置換的與不良存儲(chǔ)單元相同的位線或字線上的其他存儲(chǔ)單元、與冗余存儲(chǔ)單元建立對應(yīng)而存儲(chǔ)。此外，優(yōu)選的是，上述不良地址存儲(chǔ)電路將具有上述不良存儲(chǔ)單元的位線的地址與具有上述冗余存儲(chǔ)單元的位線的地址建立對應(yīng)而存儲(chǔ)，上述冗余存儲(chǔ)單元用于與配置在與上述不良存儲(chǔ)單元相同的位線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元進(jìn)行置換。根據(jù)該結(jié)構(gòu)，由于能夠?qū)⑴渲迷谂c不良存儲(chǔ)單元相同的位線上的其他存儲(chǔ)單元置換為冗余存儲(chǔ)單元，所以能夠救濟(jì)不良存儲(chǔ)單元而實(shí)現(xiàn)可靠性高的電阻變化型非易失性存儲(chǔ)裝置。此外，優(yōu)選的是，上述不良地址存儲(chǔ)電路將具有上述不良存儲(chǔ)單元的字線的地址與具有上述冗余存儲(chǔ)單元的字線的地址建立對應(yīng)而存儲(chǔ)，上述冗余存儲(chǔ)單元用于與配置在與上述不良存儲(chǔ)單元相同的字線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元進(jìn)行置換。根據(jù)該結(jié)構(gòu)，由于能夠?qū)⑴渲迷谂c不良存儲(chǔ)單元相同的字線上的其他存儲(chǔ)單元置換為冗余存儲(chǔ)單元，所以能夠救濟(jì)不良存儲(chǔ)單元而實(shí)現(xiàn)可靠性高的電阻變化型非易失性存儲(chǔ)裝置。此外，有關(guān)本發(fā)明的一技術(shù)方案的電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法，該電阻變化型非易失性存儲(chǔ)裝置具備存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列具有由電阻變化元件和電流控制元件構(gòu)成的多個(gè)存儲(chǔ)單元，在多個(gè)字線與多個(gè)位線之間的各個(gè)立體交叉點(diǎn)上，配置有上述多個(gè)存儲(chǔ)單元的I個(gè)，上述電阻變化元件的電阻值根據(jù)所施加的寫入電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定的閾值電壓時(shí)流過被視為導(dǎo)通狀態(tài)的電流，上述電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法的特征在于，包括以下步驟寫入步驟，利用寫入電路對上述多個(gè)存儲(chǔ)單元中的所選出的存儲(chǔ)單元施加第I低電阻化脈沖或第I高電阻化脈沖，從而使所選出的上述存儲(chǔ)單元的上述電阻變化元件分別成為第I低電阻狀態(tài)或第I高電阻狀態(tài)；讀取步驟，利用讀取電路對所選出的上述存儲(chǔ)單元施加比上述閾值電壓高的第I電壓，讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)；不良檢測步驟，將在所選出的上述存儲(chǔ)單元是沒有不良的存儲(chǔ)單元并且處于上述第I低電阻狀態(tài)的情況下流過所選出的上述存儲(chǔ)單元的電流設(shè)為第I規(guī)定值的電流，將在所選出的上述存儲(chǔ)單元是沒有不良的存儲(chǔ)單元并且處于上述第I高電阻狀態(tài)的情況下流過所選出的上述存儲(chǔ)單元的電流設(shè)為第2規(guī)定值的電流，當(dāng)讀取所選出的上述存儲(chǔ)單元的電阻狀態(tài)時(shí)，在比與上述第I低電阻狀態(tài)或上述第I高電阻狀態(tài)對應(yīng)的上述第I規(guī)定值或上述第2規(guī)定值的電流分別大的電流流過所選出的上述存儲(chǔ)單元的情況下，判定為所選出的上述存儲(chǔ)單元為具有不良的不良存儲(chǔ)單元；以及正常存儲(chǔ)單元高電阻化步驟，利用上述寫入電路，對配置在與上述不良存儲(chǔ)單元相同的位線及字線上的至少某個(gè)上的上述不良存儲(chǔ)單元以外的其他正常存儲(chǔ)單元，施加第2高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表現(xiàn)出上述第I低電阻狀態(tài)的電阻值以上的電阻值。根據(jù)該結(jié)構(gòu)，在使用雙向電流控制元件的交叉點(diǎn)陣列結(jié)構(gòu)的存儲(chǔ)單元中，確定具備短路不良的電流控制元件的存儲(chǔ)單元或電阻變化元件不良的不良存儲(chǔ)單元，使配置在與不良存儲(chǔ)單元相同的位線及字線上的其他存儲(chǔ)單元成為第2高電阻狀態(tài)，所以能夠不使不良存儲(chǔ)單元高電阻化而確定并救濟(jì)不良存儲(chǔ)單元。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲(chǔ)裝置。此外，優(yōu)選的是，上述寫入電路，對于配置在與上述不良存儲(chǔ)單元相同的位線及字線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元，施加第3高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第3高電阻狀態(tài)，該第3高電阻狀態(tài)表現(xiàn)出上述第I高電阻狀態(tài)以上的電阻值。根據(jù)該結(jié)構(gòu)，由于能夠使配置在與不良存儲(chǔ)單元相同的位線及字線上的其他存儲(chǔ)單元成為第3高電阻狀態(tài)，所以能夠?qū)崿F(xiàn)可靠性更高的電阻變化型非易失性存儲(chǔ)裝置。此外，優(yōu)選的是，在上述不良檢測步驟中，上述讀取電路對所選出的上述存儲(chǔ)單元施加比上述閾值電壓低的第2電壓，當(dāng)流過比上述第I規(guī)定值大的電流時(shí)，判定為所選出的上述存儲(chǔ)單元是具有短路不良的不良存儲(chǔ)單元。根據(jù)該結(jié)構(gòu)，由于施加比閾值電壓低的第2電壓，所以在沒有短路不良的存儲(chǔ)單元中不流過規(guī)定值以上的電流，僅具有短路不良的存儲(chǔ)單元流過規(guī)定值以上的電流。因而，通過檢測該電流，能夠容易地判定不良的存儲(chǔ)單元。此外，優(yōu)選的是，在上述不良檢測步驟中，上述寫入電路，以使所選出的上述存儲(chǔ)單元的上述電阻變化元件成為上述第I高電阻狀態(tài)的方式，對所選出的上述存儲(chǔ)單元施加上述第I高電阻化脈沖；上述讀取電路，對所選出的上述存儲(chǔ)單元施加上述第I電壓來讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)；當(dāng)比上述第2規(guī)定值大的電流流過所選出的上述存儲(chǔ)單元時(shí)，判定為所選出的上述存儲(chǔ)單元的上述電阻變化元件不良。根據(jù)該結(jié)構(gòu)，能夠檢測電阻變化元件為不良的不良存儲(chǔ)單元而進(jìn)行救濟(jì)。此外，優(yōu)選的是，還包括不良存儲(chǔ)單元高電阻化步驟，在上述正常存儲(chǔ)單元高電阻化步驟中，利用上述寫入電路對上述不良存儲(chǔ)單元施加第4高電阻化脈沖，以使上述不良存儲(chǔ)單元的上述電阻變化元件成為第4高電阻狀態(tài)，該第4高電阻狀態(tài)的電阻值比上述第I低電阻狀態(tài)的電阻值高，上述第4高電阻化脈沖具有上述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值。根據(jù)該結(jié)構(gòu)，由于施加第4高電阻化脈沖電壓以使不良存儲(chǔ)單元成為第4高電阻狀態(tài)，所以能夠救濟(jì)不良存儲(chǔ)單元本身。由此，能夠?qū)崿F(xiàn)可靠性高的電阻變化型非易失性存儲(chǔ)裝置。以下，參照附圖，對本發(fā)明的電阻變化型非易失性存儲(chǔ)裝置(以下還簡稱作“非易失性存儲(chǔ)裝置”)的實(shí)施方式進(jìn)行說明。另外，參照以下的實(shí)施方式及附圖對本發(fā)明進(jìn)行說明，但這以例示為目的，并不意味著本發(fā)明限定于這些。以下說明的實(shí)施方式都表示本發(fā)明的優(yōu)選的一個(gè)具體例。在以下的實(shí)施方式中表示的數(shù)值、形狀、材料、構(gòu)成要素、構(gòu)成要素的配置位置及連接形態(tài)、步驟、步驟的順序等是一例，并不是限定本發(fā)明的主旨。此外，關(guān)于以下的實(shí)施方式的構(gòu)成要素中的、在表示本發(fā)明的最上位概念的獨(dú)立權(quán)利要求中沒有記載的構(gòu)成要素，作為構(gòu)成更優(yōu)選的形態(tài)的任意的構(gòu)成要素進(jìn)行說明。(第I實(shí)施方式)[存儲(chǔ)單元]圖1是本發(fā)明的第I實(shí)施方式的存儲(chǔ)單元的結(jié)構(gòu)圖的一例。圖1所示的存儲(chǔ)單元10由串聯(lián)連接的電流控制元件20和電阻變化元件30構(gòu)成。
在圖1中，電阻變化元件30經(jīng)由接觸件41而與電流控制元件20連接，由電阻變化元件30和電流控制元件20構(gòu)成I位的IDlR型的存儲(chǔ)單元10。存儲(chǔ)單元10的一個(gè)端子經(jīng)由接觸件40而與下部布線50連接，存儲(chǔ)單元10的另一個(gè)端子經(jīng)由接觸件42而與上部布線51連接。這里，圖1的存儲(chǔ)單元10采用使電流控制元件20在下、使電阻變化元件30在上的連接關(guān)系，但也可以使該連接關(guān)系相反，采用使電流控制元件20在上、使電阻變化元件30在下的連接關(guān)系。電流控制元件20具備下部電極(第I電極)21、上部電極(第2電極)23和夾持在下部電極21與上部電極23之間的電流控制層22 (半導(dǎo)體層22或絕緣體層22)。下部電極21與半導(dǎo)體層22物理地電接觸而形成肖特基結(jié)，上部電極23與半導(dǎo)體層22物理地電接觸而形成肖特基結(jié)，具有雙向的整流特性。在代替半導(dǎo)體層22而使用絕緣體層22的情況下，由下部電極21、絕緣體層22及上部電極23構(gòu)成隧道二極管，具有雙向的整流特性。S卩，電流控制元件20如以二極管等為代表那樣，是對電流控制元件20的兩端施加的電壓和在電流控制元件20的兩端流過的電流呈非線性的特性的元件，是流過的電流的方向根據(jù)被施加的電壓的極性而變化的雙向型的二極管。即，電流控制元件20具有以下的特性在正的施加電壓區(qū)域和負(fù)的施加電壓區(qū)域分別具有閾值電壓(VF)，在對電流控制元件20的兩端施加的電壓的絕對值是閾值電壓(VF)以下的情況下，電流控制元件20的電阻值變大，流過的電流的絕對值為規(guī)定的閾值電流以下，而在對電流控制元件20的兩端施加的電壓的絕對值超過閾值電壓(VF)的情況下，電流控制元件20的電阻值變小，流過的電流的絕對值非線性地增加。即，當(dāng)對電流控制元件20的兩端施加的電壓的絕對值在閾值電壓(VF)以下時(shí)，在電流控制元件20中僅流過規(guī)定的閾值電流以下的截止電流，所以電流控制元件20為截止?fàn)顟B(tài)。此外，在對電流控制元件20的兩端施加的電壓的絕對值超過閾值電壓(VF)的情況下，在電流控制元件20中流過大的導(dǎo)通電流，電流控制元件20為導(dǎo)通狀態(tài)。即，根據(jù)對電流控制元件20的兩端施加的電壓，電流控制元件20具有擁有導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)的開關(guān)的功能。在電流控制元件20是上下對稱結(jié)構(gòu)的情況下(即，在兩個(gè)電極是相同的材料且電流控制層22在上 下方向上均質(zhì)的情況下)，電流控制元件20的電壓一電流特性對于正負(fù)的施加電壓呈現(xiàn)大致點(diǎn)對稱的特性。即，正的施加電壓區(qū)域和負(fù)的施加電壓區(qū)域的閾值電壓的絕對值呈現(xiàn)大致相同的值。本實(shí)施方式的電流控制元件20例如構(gòu)成為具備由鉭氮化物構(gòu)成的下部電極21、由含氮率比Si3N4小的氮不足型的硅氮化膜構(gòu)成的半導(dǎo)體層22、和由鉭氮化物構(gòu)成的上部電極23的MSM(Metal-Semiconductor_Metal)二極管。半導(dǎo)體層22的厚度例如可以為3 20nm。硅氮化膜可以通過使含氮率變小而形成為具有半導(dǎo)體特性，能夠?qū)⒆鳛镸SM 二極管而構(gòu)成的二極管通過簡單的制造工藝制造。例如，氮不足型的娃氮化膜(SiNz 0<z = O. 85)可以通過例如在使用了 Si靶的氮?dú)猸h(huán)境中反應(yīng)濺射而形成。此時(shí)，在室溫條件下將腔室的壓力設(shè)為O.1Pa IPa、將Ar/N2流量設(shè)為18sccm/2sccm來制造即可。另外,本實(shí)施方式的電流控制元件20也可以是MIM (Metal-1nsulator-Metal)二極管、PN 二極管、肖特基二極管、齊納二極管。在MIM 二極管的情況下，成為在下部電極21與上部電極23之間具備絕緣體層22而代替半導(dǎo)體層的結(jié)構(gòu)。此外，電流控制元件20也可以是僅向一方向流過電流的單向型的電流控制元件。電阻變化元件30具備下部電極(第3電極)31、上部電極(第4電極)34和夾持在下部電極31與上部電極34之間的電阻變化層35。這里，電阻變化層35將第I過渡金屬氧化物層32和第2過渡金屬氧化物層33層疊而構(gòu)成，第I過渡金屬氧化物層32由氧不足型的過渡金屬氧化物構(gòu)成，第2過渡金屬氧化物層33由氧不足度比第I過渡金屬氧化物層32小的過渡金屬氧化物構(gòu)成。在本實(shí)施方式中，作為其一例，將第I氧不足型的鉭氧化物層(以下稱作第ITa氧化物層)32與第2鉭氧化物層(以下稱作第2Ta氧化物層)33層疊而構(gòu)成。這里，第2Ta氧化物層33的含氧率比第ITa氧化物層32的含氧率高。換言之，第2Ta氧化物層33的氧不足度比第ITa氧化物層32的氧不足度小。所謂氧不足度，是指在各種過渡金屬中，相對于構(gòu)成其化學(xué)計(jì)量組成的氧化物的氧的量而言不足的氧的比例。例如，在過渡金屬是鉭(Ta)的情況下，化學(xué)計(jì)量的氧化物的組成是Ta2O5，所以能夠表現(xiàn)為TaO2.5。TaO2.5的氧不足度是0%。例如TaOu的組成的氧不足型的鉭氧化物的氧不足度為，氧不足度=(2. 5 —1. 5) /2. 5=40%。此外，Ta2O5的含氧率是氧原子占總原子數(shù)的比率(0/ (Ta+Ο))，為5/7=71. 4atm%。因而，氧不足型的鉭氧化物的含氧率比O大,比71. 4atm%小。構(gòu)成電阻變化層35的金屬也可以使用鉭以外的過渡金屬。作為過渡金屬，可以使用鉭(Ta)、鈦(Ti)、鉿(Hf)、鋯(Zr)、鈮(Nb)、鎢(W)等。過渡金屬可以取多個(gè)氧化狀態(tài)，所以能夠通過氧化還原反應(yīng)實(shí)現(xiàn)不同的電阻狀態(tài)。例如，在使用鉿氧化物的情況下，在使第I鉿氧化物層32的組成為HfOx的情況下，X在O. 9以上1. 6以下，并且在使第2鉿氧化物層33的組成為HfOy的情況下，在y比X的值大的情況下能夠確認(rèn)使電阻變化層35的電阻值穩(wěn)定地高速變化。在此情況下，第2鉿氧化物層33的膜厚優(yōu)選在3nm以上4nm以下。此外，在使用鋯氧化物的情況下，在使第I鋯氧化物層32的組成為ZrOx的情況下，X在O. 9以上1. 4以下，并且在使第2鋯氧化物層33的組成為ZrOy的情況下，在y比x的值大的情況下能夠確認(rèn)使電阻變化層35的電阻值穩(wěn)定地高速變化。在此情況下，第2鋯氧化物層33的膜厚優(yōu)選在Inm以上5nm以下。另外，構(gòu)成第I過渡金屬氧化物層32的第I過渡金屬和構(gòu)成第2過渡金屬氧化物層33的第2過渡金屬也可以使用不同的過渡金屬。在此情況下，優(yōu)選的是，第2過渡金屬氧化物層33與第I過渡金屬氧化物層32相比氧不足度小，即電阻更高。通過采用這樣的結(jié)構(gòu)，電阻變化時(shí)施加在下部電極31及上部電極34間的電壓被更多地分配到第2過渡金屬氧化物層33，能夠使得在第2過渡金屬氧化物層33中發(fā)生的氧化還原反應(yīng)更容易發(fā)生。此外，在第I過渡金屬和第2過渡金屬使用相互不同的材料的情況下，優(yōu)選的是，第2過渡金屬的標(biāo)準(zhǔn)電極電位比第I過渡金屬的標(biāo)準(zhǔn)電極電位低。這是因?yàn)椋梢哉J(rèn)為，在形成在電阻高的第2過渡金屬氧化物層33中的微小的細(xì)絲(filament)(導(dǎo)電路徑)中發(fā)生氧化還原反應(yīng)，其電阻值變化而發(fā)生電阻變化現(xiàn)象。例如，通過對第I過渡金屬氧化物層32使用氧不足型的鉭氧化物、對第2過渡金屬氧化物層33使用鈦氧化物(TiO2),能夠得到穩(wěn)定的電阻變化動(dòng)作。鈦(標(biāo)準(zhǔn)電極電位=一1. 63eV)是標(biāo)準(zhǔn)電極電位比鉭(標(biāo)準(zhǔn)電極電位=一 O. 6eV)低的材料。標(biāo)準(zhǔn)電極電位的值越高，呈現(xiàn)越難以氧化的特性。通過對第2過渡金屬氧化物層33配置標(biāo)準(zhǔn)電極電位比第I過渡金屬氧化物層32低的金屬的氧化物，在第2過渡金屬氧化物層33中更容易發(fā)生氧化還原反應(yīng)。上述的各材料的層疊結(jié)構(gòu)的電阻變化膜中的電阻變化現(xiàn)象可以認(rèn)為都是在形成在電阻高的第2過渡金屬氧化物層33中的微小細(xì)絲中發(fā)生氧化還原反應(yīng)、其電阻值變化而發(fā)生的。即，可以認(rèn)為，當(dāng)以下部電極31為基準(zhǔn)對第2過渡金屬氧化物層33側(cè)的上部電極34施加正的電壓時(shí)，電阻變化層35中的氧離子被拉向第2過渡金屬氧化物層33側(cè)，在形成在第2過渡金屬氧化物層33中的微小細(xì)絲中發(fā)生氧化反應(yīng)，微小細(xì)絲的電阻增大。相反，可以認(rèn)為，當(dāng)以下部電極31為基準(zhǔn)對第2過渡金屬氧化物層33側(cè)的上部電極34施加負(fù)的電壓時(shí)，第2過渡金屬氧化物層33中的氧離子被推向第I過渡金屬氧化物層32側(cè)，在形成在第2過渡金屬氧化物層33中的微小細(xì)絲中發(fā)生還原反應(yīng)，微小細(xì)絲的電阻減小。與氧不足度更小的第2過渡金屬氧化物層33連接的上部電極34例如由鉬(Pt)、銥(Ir)等與構(gòu)成第2過渡金屬氧化物層33的過渡金屬及構(gòu)成下部電極31的材料相比標(biāo)準(zhǔn)電極電位更高的材料構(gòu)成。此外，下部電極31由以標(biāo)準(zhǔn)電極電位比上部電極34低的材料(例如TaN (氮化鉭)等)為主成分的電極材料構(gòu)成。具體而言，在對第I過渡金屬氧化物層32、第2過渡金屬氧化物層33使用鉭氧化物的情況下，優(yōu)選的是，下部電極31從由TaN、W、N1、Ta、T1、Al等構(gòu)成的組中選擇而構(gòu)成,上部電極34從由Pt、Ir、Pd、Ag、Cu、Au等構(gòu)成的組中選擇而構(gòu)成。通過采用這樣的結(jié)構(gòu)，在上部電極34與第2過渡金屬氧化物層33的界面附近的第2過渡金屬氧化物層33中，有選擇地發(fā)生氧化還原反應(yīng)，能夠得到穩(wěn)定的電阻變化現(xiàn)象。在驅(qū)動(dòng)如以上那樣構(gòu)成的電阻變化元件30的情況下，通過外部的電源將滿足規(guī)定條件的電壓施加在下部電極31與上部電極34之間。另外，也可以使圖1的電流控制元件20與電阻變化元件30之間的上下連接關(guān)系相反而連接，也可以使第I過渡金屬氧化物層32與第2過渡金屬氧化物層33之間的上下連接關(guān)系相反、使下部電極31與上部電極34之間的上下連接關(guān)系相反。圖2是圖1所示的本實(shí)施方式的存儲(chǔ)單元10的等價(jià)電路圖。在圖2中，示出了存儲(chǔ)單元100將電流控制元件101與電阻變化元件102串聯(lián)連接的等價(jià)電路圖，存儲(chǔ)單元100的一個(gè)端子Tl與電流控制元件101連接，存儲(chǔ)單元100的另一個(gè)端子T2與電阻變化元件102連接。此外，端子Tl與下部布線50連接，端子T2與上部布線51連接。
`
在圖2中，當(dāng)在存儲(chǔ)單元100的兩個(gè)端子Tl和T2間施加電壓Vce時(shí)，施加電壓Vce根據(jù)電流控制元件101和電阻變化元件102各自的阻抗而被分壓，所以Vce=Vdi+Vre。這里，Vdi是施加在電流控制元件101的兩端的電壓，Vre是施加在電阻變化元件102的兩端的電壓。這里，如果對電流控制元件101施加的電壓Vdi的絕對值超過閾值電壓(VF)^Ji流控制元件101成為導(dǎo)通狀態(tài)，在存儲(chǔ)單元100中流過存儲(chǔ)單元電流Ice。另一方面，如果對電流控制元件101施加的電壓Vdi的絕對值在閾值電壓(VF)以下，則電流控制元件101為截止?fàn)顟B(tài)，在存儲(chǔ)單元100中僅流過電流微小的截止電流Ioff。即，根據(jù)對存儲(chǔ)單元100施加的電壓相對于閾值電壓(VF)的高低，電流控制元件101成為導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)，從而能夠?qū)⒋鎯?chǔ)單元100控制為選擇狀態(tài)或非選擇狀態(tài)。圖3A是表示本實(shí)施方式的正常的存儲(chǔ)單元10的電壓電流特性的圖。對于具有圖1的結(jié)構(gòu)的存儲(chǔ)單元10，當(dāng)將上部布線51成為比下部布線50高的電壓的極性設(shè)為正的電壓、將下部布線50成為比上部布線51聞的電壓的極性設(shè)為負(fù)的電壓、將從上部布線51向下部布線50流動(dòng)的電流的朝向設(shè)為正的電流方向、將從下部布線50向上部布線51流動(dòng)的電流的朝向設(shè)為負(fù)的電流方向時(shí)，表示出在存儲(chǔ)單元10的兩端施加了電壓的情況下的電壓與電流的關(guān)系的實(shí)測值。如果對存儲(chǔ)單元10施加電壓以使得下部布線50成為比上部布線51高的電位、即在圖3A中施加負(fù)極性的電壓，則電流從A點(diǎn)附近流出，在超過Vwll的附近，電阻變化元件30開始從高電阻狀態(tài)向第I低電阻狀態(tài)變化。進(jìn)而，如果施加到B點(diǎn)，則電流的絕對值與施加電壓的絕對值相應(yīng)地變大，電阻值逐漸變低。即，能夠根據(jù)對存儲(chǔ)單元10施加的電壓(或電流)而設(shè)定低電阻狀態(tài)的任意的電阻值。另一方面，如果對存儲(chǔ)單元10施加電壓以使得上部布線51成為比下部布線50高的電位、即在圖3A中施加正極性的電壓，則電流從C點(diǎn)附近流出，在與向第I低電阻狀態(tài)的變化電壓大致對稱的D點(diǎn)，電阻變化元件30開始從第I低電阻狀態(tài)向第I高電阻狀態(tài)變化，流過存儲(chǔ)單元10的電流減少。進(jìn)而，如果將電壓施加到D’點(diǎn)，則電流與施加電壓相應(yīng)地增力口，而如果將施加電壓降低，則與提高施加電壓時(shí)相比，電流變小，所以可知變化為更高電阻的狀態(tài)。S卩，圖3A所示的實(shí)測數(shù)據(jù)對于具有圖1的結(jié)構(gòu)的存儲(chǔ)單元10表示出雙向型的電阻變化特性，即當(dāng)以上部布線51的電壓為基準(zhǔn)而下部布線50的電壓成為第I低電阻化寫入電壓Vwll (在圖3A中Vwll表示負(fù)電壓，上部布線51的電位比下部布線50的電位低VwlI)時(shí)變化為第I低電阻狀態(tài)(B點(diǎn))，當(dāng)以下部布線50的電壓為基準(zhǔn)而上部布線51的電壓成為高電阻化開始電壓VwhO時(shí)開始從低電阻狀態(tài)向高電阻狀態(tài)變化(D點(diǎn))。此外，圖3A所示的實(shí)測數(shù)據(jù)表示出第I低電阻化寫入電壓Vwll和高電阻化開始電壓VwhO相對于實(shí)測數(shù)據(jù)的原點(diǎn)具有大致對稱的電壓、電流關(guān)系。如果施加比高電阻化開始電壓VwhO更高的第I高電阻化寫入電壓Vwhl，則成為第I高電阻狀態(tài)(D’點(diǎn))。這里，D’點(diǎn)的電阻值比D點(diǎn)的電阻值大。此外，即使對存儲(chǔ)單元10施加電壓，由A點(diǎn)到C點(diǎn)所示的電壓區(qū)間也是不顯著流過電流的電壓帶。這是因?yàn)?，存?chǔ)單元10的電流控制元件20為截止?fàn)顟B(tài)，所以在存儲(chǔ)單元10中幾乎不流過電流。即·，由于存儲(chǔ)單元10的電流控制元件20是流過的電流根據(jù)施加電壓而具有非線性特性的元件，所以如果對電流控制元件20施加的電壓的絕對值在電流控制元件20的閾值電壓(VF)以下，則幾乎不流過電流，電流控制元件20被視作截止?fàn)顟B(tài)，在存儲(chǔ)單元10中幾乎不流過電流。這里，所謂電流控制元件20的閾值電壓(VF)，是僅流過將電流控制元件20視作截止?fàn)顟B(tài)那樣的電流(最大截止電流)時(shí)對電流控制元件20施加的最大電壓。此外，所謂電流控制元件20的最大截止電流，是至少比在存儲(chǔ)單元10的電阻變化元件30為高電阻狀態(tài)時(shí)流過的最大電流IHR小的電流值。此外，A點(diǎn)及C點(diǎn)對應(yīng)于電流控制元件20的閾值電壓(VF)與對電阻變化元件30施加的電壓的合計(jì)電壓，在以陣列狀配置有多個(gè)存儲(chǔ)單元10的存儲(chǔ)單元陣列(交叉點(diǎn)陣列)中，通過對選擇出的存儲(chǔ)單元(選擇存儲(chǔ)單元)10施加超過該A點(diǎn)到C點(diǎn)的電壓帶的電壓、對沒有被選擇的存儲(chǔ)單元(非選擇存儲(chǔ)單元)施加該A點(diǎn)到C點(diǎn)之間的電壓范圍內(nèi)的電壓，能夠抑制向非選擇單元的漏電流，進(jìn)行向選擇出的存儲(chǔ)單元10流過電流那樣的動(dòng)作。在讀取存儲(chǔ)單元10的電阻狀態(tài)的情況下，例如通過對存儲(chǔ)單元10施加圖3A所示的讀取電壓Vread并判定此時(shí)流過的電流，能夠判別存儲(chǔ)單元10的電阻狀態(tài)。此時(shí)，Vread的絕對值比VF的絕對值大。S卩，在圖3A所示的特性的情況下，如果存儲(chǔ)單元10的電阻變化元件30是第I低電阻狀態(tài)，則在施加了讀取電壓Vread時(shí)，電流控制元件20導(dǎo)通，在存儲(chǔ)單元10中流過讀取電流Ireadl。但是，如果存儲(chǔ)單元10的電阻變化元件30是第I高電阻狀態(tài)，則當(dāng)施加了讀取電壓Vread時(shí),在存儲(chǔ)單元10中流過讀取電流Iread2。通過判定該電流值的大小，能夠判別存儲(chǔ)單元10的狀態(tài)。這樣，如果存儲(chǔ)單元10的電壓電流特性是圖3A所示那樣的正常的特性，則通過對存儲(chǔ)單元10施加讀取電壓Vread并判定此時(shí)流過的存儲(chǔ)單元電流(Ireadl及Iread2),能夠判別存儲(chǔ)單元10的電阻狀態(tài)。但是，例如如果存儲(chǔ)單元10的電流控制元件20損壞而成為短路(short)不良,貝U在存儲(chǔ)單元10中流過過剩的電流。此外，如果是開路(open)不良，則幾乎不流過電流，不能判別存儲(chǔ)單元10的電阻狀態(tài)。因此，需要檢測不良的存儲(chǔ)單元(不良存儲(chǔ)單元)、使得在不良存儲(chǔ)單元中不流過異常電流。圖3B是示意地表示圖1所示的電阻變化元件30的電壓電阻特性的一部分的圖。橫軸是以下部電極為基準(zhǔn)在電阻變化元件30的下部電極31與上部電極34間施加的電壓值，縱軸是電阻變化元件30的電阻值。如果從處于第I低電阻狀態(tài)的狀態(tài)O起將對電阻變化元件30施加的電壓逐漸增力口，則電阻變化元件30在電壓VwhO (AO)開始高電阻化。如果使對電阻變化元件30施加的電壓進(jìn)一步增加，則電阻變化元件30在電壓Vwh4成為具有最大電阻值的高電阻狀態(tài)BI(極限高電阻狀態(tài))。即使進(jìn)一步使對電阻變化元件30施加的電壓增加，電阻變化元件30的電阻值也不變化(Cl)。即使從Cl使對電阻變化元件30施加的電壓逐漸減小，電阻值也不下降，維持極限電阻狀態(tài)。從狀態(tài)AO到狀態(tài)BI的電阻變化元件30的電壓一電阻特性具有規(guī)定的斜率(實(shí)際是非線性)。為了成為通常的高電阻狀態(tài)Al (第I高電阻狀態(tài))，施加對應(yīng)的第I高電阻化電壓VwhI。為了成為電阻值比第I低電阻狀態(tài)高的第2高電阻狀態(tài)A2，施加對應(yīng)的第2高電阻化電壓Vwh2。為了成為電阻值比第I高電阻狀態(tài)高的第3高電阻狀態(tài)A3，施加對應(yīng)的第3高電阻化電壓Vwh3。此外，如果施加Vwh4以上的電壓，則能夠成為極限高電阻狀態(tài)。

[不良存儲(chǔ)單元的特性]圖4是表示在本實(shí)施方式中、電流控制元件20具有正常特性的存儲(chǔ)單元10和電流控制元件20具有不良特性(短路不良)的存儲(chǔ)單元10的電壓電流特性的圖。對于通過圖1的下部布線50和上部布線51選擇出的存儲(chǔ)單元10，將上部布線51成為比下部布線50高的電壓的極性設(shè)為正的電壓。當(dāng)將從上部布線51向下部布線50流動(dòng)的電流的朝向設(shè)為正的電流方向時(shí)，對具有第I低電阻狀態(tài)的正常的存儲(chǔ)單元10施加的正的電壓和電流如特性(I)所示那樣，在對存儲(chǔ)單元10施加的電壓的絕對值為Vtestl以下時(shí)，在存儲(chǔ)單元10中幾乎不流過電流，而如果超過Vtestl,則在存儲(chǔ)單元10中流過電流,隨著施加的電壓的增加，流動(dòng)的電流非線性地增加。即，Vtestl是對電流控制元件20施加閾值電壓(VF)那樣的電壓。另一方面，在電流控制元件20完全損壞而成為短路狀態(tài)的不良的存儲(chǔ)單元10的情況下，電阻變化元件30的特性為支配性的。因此，在電阻變化元件30的電阻值為低電阻的情況下，具有不良特性的存儲(chǔ)單元10如用虛線表示的圖4的特性(2)那樣，電壓和電流的特性呈現(xiàn)線性的特性。這里，例如，在對存儲(chǔ)單元10的兩端施加了 Vtestl的情況下，在圖4的特性(I)所示那樣的具有正常特性的存儲(chǔ)單元10的情況下，在存儲(chǔ)單元10中僅流過幾μ A左右的電流。另一方面，在特性(2)所示那樣的具有完全短路損壞的特性的存儲(chǔ)單元10的情況下，如果同樣施加Vtestl,則如F點(diǎn)所示,在存儲(chǔ)單元10中流過Ileak的電流。即，對于通過下部布線50和上部布線51選擇出的存儲(chǔ)單元10，如果以對電流控制元件20施加電流控制元件20成為截止?fàn)顟B(tài)的閾值電壓VF以下的電壓的方式、對存儲(chǔ)單元的兩端施加Vtestl的電壓，則在呈現(xiàn)特性(I)那樣的正常的特性的情況下，如E點(diǎn)所示那樣幾乎不流過電流，而在具有呈現(xiàn)特性(2)那樣的短路不良特性的電流控制元件20的存儲(chǔ)單元10的情況下，流過F點(diǎn)所示那樣的更大的電流。因而，通過以對存儲(chǔ)單元10的電流控制元件20施加閾值電壓以下的電壓的方式對存儲(chǔ)單元10施加用于不良檢測的電壓VtestI，檢測此時(shí)流過存儲(chǔ)單元10的電流的差異，能夠判定是否是不良存儲(chǔ)單元。以上，記載了電流控制元件20完全損壞而成為短路狀態(tài)的特性(2)的情況，而在電流控制元件20沒有完全損壞但為中間性的短路狀態(tài)的情況下，例如在電流控制元件20的閾值電壓比正常的存儲(chǔ)單元10的電流控制元件20低的不良特性的情況下，也同樣能夠判定。圖4的特性(3)、特性(4)是電流控制元件20的閾值電壓分別比正常的存儲(chǔ)單元10的電流控制元件20的閾值電壓VF小時(shí)的電壓電流特性。如果對存儲(chǔ)單元10的兩端施加Vtestl的電壓，則由于特性(3)和特性(4)的情況下的電流控制元件20具有不良特性，所以如G點(diǎn)和H點(diǎn)所示那樣，在存儲(chǔ)單元10中分別流過電流Ig及Ih。另一方面，在特性(I)那樣的呈現(xiàn)正常特性的存儲(chǔ)單元10的情況下，由于如E點(diǎn)所示那樣幾乎不流過電流，所以通過檢測該電流的差異，能夠調(diào)查不良存儲(chǔ)單元的特性。此外，在對存儲(chǔ)單元10的兩端施加了 Vtest2的電壓的情況下，在具有特性(I)和特性(4)的特性的存儲(chǔ)單元10中幾乎不流過電流，而在具有特性(2)和特性(3)的特性的存儲(chǔ)單元10中，如I點(diǎn)和J點(diǎn)所示那樣，分別流過電流Ii及Ij。即，通過匹配于存儲(chǔ)單元10的電流控制元件20的閾值電壓而對存儲(chǔ)單元10施加用于特性分別的電壓Vtest2(〈Vtestl),能夠分別存儲(chǔ)單元10的電流控制元件20的特性。接著，在存儲(chǔ)單元10具有不良的特性(開路不良)的情況下，即使對存儲(chǔ)單元10施加讀取電壓Vread，在存儲(chǔ)單元10中也幾乎不流過電流。在本實(shí)施方式中，在施加了讀取電壓Vread的情況下，在如特性(I)那樣存儲(chǔ)單元10的電阻變化元件30的電阻值是第I低電阻狀態(tài)、電流控制元件20呈現(xiàn)正常特性的存儲(chǔ)單元10的情況下，如K點(diǎn)所示那樣流過存儲(chǔ)單元電流Irk，而在具有開路不良的存儲(chǔ)單元10的情況下，僅流過比Irk小的存儲(chǔ)單元電流(在圖中沒有表示)。即，在使存儲(chǔ)單元10的電阻變化元件30為第I低電阻狀態(tài)后，通過對存儲(chǔ)單元10施加讀取電壓Vread,能夠判定存儲(chǔ)單元10的開路不良。此外，在判定開路不良的情況下，如果對短路不良的存儲(chǔ)單元10實(shí)施，則在存儲(chǔ)單元10中流過過剩的電流，電阻變化元件30的電阻值變化，或者電阻變化元件30損壞，因此，優(yōu)選的是，在進(jìn)行了短路不良的存儲(chǔ)單元10的檢測后，對短路不良的存儲(chǔ)單元10以外的存儲(chǔ)單元10實(shí)施開路不良的判定。[電阻變化型非易失性存儲(chǔ)裝置]圖5是表示第I實(shí)施方式的電阻變化型非易失性存儲(chǔ)裝置200的結(jié)構(gòu)圖。如圖5所示，本實(shí)施方式的電阻變化型非易失性存儲(chǔ)裝置200在基板上具備存儲(chǔ)器主體部201。存儲(chǔ)器主體部201具備存儲(chǔ)單元陣列202、字線選擇電路203、位線選擇電路204、用來進(jìn)行數(shù)據(jù)的寫入的寫入電路205、用來進(jìn)行數(shù)據(jù)的讀取的讀取電路206、以及數(shù)據(jù)信號(hào)輸入輸出電路 207。讀取電路206由讀出放大器(sense amplifier)300、位線控制電壓切換電路400、和發(fā)生位線控制電壓的位線控制電壓發(fā)生電路500構(gòu)成，并與用來進(jìn)行從外部輸入輸出的數(shù)據(jù)信號(hào)的輸入輸出的數(shù)據(jù)信號(hào)輸入輸出電路207連接。此外，該電阻變化型非易失性存儲(chǔ)裝置200具備地址信號(hào)輸入電路208和控制電路209，地址信號(hào)輸入電路208接受從電阻變化型非易失性存儲(chǔ)裝置200的外部輸入的地址信息，控制電路209接受從電阻變化型非易失性存儲(chǔ)裝置200的外部輸入的控制信號(hào)。并且，寫入用電源210具備低電阻化用電源211和高電阻化用電源212，低電阻化用電源211的輸出VL和高電阻化用電源212的輸出VH被供給到存儲(chǔ)器主體部201的寫入電路205。此外，該電阻變化型非易失性存儲(chǔ)裝置200具備不良地址存儲(chǔ)電路213和地址比較電路214，不良地址存儲(chǔ)電路213存儲(chǔ)由讀取電路206檢測到的不良地址，地址比較電路214進(jìn)行地址比較。此外，本實(shí)施方式的電阻變化型非易失性存儲(chǔ)裝置200的動(dòng)作模式具備寫入模式、通常讀取模式、單元特性判定模式和救濟(jì)模式。寫入模式向存儲(chǔ)單元寫入數(shù)據(jù)，通常讀取模式讀取存儲(chǔ)單元的數(shù)據(jù)，單元特性判定模式判定存儲(chǔ)單元的特性而判定存儲(chǔ)單元是否不良，救濟(jì)模式使連接在與不良存儲(chǔ)單元相同的位線或字線上的正常存儲(chǔ)單元成為電阻值比第I低電阻狀態(tài)高的第2高電阻狀態(tài)，與備用的正常存儲(chǔ)單元(冗余存儲(chǔ)單元)進(jìn)行置換。此外，還具備使不良存儲(chǔ)單元成為電阻值比第I低電阻狀態(tài)高的第4高電阻狀態(tài)的模式。單元特性判定模式具備判定電流控制元件的特性的電流控制元件特性判定模式和判定電阻變化元件的特性的電阻變化元件特性判定模式。存儲(chǔ)單元陣列202具備主存儲(chǔ)單元陣列600和冗余存儲(chǔ)單元陣列610，主存儲(chǔ)單元陣列600將圖2所示的多個(gè)存儲(chǔ)單元100在行方向和列方向上以矩陣狀配置，冗余存儲(chǔ)單元陣列610同樣配置有多個(gè)圖2所示的多個(gè)存儲(chǔ)單元100。冗余存儲(chǔ)單元陣列610通過在主存儲(chǔ)單元陣列600的各行上各配置相同數(shù)量的存儲(chǔ)單元100而構(gòu)成。作為一例，在圖5的冗余存儲(chǔ)單元陣列610中，在主存儲(chǔ)單元陣列600的各行上各配置I個(gè)存儲(chǔ)單元100，構(gòu)成一列的冗余存儲(chǔ)單元陣列610。此外，存儲(chǔ)單元陣列202具備相互交叉排列的多個(gè)字線WL1、WL2、WL3、…和多個(gè)位線BL1、BL2、BL3、…，還具備與位線BL1、BL2、BL3、…平行配置的至少I個(gè)以上的冗余位線BLRl、…。如圖5所示，多個(gè)字線WL1、WL2、WL3、…在與基板的主面平行的同一平面內(nèi)(第I平面內(nèi))相互平行地配置。同樣，多個(gè)位線BL1、BL2、BL3、…在與第I平面平行的同一平面內(nèi)(與第I平面平行的第2平面內(nèi))相互平行地配置，冗余位線BLR1、…在第2平面內(nèi)與位線BL1、BL2、BL3、…平行地配置。此外，上述第I平面和第2平面平行地配置，多個(gè)字線WL1、WL2、WL3、…與多個(gè)位線BL1、BL2、BL3、…立體交叉地配置，多個(gè)字線WL1、WL2、WL3、…與冗余位線BLR1、…也 立體交叉地配置。在主存儲(chǔ)單元陣列600內(nèi)，在字線WL1、WL2、WL3、…與位線BL1、BL2、BL3、…立體交叉的位置，配置有存儲(chǔ)單元M11、M12、M13、M21、M22、M23、M31、M32、M33、...(以下表示為“存儲(chǔ)單元M11、M12、M13、…”)，在冗余存儲(chǔ)單元陣列610內(nèi)，在字線WL1、WL2、WL3、...與冗余位線BLRl、…立體交叉的位置，配置有冗余存儲(chǔ)單元MB1、MB2、MB3、…。即，多個(gè)字線WL1、WL2、WL3、…對于主存儲(chǔ)單元陣列600和冗余存儲(chǔ)單元陣列610共通地配置。存儲(chǔ)單元Mil、M12、M13、…由電流控制元件 Dll、D12、D13、D21、D22、D23、D31、D32、D33、…(以下表示為“電流控制元件D11、D12、D13、…”)和與電流控制元件D11、D12、D13、…串聯(lián)連接的電阻變化元件R11、R12、R13、R21、R22、R23、R31、R32、R33、…(以下表示為“電阻變化元件R11、R12、R13、···”)構(gòu)成。同樣，冗余存儲(chǔ)單元MB1、MB2、MB3、…由電流控制元件DB1、DB2、DB3、…和與電流控制元件DB1、DB2、DB3、…串聯(lián)連接的電阻變化元件RB1、RB2、RB3、…構(gòu)成。S卩，如圖5所示，主存儲(chǔ)單元陣列600內(nèi)的電阻變化元件R11、R21、R31、…的一個(gè)端子與電流控制元件Dl1、D21、D31、…連接，另一個(gè)端子與位線BLl連接，電阻變化元件R12、R22、R32、…的一個(gè)端子與電流控制元件D12、D22、D32、…連接，另一個(gè)端子與位線BL2連接，電阻變化元件R13、R23、R33、…的一個(gè)端子與電流控制元件D13、D23、D33、...連接，另一個(gè)端子與位線BL3連接。此外、電流控制元件D11、D12、D13、…的一個(gè)端子與電阻變化元件R11、R12、R13、…連接，另一個(gè)端子與字線WLl連接，電流控制元件D21、D22、D23、…的一個(gè)端子與電阻變化元件R21、R22、R23、…連接，另一個(gè)端子與字線WL2連接，電流控制元件D31、D32、D33、…的一個(gè)端子與電阻變化元件R31、R32、R33、…連接，另一個(gè)端子與字線WL3連接。同樣地，冗余存儲(chǔ)單元陣列610內(nèi)的電阻變化元件RB1、RB2、RB3、…的一個(gè)端子與電流控制元件DBl、DB2、DB3連接，另一個(gè)端子與冗余位線BLRl、…連接。此外，電流控制元件DB1、DB2、DB3、…的一個(gè)端子與電阻變化元件RB1、RB2、RB3、…連接，另一個(gè)端子與字線WL1、WL2、WL3、…連接。另外，在本實(shí)施方式中，在位線側(cè)連接電阻變化元件，在字線側(cè)連接電流控制元件，但也可以在位線 側(cè)連接電流控制元件，在字線側(cè)連接電阻變化元件。此外，在本實(shí)施方式中，冗余存儲(chǔ)單元陣列的冗余位線BLR1、···至少有I個(gè)即可，也可以根據(jù)在冗余存儲(chǔ)單元陣列中配置的存儲(chǔ)單元100的列數(shù)而搭載多個(gè)。字線選擇電路203接受從地址信號(hào)輸入電路208輸出的行地址信息，根據(jù)該行地址信息，對多個(gè)字線WL1、WL2、WL3、…中的被選擇的字線施加從寫入電路205供給的電壓，并且，對于沒有被選擇的字線，施加規(guī)定的非選擇行施加電壓(Vss以上Vwl以下的電壓，或Vss以上Vwh以下的電壓)，或者固定為不活性狀態(tài)即高阻抗(H1- Z)狀態(tài)。此外，同樣，位線選擇電路204接受從地址信號(hào)輸入電路208輸出的列地址信息和來自地址比較電路214的地址一致判定信號(hào)，根據(jù)該列地址信息和地址一致判定信號(hào)，對多個(gè)位線BL1、BL2、BL3、…和冗余位線BLRl、…中的被選擇的位線施加從寫入電路205供給的電壓或者從讀取電路206供給的電壓，并且，對于沒有被選擇的位線，施加規(guī)定的非選擇列施加電壓(Vss以上Vwl以下的電壓，或Vss以上Vwh以下的電壓，或Vss以上Vbl以下的電壓)，或者固定為高阻抗(H1- Z)狀態(tài)。另外，字線選擇電路203及位線選擇電路204相當(dāng)于本發(fā)明的存儲(chǔ)器選擇電路。寫入電路205接受從控制電路209輸出的寫入信號(hào)，通過對由字線選擇電路203和位線選擇電路204選擇出的存儲(chǔ)單元施加寫入電壓，能夠?qū)⒋鎯?chǔ)單元的狀態(tài)改寫。在圖5所示的電阻變化型非易失性存儲(chǔ)裝置200中，在寫入模式時(shí)，例如，對于正常的存儲(chǔ)單元Ml I，若以BLl為基準(zhǔn)對WLl施加成為高電位的第I低電阻化寫入電壓Vwl I，則電阻變化元件Rll變化為第I低電阻狀態(tài)。此外，同樣，對于正常的存儲(chǔ)單元M11，若以WLl為基準(zhǔn)對BLl施加成為高電位的第I高電阻化寫入電壓Vwhl，則電阻變化元件Rll變化為第I高電阻狀態(tài)。讀取電路206在通常讀取模式時(shí)，在由字線選擇電路203選擇出的字線和由位線選擇電路204選擇出的位線之間施加讀取電壓Vblr，由讀出放大器300判定在存儲(chǔ)單元中流過的存儲(chǔ)單元電流，從而能夠讀取存儲(chǔ)單元所存儲(chǔ)的狀態(tài)。此外，在電流控制元件特性判定模式時(shí)，在由字線選擇電路203選擇出的字線和由位線選擇電路204選擇出的位線之間施加單元特性判定電壓Vblt，由讀出放大器300判定在存儲(chǔ)單元中流過的存儲(chǔ)單元電流，從而能夠判定存儲(chǔ)單元的電流控制元件特性。另外，讀取電路206在電阻變化元件特性判定模式時(shí)進(jìn)行與通常讀取模式時(shí)同樣的動(dòng)作，所以省略說明。這里，位線控制電壓發(fā)生電路500發(fā)生讀取鉗位電壓Vcr和單元特性判定鉗位電壓Vct，用來根據(jù)通常讀取模式時(shí)及電流控制元件特性判定模式時(shí)的各個(gè)模式，設(shè)定由位線選擇電路204選擇出的選擇位線的電位。當(dāng)向存儲(chǔ)單元施加了讀取鉗位電壓Vcr時(shí)，正常的存儲(chǔ)單元的電流控制元件導(dǎo)通，當(dāng)向存儲(chǔ)單元施加了單元特性判定鉗位電壓Vct時(shí)，正常的存儲(chǔ)單元的電流控制元件為截止?fàn)顟B(tài)。這里，讀取鉗位電壓Vcr相當(dāng)于本發(fā)明的第I電壓，單元特性判定鉗位電壓Vct相當(dāng)于本發(fā)明的第2電壓。此外，位線控制電壓切換電路400能夠根據(jù)通常讀取模式和電流控制元件特性判定模式，切換向讀出放大器供給的電壓，以使得在通常讀取模式時(shí)向讀取放大器300供給從位線控制電壓發(fā)生電路500輸出的讀取鉗位電壓Vcr，在電流控制元件特性判定模式時(shí)向讀取放大器300供給從位線控制電壓發(fā)生電路500輸出的單元特性判定鉗位電壓Vct。讀出放大器300根據(jù)通常讀取模式時(shí)及電流控制元件特性判定模式時(shí)，通過從位線控制電壓切換電路400供給的讀取鉗位電壓Vcr或單元特性判定鉗位電壓Vct，將位線的電位分別設(shè)定為讀取電壓Vblr或單元特性判定電壓Vblt。并且，讀出放大器300，在通常讀取模式時(shí)，根據(jù)經(jīng)由位線選擇電路204讀取的存儲(chǔ)單元電流，對存儲(chǔ)單元的電阻變化元件的狀態(tài)是第I低電阻狀態(tài)還是第I高電阻狀態(tài)進(jìn)行讀取，將其結(jié)果經(jīng)由數(shù)據(jù)信號(hào)輸入輸出電路207向外部輸出。此外，在電流控制元件特性判定模式時(shí)，根據(jù)經(jīng)由位線選擇電路204讀取的存儲(chǔ)單元電流，對存儲(chǔ)單元的狀態(tài)是正常狀態(tài)還是不良狀態(tài)進(jìn)行讀取，將其結(jié)果經(jīng)由數(shù)據(jù)信號(hào)輸入輸出電路207向外部輸出，并且也向不良地址存儲(chǔ)電路213輸出。控制電路209的動(dòng)作如下。在寫入模式中，根據(jù)從數(shù)據(jù)信號(hào)輸入輸出電路207輸入的輸入數(shù)據(jù)Din，將指示寫入用電壓的施加的信號(hào)向?qū)懭腚娐?05輸出。在通常讀取模式及電阻變化元件特性判定模式中，將指示讀取用電壓的施加的信號(hào)向讀取電路206輸出。在電流控制元件特性判定模式中，將指示用來判定電流控制元件的特性的單元判定用電壓的施加的信號(hào)向讀取電路206輸出。在救濟(jì)模式中，將指示使正常存儲(chǔ)單元成為電阻值比第I低電阻狀態(tài)高的第2高電阻狀態(tài)的寫入用電壓的施加的信號(hào)向?qū)懭腚娐?05輸出，將進(jìn)行救濟(jì)處理的信號(hào)向存儲(chǔ)器主體部201輸出，所述正常存儲(chǔ)單元連接在與不良存儲(chǔ)單元相同的位線或字線上。地址信號(hào)輸入電路208接受從外部輸入的地址信息，基于該地址信息將行地址信息向字線選擇電路203輸出，并將列地址信息向位線選擇電路204輸出。這里，所謂地址信息是表示存儲(chǔ)單元陣列202內(nèi)的特定的存儲(chǔ)單元的地址的信息，列地址信息是表示存儲(chǔ)單元陣列202內(nèi)的特定的列的地址信息，行地址信息是表示存儲(chǔ)單元陣列202內(nèi)的特定的行的地址信息。此外，地址信號(hào)輸入電路208對不良地址存儲(chǔ)電路213、地址比較電路214輸出地址信息(列地址信息、行地址信息)。不良地址存儲(chǔ)電路213，在讀取電路206的電流控制元件特性判定模式時(shí)，在被選擇的存儲(chǔ)單元被判定為不良時(shí)，將從地址信號(hào)輸入電路208輸入的列地址信息作為不良地址進(jìn)行存儲(chǔ)。具體而言，不良地址存儲(chǔ)電路213具有圖6A所示那樣的地址變換表213a。圖6A是表示不良地址存儲(chǔ)電路213具備的地址變換表的一例的圖。在圖6A中，示出了以位線單位進(jìn)行不良存儲(chǔ)單元的救濟(jì)的情況。如圖6A所示，地址變換表213a將具有不良存儲(chǔ)單元的不良位線、和具有置換目標(biāo)的冗余存儲(chǔ)單元的冗余位線建立對應(yīng)而地存儲(chǔ)。另外，不良存儲(chǔ)單元不僅以位線單位進(jìn)行置換，也可以以字線單位或存儲(chǔ)單元單位進(jìn)行。在以字線單位或存儲(chǔ)單元單位進(jìn)行不良存儲(chǔ)單元的救濟(jì)的情況下，可以將具有不良存儲(chǔ)單元的不良字線或不良存儲(chǔ)單元、和置換不良字線或不良存儲(chǔ)單元的置換目標(biāo)的冗余字線或冗余存儲(chǔ)單元建立對應(yīng)地存儲(chǔ)到地址變換表213a中。地址比較電路214對從地址信號(hào)輸入電路208輸入的列地址信息和由不良地址存儲(chǔ)電路213存儲(chǔ)的不良位線地址進(jìn)行比較，將一致或是不一致的地址一致判定信號(hào)向位線選擇電路204輸出。在從地址信號(hào)輸入電路208輸入的列地址信息與由不良地址存儲(chǔ)電路213存儲(chǔ)的不良位線的地址一致的情況下，在后面說明的救濟(jì)模式中，通過圖6A所示的地址變換表213a,將不良位線(例如BL3)置換為置換目標(biāo)的冗余位線(例如BLRl)來進(jìn)行記錄的寫入及讀取。寫入用電源210由低電阻化用電源211和高電阻化用電源212構(gòu)成，其輸出分別被供給到存儲(chǔ)器主體部201的寫入電路205。圖6B是表示圖5的讀取電路206的結(jié)構(gòu)的一例的電路圖。讀取電路206具備讀出放大器300、位線控制電壓切換電路400和位線控制電壓發(fā)生電路500。讀出放大器300由比較電路310、電流反射鏡(current mirror)電路320和位線電壓控制晶體管NI構(gòu)成。電流反射鏡電路320由PMOS晶體管PUPMOS晶體管P2、PM0S晶體管P3和恒流電路330構(gòu)成。電流反射鏡電路320的PMOS晶體管PU PMOS晶體管P2和PMOS晶體管P3各自的源極端子連接在電源上，各自的柵極端子相互連接，并且與PMOS晶體管Pl的漏極端子和恒流電路330的一個(gè)端子連接。恒流電路330的另一個(gè)端子與接地電位連接。PMOS晶體管P2的漏極端子連接于比較電路310的一個(gè)輸入端子(例如+端子)和位線電壓控制晶體管NI的漏極端子。PMOS晶體管P3的漏極端子連接于位線控制電壓發(fā)生電路500。位線電壓控制晶體管NI的柵極端子與位線控制電壓切換電路400的輸出端子連接，位線電壓控制晶體管NI的源極端子經(jīng)由讀取電路206的端子BLIN，與位線選擇電路204連接。比較電路310的另一個(gè)端子(例如-端子)與讀取電路206的端子SAREF連接，比較電路310的輸出端子經(jīng)由讀取電路206的輸出端子SA0UT，與數(shù)據(jù)信號(hào)輸入輸出電路207連接，向外部輸出數(shù)據(jù)。這里，通過由PMOS晶體管Pl和PMOS晶體管P2各自的尺寸比決定的鏡比(mirrorratio) M2 (=P2/P1 )，將流過恒流電路330的基準(zhǔn)電流Iref放大(或衰減)，決定PMOS晶體管P2的負(fù)載電流Ild2 (=IrefX鏡比M2)。此外，通過由PMOS晶體管Pl和PMOS晶體管P3各自的尺寸比決定的鏡比M3 (=P3/P1),將流過恒流電路330的基準(zhǔn)電流Iref放大(或衰減)，決定PMOS晶體管P3的負(fù)載電流Ild3 (=IrefX鏡比M3)。通過使PMOS晶體管P2和PMOS晶體管P3為相同的尺寸，負(fù)載電流能夠設(shè)定為相同的電流值(Ild2=Ild3)。另一方面，由于對位線電壓控制晶體管NI的柵極端子施加從位線控制電壓切換電路400輸出的鉗位電壓(Vcr或Vct)，所以在位線電壓控制晶體管NI的源極端子(端子BLIN)上，施加從由位線控制電壓切換電路400輸出的鉗位電壓(Vcr或Vct)下降了位線電壓控制晶體管NI的閾值電壓Vtn后的電壓，并經(jīng)由位線選擇電路204施加給被選擇出的位線。此外，位線電壓控制晶體管NI的漏極端子(端子SAIN)的電位被施加在比較電路310的+端子上，比較電路310的-端子被從端子SAREF施加基準(zhǔn)電壓Vref。比較電路310將施加在-端子上的基準(zhǔn)電壓Vref與施加在+端子上的端子SAIN的電位進(jìn)行比較。若端子SAIN的電位比端子SAREF的電位低，則比較電路310向輸出端子輸出L電位，若端子SAIN的電位比端子SAREF的電位高，則比較電路310向輸出端子輸出H電位，從而將存儲(chǔ)單元10的狀態(tài)經(jīng)由數(shù)據(jù)信號(hào)輸入輸出電路207向外部輸出。S卩，如果流過存儲(chǔ)單元10的電流較大，則端子SAIN的電位從H電位向L電位較快地變動(dòng)，如果流過存儲(chǔ)單元10的電流較小，則端子SAIN的電位從H電位向L電位較慢地變動(dòng)或維持H電位。并且,在規(guī)定的輸出傳感定時(shí)(output sense timing)將端子SAIN和端子SAREF的電位用比較電路310進(jìn)行比較，則當(dāng)端子SAIN的電位更低時(shí)，向輸出端子SAOUT輸出L電位，判定為流過存儲(chǔ)單元10的電流小。此外，同樣地，當(dāng)端子SAIN的電位更高時(shí)，向輸出端子SAOUT輸出H電位 ，判定為流過存儲(chǔ)單元10的電流大。另外，雖然在圖6B中沒有表示，但從端子SAREF施加的基準(zhǔn)電壓Vref既可以在電阻變化型非易失性存儲(chǔ)裝置200內(nèi)部產(chǎn)生，也可以從外部端子施加。對位線電壓控制晶體管NI的柵極端子施加的電壓由位線控制電壓發(fā)生電路500生成。位線控制電壓發(fā)生電路500由參考電流控制元件RD10、NM0S晶體管NlO和參考電阻變化元件RElO構(gòu)成。參考電流控制元件RDlO的一個(gè)端子與電流反射鏡電路320的PMOS晶體管P3的漏極端子連接，并與位線控制電壓發(fā)生電路500的輸出端子OUTl連接，從輸出端子輸出讀取鉗位電壓Vcr。參考電流控制元件RDlO的另一個(gè)端子連接于NMOS晶體管NlO的漏極端子和柵極端子，并與輸出端子0UT2連接，從輸出端子輸出單元特性判定鉗位電壓Vct。NMOS晶體管NlO的源極端子與參考電阻變化元件RElO的一個(gè)端子連接，參考電阻變化元件RElO的另一個(gè)端子接地。這里，參考電流控制元件RDlO及參考電阻變化元件RElO由與存儲(chǔ)單元陣列202所包含的電流控制元件D11、D12、D13、…及電阻變化元件R11、R12、R13、…相同的元件構(gòu)成。這里雖然沒有明示，但參考電阻變化元件RElO能夠與存儲(chǔ)單元陣列202所包含的電阻變化元件同樣地設(shè)定為高電阻狀態(tài)或低電阻狀態(tài)，優(yōu)選的是，參考電阻變化元件RElO的電阻值設(shè)定為存儲(chǔ)單元陣列202的平均的高電阻狀態(tài)的電阻值，以便至少檢測低電阻狀態(tài)的
存儲(chǔ)單元。將對參考電阻變化元件RElO施加的電壓設(shè)為Vre (與電阻變化元件Rll、R12、R13、…大致相同的施加電壓)，將NMOS晶體管NlO的閾值電壓設(shè)為Vtn (與NMOS晶體管NI大致相同的閾值電壓)，將參考電流控制元件RDlO的閾值電壓設(shè)為VF (與電流控制元件D11、D12、D13、…大致相同的閾值電壓)，則從位線控制電壓發(fā)生電路500的輸出端子OUTI輸出的讀取鉗位電壓Vcr及從輸出端子0UT2輸出的單元特性判定鉗位電壓Vct分別用(式I)、(式2)表示。Vcr=Vre+Vtn+VF …(式 I)Vct=Vre+Vtn …(式 2)NMOS晶體管NlO由與讀出放大器300的位線電壓控制晶體管NI相同的晶體管尺寸構(gòu)成，讀出放大器300的PMOS晶體管P3由與PMOS晶體管P2相同的晶體管尺寸構(gòu)成，但也可以保持位線電壓控制晶體管NI與PMOS晶體管P2的尺寸比，由將NMOS晶體管NlO和PMOS晶體管P3縮小了的尺寸構(gòu)成。通過采用這樣的結(jié)構(gòu)，模擬地從輸出端子OUTl輸出比讀取電路206的端子BLIN的電壓(即，對存儲(chǔ)單元進(jìn)行讀取動(dòng)作時(shí)的位線電壓)高出位線電壓控制晶體管NI的閾值電壓Vtn的電壓。此外，從輸出端子0UT2輸出比輸出端子OUTl低出參考電流控制元件RDlO的閾值電壓VF’(也可以與存儲(chǔ)單元的電流控制元件的閾值電壓VF相同)的電壓。另外，從輸出端子OUTl及輸出端子0UT2輸出的電壓分別相當(dāng)于本實(shí)施方式的第I輸出及第2輸出。

位線控制電壓切換電路400由開關(guān)SWl和SW2構(gòu)成。位線控制電壓切換電路400的開關(guān)SWl的一個(gè)端子與位線控制電壓發(fā)生電路500的輸出端子OUTl連接，開關(guān)SW2的一個(gè)端子與位線控制電壓發(fā)生電路500的輸出端子0UT2連接。開關(guān)SWl和開關(guān)SW2各自的另一個(gè)端子相互連接，并連接于讀出放大器300的位線電壓控制晶體管NI的柵極端子。在讀出放大器300的通常讀取模式時(shí)，位線控制電壓切換電路400通過使SWl為接通狀態(tài)并使SW2為斷開狀態(tài)，將位線控制電壓發(fā)生電路500的輸出端子OUTl的讀取鉗位電壓Vcr向晶體管NI的柵極端子輸出。此外，在電流控制元件特性判定模式時(shí)，通過使SWl為斷開狀態(tài)并使SW2為接通狀態(tài)，將位線控制電壓發(fā)生電路500的輸出端子0UT2的單元特性判定鉗位電壓Vct向晶體管NI的柵極端子輸出。通過以上的結(jié)構(gòu)，由于對位線施加的電壓不會(huì)超過比施加在位線電壓控制晶體管NI的柵極端子上的電壓低出晶體管NI的閾值電壓Vtn后的電壓，所以，在通常讀取模式時(shí)對位線施加的讀取電壓Vblr和在電流控制元件特性判定模式時(shí)對位線施加的單元特性判定電壓Vblt分別可以用(式3)、(式4)表示。Vblr = Vre+VF ...(式 3)Vblt = Vre ...(式 4)接著，對通常讀取模式時(shí)的存儲(chǔ)單元的電阻狀態(tài)的讀取動(dòng)作進(jìn)行說明。圖7是用來說明主存儲(chǔ)單元陣列600中的電流路徑的電路圖。為了使說明簡單化，示出了在上述圖5的將主存儲(chǔ)單元陣列600配置為3X3的情況下的電路圖中選擇存儲(chǔ)單元M22的情況下的一例。此外，圖8是圖7的等價(jià)電路圖。
關(guān)于圖7的主存儲(chǔ)單元陣列601的全部存儲(chǔ)單元為正常存儲(chǔ)單元的情況下的存儲(chǔ)單元的電阻狀態(tài)的讀取，以存儲(chǔ)單元M22的電阻狀態(tài)的讀取為例進(jìn)行說明。在以通常讀取模式將存儲(chǔ)單元M22的電阻狀態(tài)讀取的情況下，對由字線選擇電路203選擇出的字線WL2施加Vss電位，對由位線選擇電路204選擇出的位線BL2施加(式3)所示的讀取電壓Vblr，將非選擇位線BL1、BL3及非選擇字線WL1、WL3固定為高阻抗?fàn)顟B(tài)(Hi — Z)而選擇存儲(chǔ)單元M22。在本實(shí)施方式中，將非選擇位線BLl、BL3及非選擇字線WLU WL3固定為高阻抗?fàn)顟B(tài)，但也可以設(shè)定為在選擇位線BL2和選擇字線WL2之間施加的電壓以下的電壓值。在選擇了存儲(chǔ)單元M22的情況下，如圖8所示，非選擇存儲(chǔ)單元陣列602中的非選擇存儲(chǔ)單元M11、M12、M13、M21、M23、M31、M32、M33等價(jià)地表示為將3級(jí)的串聯(lián)連接的存儲(chǔ)單元對存儲(chǔ)單元M22并聯(lián)連接。即，流過非選擇存儲(chǔ)單元陣列602的全部非選擇存儲(chǔ)單元電流Σ Inselr在從選擇位線BL2到選擇字線WL2的最短電流路徑中至少經(jīng)由3級(jí)以上的非選擇存儲(chǔ)單元而在多個(gè)電流路徑中流過電流。在各級(jí)中并聯(lián)連接著多個(gè)非選擇存儲(chǔ)單元，第I級(jí)連接著連接在選擇位線BL2上的非選擇存儲(chǔ)單元M12、M32，第2級(jí)連接著連接在非選擇位線BLl或BL3和非選擇字線WLl或WL3上的非選擇存儲(chǔ)單元Mil、M13、M31、M33，第3級(jí)連接著連接在選擇字線WL2上的非選擇存儲(chǔ)單元M21、M23。存儲(chǔ)單元陣列的規(guī)模越大，連接在第2級(jí)上的非選擇存儲(chǔ)單元的并聯(lián)連接數(shù)越大，阻抗越小。如果在行方向上配置M (=100個(gè))存儲(chǔ)單元并在列方向上配置N (=100個(gè))存儲(chǔ)單元，則位于第2級(jí)的存儲(chǔ)單元成為(M — I) X (N -1)個(gè)(約近10000個(gè))，所以阻抗幾乎小到能夠忽視的程度。因此，由于對非選擇存儲(chǔ)單元施加的電壓根據(jù)配置在第I級(jí)和第2級(jí)中的非選擇存儲(chǔ)單元M12、M32、M21、M23的阻抗比而被分壓，所以在行方向和列方向的存儲(chǔ)單元為相同數(shù)量的情況下，若使各存儲(chǔ)單元 的電阻狀態(tài)相同，則在選擇位線BL2和選擇字線WL2之間施加的讀取電壓Vblr的約1/2以下的電壓被施加到配置于第I級(jí)和第2級(jí)中的非選擇存儲(chǔ)單元 M12、M32、M21、M23。由此，如果非選擇的存儲(chǔ)單元 Mil、M12、M13、M21、M23、M31、M32、M33分別是由圖4的特性(I)表示的正常的存儲(chǔ)單元，則對非選擇存儲(chǔ)單元Mil、M12、M13、M21、M23、M31、M32、M33 的電流控制元件 D11、D12、D13、D21、D23、D31、D32、D33 施加閾值電壓VF以下的電壓，所以成為截止?fàn)顟B(tài)。因而，分別流過非選擇存儲(chǔ)單元M11、M12、M13、M21、M23、M31、M32、M33的非選擇單元電流的和SInseI僅流過比1μ A小的截止電流。S卩，在對存儲(chǔ)單元Μ22的電阻狀態(tài)進(jìn)行讀取的情況下流過的在選擇位線BL2中流過的選擇位線電流Iblr如(式5)那樣,成為選擇單元電流Iselr與全部非選擇單元電流Σ Inselr的和。但是，由于全部非選擇單元電流SInselr的值小到幾乎能夠忽視的程度，所以流過選擇位線BL2的選擇位線電流Iblr能夠如(式6)那樣近似。由此，能夠?qū)⑦x擇存儲(chǔ)單元Μ22的存儲(chǔ)單元電流經(jīng)由選擇位線BL2讀取，能夠讀取選擇存儲(chǔ)單元Μ22的電阻變化元件R22是第I高電阻狀態(tài)還是低電阻狀態(tài)。Iblr=Iselr+Σ Inselr ...(式 5)Iblr^ Iselr*** (式 6)另外，在圖8所示的非選擇存儲(chǔ)單元陣列602中，經(jīng)由3級(jí)的非選擇存儲(chǔ)單元，從選擇位線BL2流向選擇字線WL2的非選擇電流路徑至少有以下(a) (d)的4個(gè)路徑。由此，全部非選擇存儲(chǔ)單元電流Σ Inselr用(式7)表示。
(a) Inselr (a) M12 — Mil — M21(b) Inselr (b) M12 — M13 — M23(c) Inselr (c) M32 — M31 — M21(d) Inselr (d) M32 — M33 — M2權(quán)利要求
1.一種電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 具備 存儲(chǔ)單元陣列，具有由電阻變化元件和電流控制元件構(gòu)成的多個(gè)存儲(chǔ)單元，在多個(gè)字線與多個(gè)位線之間的各個(gè)立體交叉點(diǎn)上，配置有上述多個(gè)存儲(chǔ)單元的I個(gè)，上述電阻變化元件的電阻值根據(jù)所施加的寫入電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定的閾值電壓時(shí)流過被視為導(dǎo)通狀態(tài)的電流； 存儲(chǔ)單元選擇電路，從上述多個(gè)字線中選擇至少I個(gè)，并從上述多個(gè)位線中選擇至少I個(gè)，由此從上述存儲(chǔ)單元陣列中選擇至少I個(gè)以上的上述存儲(chǔ)單元； 寫入電路，通過對所選出的上述存儲(chǔ)單元施加電壓脈沖，將所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻值改寫；以及 讀取電路，以對所選出的上述存儲(chǔ)單元的上述電流控制元件施加比上述閾值電壓高的第I電壓或上述閾值電壓以下的第2電壓的方式，對所選出的上述存儲(chǔ)單元施加讀取電壓，從而讀取所選出的上述存儲(chǔ)單元的狀態(tài)； 上述寫入電路，將第I低電阻化脈沖或第I高電阻化脈沖作為上述寫入電壓脈沖對所選出的上述存儲(chǔ)單元施加，從而使上述多個(gè)存儲(chǔ)單元中的所選出的存儲(chǔ)單元的上述電阻變化元件分別成為第I低電阻狀態(tài)或第I高電阻狀態(tài)； 上述讀取電路，當(dāng)所選出的上述存儲(chǔ)單元是沒有不良的存儲(chǔ)單元并且對該所選出的存儲(chǔ)單元施加上述第I電壓而讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)時(shí)，在所選出的上述存儲(chǔ)單元是上述第I低電阻狀態(tài)的情況下檢測第I規(guī)定值的電流，在是上述第I高電阻狀態(tài)的情況下檢測第2規(guī)定值的電流，當(dāng)讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)時(shí)，在比與上述第I低電阻狀態(tài)或上述第I高電阻狀態(tài)對應(yīng)的上述第I規(guī)定值或上述第2規(guī)定值的電流分別大的電流流過所選出的上述存儲(chǔ)單元的情況下，判定為所選出的上述存儲(chǔ)單元為具有不良的不良存儲(chǔ)單元； 上述寫入電路，對于配置在與上述不良存儲(chǔ)單元相同的位線及相同的字線上的至少某個(gè)上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元，施加第2高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表現(xiàn)出上述第I低電阻狀態(tài)的電阻值以上的電阻值。
2.如權(quán)利要求1所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述寫入電路，對于配置在與上述不良存儲(chǔ)單元相同的位線及字線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元，施加第3高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第3高電阻狀態(tài)，該第3高電阻狀態(tài)表現(xiàn)出上述第I高電阻狀態(tài)以上的電阻值。
3.如權(quán)利要求1或2所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述讀取電路，對所選出的上述存儲(chǔ)單元施加上述第2電壓，當(dāng)流過比上述第I規(guī)定值大的電流時(shí)，判定為所選出的上述存儲(chǔ)單元是具有短路不良的不良存儲(chǔ)單元。
4.如權(quán)利要求1或2所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述寫入電路施加上述第I高電阻化脈沖，以使所選出的存儲(chǔ)單元的上述電阻變化元件成為上述第I高電阻狀態(tài)； 上述讀取電路，對所選出的上述存儲(chǔ)單元施加上述第I電壓來讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)；在流過所選出的上述存儲(chǔ)單元的電流比上述第2規(guī)定值的電流大的情況下，判定為所選出的上述存儲(chǔ)單元的上述電阻變化元件不良。
5.如權(quán)利要求1或2所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 在由上述寫入電路對上述不良存儲(chǔ)單元施加了上述第I低電阻化脈沖后，對所選出的上述存儲(chǔ)單元施加上述第2電壓，當(dāng)流過比上述第I規(guī)定值大的電流時(shí)，判定為所選出的上述存儲(chǔ)單元是具有短路不良的不良存儲(chǔ)單元。
6.如權(quán)利要求1 5中任一項(xiàng)所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述寫入電路，對上述不良存儲(chǔ)單元施加第4高電阻化脈沖，以使上述不良存儲(chǔ)單元的上述電阻變化元件成為第4高電阻狀態(tài)，該第4高電阻狀態(tài)表現(xiàn)出上述第I低電阻狀態(tài)以上的電阻值，上述第4高電阻化脈沖具有上述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值。
7.如權(quán)利要求1 6中任一項(xiàng)所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述存儲(chǔ)單元陣列具備 主存儲(chǔ)單元陣列，具備多個(gè)主存儲(chǔ)用的上述存儲(chǔ)單元；以及 冗余存儲(chǔ)單元陣列，具備多個(gè)冗余存儲(chǔ)單元，用于在上述主存儲(chǔ)單元陣列中的至少I個(gè)上述存儲(chǔ)單元是不良存儲(chǔ)單元的情況下，與配置在與上述不良存儲(chǔ)單元相同的位線或字線上的至少某個(gè)上的其他存儲(chǔ)單元置換而使用。
8.如權(quán)利要求7所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述電阻變化型非易失性存儲(chǔ)裝置具備不良地址存儲(chǔ)電路，該不良地址存儲(chǔ)電路將配置在與上述不良存儲(chǔ)單元相同的位線或字線上的至少某個(gè)上的其他存儲(chǔ)單元的地址信息與上述冗余存儲(chǔ)單元的地址信息建立對應(yīng)而存儲(chǔ)。
9.如權(quán)利要求8所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述不良地址存儲(chǔ)電路將具有上述不良存儲(chǔ)單元的位線的地址與具有上述冗余存儲(chǔ)單元的位線的地址建立對應(yīng)而存儲(chǔ)，上述冗余存儲(chǔ)單元用于與配置在與上述不良存儲(chǔ)單元相同的位線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元進(jìn)行置換。
10.如權(quán)利要求8所述的電阻變化型非易失性存儲(chǔ)裝置，其特征在于， 上述不良地址存儲(chǔ)電路將具有上述不良存儲(chǔ)單元的字線的地址與具有上述冗余存儲(chǔ)單元的字線的地址建立對應(yīng)而存儲(chǔ)，上述冗余存儲(chǔ)單元用于與配置在與上述不良存儲(chǔ)單元相同的字線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元進(jìn)行置換。
11.一種電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法，該電阻變化型非易失性存儲(chǔ)裝置具備存儲(chǔ)單元陣列，該存儲(chǔ)單元陣列具有由電阻變化元件和電流控制元件構(gòu)成的多個(gè)存儲(chǔ)單元，在多個(gè)字線與多個(gè)位線之間的各個(gè)立體交叉點(diǎn)上，配置有上述多個(gè)存儲(chǔ)單元的I個(gè)，上述電阻變化元件的電阻值根據(jù)所施加的寫入電壓脈沖而可逆地轉(zhuǎn)變，上述電流控制元件與上述電阻變化元件串聯(lián)連接，且當(dāng)施加電壓超過規(guī)定的閾值電壓時(shí)流過被視為導(dǎo)通狀態(tài)的電流，上述電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法的特征在于，包括以下步驟 寫入步驟，利用寫入電路對上述多個(gè)存儲(chǔ)單元中的所選出的存儲(chǔ)單元施加第I低電阻化脈沖或第I高電阻化脈沖，從而使所選出的上述存儲(chǔ)單元的上述電阻變化元件分別成為第I低電阻狀態(tài)或第I高電阻狀態(tài)； 讀取步驟，利用讀取電路對所選出的上述存儲(chǔ)單元施加比上述閾值電壓高的第I電壓，讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)； 不良檢測步驟，將在所選出的上述存儲(chǔ)單元是沒有不良的存儲(chǔ)單元并且處于上述第I低電阻狀態(tài)的情況下流過所選出的上述存儲(chǔ)單元的電流設(shè)為第I規(guī)定值的電流，將在所選出的上述存儲(chǔ)單元是沒有不良的存儲(chǔ)單元并且處于上述第I高電阻狀態(tài)的情況下流過所選出的上述存儲(chǔ)單元的電流設(shè)為第2規(guī)定值的電流，當(dāng)讀取所選出的上述存儲(chǔ)單元的電阻狀態(tài)時(shí)，在比與上述第I低電阻狀態(tài)或上述第I高電阻狀態(tài)對應(yīng)的上述第I規(guī)定值或上述第2規(guī)定值的電流分別大的電流流過所選出的上述存儲(chǔ)單元的情況下，判定為所選出的上述存儲(chǔ)單元為具有不良的不良存儲(chǔ)單元；以及 正常存儲(chǔ)單元高電阻化步驟，利用上述寫入電路，對配置在與上述不良存儲(chǔ)單元相同的位線及字線上的至少某個(gè)上的上述不良存儲(chǔ)單元以外的其他正常存儲(chǔ)單元，施加第2高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表現(xiàn)出上述第I低電阻狀態(tài)的電阻值以上的電阻值。
12.如權(quán)利要求11所述的電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于， 上述寫入電路，對于配置在與上述不良存儲(chǔ)單元相同的位線及字線上的上述不良存儲(chǔ)單元以外的其他存儲(chǔ)單元，施加第3高電阻化脈沖，以使上述其他存儲(chǔ)單元的上述電阻變化元件成為第3高電阻狀態(tài)，該第3高電阻狀態(tài)表現(xiàn)出上述第I高電阻狀態(tài)以上的電阻值。
13.如權(quán)利要求11或12所述的電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于， 在上述不良檢測步驟中，上述讀取電路對所選出的上述存儲(chǔ)單元施加比上述閾值電壓低的第2電壓，當(dāng)流過比上述第I規(guī)定值大的電流時(shí)，判定為所選出的上述存儲(chǔ)單元是具有短路不良的不良存儲(chǔ)單元。
14.如權(quán)利要求11或12所述的電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于， 在上述不良檢測步驟中， 上述寫入電路對所選出的上述存儲(chǔ)單元施加上述第I高電阻化脈沖，以使所選出的上述存儲(chǔ)單元的上述電阻變化元件成為上述第I高電阻狀態(tài)； 上述讀取電路，對所選出的上述存儲(chǔ)單元施加上述第I電壓來讀取所選出的上述存儲(chǔ)單元的上述電阻變化元件的電阻狀態(tài)； 當(dāng)比上述第2規(guī)定值大的電流流過所選出的上述存儲(chǔ)單元時(shí)，判定為所選出的上述存儲(chǔ)單元的上述電阻變化元件不良。
15.如權(quán)利要求11 14中任一項(xiàng)所述的電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法，其特征在于， 還包括不良存儲(chǔ)單元高電阻化步驟，在上述正常存儲(chǔ)單元高電阻化步驟中，利用上述寫入電路對上述不良存儲(chǔ)單元施加第4高電阻化脈沖，以使上述不良存儲(chǔ)單元的上述電阻變化元件成為第4高電阻狀態(tài)，該第4高電阻狀態(tài)的電阻值比上述第I低電阻狀態(tài)的電阻值高，上述第4高電阻化脈沖具有上述電阻變化元件開始高電阻化的脈沖電壓的絕對值以上的電壓的絕對值。
全文摘要
提供一種能夠進(jìn)行穩(wěn)定的動(dòng)作的可靠性高的電阻變化型非易失性存儲(chǔ)裝置及電阻變化型非易失性存儲(chǔ)裝置的驅(qū)動(dòng)方法。電阻變化型非易失性存儲(chǔ)裝置(200)具備存儲(chǔ)單元陣列(202)、存儲(chǔ)單元選擇電路(203、204)、寫入電路(205)和讀取電路(206)，寫入電路(205)對配置在與不良存儲(chǔ)單元相同的位線及字線上的至少某個(gè)上的不良存儲(chǔ)單元以外的其他存儲(chǔ)單元施加第2高電阻化脈沖，以使其他存儲(chǔ)單元的電阻變化元件(30)成為第2高電阻狀態(tài)，該第2高電阻狀態(tài)表現(xiàn)出比第1低電阻狀態(tài)的電阻值大的電阻值。
文檔編號(hào)G11C29/00GK103052990SQ20128000134
公開日2013年4月17日 申請日期2012年7月4日 優(yōu)先權(quán)日2011年8月2日
發(fā)明者友谷裕司, 島川一彥 申請人:松下電器產(chǎn)業(yè)株式會(huì)社