專利名稱：一種實(shí)現(xiàn)低功耗模式的芯片的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于芯片領(lǐng)域，尤其涉及一種實(shí)現(xiàn)低功耗模式的芯片。
背景技術(shù)：
芯片通常要求供電電源在一個(gè)確定的電壓范圍內(nèi)才能正常工作。對于電池VBAT應(yīng)用場合，通常要求芯片的電源電壓在1.8V到3. 6V之間。當(dāng)電池VBAT電壓低于1. 8V時(shí)，雖然系統(tǒng)不能正常工作，但是用戶往往期望芯片運(yùn)行過程中保存在內(nèi)部RAM的重要數(shù)據(jù)不丟失，當(dāng)重新更換電池以后還能繼續(xù)使用原先存儲(chǔ)在內(nèi)部RAM中的數(shù)據(jù)。雖然芯片完全掉電時(shí)會(huì)丟失存儲(chǔ)在內(nèi)部RAM的數(shù)據(jù)，但只要芯片的電源電壓高于O. 7V，RAM還是能夠保持其內(nèi)部的數(shù)據(jù)的。另外，更換電池VBAT的時(shí)候，芯片電源電壓會(huì)完全沒有，為了保證在更換電池VBAT的這段時(shí)間內(nèi)芯片依然有供電電源，在外部電源VDD和地VSS之間通常會(huì)并聯(lián)一個(gè)大電容Cl以作為備份電源使用，如圖1所示。為了延長電池電壓從1. 8V降低到O. 7V的時(shí)間，這要求芯片在這段期間內(nèi)消耗盡量小的電流，如圖2所示的目前通用的電池應(yīng)用芯片內(nèi)部結(jié)構(gòu)示意圖，通常由以下幾個(gè)部分組成電源電壓低壓檢測電路1，用于檢測電源電壓，當(dāng)芯片電源電壓下降到指定電平以后，芯片即發(fā)出報(bào)警或者執(zhí)行復(fù)位操作；基準(zhǔn)參考源電路2，用于為電源電壓低壓檢測電路I提供精準(zhǔn)的偏置，使得低壓復(fù)位電路能夠正常工作；程序存儲(chǔ)器3，用于存儲(chǔ)執(zhí)行程序的非易失性存儲(chǔ)器單元，可以是閃存存儲(chǔ)器，也可以是單次編程存儲(chǔ)器單元；隨機(jī)存儲(chǔ)器4，用于存儲(chǔ)芯片在運(yùn)行過程中的一些重要信息，隨機(jī)存儲(chǔ)器4是易失性存儲(chǔ)器單元，當(dāng)芯片完全掉電時(shí)，隨機(jī)存儲(chǔ)器4中的存儲(chǔ)單元會(huì)丟失，在芯片不完全掉電時(shí)，隨機(jī)存儲(chǔ)器4能夠在一定電壓范圍內(nèi)保持存儲(chǔ)器中的內(nèi)容，這個(gè)電壓通常在O. 7V以上；數(shù)字邏輯單元5，用于控制低壓復(fù)位電路對電源電壓低壓檢測電路I和基準(zhǔn)參考源電路2執(zhí)行復(fù)位操作，數(shù)字邏輯單元5包括低壓復(fù)位電路、中央處理器單元(CPU)、定時(shí)器、脈沖發(fā)生器等單元?，F(xiàn)有技術(shù)中，往往提供多種工作模式來控制如圖2所示的芯片的工作電流，如待機(jī)模式，停機(jī)模式等。雖然這些工作模式能減小芯片從1. 8V降低到O. 7V的這段時(shí)間內(nèi)的工作電流，但是在實(shí)際應(yīng)用中，用戶往往不知道供電電源何時(shí)會(huì)突然掉電，可能在正常工作模式下掉電，也可能在停機(jī)模式下，因此，供電電源突然掉電具有一定的不確定性。當(dāng)供電電源在正常工作模式下掉電，此時(shí)芯片耗電電流往往較大，會(huì)有百微安級(jí)甚至是毫安級(jí)的耗電電流，使得電池VBAT內(nèi)的剩余電量或者電容Cl內(nèi)存儲(chǔ)的電量迅速放光。當(dāng)供電電源在停機(jī)模式下掉電時(shí)，耗電電流會(huì)非常小，電池VBAT內(nèi)的剩余電量或者電容Cl存儲(chǔ)的電量能夠維持相當(dāng)長一段時(shí)間，但是由于停機(jī)模式通常易被外部按鍵喚醒，如果實(shí)際操作的時(shí)候意外碰到這些按鍵，芯片很快從停機(jī)模式轉(zhuǎn)入到正常模式，瞬間會(huì)消耗大量的電流，同樣會(huì)使電池VBAT內(nèi)的剩余電量或者電容Cl內(nèi)存儲(chǔ)的電量迅速放光。特別是在MCU(微處理器)芯片中，供電電源突然掉電導(dǎo)致RAM數(shù)據(jù)出現(xiàn)不確定性的情況尤為突出。因此，需要提出一種芯片，所述芯片可以判斷芯片電源電壓何時(shí)掉電，以便使芯片發(fā)生電源電壓掉電后，芯片立刻切換到低功耗工作模式，減小芯片的工作電流，從而延長內(nèi)部RAM數(shù)據(jù)的掉電保持時(shí)間，解決現(xiàn)有技術(shù)中因掉電時(shí)間不確定而導(dǎo)致內(nèi)部RAM在某些情 況下保持?jǐn)?shù)據(jù)時(shí)間短的問題，以及所述芯片還可以有效減小因誤觸發(fā)導(dǎo)致的芯片電流瞬間 增大，從而降低RAM數(shù)據(jù)保持時(shí)間的概率問題。實(shí)用新型內(nèi)容[0006]本實(shí)用新型的目的在于提供一種實(shí)現(xiàn)低功耗模式的芯片，以便能夠判斷芯片電源 電壓何時(shí)掉電，進(jìn)而解決因掉電時(shí)間不確定而導(dǎo)致內(nèi)部RAM可能不能保持?jǐn)?shù)據(jù)的問題，以 及有效地減小了誤觸發(fā)導(dǎo)致的芯片電流瞬間增大的概率問題。[0007]為解決上述問題，提供一種實(shí)現(xiàn)低功耗模式的芯片，包括[0008]基準(zhǔn)參考源電路，所述基準(zhǔn)參考源電路輸出一指定電平和偏置；[0009]與所述基準(zhǔn)參考源電路連接的電源電壓低壓檢測電路，所述電源電壓低壓檢測電 路接收所述指定電平和偏置以及采樣芯片電源電壓，所述電源電壓低壓檢測電路根據(jù)采樣 到的所述芯片電源電壓高于指定電平輸出一高電平的標(biāo)志信號(hào)，或根據(jù)采樣到的所述芯片 電源電壓低于指定電平輸出一低電平的標(biāo)志信號(hào)；[0010]分別與所述電源電壓低壓檢測電路和基準(zhǔn)參考源電路連接的低功耗邏輯控制電 路，所述低功耗邏輯控制電路根據(jù)所述標(biāo)志信號(hào)輸出一高電平的控制信號(hào)或低電平的控制 信號(hào)，并將一基準(zhǔn)參考源電路的使能位和電源電壓低壓檢測電路的使能位分別輸出至所述 基準(zhǔn)參考源電路和電源電壓低壓檢測電路；[0011]與所述低功耗邏輯控制電路連接的數(shù)字邏輯單元，所述數(shù)字邏輯單元接收到高電 平的所述控制信號(hào)，所述基準(zhǔn)參考源電路的使能位使能基準(zhǔn)參考源電路，所述電源電壓低 壓檢測電路的使能位使能電源電壓低壓檢測電路，芯片進(jìn)入低功耗模式，在一時(shí)鐘信號(hào)的 控制下，所述電源電壓低壓檢測電路定時(shí)采樣芯片電源電壓的變化；所述數(shù)字邏輯單元接 收到低電平的所述控制信號(hào)，芯片退出低功耗模式。[0012]進(jìn)一步的，所述低功耗邏輯控制電路包括[0013]狀態(tài)機(jī)電路，所述狀態(tài)機(jī)電路接收到高電平跳變到低電平的所述標(biāo)志信號(hào)，輸出 一第一使能信號(hào)、一電壓采樣狀態(tài)、一第二使能信號(hào)以及高電平的所述控制信號(hào)；當(dāng)芯片在 所述低功耗模式下，所述狀態(tài)機(jī)電路接收到低電平跳變到高電平的所述標(biāo)志信號(hào)，輸出所 述數(shù)字邏輯電路的第三使能信號(hào)、第四使能信號(hào)以及所述電源電壓低壓檢測電路的標(biāo)志信 號(hào)和低電平的所述控制信號(hào)；[0014]第一選擇器，所述第一選擇器接收到高電平的所述控制信號(hào)，輸出所述第一使能 信號(hào)至基準(zhǔn)參考源電路；所述第一選擇器接收低電平的所述控制信號(hào)，輸出所述第三使能 信號(hào)至基準(zhǔn)參考源電路；[0015]第二選擇器，所述第二選擇器接收到高電平的所述控制信號(hào)，輸出所述電壓檢測 狀態(tài)至所述數(shù)字邏輯單元；所述第二選擇器接收到低電平的所述控制信號(hào)，輸出所述標(biāo)志 信號(hào)至所述數(shù)字邏輯單元；[0016]第三選擇器，所述第三選擇器接收到高電平的所述控制信號(hào)，輸出所述第二使能 信號(hào)至電源電壓低壓檢測電路；，所述第三選擇器接收到低電平的所述控制信號(hào)，輸出所 述第四使能信號(hào)至電源電壓低壓檢測電路。[0017]進(jìn)一步的，在上述所述的實(shí)現(xiàn)低功耗模式的芯片中，還包括分別與所述數(shù)字邏輯單元連接的隨機(jī)存儲(chǔ)器。[0018]進(jìn)一步的，在上述所述的實(shí)現(xiàn)低功耗模式的芯片中，還包括分別與所述數(shù)字邏輯 單元連接的程序存儲(chǔ)器。[0019]進(jìn)一步的，在上述所述的實(shí)現(xiàn)低功耗模式的芯片中，還包括與所述低功耗邏輯控 制電路和數(shù)字邏輯單元連接的低壓低功耗振蕩器，所述低功耗邏輯控制電路輸出所述時(shí)鐘信號(hào)。[0020]進(jìn)一步的，所述數(shù)字邏輯單元或所述芯片的外部單元輸出所述時(shí)鐘信號(hào)。[0021]進(jìn)一步的，在上述所述的實(shí)現(xiàn)低功耗模式的芯片中，所述芯片為MCU芯片。[0022]與現(xiàn)有技術(shù)相比，本實(shí)用新型通過在電源電壓低壓采樣電路、基準(zhǔn)參考源電路與 數(shù)字邏輯單元之間增加一低功耗邏輯控制電路，實(shí)現(xiàn)一低功耗模式的芯片，當(dāng)所述低功耗 模式的芯片進(jìn)入一低功耗模式時(shí)，在一時(shí)鐘信號(hào)的控制下，所述低功耗邏輯控制電路使能 電源電壓低壓采樣電路和基準(zhǔn)參考源電路定時(shí)采樣芯片電源電壓的變化，以減少芯片的動(dòng) 作電流。因此，當(dāng)芯片處于正常工作模式，突然發(fā)生芯片電源電壓掉電時(shí)，芯片立刻切換到 低功耗模式下工作，延長了內(nèi)部RAM的數(shù)據(jù)掉電保持時(shí)間，解決了現(xiàn)有技術(shù)中因掉電時(shí)間 不確定而導(dǎo)致RAM在某些情況下可能不能保持?jǐn)?shù)據(jù)的問題。此外，由于所述低功耗模式在 采樣的芯片電源電壓升至才能喚醒，有效地減小了誤觸發(fā)導(dǎo)致芯片電流瞬間增大的概率， 增強(qiáng)了系統(tǒng)的可靠性。[0023]另外，當(dāng)芯片進(jìn)入低功耗模式下工作時(shí)，可以通過配置所述數(shù)字邏輯單元，以便控 制所述數(shù)字邏輯單元的數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制與其連接的程序存儲(chǔ)器和隨機(jī)存 儲(chǔ)器的工作狀態(tài)，使所述程序存儲(chǔ)器和隨機(jī)存儲(chǔ)器復(fù)位，以進(jìn)一步減少芯片可能產(chǎn)生的漏 電流。


[0024]圖1為現(xiàn)有技術(shù)中保持芯片內(nèi)部RAM數(shù)據(jù)外接電容的示意圖；[0025]圖2為現(xiàn)有技術(shù)中電池應(yīng)用芯片內(nèi)部的結(jié)構(gòu)示意圖；[0026]圖3為本實(shí)用新型實(shí)施例中電池應(yīng)用芯片內(nèi)部的結(jié)構(gòu)示意圖；[0027]圖4為本實(shí)用新型實(shí)施例中低功耗邏輯控制電路內(nèi)部的結(jié)構(gòu)示意圖；[0028]圖5為本實(shí)用新型實(shí)施例中實(shí)現(xiàn)低功耗模式的方法中的低功耗邏輯控制電路的 工作流程示意圖；[0029]圖6為圖5中的低功耗邏輯控制電路定時(shí)檢測芯片電源電壓的信號(hào)波形示意圖。
具體實(shí)施方式
[0030]為使本實(shí)用新型的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，
以下結(jié)合附圖對本 實(shí)用新型的具體實(shí)施方式
做詳細(xì)的說明。[0031]在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本實(shí)用新型。但是本實(shí)用新 型能夠以很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本實(shí)用新 型內(nèi)涵的情況下做類似推廣，因此本實(shí)用新型不受下面公開的具體實(shí)施的限制。[0032]如圖3所示，結(jié)合4，對本實(shí)用新型提供一種實(shí)現(xiàn)低功耗模式的芯片進(jìn)行詳細(xì)說 明。所述的實(shí)現(xiàn)低功耗模式的芯片包括基準(zhǔn)參考源電路100、電源電壓低壓采樣電路102、低功耗邏輯控制電路104和數(shù)字邏輯單元106。具體的，所述基準(zhǔn)參考源電路100用于輸出一指定電平和偏置。所述基準(zhǔn)參考源電路100的輸出電壓隨溫度和芯片電源電壓VDD的變化非常小。具體的，所述電源電壓低壓檢測電路102與所述基準(zhǔn)參考源電路100連接，所述電源電壓低壓檢測電路102用于接收所述指定電平和偏置以及采樣芯片電流電壓VDD，并根據(jù)當(dāng)采樣到的所述芯片電流電壓VDD高于指定電平時(shí)，清除標(biāo)志信號(hào)EXT_DET，重新輸出標(biāo)志信號(hào)EXT_DET為高電平；當(dāng)采樣到的所述芯片電流電壓VDD小于指定電平時(shí)，清除標(biāo)志信號(hào)EXT_DET，重新輸出標(biāo)志信號(hào)EXT_DET為低電平。在常用的芯片中，優(yōu)選的，所述電源電壓低壓采樣電路102為低電壓復(fù)位電路或者低電壓采樣電路。由于所述基準(zhǔn)參考源電路100的輸出電壓隨溫度和芯片電源電壓VDD的變化非常小，所述基準(zhǔn)參考源電路100向電源電壓低壓采樣電路102提供準(zhǔn)確的指定電平和偏置。 具體的，所述低功耗邏輯控制電路104與所述基準(zhǔn)參考源電路100和電源電壓低壓采樣電路102連接，即所述電源電壓低壓檢測電路102使能位VBGEN和基準(zhǔn)參考源電路100使能位DETEN由低功耗邏輯控制電路104提供，且所述電源電壓低壓檢測電路102向低功耗邏輯控制電路104輸出標(biāo)志信號(hào)。所述低功耗邏輯控制電路104用于根據(jù)當(dāng)所述標(biāo)志信號(hào)EXT_DET由高電平跳變?yōu)榈碗娖綍r(shí)輸出一控制信號(hào)MODE為高電平；當(dāng)所述標(biāo)志信號(hào)EXT_DET為低電平跳變?yōu)楦唠娖綍r(shí)輸出所述控制信號(hào)MODE為低電平。具體的，所述數(shù)字邏輯單元106與低功耗邏輯控制電路連接，所述數(shù)字邏輯單元106用于根據(jù)當(dāng)接收到所述控制信號(hào)MODE為高電平時(shí)，使芯片進(jìn)入低功耗模式，在一時(shí)鐘信號(hào)CLK的控制下，并通過控制所述低功耗邏輯控制電路104控制基準(zhǔn)參考源電路100和電源電壓低壓采樣電路102定時(shí)采樣芯片電源電壓VDD的變化；當(dāng)芯片在所述低功耗模式下，用于根據(jù)當(dāng)接收到所述控制信號(hào)MODE為低電平時(shí)，使芯片退出所述低功耗模式。所述數(shù)字邏輯單元106是芯片的數(shù)字邏輯核心，主要包括中央處理單元(CPU)模塊和其他模塊等，所述其他模塊包括如定時(shí)器、脈沖發(fā)生器、串口通信邏輯、輸入輸出端口控制和時(shí)鐘產(chǎn)生等1 塊。具體的，參見圖4，所述低功耗邏輯控制電路102包括狀態(tài)機(jī)電路202、第一選擇器204、第二選擇器206和第三選擇器208，其具體分析如下所述狀態(tài)機(jī)電路202，用于根據(jù)當(dāng)接收到的所述標(biāo)志信號(hào)EXT_DET為高電平跳變到低電平時(shí)，輸出第一使能信號(hào)INT_VBGEN、第二使能信號(hào)INT_DETEN、電壓檢測狀態(tài)INT_DET以及將所述控制信號(hào)MODE置為高電平(即低功耗模式使能)輸出；當(dāng)芯片在所述低功耗模式下，用于根據(jù)當(dāng)接收到的所述標(biāo)志信號(hào)EXT_DET為低電平跳變?yōu)楦唠娖綍r(shí)，將所述數(shù)字邏輯電路106的第三使能信號(hào)EXT_VBGEN、第四使能信號(hào)EXT_DETEN輸出以及將所述電源電壓低壓檢測電路103的標(biāo)志信號(hào)EXT_DET輸出和將所述控制信號(hào)MODE置為低電平(即低功耗模式未使能)輸出。所述第一選擇器204，用于根據(jù)當(dāng)接收到的所述控制信號(hào)MODE為高電平時(shí)，選擇輸出所述第一使能信號(hào)INT_VBGEN為基準(zhǔn)參考源電路的使能位至基準(zhǔn)參考源電路100 ;當(dāng)接收到的所述控制信號(hào)MODE為低電平時(shí)，選擇輸出所述第三使能信號(hào)EXT_VBGEN為基準(zhǔn)參考源電路的使能位至基準(zhǔn)參考源電路。在本實(shí)施例中，為分別配合進(jìn)入低功耗模式下的使能工作以及未進(jìn)入低功耗模式下的使能工作，所述基準(zhǔn)參考源電路100的使能位VBGEN分別根據(jù)接收到的所述第一使能信號(hào)INT_VBGEN或第三使能信號(hào)EXT_VBGEN使能。[0040]所述第二選擇器206，用于根據(jù)當(dāng)接收到的所述控制信號(hào)MODE為高電平時(shí)，選擇 輸出電壓檢測狀態(tài)INT_DET作為復(fù)位信號(hào)VDET至所述數(shù)字邏輯單元106 ;當(dāng)接收到的所述 控制信號(hào)MODE為低電平時(shí)，選擇輸出所述標(biāo)志信號(hào)EXT_DET作為復(fù)位信號(hào)VDET至所述數(shù) 字邏輯單元106。在本實(shí)施例中，為分別配合進(jìn)入低功耗模式下的使能工作以及未進(jìn)入低功 耗模式下的使能工作，所述數(shù)字邏輯單元分別根據(jù)接收到的所述電壓檢測狀態(tài)INT_DET或 標(biāo)志信號(hào)EXT_DET復(fù)位其所包括的各數(shù)字邏輯模塊及相關(guān)模塊狀態(tài)。[0041]所述第三選擇器208，用于根據(jù)當(dāng)接收到的所述控制信號(hào)MODE為高電平時(shí)，選擇 輸出所述第二使能信號(hào)INT_DETEN為電源電壓低壓檢測電路的使能位至電源電壓低壓檢 測電路102 ;當(dāng)接收到的所述控制信號(hào)MODE為低電平時(shí)，選擇輸出所述第四使能信號(hào)EXT_ DETEN為電源電壓低壓檢測電路的使能位至電源電壓低壓檢測電路。在本實(shí)施例中，為分別 配合進(jìn)入低功耗模式下的使能工作以及未進(jìn)入低功耗模式下的使能工作，所述電源電壓低 壓檢測電路102的使能位DETEN分別根據(jù)接收到的所述第二使能信號(hào)INT_DETEN或第四使 能信號(hào)EXT_DETEN使能。[0042]此外，所述低功耗模式的芯片中，還包括與所述數(shù)字邏輯單元106連接的程序存 儲(chǔ)器108。其中，所述程序存儲(chǔ)器108用于存儲(chǔ)芯片運(yùn)行的程序代碼，且可以是電可擦除只 讀存儲(chǔ)器(EEPROM)、單次可編程存儲(chǔ)器(OTP)或者是閃存(FLASH)。當(dāng)所述數(shù)字邏輯單元 106接收所述控制信號(hào)MODE為高電平時(shí)，通過所述數(shù)字邏輯單元106控制所述程序存儲(chǔ)器 108進(jìn)入所述低功耗模式；當(dāng)所述數(shù)字邏輯單元106接收到所述控制信號(hào)MODE為低電平 時(shí)，通過所述數(shù)字邏輯單元106控制所述程序存儲(chǔ)器108退出所述低功耗模式。并且，所述 數(shù)字邏輯單元106可通過復(fù)位信號(hào)VDET控制所述程序存儲(chǔ)器108工作狀態(tài)。[0043]另外，所述低功耗模式的芯片中，還可以包括與所述數(shù)字邏輯單元106連接的隨 機(jī)存儲(chǔ)器110。其中，所述隨機(jī)存儲(chǔ)器110用于存儲(chǔ)芯片運(yùn)行時(shí)產(chǎn)生的重要數(shù)據(jù)結(jié)果或者 芯片的工作狀態(tài)。當(dāng)所述數(shù)字邏輯單元106接收所述控制信號(hào)MODE為高電平時(shí)，通過所 述數(shù)字邏輯單元106控制所述隨機(jī)存儲(chǔ)器110進(jìn)入所述低功耗模式；當(dāng)所述數(shù)字邏輯單元 106接收到所述控制信號(hào)MODE為低電平時(shí)，通過所述數(shù)字邏輯單元106控制所述隨機(jī)存儲(chǔ) 器110退出所述低功耗模式。并且，所述數(shù)字邏輯單元106可通過復(fù)位信號(hào)VDET控制所述 隨機(jī)存儲(chǔ)器110工作狀態(tài)。[0044]此外，所述低功耗模式的芯片中，還包括分別與所述數(shù)字邏輯單元106連接的程 序存儲(chǔ)器108和隨機(jī)存儲(chǔ)器110。其中，所述程序存儲(chǔ)器108用于存儲(chǔ)芯片運(yùn)行的程序代碼， 且可以是電可擦除只讀存儲(chǔ)器(EEPROM)、單次可編程存儲(chǔ)器(OTP)或者是閃存(FLASH);所 述隨機(jī)存儲(chǔ)器110用于存儲(chǔ)芯片運(yùn)行時(shí)產(chǎn)生的重要數(shù)據(jù)結(jié)果或者芯片的工作狀態(tài)。當(dāng)所述 數(shù)字邏輯單元106接收所述控制信號(hào)MODE為高電平時(shí)，通過所述數(shù)字邏輯單元106控制所 述程序存儲(chǔ)器108和隨機(jī)存儲(chǔ)器110進(jìn)入所述低功耗模式；當(dāng)所述數(shù)字邏輯單元106接收 到所述控制信號(hào)MODE為低電平時(shí)，通過所述數(shù)字邏輯單元106控制所述程序存儲(chǔ)器108和 隨機(jī)存儲(chǔ)器110退出所述低功耗模式。并且，所述數(shù)字邏輯單元106可通過復(fù)位信號(hào)VDET 控制所述程序存儲(chǔ)器108和隨機(jī)存儲(chǔ)器110工作狀態(tài)。[0045]進(jìn)一步的，芯片進(jìn)入低功耗模式，所述時(shí)鐘信號(hào)由所述數(shù)字邏輯單元向所述低功 耗邏輯控制電路104輸出或由所述芯片外部向所述低功耗邏輯控制電路104提供，通過所述低功耗邏輯控制電路104向所述電源電壓低壓檢測電路102輸出所述時(shí)鐘信號(hào)CLK，所述電源電壓低壓檢測電路102在所述時(shí)鐘信號(hào)CLK的控制下，定時(shí)采樣芯片電源電壓的變化?；蛘?，所述時(shí)鐘信號(hào)CLK也可以由一低壓低功耗振蕩器112提供。所述低壓低功耗振蕩器112分別與所述低功耗邏輯控制電路104和數(shù)字邏輯單元106連接，當(dāng)所述數(shù)字邏輯單元106接收到所述控制信號(hào)MODE為高電平時(shí)，提供時(shí)鐘啟動(dòng)使能信號(hào)CLKEN給低壓低功耗振蕩器112使能。所述低壓低功耗振蕩器112是芯片內(nèi)部集成的CMOS振蕩電路，當(dāng)使能所述低壓低功耗振蕩器112后，用于向所述低功耗邏輯控制電路104提供時(shí)鐘信號(hào)CLK，且結(jié)合所述第一使能信號(hào)INT_VBGEN和第二使能信號(hào)INT_DETEN可以定時(shí)開啟所述基準(zhǔn)參考源電路100和的電源電壓低壓檢測電路102定時(shí)邏輯。本實(shí)施例中，通過所述狀態(tài)機(jī)電路202接收時(shí)鐘信號(hào)CLK ;所述低壓低功耗振蕩器112也可以在所述低功耗模式的芯片外部，所述低壓低功耗振蕩器112的振蕩頻率約為20KHZ(千赫茲)，功耗電流小于I微安。當(dāng)?shù)凸哪Ｊ降男酒M(jìn)入低功耗模式后，所述低壓低功耗振蕩器112會(huì)一直工作,直至退出低功耗模式為止。在本實(shí)施例中，所述實(shí)現(xiàn)低功耗模式的芯片為MCU芯片。所述低功耗邏輯控制電路104用于根據(jù)所述標(biāo)志信號(hào)EXT_DET的高低電平變化控制低功耗模式的芯片進(jìn)入低功耗模式和退出低功耗模式，所述低功耗邏輯控制電路104有內(nèi)部使能位或禁止位，熟悉本領(lǐng)域的技術(shù)人員應(yīng)該知道，所述使能位或禁止位可通過程序配置內(nèi)部寄存器實(shí)現(xiàn)。而所述數(shù)字邏輯單元106根據(jù)接收到的所述控制信號(hào)MODE或復(fù)位信號(hào)VDET控制所述數(shù)字邏輯單元106的數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制所述程序存儲(chǔ)器108和隨機(jī)存儲(chǔ)器110的工作狀態(tài)；如禁止時(shí)鐘產(chǎn)生模塊使得整個(gè)所述數(shù)字邏輯單元106都不再動(dòng)作，以減少芯片的動(dòng)態(tài)電流；如配置輸入輸出端口控制模塊為輸入通道和輸出通道完全關(guān)閉以減小因輸入信號(hào)浮空而可能導(dǎo)致的漏電流問題等，即在本實(shí)施例中，當(dāng)?shù)凸哪Ｊ降男酒M(jìn)入低功耗模式后，除所述低功耗邏輯控制電路104 —直工作，且所述基準(zhǔn)參考源電路100和電源電壓低壓檢測電路102定時(shí)開啟外，配置所述數(shù)字邏輯單元106的輸入輸出端口控制模塊為輸入輸出都不使能狀態(tài)以減小芯片可能產(chǎn)生的漏電流。參見圖3，結(jié)合圖5和圖6，對本實(shí)用新型提供的一種實(shí)現(xiàn)低功耗模式的方法進(jìn)行詳細(xì)分析。所述實(shí)現(xiàn)低功耗模式的方法包括如圖3所示，提供一實(shí)現(xiàn)低功耗模式的芯片，為了描述簡便，將所述實(shí)現(xiàn)低功耗模式的芯片簡稱芯片。請參見圖5，當(dāng)所述低功耗邏輯控制電路104的內(nèi)部使能位未使能時(shí)，所述低功耗邏輯控制電路104輸出的控制信號(hào)MODE置為低電平，所述芯片處于低功耗模式禁止?fàn)顟B(tài)301，所述芯片不會(huì)進(jìn)入低功耗模式。數(shù)字邏輯單元106接收到的所述控制信號(hào)MODE為低電平后，所述數(shù)字邏輯單元106分別向電源電壓低壓檢測電路102的使能位DETEN和基準(zhǔn)參考源電路100的使能位VBGEN輸出第三使能信號(hào)EXT_VBGEN和第四使能信號(hào) EXT_DETEN。當(dāng)所述數(shù)字邏輯單元106配置所述第三使能信號(hào)EXT_VBGEN和第四使能信號(hào)EXT_DETEN輸出為高電平，同時(shí)使能所述低功耗邏輯控制電路102時(shí)，在上述狀態(tài)下，所述電源電壓低壓檢測電路102將一直采樣芯片電源電壓VDD，所述芯片進(jìn)入低功耗模式使能狀態(tài)302。當(dāng)所述電源電壓低壓檢測電路102采樣到芯片電源電壓VDD低于指定電平時(shí)，所述控制信號(hào)MODE置為高電平，當(dāng)所述電源電壓低壓檢測電路102未采樣到芯片電源電壓VDD低于指定電平時(shí)，所述控制信號(hào)MODE —直保持為低電平。如所述低功耗邏輯控制電路102輸 出的所述控制信號(hào)MODE為高電平時(shí)，所述芯片將進(jìn)入低功耗模式，在所述低功耗模式下， 所述基準(zhǔn)參考源電路100向電源電壓低壓檢測電路102提供指定電平和偏置，而所述電源 電壓低壓檢測電路102定時(shí)采樣芯片電源電壓VDD的變化。[0051]在所述低功耗模式使能狀態(tài)302下，所述第三使能信號(hào)EXT_VBGEN和第四使能信 號(hào)EXT_DETEN分別使能所述基準(zhǔn)參考源電路100和電源電壓低壓檢測電路102 —直監(jiān)測 芯片電源電壓VDD的變化。根據(jù)所述電源電壓低壓檢測電路102采樣的芯片電源電壓VDD 與所述指定電壓的相比結(jié)果，來判定所述電源電壓低壓檢測電路102輸出的標(biāo)志信號(hào)EXT_ DET是高電平還是低電平，即若所述電源電壓低壓檢測電路102采樣到的所述芯片電源 電壓VDD從高于指定電平掉落到低于指定電平時(shí)，所述電源電壓低壓檢測電路102輸出標(biāo) 志信號(hào)為低電平；若所述電源電壓低壓檢測電路102采樣到的所述芯片電源電壓VDD從低 于指定電平上升到高于指定電平時(shí)，所述電源電壓低壓檢測電路102輸出標(biāo)志信號(hào)為高電 平。[0052]并且，根據(jù)所述標(biāo)志信號(hào)EXT_DET的高低電平的變化303來判定所述實(shí)現(xiàn)低功耗 模式的芯片是否進(jìn)入所述低功耗模式，即如果所述電源電壓低壓檢測電路102輸出的標(biāo) 志信號(hào)EXT_DET —直維持高電平，所述芯片始終停留在所述低功耗模式使能狀態(tài)302下； 當(dāng)所述低功耗邏輯控制電路104檢測到所述標(biāo)志信號(hào)EXT_DET由高電平跳變到低電平(即 EXT_DET= 1’bO)時(shí)，所述數(shù)字邏輯單元106根據(jù)所述低功耗邏輯控制電路104輸出的控制 信號(hào)MODE為高電平，使所述芯片進(jìn)入所述低功耗模式304 ;在所述低功耗模式304中，當(dāng)所 述低功耗邏輯控制電路104檢測到所述標(biāo)志信號(hào)MODE為由低電平跳變到高電平(即EXT_ DET = I’ bl)時(shí)，所述數(shù)字邏輯單元106根據(jù)所述低功耗邏輯控制電路104輸出的控制信 號(hào)MODE為低電平，使所述芯片退出所述低功耗模式。[0053]具體的，在一時(shí)鐘信號(hào)CLK的控制下，所述低功耗邏輯控制電路102中的狀態(tài)機(jī) 電路202根據(jù)所述標(biāo)志信號(hào)EXT_DET的高低電平變化303，控制所述基準(zhǔn)參考源電路100 的使能位VBGEN和電源電壓低壓檢測電路102的使能位DETEN以實(shí)現(xiàn)定時(shí)采樣芯片電源 電壓VDD ;根據(jù)所述標(biāo)志信號(hào)EXT_DET的高低電平變化303，所述低功耗控制邏輯104輸出 相應(yīng)的控制信號(hào)M0DE，根據(jù)所述控制信號(hào)MODE的高低，所述低功耗控制邏輯102中的第一 選擇器204選擇第一使能信號(hào)INT_VBGEN(即進(jìn)入低功耗模式之后的基準(zhǔn)參考源電路100 的使能位VBGEN)或第三使能信號(hào)EXT_VBGEN(即進(jìn)入低功耗模式之前的基準(zhǔn)參考源電路 100使能位VBGEN);所述低功耗控制邏輯102中的第二選擇器206選擇電壓檢測狀態(tài)INT_ DET(即進(jìn)入低功耗模式之后的復(fù)位信號(hào))或標(biāo)志信號(hào)EXT_DET(即進(jìn)入低功耗模式之前的 復(fù)位信號(hào)作為復(fù)位信號(hào)VDET ;所述低功耗控制邏輯102中的第三選擇器208選擇第二使能 信號(hào)INT_DETEN(即進(jìn)入低功耗模式之后的電源電壓低壓檢測電路102的使能位DETEN)或 第四使能信號(hào)EXT_DETEN(即進(jìn)入低功耗模式之前的電源電壓低壓檢測電路102的使能位 DETEN)。[0054]在本實(shí)例中，也就是說，當(dāng)所述狀態(tài)機(jī)電路202檢測到所述標(biāo)志信號(hào)EXT_DET由高 電平跳變到低電平(即EXT_DET= 1’bO)時(shí)，則進(jìn)入低功耗模式，此時(shí)，所述第一選擇器、第 二選擇器和第三選擇器在所述控制信號(hào)MODE為高電平的控制下，分別將所述狀態(tài)機(jī)電路 202產(chǎn)生的第一使能信號(hào)INT_VBGEN、電壓檢測狀態(tài)INT_DET，以及第二使能信號(hào)INT_DETEN選擇輸出。在使能進(jìn)入低功耗模式后，如果所述狀態(tài)機(jī)電路202檢測到所述標(biāo)志信號(hào)EXT_DET從低電平跳變到高電平時(shí)，則使能退出低功耗模式，則所述第一選擇器、第二選擇器和第三選擇器在所述控制信號(hào)MODE為低電平的控制下，分別通過所述狀態(tài)機(jī)電路202將所述數(shù)字邏輯單元106輸出的第三使能信號(hào)EXT_VBGEN、標(biāo)志信號(hào)EXT_DET，以及第四使能信號(hào)EXT_DETEN選擇輸出。在本實(shí)施例中，所述數(shù)字邏輯單元106從一程序存儲(chǔ)器114中讀取程序代碼進(jìn)行程序運(yùn)行，所述實(shí)現(xiàn)低功耗模式的方法還包括當(dāng)所述數(shù)字邏輯單元106接收到的所述控制信號(hào)MODE為高電平時(shí)，所述數(shù)字邏輯單元106通過所述電壓采樣狀態(tài)INT_DET控制所述程序存儲(chǔ)器108進(jìn)入所述低功耗模式；當(dāng)所所述數(shù)字邏輯單元106接收到的所述控制信號(hào)MODE為低電平時(shí)，所述數(shù)字邏輯單元106通過所述標(biāo)志信號(hào)EXT_DET控制所述程序存儲(chǔ)器108退出所述低功耗模式。在本實(shí)施例中，所述數(shù)字邏輯單元106還可以對一隨機(jī)存儲(chǔ)器116進(jìn)行操作以保存工作過程中的重要數(shù)據(jù)，所述實(shí)現(xiàn)低功耗模式的方法還可以包括當(dāng)所述數(shù)字邏輯單元106接收到的所述控制信號(hào)MODE為高電平時(shí)，所述數(shù)字邏輯單元106通過所述電壓采樣狀態(tài)INT_DET控制所述隨機(jī)存儲(chǔ)器110進(jìn)入所述低功耗模式；當(dāng)所所述數(shù)字邏輯單元106接收到的所述控制信號(hào)MODE為低電平時(shí)，所述數(shù)字邏輯單元106通過所述標(biāo)志信號(hào)EXT_DET控制所述隨機(jī)存儲(chǔ)器110退出所述低功耗模式。在本實(shí)施例中，所述實(shí)現(xiàn)低功耗模式的方法中還包括通過所述數(shù)字邏輯單元106向所述低功耗邏輯控制電路輸出所述時(shí)鐘信號(hào)CLK，或由所述芯片外部向所述低功耗邏輯控制電路提供所述時(shí)鐘信號(hào)CLK。或者，所述實(shí)現(xiàn)低功耗模式的方法中，可通過所述數(shù)字邏輯單元106使能一低壓低功耗振蕩器112以使所述低壓低功耗振蕩器112向低功耗邏輯控制電路輸出時(shí)鐘信號(hào)CLK。具體，請參見圖6，所述低壓低功耗振蕩器112內(nèi)部進(jìn)行設(shè)置，可以使所述低壓低功耗振蕩器在128個(gè)時(shí)鐘周期中采樣一次所述標(biāo)志信號(hào)EXT_DET，在采樣時(shí)間內(nèi)，如在第124個(gè)時(shí)鐘周期時(shí)，使能基準(zhǔn)參考源電路(即基準(zhǔn)參考源電路100的使能位VBGEN為高電平)；在第126個(gè)時(shí)鐘周期時(shí)，使能電源電壓低壓檢測電路(即電源電壓低壓檢測電路102的使能位DETEN為高電平)；此時(shí)，所述芯片進(jìn)入了低功耗模式使能狀態(tài)302，在第127個(gè)時(shí)鐘周期時(shí)采樣所述標(biāo)志信號(hào)EXT_DET的結(jié)果，如果電源電壓低壓檢測電路102輸出的標(biāo)志信號(hào)EXT_DET為高電平，表示芯片電源電壓VDD高于指定電平，則所述芯片退出低功耗工作模式重新進(jìn)入到低功耗模式使能狀態(tài)302，如果電源電壓低壓檢測電路輸出的標(biāo)志信號(hào)EXT_DET為低電平，表示芯片電源電壓VDD依然低于指定電平，則所述芯片依然保持在低功耗模式304下；第128個(gè)時(shí)鐘周期清除基準(zhǔn)參考源電路100的使能位VBGEN和電源電壓低壓檢測電路102的使能位DETEN(只有4個(gè)時(shí)鐘周期使能電源電壓低壓檢測電路和基準(zhǔn)參考源電路)。而在所述芯片處于低功耗模式禁止?fàn)顟B(tài)301時(shí)，所述電源電壓低壓檢測電路102實(shí)時(shí)采樣芯片電源電壓VDD。在所述低功耗模式304下，所述芯片進(jìn)入低功耗模式下工作，通過所述控制信號(hào)MODE對所述數(shù)字邏輯電路106中的各數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制所述程序存儲(chǔ)器108和隨機(jī)存儲(chǔ)器110的工作狀態(tài)；如禁止時(shí)鐘產(chǎn)生模塊使得整個(gè)所述數(shù)字邏輯單元106都不再動(dòng)作，以減少所述芯片的動(dòng)態(tài)電流；如配置輸入輸出端口控制模塊為輸入通道和輸出通道完全關(guān)閉以減少因輸入信號(hào)浮空而可能導(dǎo)致的漏電流問題等，即通過所述低壓低功耗振蕩器112定時(shí)使能所述基準(zhǔn)參考源電路100和電源電壓低壓檢測電路102以減小系 統(tǒng)的平均功耗。這是因?yàn)橐运龅凸哪Ｊ浇範(fàn)顟B(tài)301下的所述基準(zhǔn)參考源電路100和 電源電壓低壓檢測電路102的總靜態(tài)電流為例，如所述基準(zhǔn)參考源電路100工作時(shí)消耗電 流16微安，所述電源電壓低壓檢測電路102工作時(shí)消耗電流32微安，則工作時(shí)所述總靜態(tài) 電流為48微安，而本實(shí)用新型的芯片在128個(gè)時(shí)鐘周期內(nèi)，所述基準(zhǔn)參考源電路100只有 4個(gè)時(shí)鐘周期使能，所述電源電壓低壓檢測電路102只有2個(gè)時(shí)鐘周期使能，其長時(shí)間的平 均電流為I微安(32/128*2+16/128*4)，大大降低了系統(tǒng)功耗。[0059]與現(xiàn)有技術(shù)相比，本實(shí)用新型通過在電源電壓低壓采樣電路、基準(zhǔn)參考源電路與 數(shù)字邏輯單元之間增加一低功耗邏輯控制電路，實(shí)現(xiàn)一低功耗模式的芯片，當(dāng)所述低功耗 模式的芯片進(jìn)入一低功耗模式時(shí)，在一時(shí)鐘信號(hào)CLK的控制下，所述低功耗邏輯控制電路 使能電源電壓低壓采樣電路和基準(zhǔn)參考源電路定時(shí)采樣芯片電源電壓的變化，以減少芯片 的動(dòng)作電流。因此，當(dāng)芯片處于正常工作模式，突然發(fā)生芯片電源電壓掉電時(shí)，芯片立刻切 換到低功耗模式下工作，延長了內(nèi)部RAM的數(shù)據(jù)掉電保持時(shí)間，解決了現(xiàn)有技術(shù)中因掉電 時(shí)間不確定而導(dǎo)致RAM在某些情況下可能不能保持?jǐn)?shù)據(jù)的問題。此外，由于所述低功耗模 式在采樣的芯片電源電壓升至才能喚醒，有效地減小了誤觸發(fā)導(dǎo)致芯片電流瞬間增大的概 率，增強(qiáng)了系統(tǒng)的可靠性。[0060]另外，當(dāng)芯片進(jìn)入低功耗模式下工作時(shí)，可以通過配置所述數(shù)字邏輯單元，以便控 制所述數(shù)字邏輯單元的數(shù)字邏輯及相關(guān)模塊狀態(tài)，如控制與其連接的程序存儲(chǔ)器和隨機(jī)存 儲(chǔ)器的工作狀態(tài)，使所述程序存儲(chǔ)器和隨機(jī)存儲(chǔ)器復(fù)位，以進(jìn)一步減少芯片可能產(chǎn)生的漏 電流。[0061]本實(shí)用新型雖然以較佳實(shí)施例公開如上，但其并不是用來限定權(quán)利要求，任何本 領(lǐng)域技術(shù)人員在不脫離本實(shí)用新型的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此 本實(shí)用新型的保護(hù)范圍應(yīng)當(dāng)以本實(shí)用新型權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求1.一種實(shí)現(xiàn)低功耗模式的芯片，包括基準(zhǔn)參考源電路，所述基準(zhǔn)參考源電路輸出一指定電平和偏置；與所述基準(zhǔn)參考源電路連接的電源電壓低壓檢測電路，所述電源電壓低壓檢測電路接收所述指定電平和偏置以及采樣芯片電源電壓，所述電源電壓低壓檢測電路根據(jù)采樣到的所述芯片電源電壓高于指定電平輸出一高電平的標(biāo)志信號(hào)，或根據(jù)采樣到的所述芯片電源電壓低于指定電平輸出一低電平的標(biāo)志信號(hào)；分別與所述電源電壓低壓檢測電路和基準(zhǔn)參考源電路連接的低功耗邏輯控制電路，所述低功耗邏輯控制電路根據(jù)所述標(biāo)志信號(hào)輸出一高電平的控制信號(hào)或低電平的控制信號(hào)， 并將一基準(zhǔn)參考源電路的使能位和電源電壓低壓檢測電路的使能位分別輸出至所述基準(zhǔn)參考源電路和電源電壓低壓檢測電路；與所述低功耗邏輯控制電路連接的數(shù)字邏輯單元，所述數(shù)字邏輯單元接收到高電平的所述控制信號(hào)，所述基準(zhǔn)參考源電路的使能位使能基準(zhǔn)參考源電路，所述電源電壓低壓檢測電路的使能位使能電源電壓低壓檢測電路，芯片進(jìn)入低功耗模式，在一時(shí)鐘信號(hào)的控制下，所述電源電壓低壓檢測電路定時(shí)采樣芯片電源電壓的變化；所述數(shù)字邏輯單元接收到低電平的所述控制信號(hào)，芯片退出低功耗模式。
2.如權(quán)利要求1所述的實(shí)現(xiàn)低功耗模式的芯片，其特征在于，所述低功耗邏輯控制電路包括狀態(tài)機(jī)電路，所述狀態(tài)機(jī)電路接收到高電平跳變到低電平的所述標(biāo)志信號(hào)，輸出一第一使能信號(hào)、一電壓采樣狀態(tài)、一第二使能信號(hào)以及高電平的所述控制信號(hào)；當(dāng)芯片在所述低功耗模式下，所述狀態(tài)機(jī)電路接收到低電平跳變到高電平的所述標(biāo)志信號(hào)，輸出所述數(shù)字邏輯電路的第三使能信號(hào)、第四使能信號(hào)以及所述電源電壓低壓檢測電路的標(biāo)志信號(hào)和低電平的所述控制信號(hào)；第一選擇器，所述第一選擇器接收到高電平的所述控制信號(hào)，輸出所述第一使能信號(hào)至基準(zhǔn)參考源電路；所述第一選擇器接收低電平的所述控制信號(hào)，輸出所述第三使能信號(hào)至基準(zhǔn)參考源電路；第二選擇器，所述第二選擇器接收到高電平的所述控制信號(hào)，輸出所述電壓檢測狀態(tài)至所述數(shù)字邏輯單元；所述第二選擇器接收到低電平的所述控制信號(hào)，輸出所述標(biāo)志信號(hào)至所述數(shù)字邏輯單元；第三選擇器，所述第三選擇器接收到高電平的所述控制信號(hào)，輸出所述第二使能信號(hào)至電源電壓低壓檢測電路；，所述第三選擇器接收到低電平的所述控制信號(hào)，輸出所述第四使能信號(hào)至電源電壓低壓檢測電路。
3.如權(quán)利要求1所述的實(shí)現(xiàn)低功耗模式的芯片，其特征在于，還包括分別與所述數(shù)字邏輯單元連接的隨機(jī)存儲(chǔ)器。
4.如權(quán)利要求1所述的實(shí)現(xiàn)低功耗模式的芯片，其特征在于，還包括分別與所述數(shù)字邏輯單元連接的程序存儲(chǔ)器。
5.如權(quán)利要求1所述的實(shí)現(xiàn)低功耗模式的芯片，其特征在于，還包括與所述低功耗邏輯控制電路和數(shù)字邏輯單元連接的低壓低功耗振蕩器，所述低功耗邏輯控制電路輸出所述時(shí)鐘信號(hào)。
6.如權(quán)利要求1所述的實(shí)現(xiàn)低功耗模式的芯片，其特征在于，所述數(shù)字邏輯單元或所述芯片的外部單元輸出所述時(shí)鐘信號(hào)。
7.如權(quán)利要求1至6中任意一項(xiàng)所述的實(shí)現(xiàn)低功耗模式的芯片，其特征在于，所述芯片為MCU芯片。
專利摘要本實(shí)用新型提供一種實(shí)現(xiàn)低功耗模式的芯片，包括輸出一指定電平和偏置的基準(zhǔn)參考源電路；將采樣的芯片電流電壓同指定電平進(jìn)行比較輸出一標(biāo)志信號(hào)的電源電壓低壓檢測電路；根據(jù)標(biāo)志信號(hào)的高低電平的變化相應(yīng)輸出一高電平的控制信號(hào)或低電平的控制信號(hào)的低功耗邏輯控制電路；數(shù)字邏輯單元，數(shù)字邏輯單元接收到高電平的控制信號(hào)，芯片進(jìn)入低功耗模式，在一時(shí)鐘信號(hào)的控制下，使能基準(zhǔn)參考源電路和電源電壓低壓檢測電路定時(shí)采樣芯片電源電壓的變化，當(dāng)芯片在低功耗模式下，數(shù)字邏輯單元接收到低電平的控制信號(hào)，芯片退出低功耗模式。本實(shí)用新型可以解決突然掉電時(shí)延遲保持?jǐn)?shù)據(jù)時(shí)間的問題以及減小了觸發(fā)導(dǎo)致的芯片電流瞬間增大的概率問題。
文檔編號(hào)G11C11/413GK202886907SQ20122062381
公開日2013年4月17日 申請日期2012年11月21日 優(yōu)先權(quán)日2012年11月21日
發(fā)明者馮兵, 陳國棟 申請人:杭州士蘭微電子股份有限公司