選通移位寄存器以及包括選通移位寄存器的顯示裝置制造方法
【專利摘要】本發(fā)明提供了一種選通移位寄存器以及包括選通移位寄存器的顯示裝置。選通移位寄存器包括彼此級聯(lián)的多個(gè)級，該多個(gè)級中的第n級包括：上拉晶體管，其根據(jù)Q節(jié)點(diǎn)的電勢輸出選通移位時(shí)鐘中的任一個(gè)作為選通高電壓的第n掃描脈沖；下拉晶體管，其通過輸出節(jié)點(diǎn)連接到上拉晶體管，并且根據(jù)QB節(jié)點(diǎn)的電勢輸出低電勢電壓作為選通低電壓的第n掃描脈沖；以及開關(guān)電路，其響應(yīng)于設(shè)置信號和重置信號分別對Q節(jié)點(diǎn)和QB節(jié)點(diǎn)進(jìn)行充電和放電，其中，QB節(jié)點(diǎn)被施加有被適應(yīng)性地調(diào)整為對應(yīng)于下拉晶體管的閾值電壓的偏移的可變高電勢電壓。
【專利說明】選通移位寄存器以及包括選通移位寄存器的顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種選通移位寄存器以及包括選通移位寄存器的顯示裝置。
【背景技術(shù)】
[0002]已經(jīng)開發(fā)了各種能夠減少陰極射線管的重量和尺寸的平板顯示器并且已經(jīng)將其投入了市場。一般來說，平板顯示器的掃描驅(qū)動(dòng)電路使用選通移位寄存器順序地將掃描脈沖提供到掃描線。
[0003]掃描驅(qū)動(dòng)電路的選通移位寄存器包括多個(gè)級，每個(gè)級包括多個(gè)薄膜晶體管(TFT)。級彼此級聯(lián)并且順序地生成掃描脈沖。圖1示出了用于生成第η掃描脈沖Vg(n)的第η級的示例。圖2是用于解釋圖1的操作的波形圖。將在下面描述的晶體管可以實(shí)施為TFT。
[0004]參考圖1和圖2，第η級包括用于控制上拉晶體管Tpu的開關(guān)操作的Q節(jié)點(diǎn)和用于控制下拉晶體管Tpd的開關(guān)操作的QB節(jié)點(diǎn)。上拉晶體管Tpu在其中Q節(jié)點(diǎn)的電勢VQ保持在自舉電平BH的第一輸出時(shí)段Xl中導(dǎo)通以輸出移位時(shí)鐘信號CLKn作為選通高電壓VGH的第η掃描脈沖Vg (η)。下拉晶體管Tpu在其中Q節(jié)點(diǎn)的電勢Vl保持在放電電平L的第二輸出時(shí)段Χ2期間截止。QB節(jié)點(diǎn)的電勢VQB在第一輸出時(shí)段XI期間保持在放電電平L并且在第二輸出時(shí)段Χ2期間保持在充電電平H。由于QB節(jié)點(diǎn)的電勢VQB，使得下拉晶體管Tpd在第二輸出時(shí)段Χ2期間導(dǎo)通以輸出低電勢電壓VSS作為選通低電壓VGL的第η掃描脈沖Vg (η)。在第一輸出時(shí)段Xl之前的第三輸出時(shí)段Χ3中，Q節(jié)點(diǎn)的電勢VQ保持在充電電平H，并且QB節(jié)點(diǎn)的電勢VQB保持在放電電平L。
[0005]連接到Q節(jié)點(diǎn)的第一第五和第六晶體管Tl、Τ5和Τ6通過開關(guān)操作控制Q節(jié)點(diǎn)的電勢VQ。第一晶體管Tl在第三輸出時(shí)段Χ3期間響應(yīng)于設(shè)置信號SET對Q節(jié)點(diǎn)進(jìn)行充電。設(shè)置信號SET可以被選擇作為第(η-l)掃描脈沖Vg (η-1)0第五晶體管Τ5在第二輸出時(shí)段Χ2期間響應(yīng)于重置信號RESET對Q節(jié)點(diǎn)進(jìn)行放電。重置信號RESET可以被選擇作為第(n+1)掃描脈沖Vg (n+1)。第六晶體管T6在QB節(jié)點(diǎn)在第二輸出時(shí)段X2期間保持在充電電平H時(shí)將Q節(jié)點(diǎn)保持在放電電平L。
[0006]連接到QB節(jié)點(diǎn)的第二至第四晶體管T2、T3和T4通過開關(guān)操作控制QB節(jié)點(diǎn)的電勢VQB。第二晶體管T2在第三輸出時(shí)段X3期間響應(yīng)于重置信號RESET對QB節(jié)點(diǎn)進(jìn)行放電。第三晶體管T3在第三輸出時(shí)段X3和第一輸出時(shí)段Xl中根據(jù)Q節(jié)點(diǎn)的電勢VQ對QB節(jié)點(diǎn)進(jìn)行放電。第四晶體管T4將高電勢電壓VDD提供到QB節(jié)點(diǎn)。高電勢電壓VDD在其中第二和第三晶體管T2和T3被截止的第二輸出時(shí)段X2中被充電在QB節(jié)點(diǎn)中。
[0007]以該方式，每個(gè)級中的Q節(jié)點(diǎn)和QB節(jié)點(diǎn)被分別充電和放電，或者反之亦然。S卩，當(dāng)Q節(jié)點(diǎn)被充電(包括自舉)時(shí)，QB節(jié)點(diǎn)被放電；或者相反地，當(dāng)Q節(jié)點(diǎn)被放電時(shí)，QB節(jié)點(diǎn)被充電。掃描脈沖需要僅在短時(shí)間段Xl中生成為選通高電壓VGH以在I條水平像素線中充電數(shù)據(jù)電壓并且在剩余時(shí)段中生成為選通低電壓VGL。因此，一幀的其中QB節(jié)點(diǎn)的電勢VQB保持在充電電平H的時(shí)段(S卩，第二輸出時(shí)段X2)比其中QB節(jié)點(diǎn)的電勢VQB保持在放電電平L的時(shí)段(即，第一和第三輸出時(shí)段Xl和X3)長得多。[0008]一般來說，當(dāng)同一極性的選通電壓被施加到TFT的柵電極很長時(shí)間時(shí)，柵極偏置應(yīng)力增大，從而TFT的閾值電壓增大。TFT的漏源電流Ids由TFT的柵源電壓Vgs和TFT的閾值電壓確定。如圖4中所示，如果TFT的閾值電壓隨著驅(qū)動(dòng)時(shí)間的流逝而增大，因此TFT的漏源電流Ids減少。
[0009]在圖1至圖3，下拉晶體管Tpd的柵電極和第六晶體管T6的柵電極被連接到在一幀的時(shí)間X2的大部分時(shí)間中保持在充電電平H的QB節(jié)點(diǎn)。因此，下拉晶體管Tpd和第六晶體管T6會(huì)由于隨著驅(qū)動(dòng)時(shí)間的流逝的閾值電壓偏移而劣化。特別地，如果高電勢電壓VDD從驅(qū)動(dòng)的初始時(shí)段以恒定充電電平H施加到QB節(jié)點(diǎn)，則加速了這樣的劣化。如果下拉晶體管Tpd劣化，則掃描脈沖沒有保持在選通低電壓VGL而是會(huì)逐漸升高或生成為不想要的多個(gè)波形。
[0010]本申請要求2012年9月27日提交的韓國專利申請N0.10-2012-0107924的優(yōu)先權(quán)，通過引用將其并入這里，如在此完全闡述一樣。

【發(fā)明內(nèi)容】

[0011]因此，本發(fā)明是為了提供一種選通移位寄存器，其通過最小化由于驅(qū)動(dòng)時(shí)間的流逝而導(dǎo)致的裝置劣化來穩(wěn)定掃描脈沖的輸出，本發(fā)明還提供了一種包括選通移位寄存器的
顯示裝置。
[0012]本發(fā)明的示例性實(shí)施方式提供了一種選通移位寄存器，其包括彼此級聯(lián)的多個(gè)級，多個(gè)級中的第η級包括:上拉晶體管，所述上拉晶體管根據(jù)Q節(jié)點(diǎn)的電勢輸出選通移位時(shí)鐘中的任一個(gè)作為選通高電壓的第η掃描脈沖；下拉晶體管，所述下拉晶體管通過輸出節(jié)點(diǎn)連接到上拉晶體管，并且根據(jù)QB節(jié)點(diǎn)的電勢輸出低電勢電壓作為選通低電壓的第η掃描脈沖；以及開關(guān)電路，所述開關(guān)電路響應(yīng)于設(shè)置信號和重置信號分別對Q節(jié)點(diǎn)和QB節(jié)點(diǎn)進(jìn)行充電和放電，其中，適應(yīng)性調(diào)整的可變高電勢電壓被施加到QB節(jié)點(diǎn)以對應(yīng)于下拉晶體管的閾值電壓的偏移。
[0013]本發(fā)明的示例性實(shí)施方式提供了一種顯示裝置，該顯示裝置包括選通移位寄存器，該顯示裝置包括:顯示面板；選通移位寄存器，該選通移位寄存器包括彼此級聯(lián)的多個(gè)級并且將掃描脈沖順序地提供到顯示面板的掃描線；閾值電壓感測電路，該閾值電壓感測電路包括監(jiān)視TFT和檢測TFT并且輸出感測的電壓；以及VDD調(diào)節(jié)器電路，該VDD調(diào)節(jié)器電路計(jì)算每個(gè)級中包括的下拉晶體管的閾值電壓；基于計(jì)算出的閾值電壓適應(yīng)性地調(diào)整可變高電勢電壓，并且將反饋給予閾值電壓感測電路，多個(gè)級中的第η級包括:上拉晶體管，所述上拉晶體管根據(jù)Q節(jié)點(diǎn)的電勢輸出選通移位時(shí)鐘中的任一個(gè)作為選通高電壓的第η掃描脈沖；下拉晶體管，所述下拉晶體管通過輸出節(jié)點(diǎn)連接到上拉晶體管，并且根據(jù)QB節(jié)點(diǎn)的電勢輸出低電勢電壓作為選通低電壓的第η掃描脈沖；以及開關(guān)電路，所述開關(guān)電路響應(yīng)于設(shè)置信號和重置信號分別對Q節(jié)點(diǎn)和QB節(jié)點(diǎn)進(jìn)行充電和放電，或者反之亦然，其中，適應(yīng)性調(diào)整的可變高電勢電壓被施加到QB節(jié)點(diǎn)以對應(yīng)于下拉晶體管的閾值電壓的偏移。
【專利附圖】

【附圖說明】
[0014]附圖被包括進(jìn)來以提供本發(fā)明的進(jìn)一步理解，并且被并入本申請且構(gòu)成本申請的一部分，示出了本發(fā)明的實(shí)施方式，并且與說明書一起用于說明本發(fā)明的原理。[0015]在附圖中:
[0016]圖1是示出傳統(tǒng)選通移位寄存器的第η級的構(gòu)造的視圖；
[0017]圖2是用于解釋圖1的操作的波形圖；
[0018]圖3是示出多幀中的QB節(jié)點(diǎn)的電勢的波形圖；
[0019]圖4是示出隨著驅(qū)動(dòng)時(shí)間的流逝的TFT的閾值電壓的偏移的圖；
[0020]圖5是示意性地示出根據(jù)本發(fā)明的示例性實(shí)施方式的顯示裝置的視圖；
[0021]圖6和圖7示出了施加有可變高電勢電壓的級的構(gòu)造的示例；
[0022]圖8是用于解釋圖7的操作的波形圖；
[0023]圖9和圖10不出了施加有可變聞電勢電壓的級的構(gòu)造的另一不例；
[0024]圖11是用于解釋圖10的操作的波形圖；
[0025]圖12示出了用于確定施加到圖6的級的可變高電勢電壓的閾值電壓感測電路和VDD調(diào)節(jié)器電路的詳細(xì)構(gòu)造；
[0026]圖13是示出了圖12的閾值電壓感測電路的操作所要求的驅(qū)動(dòng)脈沖的視圖；
[0027]圖14示出了以逐步方式調(diào)整可變高電勢電壓以對應(yīng)于閾值電壓偏移；
[0028]圖15示出了用于確定施加到圖9的級的可變高電勢電壓的閾值電壓感測電路和VDD調(diào)節(jié)器電路的詳細(xì)構(gòu)造；
[0029]圖16是示出圖15的閾值電壓感測電路的操作所要求的驅(qū)動(dòng)脈沖的視圖；以及
[0030]圖17示出了下拉晶體管的閾值電壓的檢測的模擬結(jié)果。
【具體實(shí)施方式】
[0031]下面參考圖5至圖17描述本發(fā)明的示例性實(shí)施方式。
[0032]圖5是示意性地示出根據(jù)本發(fā)明的示例性實(shí)施方式的顯示裝置的視圖。
[0033]參考圖5，本發(fā)明的顯示裝置包括顯示面板100、數(shù)據(jù)驅(qū)動(dòng)電路、掃描驅(qū)動(dòng)電路、時(shí)序控制器110、閾值電壓感測電路160和VDD調(diào)節(jié)器電路170。
[0034]顯示面板100包括彼此交叉的數(shù)據(jù)線和掃描線以及以矩陣形式布置的像素。顯示面板100可以實(shí)施為用于各種已知平板顯示器的顯示面板。例如，顯示面板100可以實(shí)施為用于液晶顯示器(IXD)、有機(jī)發(fā)光二極管(OLED)顯示器和電泳顯示器(FPD)的顯示面板。
[0035]數(shù)據(jù)驅(qū)動(dòng)電路包括多個(gè)源極驅(qū)動(dòng)IC 120。源極驅(qū)動(dòng)IC 120中的每一個(gè)從時(shí)序控制器110接收數(shù)字視頻數(shù)據(jù)RGB。源極驅(qū)動(dòng)IC 120中的每一個(gè)響應(yīng)于從時(shí)序控制器110接收的源極時(shí)序控制信號將數(shù)字視頻數(shù)據(jù)RGB轉(zhuǎn)換為伽馬補(bǔ)償電壓并且生成數(shù)據(jù)電壓。源極驅(qū)動(dòng)IC 120中的每一個(gè)然后將數(shù)據(jù)電壓提供到顯示面板100的數(shù)據(jù)線，從而數(shù)據(jù)電壓與掃描脈沖同步。源極驅(qū)動(dòng)IC中的每一個(gè)可以通過玻璃上芯片(COG)工藝或者帶載自動(dòng)結(jié)合(TAB)工藝連接到顯示面板100的數(shù)據(jù)線。
[0036]掃描驅(qū)動(dòng)電路包括連接在時(shí)序控制器110和顯示面板100的掃描線之間的電平移位器150和選通移位寄存器130。
[0037]電平移位器150將從時(shí)序控制器110接收的η相位選通移位時(shí)鐘CLKl至CLKn(n是等于或大于2的正整數(shù))的晶體管-晶體管邏輯(TTL)電平電壓電平移位到選通高電壓VGH和選通低電壓VGL。
[0038]選通移位寄存器130響應(yīng)于選通移位時(shí)鐘CLKl至CLKn移位選通開始脈沖以順序地輸出掃描脈沖。選通移位寄存器130包括彼此級聯(lián)的多個(gè)級。每個(gè)級可以實(shí)施為圖6中所示的SR鎖存電路或者圖9中所示的SR鎖存電路。在圖6的SR鎖存電路中，被適應(yīng)性地調(diào)整為對應(yīng)于下拉晶體管Tpd的閾值電壓的偏移的可變高電勢電壓VDD (t)被施加到連接到下拉晶體管Tpd的柵電極的QB節(jié)點(diǎn)?？勺兏唠妱蓦妷篤DD (t)在被調(diào)整為與下拉晶體管Tpd的劣化成比例地逐漸增大之后施加到QB節(jié)點(diǎn)。此外，圖9中所示的SR鎖存電路包括第一下拉晶體管Tpdo和第二下拉晶體管TPde，其被交替地在每個(gè)預(yù)定時(shí)段驅(qū)動(dòng)。在圖9的SR鎖存電路中，被適應(yīng)性地調(diào)整為對應(yīng)于第一下拉晶體管Tpdo的閾值電壓的偏移的第一可變高電勢電壓VDDo (t)被施加到連接到第一下拉晶體管Tpdo的柵電極的QBo節(jié)點(diǎn)，并且被適應(yīng)性地調(diào)整為對應(yīng)于第二下拉晶體管Tpde的閾值電壓的偏移的第二可變高電勢電壓VDDe (t)被施加到連接到第二下拉晶體管Tpde的柵電極的QBe節(jié)點(diǎn)。第一和第二可變高電勢電壓VDDo (t)和VDDe (t)在被調(diào)整為與第一下拉晶體管Tpdo和第二下拉晶體管Tpde的劣化成比例地逐漸增大之后選擇性地施加到QBo節(jié)點(diǎn)和QBe節(jié)點(diǎn)。在本發(fā)明中，高電勢電壓被調(diào)整為在驅(qū)動(dòng)的初始時(shí)段中較低，并且高電勢電壓隨著劣化隨著驅(qū)動(dòng)時(shí)間的流逝的發(fā)展而逐漸地增大到充電電平H，而不是根據(jù)現(xiàn)有技術(shù)從驅(qū)動(dòng)的初始時(shí)段開始將具有充電電平H的恒定高電勢電壓施加到QB節(jié)點(diǎn)QBo和QBe。因此，本發(fā)明能夠減少下拉晶體管的劣化。
[0039]選通移位寄存器130可以通過面板內(nèi)選通驅(qū)動(dòng)器工藝直接形成在顯示面板100的下基板上。在GIP工藝中，電平移位器150可以安裝在PCB 140上。
[0040]時(shí)序控制器110通過諸如低電壓差分信令(LVDS)接口和最小化差分信號傳輸(TMDS)接口的接口從外部主機(jī)接收數(shù)字視頻數(shù)據(jù)RGB。時(shí)序控制器110將從外部主機(jī)接收的數(shù)字視頻數(shù)據(jù)RGB發(fā)送到源極驅(qū)動(dòng)器IC 120。
[0041]時(shí)序控制器110通過LVDS或TMDS接口接收電路從主機(jī)接收諸如垂直同步信號Vsync、水平同步信號Hsync、數(shù)據(jù)使能DE和主時(shí)鐘MCLK的時(shí)序信號。時(shí)序控制器110基于從主機(jī)接收的時(shí)序信號生成用于控制數(shù)據(jù)驅(qū)動(dòng)電路和掃描驅(qū)動(dòng)電路的操作時(shí)序的時(shí)序控制信號。時(shí)序控制信號包括用于控制掃描驅(qū)動(dòng)電路的操作時(shí)序的掃描時(shí)序控制信號和用于控制源極驅(qū)動(dòng)IC 120的操作時(shí)序以及數(shù)據(jù)電壓的極性的數(shù)據(jù)時(shí)序控制信號。
[0042]掃描時(shí)序控制信號包括選通開始脈沖(未不出)、選通移位時(shí)鐘CLKl至CLKn、選通輸出使能GOE (未示出)等等。選通開始脈沖被輸入到選通移位寄存器130以控制移位開始時(shí)序。通過電平移位器150對選通移位時(shí)鐘CLKl至CLKn進(jìn)行電平移位并且然后將其輸入到選通移位寄存器130。選通移位時(shí)鐘CLKl至CLKn用作用于移位選通開始脈沖的時(shí)鐘信號。選通輸出使能控制選通移位寄存器130的輸出時(shí)序。
[0043]數(shù)據(jù)時(shí)序控制信號包括源極開始脈沖、源極采樣時(shí)鐘SSC、極性控制信號P0L、源極輸出使能SOE等等。源極開始脈沖SSP控制源極驅(qū)動(dòng)IC 120的移位開始時(shí)序。源極采樣時(shí)鐘SSC是用于基于上升或下降沿控制源極驅(qū)動(dòng)IC 120內(nèi)的數(shù)據(jù)的采樣時(shí)序的時(shí)鐘信號，極性控制信號POL控制從源極驅(qū)動(dòng)IC 120輸出的數(shù)據(jù)電壓的極性。如果時(shí)序控制器110與源極驅(qū)動(dòng)IC 120之間的數(shù)據(jù)傳輸接口是微型LVDS接口，則可以省略源極開始脈沖SSP和源極采樣時(shí)鐘SSC。
[0044]閾值電壓感測電路160包括具有與級的下拉晶體管類似的劣化狀況的監(jiān)視TFT。閾值電壓感測電路160通過使用可變高電勢電壓VDD (t)和監(jiān)視脈沖S在每個(gè)預(yù)定時(shí)段感測監(jiān)視TFT隨著驅(qū)動(dòng)時(shí)間的流逝的特定節(jié)點(diǎn)電壓Vs，并且然后通過響應(yīng)于檢測脈沖S2導(dǎo)通的檢測TFT輸出感測電壓Vs。與選通移位寄存器130類似地，閾值電壓感測電路160可以直接形成在顯示面板100的下基板上。
[0045]VDD調(diào)節(jié)器電路170基于從閾值電壓感測電路160輸入的監(jiān)視TFT的感測電壓Vs計(jì)算每個(gè)級中包括的下拉晶體管的閾值電壓，并且通過使用計(jì)算出的閾值電壓適應(yīng)性地調(diào)整可變高電勢電壓VDD (t)。VDD調(diào)節(jié)器電路170將適應(yīng)性地調(diào)整的可變高電勢電壓VDD(t)施加到圖6的QB節(jié)點(diǎn)、圖9的QBo節(jié)點(diǎn)或QBe節(jié)點(diǎn)以及監(jiān)視TFT的柵電極。VDD調(diào)節(jié)器電路170可以安裝在PCB 140上。
[0046]圖6和圖7示出了施加有可變高電勢電壓VDD (t)的級的構(gòu)造的示例。圖8是用于解釋圖7的操作的波形圖。
[0047]圖6和圖7示出了用于生成第η掃描脈沖Vg (η)的第η級。第η級包括具有連接到Q節(jié)點(diǎn)的柵電極的上拉晶體管Tpu、具有連接到QB節(jié)點(diǎn)的柵電極的下拉晶體管Tpd和用于響應(yīng)于設(shè)置信號和重置信號分別對Q節(jié)點(diǎn)和QB節(jié)點(diǎn)進(jìn)行充電和放電(反之亦然)的開關(guān)電路132。上拉晶體管Tpu和下拉晶體管Tpd通過從其輸出第η掃描脈沖Vg (η)的輸出節(jié)點(diǎn)No彼此串行連接。設(shè)置信號可以是同一幀內(nèi)早于第η掃描脈沖Vg (η)生成的掃描脈沖中的任一個(gè)(例如，第(η-1)掃描脈沖Vg (η-1))。重置信號可以是同一幀內(nèi)晚于第η掃描脈沖Vg (η)生成的掃描脈沖中的任一個(gè)(例如，第(η+1)掃描脈沖Vg (η+1))。
[0048]可變高電勢電壓VDD (t)通過第四晶體管T4施加到QB節(jié)點(diǎn)。開關(guān)電路132包括第一、第二、第三和第五晶體管T1、T2、T3和Τ5，并且將Q節(jié)點(diǎn)和QB節(jié)點(diǎn)的電勢控制為彼此相反。連接到Q節(jié)點(diǎn)的第一、第五和第六晶體管Τ1、Τ5和Τ6通過開關(guān)操作控制Q節(jié)點(diǎn)的電勢VQ。第一晶體管Tl在第三輸出時(shí)段Χ3期間響應(yīng)于選通高電壓VGH的第(η-1)掃描脈沖Vg (η-1)對Q節(jié)點(diǎn)進(jìn)行充電。第五晶體管Τ5在第二輸出時(shí)段Χ2期間響應(yīng)于選通高電壓VGH的第(η+1)掃描脈沖Vg (η+1)對Q節(jié)點(diǎn)進(jìn)行充電。第六晶體管Τ6在第二輸出時(shí)段Χ2中當(dāng)QB節(jié)點(diǎn)被保持在調(diào)節(jié)電平H (t)時(shí)將Q節(jié)點(diǎn)保持在放電電平L。連接到QB節(jié)點(diǎn)的第二晶體管T2和第三晶體管T3通過開關(guān)操作控制QB節(jié)點(diǎn)的電勢VQB。第二晶體管T2在第三輸出時(shí)段X3期間響應(yīng)于選通高電壓VGH的第(η-l)掃描脈沖Vg (n_l)對QB節(jié)點(diǎn)進(jìn)行放電。第三晶體管T3在第三輸出時(shí)段X3和第一輸出時(shí)段Xl中根據(jù)Q節(jié)點(diǎn)的電勢Vl對QB節(jié)點(diǎn)進(jìn)行放電。
[0049]將在下面參考圖8描述第η級的操作。
[0050]上拉晶體管Tpu在其中Q節(jié)點(diǎn)的電勢VQ被保持在自舉電平BH的第一輸出時(shí)段Xl中導(dǎo)通以輸出移位時(shí)鐘信號CLKn作為選通高電壓VGH的第η掃描脈沖Vg (η)。上拉晶體管Tpu在其中Q節(jié)點(diǎn)的電勢Vl保持在放電電平L的第二輸出時(shí)段Χ2期間截止。QB節(jié)點(diǎn)的電勢VQB在第一輸出時(shí)段Xl期間保持在放電電平L并且在第二輸出時(shí)段Χ2期間保持在調(diào)節(jié)電平H (t)。調(diào)節(jié)電平H (t)由可變高電勢電壓VDD (t)確定，并且用于導(dǎo)通下拉晶體管Tpd和最小化下拉晶體管Tpd的閾值電壓的偏移。調(diào)節(jié)電平H (t)被設(shè)置在放電電平L與充電電平H之間，并且在每個(gè)給定時(shí)段周期性地進(jìn)行調(diào)整以對應(yīng)于下拉晶體管Tpd的閾值電壓的偏移。通過保持在調(diào)節(jié)電平H (t)的QB節(jié)點(diǎn)的電勢VQB，下拉晶體管Tpd在第二輸出時(shí)段X2期間導(dǎo)通以輸出低電勢電壓VSS作為選通低電壓VGL的第η掃描脈沖Vg (η)。在第一輸出時(shí)段Xl和第一輸出時(shí)段Xl之前的第三輸出時(shí)段Χ3中，QB節(jié)點(diǎn)的電勢VQB被保持在放電電平L，并且下拉晶體管Tpd被導(dǎo)通。
[0051]圖9和圖10示出了施加有可變高電勢電壓VDD (t)的級的構(gòu)造的另一示例。圖11是用于解釋圖10的操作的波形圖。
[0052]圖9和圖10示出了用于生成第η掃描脈沖Vg (η)的第η級。第η級包括具有連接到Q節(jié)點(diǎn)的柵電極的上拉晶體管Tpu、具有連接到QBo節(jié)點(diǎn)的柵電極的第一下拉晶體管Tpdo、具有連接到QBe節(jié)點(diǎn)的柵電極的第二下拉晶體管Tpde和用于響應(yīng)于設(shè)置信號和重置信號分別對Q節(jié)點(diǎn)和QBo節(jié)點(diǎn)(或QBe節(jié)點(diǎn))進(jìn)行充電和放電(反之亦然)的開關(guān)電路134。第一下拉晶體管Tpdo和第二下拉晶體管Tpde并行地連接在輸出節(jié)點(diǎn)No與低電勢電壓VSS的輸入端子之間，并且被交替地在每個(gè)給定時(shí)段驅(qū)動(dòng)。上拉晶體管Tpu通過從其輸出第η掃描脈沖Vg (η)的輸出節(jié)點(diǎn)No串行連接到第一下拉晶體管Tpdo和第二下拉晶體管Tpde。重置信號可以是晚于第η掃描脈沖Vg (η)生成的掃描脈沖中的任一個(gè)(例如，第(η+2)掃描脈沖Vg (η+2))。
[0053]可變高電勢電壓VDD (t)包括第一可變高電勢電壓VDDo (t)和第二可變高電勢電壓VDDe (t)。第一可變高電勢電壓VDDo (t)和第二可變高電勢電壓VDDe (t)分別具有放電電平L和調(diào)節(jié)電平H (t)(反之亦然)，并且在每個(gè)給定時(shí)段重復(fù)地在這些電平之間切換。如圖11中所示，假設(shè)，在k幀(k為等于或大于I的正整數(shù))期間，在k幀F(xiàn)l (k是等于或大于I的正整數(shù))期間，第一可變高電勢電壓VDDo (t)被提供為調(diào)節(jié)電平H (t)并且第二可變高電勢電壓VDDe (t)被提供為放電電平L。相反地，在下一 k幀F(xiàn)2期間，第一可變高電勢電壓VDDo (t)被提供為放電電平L并且第二可變高電勢電壓VDDe (t)被提供為調(diào)節(jié)電平H (t)。第一可變高電勢電壓VDDo (t)通過第四奇數(shù)晶體管T4o施加到QBo節(jié)點(diǎn)，并且第二可變高電勢電壓VDDe (t)被通過第四偶數(shù)晶體管T4e施加到QBe節(jié)點(diǎn)。
[0054]開關(guān)電路134包括第一、第二奇數(shù)、第二偶數(shù)、第三奇數(shù)、第三偶數(shù)、第五、第六奇數(shù)、第六偶數(shù)、第七奇數(shù)和第七偶數(shù)晶體管Tl、T2o、T2e、T3o、T3e、T5、T6o、T6e、T7o和T7e，并且將Q節(jié)點(diǎn)的電勢和QBo節(jié)點(diǎn)的電勢控制為彼此相反或者將Q節(jié)點(diǎn)的電勢和QBe節(jié)點(diǎn)的電勢控制為彼此相反。連接到Q節(jié)點(diǎn)的第一第五、第六奇數(shù)和第六偶數(shù)晶體管Tl、T5、T6o和T6e通過開關(guān)操作控制Q節(jié)點(diǎn)的電勢VQ。第一晶體管Tl在第三輸出時(shí)段X3期間響應(yīng)于選通高電壓VGH的第(η-l)掃描脈沖Vg (η-l)對Q節(jié)點(diǎn)進(jìn)行充電。第五晶體管T5在第二輸出時(shí)段X2期間響應(yīng)于選通高電壓VGH的第(η+2)掃描脈沖Vg (η+2)對Q節(jié)點(diǎn)進(jìn)行放電。第六奇數(shù)晶體管Τ6ο在QBe節(jié)點(diǎn)被保持在調(diào)節(jié)電平H (t)時(shí)將Q節(jié)點(diǎn)保持在放電電平L0
[0055]在Fl期間，連接到QB節(jié)點(diǎn)的第二奇數(shù)、第三奇數(shù)和第七奇數(shù)晶體管T2o、Τ3ο和Τ7ο通過開關(guān)操作控制QBo節(jié)點(diǎn)的電勢VQBo。第二奇數(shù)晶體管T2o在Fl的第三輸出時(shí)段Χ3期間響應(yīng)于選通高電壓VGH的第(η-l)掃描脈沖Vg (η_1)對QBo節(jié)點(diǎn)進(jìn)行放電。第三奇數(shù)晶體管Τ3ο在Fl的第三輸出時(shí)段Χ3和第一輸出時(shí)段Xl中根據(jù)Q節(jié)點(diǎn)的電勢VQ對QBo節(jié)點(diǎn)進(jìn)行放電。第七奇數(shù)晶體管在F2的第二輸出時(shí)段Χ2中對QBo節(jié)點(diǎn)進(jìn)行放電。第一可變高電勢電壓VDDo (t)在其中第二和第三奇數(shù)晶體管T2o和Τ3ο截止Fl的第二輸出時(shí)段Χ2中以調(diào)節(jié)電平H (t)施加到QBo節(jié)點(diǎn)。
[0056]在Fl期間，連接到QBe節(jié)點(diǎn)的第二偶數(shù)、第三偶數(shù)和第七偶數(shù)晶體管T2e、T3e和T7e通過開關(guān)操作控制QBe節(jié)點(diǎn)的電勢VQBe。第二偶數(shù)晶體管T2e在F2的第三輸出時(shí)段X3期間響應(yīng)于選通高電壓VGH的第(η-l)掃描脈沖Vg(n_l)對QBe節(jié)點(diǎn)進(jìn)行放電。第三偶數(shù)晶體管T3e在F2的第三輸出時(shí)段X3和第一輸出時(shí)段Xl中根據(jù)Q節(jié)點(diǎn)的電勢VQ對QBe節(jié)點(diǎn)進(jìn)行放電。第七偶數(shù)晶體管T7e在F2的第二輸出時(shí)段X2中對QBe節(jié)點(diǎn)進(jìn)行放電。第二可變高電勢電壓VDDe (t)在其中第二和第三奇數(shù)晶體管T2o和Τ3ο被截止的Fl的第二輸出時(shí)段Χ2中以調(diào)節(jié)電平H (t)施加到QBe節(jié)點(diǎn)。
[0057]將參考圖11描述第η級的操作。圖11的操作幾乎與圖8的操作相同，不同之處在于第一和第二下拉晶體管Tpdo和Tpde被交替地在每k個(gè)幀驅(qū)動(dòng)以防止劣化。
[0058]上拉晶體管Tpu在其中Q節(jié)點(diǎn)的電勢VQ被保持在自舉電平BH的第一輸出時(shí)段Xl中導(dǎo)通以輸出移位時(shí)鐘信號CLKn作為選通高電壓VGH的第η掃描脈沖Vg (η)。上拉晶體管Tpu在其中Q節(jié)點(diǎn)的電勢Vl保持在放電電平L的第二輸出時(shí)段Χ2期間截止。在其中第一下拉晶體管Tpdo被驅(qū)動(dòng)的Fl期間，QBo節(jié)點(diǎn)的電勢VQBo在第一輸出時(shí)段Xl期間保持在放電電平L并且在第二輸出時(shí)段Χ2期間保持在調(diào)節(jié)電平H(t)。在其中第二下拉晶體管Tpde被驅(qū)動(dòng)的F2期間，QBe節(jié)點(diǎn)的電勢VQBe在第一輸出時(shí)段Xl期間保持在放電電平L并且在第二輸出時(shí)段X2期間保持在調(diào)節(jié)電平H (t)。調(diào)節(jié)電平H (t)由可變高電勢電壓VDD(t)確定，并且用于導(dǎo)通下拉晶體管Tpdo和Tpde并且最小化下拉晶體管Tpdo和Tpde的閾值電壓的偏移。調(diào)節(jié)電平H (t)被設(shè)置在放電電平L和充電電平H之間，并且在每個(gè)給定時(shí)段周期性地進(jìn)行調(diào)整以對應(yīng)于下拉晶體管Tpdo和Tpde的閾值電壓的偏移。通過保持在調(diào)節(jié)電平H (t)的QBo節(jié)點(diǎn)的電勢VQBo，第一下拉晶體管Tpdo在Fl的第二輸出時(shí)段X2期間導(dǎo)通以輸出低電勢電壓VSS作為選通低電壓VGL的第η掃描脈沖Vg (η)。而且，通過保持在調(diào)節(jié)電平H (t)的QBe節(jié)點(diǎn)的電勢VQBe，第二下拉晶體管Tpde在F2的第二輸出時(shí)段X2期間導(dǎo)通以輸出低電勢電壓VSS作為選通低電壓VGL的第η掃描脈沖Vg (η)。在Fl的第一輸出時(shí)段Xl以及第一輸出時(shí)段Xl之前的第三輸出時(shí)段Χ3中，QBo節(jié)點(diǎn)的電勢VQBo保持在放電電平L,并且第一下拉晶體管Tpdo被截止。而且,在F2的第一輸出時(shí)段Xl和第一輸出時(shí)段Xl之前的第三輸出時(shí)段Χ3中，QBe節(jié)點(diǎn)的電勢VQBe保持在放電電平L，并且第二下拉晶體管Tpde被截止。
[0059]圖12示出了用于確定施加到圖6的級的可變高電勢電壓VDD (t)的閾值電壓感測電路160和VDD調(diào)節(jié)器電路170的詳細(xì)構(gòu)造。圖13是示出了圖12的閾值電壓感測電路160的操作所要求的驅(qū)動(dòng)脈沖的視圖。
[0060]參考圖12，閾值電壓感測電路160包括通過第一節(jié)點(diǎn)NI連接在一起的監(jiān)視TFTTa和檢測TFT Tb。
[0061]監(jiān)視TFT Ta被設(shè)計(jì)為具有與級的下拉晶體管類似的劣化狀況。監(jiān)視TFT Ta的控制電極(柵電極)連接到可變高電勢電壓VDD (t)的輸入端子，監(jiān)視TFT Ta的第一電極(漏電極)連接到監(jiān)視脈沖SI的輸入端子，并且監(jiān)視TFT Ta的第二電極(源電極)連接到第一節(jié)點(diǎn)NI。監(jiān)視脈沖SI在每個(gè)給定時(shí)段在具有調(diào)節(jié)電平H (t)的高電勢電壓VDD (t)與具有放電電平L的低電勢電壓VSS之間擺動(dòng)。監(jiān)視脈沖SI的高電平可以在每個(gè)給定時(shí)段增大具有調(diào)節(jié)電平H (t)的可變高電勢電壓VDD (t)。監(jiān)視TFT Ta響應(yīng)于施加到柵電極的可變高電勢電壓VDD (t)和施加到漏電極的監(jiān)視脈沖SI將通過從可變高電勢電壓VDD (t)減去閾值電壓Vth獲得的感測電壓Vs充電在第一節(jié)點(diǎn)NI中。監(jiān)視脈沖SI可以由驅(qū)動(dòng)脈沖生成器(未示出)生成。驅(qū)動(dòng)脈沖生成器在每個(gè)給定時(shí)段從VDD調(diào)節(jié)器電路170接收可變高電勢電壓VDD (t)，并且基于可變高電勢電壓VDD (t)生成監(jiān)視脈沖SI并且將其輸出到閾值電壓感測電路160。
[0062]檢測TFT Tb響應(yīng)于檢測脈沖S2將在第一節(jié)點(diǎn)NI中充電的感測電壓Vs輸出到VDD調(diào)節(jié)器電路170。檢測TFT Tb的控制(柵電極)連接到檢測脈沖S2的輸入端子，檢測TFT Tb的第一電極(漏電極)連接到第一節(jié)點(diǎn)NI，并且檢測TFT Tb的第二電極(源電極)連接到VDD調(diào)節(jié)器電路170的輸入端子。檢測脈沖S2以與監(jiān)視脈沖SI相同的周期在具有充電電平H的選通高電壓與具有放電電平L的低電勢電壓VSS之間擺動(dòng)。具有充電電平H的檢測脈沖S2與具有調(diào)節(jié)電平H (t)的監(jiān)視脈沖SI交疊。檢測脈沖S2的充電電平H的寬度窄于監(jiān)視脈沖SI的調(diào)節(jié)電平H (t)的寬度。檢測脈沖S2可以由驅(qū)動(dòng)脈沖生成器(未示出)生成。
[0063]如圖13中所示，閾值電壓感測電路160在偏置應(yīng)力施加時(shí)段P1、感測電壓充電時(shí)段P2和感測電壓檢測時(shí)段P3中輸出計(jì)算監(jiān)視TFT Ta的閾值電壓所要求的感測電壓Vs。
[0064]偏置應(yīng)力施加時(shí)段Pl表示其中監(jiān)視脈沖SI和檢測脈沖S2保持在放電電平L的時(shí)段。在偏置應(yīng)力施加時(shí)段Pl中，給定電壓(即，施加到級的QB節(jié)點(diǎn)的可變高電勢電壓)施加到監(jiān)視TFT Ta的柵電極。結(jié)果，監(jiān)視TFT Ta在與級的下拉晶體管相同的狀況下劣化。
[0065]感測電壓充電時(shí)段P2表示其中監(jiān)視脈沖SI保持在充電電平H并且檢測脈沖S2保持在放電電平L的時(shí)段。在感測電壓充電時(shí)段P2中，具有充電電平H的監(jiān)視脈沖SI被施加到監(jiān)視TFT Ta的漏電極。因此，監(jiān)視TFT Ta的漏極電勢上升到參考高電勢電壓VDD同時(shí)監(jiān)視TFT Ta的柵極電勢保持在上述給定電壓。以該方式，充電在第一節(jié)點(diǎn)NI中的感測電壓Vs逐漸上升到通過從參考高電勢電壓VDD減去監(jiān)視TFTTa的閾值電壓Vth獲得的值VDD-Vth。當(dāng)感測電壓Vs達(dá)到“ VDD-Vth ”時(shí)，監(jiān)視TFTTa截止。
[0066]感測電壓檢測時(shí)段P3表示監(jiān)視脈沖SI和檢測脈沖S2保持在充電電平H的時(shí)段。在感測電壓檢測時(shí)段P3中，檢測TFT Tb導(dǎo)通以將充電在第一節(jié)點(diǎn)NI中的感測電壓Vs輸出到VDD調(diào)節(jié)器電路170。
[0067]VDD調(diào)節(jié)器電路170包括模數(shù)轉(zhuǎn)換器(下面ADC) 171、VDD調(diào)節(jié)器172和數(shù)模轉(zhuǎn)換器(下面，DAC) 173。
[0068]ADC 171對從閾值電壓感測電路輸入的感測電壓Vs進(jìn)行模數(shù)轉(zhuǎn)換并且將其提供到VDD調(diào)節(jié)器172。
[0069]VDD調(diào)節(jié)器172基于數(shù)字轉(zhuǎn)換的感測電壓Vs計(jì)算下拉晶體管的閾值電壓Vth，并且將計(jì)算出的閾值電壓Vth施加到下面的等式I以適應(yīng)性地調(diào)整可變高電勢電壓VDD (t):
[0070][等式I]
[0071 ] VDD (t) = VDD (O) +Vth+ α
[0072]其中，VDD (O)表示高電勢電壓的初始設(shè)置值，Vth表示下拉晶體管的閾值電壓，并且α表示用于適應(yīng)性調(diào)整的比例常數(shù)。
[0073]DAC 173對適應(yīng)性調(diào)整的可變高電勢電壓VDD (t)進(jìn)行數(shù)模轉(zhuǎn)換，并且然后將反饋給予監(jiān)視TFT Ta的柵電極。而且，DAC 173將調(diào)整后的可變高電勢電壓VDD (t)施加到級的QB節(jié)點(diǎn)。
[0074]圖14示出了以逐步方式調(diào)整可變高電勢電壓VDD (t)以對應(yīng)于閾值電壓偏移。
[0075]每個(gè)給定時(shí)段(例如，k幀)中重復(fù)參考圖12和圖13描述的閾值電壓的感測和可變高電勢電壓VDD (t)的調(diào)整在。由于下拉晶體管的閾值電壓隨著驅(qū)動(dòng)時(shí)間的流逝而逐漸增大，因此，可變高電勢電壓VDD (t)被調(diào)整為在每個(gè)給定時(shí)段逐漸增大，如圖14中所示。
[0076]傳統(tǒng)上，高電勢電壓VDD從驅(qū)動(dòng)的初始時(shí)段開始以恒定充電電平H施加到QB節(jié)點(diǎn)，因此加速了下拉晶體管的劣化。在本發(fā)明中，可變高電勢電壓VDD (t)在下拉晶體管的閾值電壓劣化較小的驅(qū)動(dòng)的初始時(shí)段中在其中沒有發(fā)生故障的范圍內(nèi)保持為低于具有充電電平H的參考高電勢電壓VDD，并且然后可變高電勢VDD (t)通過考慮下拉晶體管的閾值電壓隨著驅(qū)動(dòng)時(shí)間的流逝而增大以逐步的方式增大。因此，能夠盡可能地抑制下拉晶體管的閾值電壓的劣化。
[0077]圖15示出了用于確定施加到圖9的級的可變高電勢電壓VDD (t)的閾值電壓感測電路和VDD調(diào)節(jié)器電路的詳細(xì)構(gòu)造。圖16是示出閾值電壓感測電路160的操作所要求的驅(qū)動(dòng)脈沖的視圖。
[0078]參考圖15，閾值電壓感測電路160包括并行地連接到第二節(jié)點(diǎn)NI的第一監(jiān)視TFTTao和第二監(jiān)視TFT Tae以及通過第二節(jié)點(diǎn)N2連接到第一和第二監(jiān)視TFT Tao和Tae的檢測 TFT Tb。
[0079]第一監(jiān)視TFT Tao被設(shè)計(jì)為具有與級的第一下拉晶體管類似的劣化狀況，并且第二監(jiān)視TFT Tae被設(shè)計(jì)為具有與級的第二下拉晶體管類似的劣化狀況。第一監(jiān)視TFTTao和第二監(jiān)視TFT Tae被交替地在每個(gè)給定時(shí)段執(zhí)行感測操作，并且將通過從具有調(diào)節(jié)電平H (t)的可變高電勢電壓VDD (t)減去閾值電壓Vth獲得的感測電壓Vs充電在第二節(jié)點(diǎn)N2中。在圖16的感測電壓充電時(shí)段P2中，如果第一可變高電勢VDDo (t)具有調(diào)節(jié)電平H(t)，則由第一監(jiān)視TFT Tao執(zhí)行感測操作；并且相反地，如果第二可變高電勢電壓VDDe(t)具有調(diào)節(jié)電平H (t)，則由第二監(jiān)視TFT Tae執(zhí)行感測操作。
[0080]關(guān)于閾值電壓感測電路160,第一和第二監(jiān)視TFT Tao和Tae中的任一個(gè)的感測操作以及檢測TFTTb的檢測操作基本上與圖12和圖13中解釋的相同，因此，將省略其詳細(xì)描述。關(guān)于VDD調(diào)節(jié)器電路170，基于來自閾值電壓感測電路160的輸入信息以逐步的方式在每個(gè)給定時(shí)段交替地調(diào)整第一可變高電勢電壓VDDo (t)和第二可變高電勢電壓VDDe (t)的操作與圖12和圖13中解釋的基本上相同，因此將省略其詳細(xì)描述。
[0081]圖17示出了下拉晶體管的閾值電壓的檢測的模擬結(jié)果。
[0082]參考圖17，這些模擬結(jié)果示出了下拉晶體管Tpd的閾值電壓Vth隨著驅(qū)動(dòng)時(shí)間的流逝而增大，并且檢測到的感測電壓Vs的電平隨著閾值電壓Vth的增大而減小。參考高電勢電壓VDD是預(yù)置值(例如，10V)，并且感測電壓Vs是能夠通過檢測找到的電壓。因此，下拉晶體管Tpd的閾值電壓Vth變?yōu)椤癡DD-Vs”。在本發(fā)明中，基于感測電壓Vs計(jì)算下拉晶體管Tpd的閾值電壓Vth，并且響應(yīng)于閾值電壓Vth適應(yīng)性地調(diào)整可變高電勢電壓，從而最小化下拉晶體管Tpd的劣化。
[0083]如上所述，在本發(fā)明中，使用了可在與在選通移位寄存器中最容易劣化的下拉晶體管類似的劣化狀況下操作的閾值電壓感測電路使得可變高電勢電壓VDD (t)被在不發(fā)生故障的范圍內(nèi)在其中下拉晶體管的閾值電壓較少地劣化的驅(qū)動(dòng)的初始時(shí)段中保持為低于具有充電電平H的參考高電勢電壓VDD，并且然后通過考慮下拉晶體管的閾值電壓隨著驅(qū)動(dòng)時(shí)間的流逝而增大以逐步的方式增大可變高電勢VDD (t)。因此，能夠通過盡可能地抑制下拉晶體管的閾值電壓的劣化來穩(wěn)定掃描脈沖的輸出，從而延長了選通移位寄存器的壽命O
[0084]在說明書中，本領(lǐng)域技術(shù)人員應(yīng)理解的是，在不偏離本發(fā)明的技術(shù)原理的情況下，能夠進(jìn)行各種改變和修改。因此，本發(fā)明的技術(shù)范圍不限于本公開中的詳細(xì)描述，而是應(yīng)該由所附權(quán)利要求的范圍來限定。
【權(quán)利要求】
1.一種選通移位寄存器，所述選通移位寄存器包括彼此級聯(lián)的多個(gè)級，所述多個(gè)級中的第η級包括: 上拉晶體管，所述上拉晶體管根據(jù)Q節(jié)點(diǎn)的電勢輸出選通移位時(shí)鐘中的任一個(gè)作為選通高電壓的第η掃描脈沖； 下拉晶體管，所述下拉晶體管通過輸出節(jié)點(diǎn)連接到所述上拉晶體管，并且根據(jù)QB節(jié)點(diǎn)的電勢輸出低電勢電壓作為選通低電壓的第η掃描脈沖；以及 開關(guān)電路，所述開關(guān)電路響應(yīng)于設(shè)置信號和重置信號分別對Q節(jié)點(diǎn)和QB節(jié)點(diǎn)進(jìn)行充電和放電或者分別對Q節(jié)點(diǎn)和QB節(jié)點(diǎn)進(jìn)行放電和充電， 其中，所述QB節(jié)點(diǎn)被施加有被適應(yīng)性地調(diào)整為對應(yīng)于所述下拉晶體管的所述閾值電壓的偏移的可變高電勢電壓。
2.根據(jù)權(quán)利要求1所述的選通移位寄存器，其中，所述可變高電勢電壓被調(diào)整為與所述下拉晶體管的所述閾值電壓的偏移成比例地逐漸增大。
3.根據(jù)權(quán)利要求2所述的選通移位寄存器，其中，所述可變高電勢電壓被調(diào)整為以步進(jìn)方式在每個(gè)預(yù)定時(shí)段增大。
4.根據(jù)權(quán)利要求1所述的選通移位寄存器，其中，所述QB節(jié)點(diǎn)包括交替地在每個(gè)預(yù)定時(shí)段激活的QBo節(jié)點(diǎn)和QBe節(jié)點(diǎn)； 所述下拉晶體管包括第一下拉晶體管和第二下拉晶體管，所述第一下拉晶體管和所述第二下拉晶體管并行地連接在輸出節(jié)點(diǎn)No與所述低電勢電壓的輸入端子之間并且交替地輸出所述低電勢電壓作為所述選通低電壓的第η掃描脈沖； 所述開關(guān)電路響應(yīng)于所述設(shè)置信號和所述重置信號交替地執(zhí)行第一操作和第二操作，所述第一操作用于分別對所述Q節(jié)點(diǎn)和所述QBo節(jié)點(diǎn)進(jìn)行充電和放電或者分別對所述Q節(jié)點(diǎn)和所述QBo節(jié)點(diǎn)進(jìn)行放電和充電，并且所述第二操作用于分別對所述Q節(jié)點(diǎn)和所述QBe節(jié)點(diǎn)進(jìn)行充電和放電或者分別對所述Q節(jié)點(diǎn)和所述QBe節(jié)點(diǎn)進(jìn)行放電和充電；以及 所述QBo節(jié)點(diǎn)被施加有被適應(yīng)性地調(diào)整為對應(yīng)于所述第一下拉晶體管的所述閾值電壓的偏移的第一可變高電勢電壓，并且所述QBe節(jié)點(diǎn)被施加有被適應(yīng)性地調(diào)整為對應(yīng)于所述第二下拉晶體管的所述閾值電壓的偏移的第二可變高電勢電壓。
5.根據(jù)權(quán)利要求4所述的選通移位寄存器，其中，所述第一可變高電勢電壓和所述第二可變高電勢電壓被調(diào)整為與所述第一下拉晶體管和所述第二下拉晶體管的所述閾值電壓的偏移成比例地逐漸增大。
6.根據(jù)權(quán)利要求5所述的選通移位寄存器，其中，所述第一可變高電勢電壓和所述第二可變高電勢電壓被調(diào)整為以步進(jìn)方式在每個(gè)預(yù)定時(shí)段增大。
7.根據(jù)權(quán)利要求1所述的選通移位寄存器，其中，所述設(shè)置信號是同一幀內(nèi)早于所述第η掃描脈沖生成的掃描脈沖中的任一個(gè)，并且所述重置信號是同一幀內(nèi)晚于所述第η掃描脈沖生成的掃描脈沖中的任一個(gè)。
8.一種顯示裝置，所述顯示裝置包括選通移位寄存器，所述顯示裝置包括: 顯示面板； 選通移位寄存器，所述選通移位寄存器包括彼此級聯(lián)的多個(gè)級并且將掃描脈沖順序地提供到所述顯示面板的掃描線； 閾值電壓感測電路，所述閾值電壓感測電路包括監(jiān)視TFT和檢測TFT并且輸出感測電壓；以及 VDD調(diào)節(jié)器電路，所述VDD調(diào)節(jié)器電路計(jì)算所述多個(gè)級中的每個(gè)級中包括的下拉晶體管的閾值電壓，基于計(jì)算出的所述閾值電壓適應(yīng)性地調(diào)整可變高電勢電壓，并且將反饋給予所述閾值電壓感測電路， 所述多個(gè)級中的第η級包括: 上拉晶體管，所述上拉晶體管根據(jù)Q節(jié)點(diǎn)的電勢輸出選通移位時(shí)鐘中的任一個(gè)作為選通高電壓的第η掃描脈沖； 下拉晶體管，所述下拉晶體管通過輸出節(jié)點(diǎn)連接到所述上拉晶體管，并且根據(jù)QB節(jié)點(diǎn)的電勢輸出低電勢電壓作為選通低電壓的第η掃描脈沖；以及 開關(guān)電路，所述開關(guān)電路響應(yīng)于設(shè)置信號和重置信號分別對所述Q節(jié)點(diǎn)和所述QB節(jié)點(diǎn)進(jìn)行充電和放電或者分別對所述Q節(jié)點(diǎn)和所述QB節(jié)點(diǎn)進(jìn)行放電和充電， 其中，所述QB節(jié)點(diǎn)被施加有被適應(yīng)性地調(diào)整為對應(yīng)于所述下拉晶體管的所述閾值電壓的偏移的可變高電勢電壓。
9.根據(jù)權(quán)利要求8所述的顯示裝置，其中，所述可變高電勢電壓被調(diào)整為與所述下拉晶體管的所述閾值電壓的偏移成比例地逐漸增大。
10.根據(jù)權(quán)利要求9所述的顯示裝置，其中，所述可變高電勢電壓被調(diào)整為以步進(jìn)方式在每個(gè)預(yù)定時(shí)段增大。
11.根據(jù)權(quán)利要求8所述的顯示裝置，其中，所述QB節(jié)點(diǎn)包括交替地在每個(gè)預(yù)定時(shí)段激活的QBo節(jié)點(diǎn)和QBe節(jié) 點(diǎn)； 所述下拉晶體管包括第一下拉晶體管和第二下拉晶體管，所述第一下拉晶體管和所述第二下拉晶體管并聯(lián)連接在所述輸出節(jié)點(diǎn)No與所述低電勢電壓的輸入端子之間并且交替地輸出所述低電勢電壓作為所述選通低電壓的第η掃描脈沖； 所述開關(guān)電路響應(yīng)于所述設(shè)置信號和所述重置信號交替地執(zhí)行第一操作和第二操作，所述第一操作用于分別對所述Q節(jié)點(diǎn)和所述QBo節(jié)點(diǎn)進(jìn)行充電和放電或者分別對所述Q節(jié)點(diǎn)和所述QBo節(jié)點(diǎn)進(jìn)行放電和充電，并且所述第二操作用于分別對所述Q節(jié)點(diǎn)和所述QBe節(jié)點(diǎn)進(jìn)行充電和放電或分別對所述Q節(jié)點(diǎn)和所述QBe節(jié)點(diǎn)進(jìn)行放電和充電；并且 所述QBo節(jié)點(diǎn)被施加有被適應(yīng)性地調(diào)整為對應(yīng)于所述第一下拉晶體管的所述閾值電壓的偏移的第一可變高電勢電壓，并且所述QBe節(jié)點(diǎn)被施加有被適應(yīng)性地調(diào)整為對應(yīng)于所述第二下拉晶體管的所述閾值電壓的偏移的第二可變高電勢電壓。
12.根據(jù)權(quán)利要求11所述的顯示裝置，其中，所述第一可變高電勢電壓和所述第二可變高電勢電壓被調(diào)整為與所述第一下拉晶體管和所述第二下拉晶體管的所述閾值電壓的偏移成比例地逐漸增大。
13.根據(jù)權(quán)利要求12所述的顯示裝置，其中，所述第一可變高電勢電壓和所述第二可變高電勢電壓被調(diào)整為以步進(jìn)方式在每個(gè)預(yù)定時(shí)段增大。
14.根據(jù)權(quán)利要求8所述的顯示裝置，其中，所述監(jiān)視TFT響應(yīng)于施加到第一電極的監(jiān)視脈沖和所述可變高電勢電壓將通過從所述可變高電勢電壓減去所述閾值電壓獲得的感測電壓充入所述第一節(jié)點(diǎn)中；并且 所述檢測TFT響應(yīng)于施加到控制電極的檢測脈沖將在所述第一節(jié)點(diǎn)中充入的所述感測電壓輸出到所述VDD調(diào)節(jié)器電路。
15.根據(jù)權(quán)利要求11所述的顯示裝置，其中，所述監(jiān)視TFT包括: 第一監(jiān)視TFT，所述第一監(jiān)視TFT響應(yīng)于所述第一可變高電勢電壓和監(jiān)視脈沖將感測電壓充入第二節(jié)點(diǎn)中；以及 第二監(jiān)視TFT，所述第二監(jiān)視TFT并聯(lián)連接到所述第一監(jiān)視TFT和所述第二節(jié)點(diǎn)并且響應(yīng)于所述第二可變高電勢電壓和監(jiān)視脈沖將所述感測電壓充入所述第二節(jié)點(diǎn)中， 其中，所述第一監(jiān)視TFT和所述第二監(jiān)視TFT交替地在每個(gè)預(yù)定時(shí)段執(zhí)行感測操作，并且將通過從所述可變高電勢電壓減去所述閾值電壓獲得的所述感測電壓充入所述第二節(jié)點(diǎn)中。
16.根據(jù)權(quán)利要求8所述的顯示裝置，其中，所述設(shè)置信號是同一幀內(nèi)早于所述第η掃描脈沖生成的掃描脈沖中的任一個(gè)，并且所述重置信號是同一幀內(nèi)晚于所述第η掃描脈沖生成的掃描脈沖中的任一個(gè)。
【文檔編號】G11C19/28GK103700333SQ201210553504
【公開日】2014年4月2日 申請日期:2012年12月19日 優(yōu)先權(quán)日:2012年9月27日
【發(fā)明者】金彬 申請人:樂金顯示有限公司