專利名稱：半導(dǎo)體存儲裝置和具有半導(dǎo)體存儲裝置的半導(dǎo)體系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體系統(tǒng)，更具體而言，涉及一種具有錯誤校正碼(ECC)電路的層疊式半導(dǎo)體存儲裝置以及一種具有所述半導(dǎo)體存儲裝置的半導(dǎo)體系統(tǒng)。
背景技術(shù)：
在現(xiàn)有的半導(dǎo)體系統(tǒng)中，隨著容量的增加，已經(jīng)引起了可靠性和良率降低的問題。 因此，現(xiàn)有的半導(dǎo)體系統(tǒng)額外地包括ECC電路以校正或減少故障存儲器單元的錯誤，由此解決可靠性和良率降低的問題。這種ECC電路從輸入數(shù)據(jù)產(chǎn)生奇偶校驗(parity)數(shù)據(jù)，并在輸出數(shù)據(jù)時校正錯誤。通常，ECC電路被包括在一般半導(dǎo)體系統(tǒng)的存儲控制器中。然而，現(xiàn)有的半導(dǎo)體系統(tǒng)的存儲控制器除了 ECC電路的操作之外還應(yīng)參與處理從外部輸入的命令和地址信號并傳送數(shù)據(jù)信號。因此，可能產(chǎn)生存儲控制器的額外開銷(overhead)。此外，如上所述由于現(xiàn)有的半導(dǎo)體系統(tǒng)的存儲控制器處理大量的操作，所以由存儲控制器所消耗的電力的量與其它的單元相比進(jìn)一步地增加。此外，在現(xiàn)有的半導(dǎo)體系統(tǒng)中，在存儲控制器與半導(dǎo)體存儲裝置之間需要額外的協(xié)議約定。因此,不可避免會增加成本。

發(fā)明內(nèi)容
本文描述了一種能減少存儲控制器的額外開銷和功耗的半導(dǎo)體存儲裝置，以及一種具有所述半導(dǎo)體存儲裝置的半導(dǎo)體系統(tǒng)。在本發(fā)明的一個實施例中，一種半導(dǎo)體存儲裝置包括存儲器單元區(qū)域，所述存儲器單元區(qū)域包括層疊于其中的多個存儲器單元陣列，每個存儲器單元陣列具有集成并形成于其中的多個存儲器單元以儲存數(shù)據(jù)，并具有形成于其中的多個穿通線以傳送信號；以及控制邏輯區(qū)域，所述控制邏輯區(qū)域被配置成利用輸入到存儲器單元區(qū)域的數(shù)據(jù)信號來產(chǎn)生奇偶校驗位，并將數(shù)據(jù)信號和產(chǎn)生的奇偶校驗位傳送到不同的穿通線。在本發(fā)明的另一個實施例中，一種半導(dǎo)體系統(tǒng)包括存儲控制器，所述存儲控制器被配置成從外部接收命令信號、地址信號、數(shù)據(jù)掩蔽信號以及數(shù)據(jù)信號，并控制要寫入或讀取的數(shù)據(jù)；以及半導(dǎo)體存儲裝置，所述半導(dǎo)體存儲裝置被配置成從存儲控制器接收寫入數(shù)據(jù)、利用所述寫入數(shù)據(jù)產(chǎn)生奇偶校驗位、將所述寫入數(shù)據(jù)和所述奇偶校驗位傳送到不同的穿通線、判定輸出到存儲控制器的讀取數(shù)據(jù)是否具有錯誤、以及傳送讀取數(shù)據(jù)。


結(jié)合附圖描述特點、方面和實施例，其中圖I是說明根據(jù)一個實施例的半導(dǎo)體系統(tǒng)的配置的框圖；圖2是說明根據(jù)所述實施例的半導(dǎo)體存儲裝置的配置的框圖；圖3是說明根據(jù)所述實施例的半導(dǎo)體存儲裝置的ECC電路的框圖；圖4是示出在根據(jù)所述實施例的半導(dǎo)體存儲裝置的數(shù)據(jù)寫入操作期間的控制方法的流程圖；以及圖5是示出在根據(jù)所述實施例的半導(dǎo)體存儲裝置的數(shù)據(jù)讀取操作期間的控制方法的流程圖。
具體實施例方式在下文中，將參照附圖并通過示例性實施例來說明根據(jù)本發(fā)明的半導(dǎo)體裝置和具有半導(dǎo)體裝置的半導(dǎo)體系統(tǒng)。圖I是說明根據(jù)一個實施例的半導(dǎo)體系統(tǒng)的配置的框圖。參見圖I，根據(jù)實施例的半導(dǎo)體系統(tǒng)1000可以包括存儲控制器100和半導(dǎo)體存儲裝置200。存儲控制器100被配置成從外部即主機(未示出)接收命令信號、地址信號及數(shù)據(jù)信號，并控制要寫入半導(dǎo)體存儲裝置200或要從半導(dǎo)體存儲裝置200中讀取的控制數(shù)據(jù)。半導(dǎo)體存儲裝置200被配置成根據(jù)從存儲控制器100輸出的控制信號來執(zhí)行數(shù)據(jù)讀取或?qū)懭氩僮?。半?dǎo)體存儲裝置200可以包括集成有存儲器單元陣列的存儲器單元區(qū)域210、以及被配置成控制存儲器單元區(qū)域210的操作的控制邏輯區(qū)域220。這里，控制邏輯區(qū)域220可以包括ECC電路230。因此，當(dāng)從存儲器單元區(qū)域210讀取的數(shù)據(jù)具有錯誤時，控制邏輯區(qū)域220利用ECC電路230來校正錯誤，并將校正的數(shù)據(jù)輸出到存儲控制器100。此外，根據(jù)所述實施例的半導(dǎo)體存儲裝置200的存儲器單元區(qū)域210可以具有以下結(jié)構(gòu)其中每個都集成有多個存儲器單元的多個單元陣列沿垂直方向?qū)盈B。在這種用于實現(xiàn)大容量半導(dǎo)體存儲裝置200的結(jié)構(gòu)中，穿通部分的或全部的多個單元陣列而形成多個穿通線(通常被稱作穿通硅通孔(TSV))，并且數(shù)據(jù)信號、數(shù)據(jù)掩蔽信號、命令信號、地址信號、選通信號等經(jīng)由相應(yīng)的穿通線從存儲控制器100輸入。將更詳細(xì)描述在根據(jù)實施例的半導(dǎo)體系統(tǒng)1000中的包括ECC電路230的半導(dǎo)體存儲裝置200。圖2是說明根據(jù)所述實施例的半導(dǎo)體存儲裝置的配置的框圖。參見圖2，根據(jù)所述實施例的半導(dǎo)體存儲裝置200包括通過沿垂直方向?qū)盈B多個存儲器單元陣列CAl至CAn而形成的存儲器單元區(qū)域210，并且存儲器單元區(qū)域210從存儲控制器100接收數(shù)據(jù)信號DQ、地址信號ADD、命令信號CMD、數(shù)據(jù)掩蔽信號DM及數(shù)據(jù)選通信號DQS。這里，圖2說明通過層疊多個存儲器單元陣列來形成半導(dǎo)體存儲裝置200的存儲器單元區(qū)域210的情況。然而，本發(fā)明不限于此，而是本發(fā)明可以應(yīng)用于集成多個存儲器單元的一個單元陣列。這里，當(dāng)寫入數(shù)據(jù)信號WD輸入到根據(jù)所述實施例的半導(dǎo)體存儲裝置200時，寫入數(shù)據(jù)信號WD輸入到設(shè)置在控制邏輯區(qū)域220的額外空間中的ECC電路230，并且ECC電路230利用寫入數(shù)據(jù)信號WD來產(chǎn)生包含奇偶校驗位的漢明碼(hamming code)。以這種方式產(chǎn)生的漢明碼被傳送到用于傳送寫入數(shù)據(jù)信號WD的數(shù)據(jù)線DQL和用于傳送數(shù)據(jù)掩蔽信號DM的數(shù)據(jù)掩蔽線DML。如此，根據(jù)實施例的半導(dǎo)體存儲裝置200僅需要在半導(dǎo)體存儲裝置200內(nèi)部的存儲器單元區(qū)域210與控制邏輯區(qū)域220之間的協(xié)議約定，而不需要與存儲控制器100的協(xié)議約定。在這種情況下，具有錯誤的數(shù)據(jù)信號被傳送到數(shù)據(jù)掩蔽線。因此，可以降低成本。此外，當(dāng)數(shù)據(jù)讀取信號輸入到根據(jù)所述實施例的半導(dǎo)體存儲裝置200時，從集成有多個單元陣列的存儲器單元區(qū)域210中讀取數(shù)據(jù)，并將在寫入操作期間產(chǎn)生的包括奇偶校驗位的漢明碼與讀取數(shù)據(jù)RD的比特進(jìn)行比較，以便檢測是否出現(xiàn)錯誤。然后，當(dāng)檢測到錯誤時，校正讀取數(shù)據(jù)RD的錯誤，并將校正的讀取數(shù)據(jù)RD輸出到外部。
將參見圖3更詳細(xì)地描述以這種方式配置的半導(dǎo)體存儲裝置200中的ECC電路230。圖3是說明根據(jù)所述實施例的半導(dǎo)體存儲裝置的ECC電路的框圖。參見圖3，根據(jù)所述實施例的半導(dǎo)體存儲裝置200的ECC電路230可以包括奇偶校驗位發(fā)生單元231、錯誤檢測單元232以及錯誤校正單元233。奇偶校驗位發(fā)生單元231被配置成在數(shù)據(jù)寫入操作期間從存儲控制器100接收寫入數(shù)據(jù)信號WD，并利用接收的寫入數(shù)據(jù)信號WD來產(chǎn)生包括奇偶校驗位的漢明碼。以這種方式產(chǎn)生的漢明碼被傳送到層疊有多個單元陣列的存儲器單元區(qū)域210中的任何一個奇偶校驗位儲存單元212。在這個實施例中，描述了奇偶校驗位儲存單元212位于存儲器單元區(qū)域210中。然而，本發(fā)明不限于此，奇偶校驗位儲存單元可以被包括在ECC電路230中。這里，描述了根據(jù)實施例的奇偶校驗位發(fā)生單元231根據(jù)漢明碼方法來檢測數(shù)據(jù)信號的錯誤。然而，本發(fā)明不限于此，而是可以根據(jù)循環(huán)冗余校驗(CRC)方法來檢測錯誤。這里，利用寫入數(shù)據(jù)信號WD來計算奇偶校驗位所需的時間可以通過被配置成將接收的寫入數(shù)據(jù)信號WD延遲的延遲單元來補償。錯誤檢測單元232被配置成接收從存儲器單元區(qū)域210讀取的數(shù)據(jù)信號RD的比特以及儲存在奇偶校驗位儲存單元212中的奇偶校驗位，并比較讀取數(shù)據(jù)信號RD與奇偶校驗位以便檢測在數(shù)據(jù)讀取操作期間是否出現(xiàn)錯誤。當(dāng)檢測到錯誤時，錯誤檢測單元232將讀取數(shù)據(jù)信號RD傳送到錯誤校正單元233，而當(dāng)未檢測到錯誤時，錯誤檢測單元232將讀取數(shù)據(jù)信號RD輸出到數(shù)據(jù)線DQL。錯誤校正單元233被配置成在數(shù)據(jù)讀取操作期間當(dāng)錯誤檢測單元232檢測到讀取數(shù)據(jù)信號RD的錯誤時產(chǎn)生錯誤校正碼，并利用產(chǎn)生的錯誤校正碼來校正讀取數(shù)據(jù)信號RD的錯誤。以這種方式校正的數(shù)據(jù)信號Dout被傳送到數(shù)據(jù)線DQL，并輸出到存儲控制器100。如上所述，可以看出根據(jù)所述實施例的半導(dǎo)體存儲裝置200的ECC電路230在數(shù)據(jù)寫入操作與數(shù)據(jù)讀取操作之間以略微不同的方式操作。首先，將更詳細(xì)描述根據(jù)實施例的半導(dǎo)體存儲裝置的數(shù)據(jù)寫入操作的控制方法。圖4是示出在根據(jù)所述實施例的半導(dǎo)體存儲裝置的數(shù)據(jù)寫入操作期間的控制方法的流程圖。參見圖4，根據(jù)實施例的半導(dǎo)體存儲裝置200在步驟S410從存儲控制器100接收寫入數(shù)據(jù)信號WD，并在步驟S420利用接收的寫入數(shù)據(jù)信號WD產(chǎn)生奇偶校驗位。產(chǎn)生過程可以如下來執(zhí)行。例如，當(dāng)假設(shè)接收的寫入數(shù)據(jù)信號WD的比特數(shù)目是4時，可以將利用寫入數(shù)據(jù)信號WD產(chǎn)生的奇偶校驗位的數(shù)目設(shè)定成3。表I示出利用寫入數(shù)據(jù)信號WD產(chǎn)生的漢明碼。[表 I]
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，包括 存儲器單元區(qū)域，所述存儲器單元區(qū)域包括層疊于其中的多個存儲器單元陣列，每個存儲器單元陣列具有集成并形成于其中的多個存儲器單元以儲存數(shù)據(jù)，并具有形成于其中的穿通線以傳送信號；以及 控制邏輯區(qū)域，所述控制邏輯區(qū)域被配置成利用輸入到所述存儲器單元區(qū)域的數(shù)據(jù)信號來產(chǎn)生奇偶校驗位，并將所述數(shù)據(jù)信號和產(chǎn)生的所述奇偶校驗位傳送到不同的穿通線。
2.如權(quán)利要求I所述的半導(dǎo)體存儲裝置，其中，所述控制邏輯區(qū)域包括錯誤校正碼電路，所述錯誤校正碼電路被配置成利用輸入到所述存儲器單元區(qū)域的所述數(shù)據(jù)信號來產(chǎn)生所述奇偶校驗位，并利用產(chǎn)生的所述奇偶校驗位來判定所述數(shù)據(jù)信號是否具有錯誤。
3.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中，所述錯誤校正碼電路將輸入到所述存儲器單元區(qū)域的所述數(shù)據(jù)信號傳送到用于傳送所述數(shù)據(jù)信號的數(shù)據(jù)線，并將利用所述數(shù)據(jù)信號產(chǎn)生的所述奇偶校驗位傳送到用于傳送數(shù)據(jù)掩蔽信號的數(shù)據(jù)掩蔽線。
4.如權(quán)利要求2所述的半導(dǎo)體存儲裝置，其中，所述錯誤校正碼電路包括 奇偶校驗位發(fā)生單元，所述奇偶校驗位發(fā)生單元被配置成利用輸入到所述存儲器單元區(qū)域的所述數(shù)據(jù)信號來產(chǎn)生所述奇偶校驗位； 錯誤檢測單元，所述錯誤檢測單元被配置成將由所述奇偶校驗位發(fā)生單元產(chǎn)生的所述奇偶校驗位與從所述存儲器單元區(qū)域輸出的數(shù)據(jù)信號進(jìn)行比較并檢測錯誤；以及 錯誤校正單元，所述錯誤校正單元被配置成當(dāng)從所述存儲器單元區(qū)域輸出數(shù)據(jù)時校正從所述錯誤檢測單元輸出的所述數(shù)據(jù)信號的錯誤。
5.如權(quán)利要求4所述的半導(dǎo)體存儲裝置，其中，當(dāng)從所述存儲器單元區(qū)域輸出數(shù)據(jù)時，所述錯誤檢測單元判定輸出的所述數(shù)據(jù)信號是否具有錯誤，當(dāng)判定所述數(shù)據(jù)信號具有錯誤時將所述數(shù)據(jù)信號傳送到所述錯誤校正單元，而當(dāng)判定所述數(shù)據(jù)信號不具有錯誤時將所述數(shù)據(jù)信號傳送到用于傳送所述數(shù)據(jù)信號的數(shù)據(jù)線。
6.如權(quán)利要求4所述的半導(dǎo)體存儲裝置，其中，所述奇偶校驗位發(fā)生單元根據(jù)漢明碼方法或循環(huán)冗余校驗方法來產(chǎn)生所述奇偶校驗位。
7.如權(quán)利要求I所述的半導(dǎo)體存儲裝置，其中，所述存儲器單元區(qū)域的存儲器單元陣列的每個包括 正常單元陣列，所述正常單元陣列具有集成于其中的正常單元，所述正常單元被配置成接收并儲存所述數(shù)據(jù)信號；以及 奇偶校驗位儲存單元，所述奇偶校驗位儲存單元被配置成儲存利用所述數(shù)據(jù)信號產(chǎn)生的所述奇偶校驗位。
8.—種半導(dǎo)體系統(tǒng),包括 存儲控制器，所述存儲控制器被配置成從外部接收命令信號、地址信號、數(shù)據(jù)掩蔽信號以及數(shù)據(jù)信號并控制要寫入或讀取的數(shù)據(jù)；以及 半導(dǎo)體存儲裝置，所述半導(dǎo)體存儲裝置被配置成從所述存儲控制器接收寫入數(shù)據(jù)、利用所述寫入數(shù)據(jù)產(chǎn)生奇偶校驗位、將所述寫入數(shù)據(jù)和所述奇偶校驗位傳送到不同的穿通線、判定輸出到所述存儲控制器的讀取數(shù)據(jù)是否具有錯誤、以及傳送所述讀取數(shù)據(jù)。
9.如權(quán)利要求8所述的半導(dǎo)體系統(tǒng)，其中，所述半導(dǎo)體存儲裝置包括 存儲器單元區(qū)域，所述存儲器單元區(qū)域包括層疊于其中的多個存儲器單元陣列，每個存儲器單元陣列具有集成并形成于其中的多個存儲器單元以儲存從所述存儲控制器輸入的所述寫入數(shù)據(jù)，并具有形成于其中的多個穿通線以傳送信號；以及 控制邏輯區(qū)域，所述控制邏輯區(qū)域被配置成利用從所述存儲控制器輸入的所述寫入數(shù)據(jù)來產(chǎn)生奇偶校驗位、將所述寫入數(shù)據(jù)和所述奇偶校驗位傳送到不同的穿通線、利用產(chǎn)生的所述奇偶校驗位來判定從所述存儲器單元區(qū)域輸出的讀取數(shù)據(jù)是否具有錯誤、以及傳送所述讀取數(shù)據(jù)。
10.如權(quán)利要求9所述的半導(dǎo)體系統(tǒng)，其中，所述控制邏輯區(qū)域包括錯誤校正碼電路，所述錯誤校正碼電路被配置成利用所述寫入數(shù)據(jù)來產(chǎn)生所述奇偶校驗位，并利用產(chǎn)生的所述奇偶校驗位來判定所述讀取數(shù)據(jù)是否具有錯誤。
11.如權(quán)利要求10所述的半導(dǎo)體系統(tǒng)，其中，所述錯誤校正碼電路將所述寫入數(shù)據(jù)傳送到用于傳送數(shù)據(jù)信號的數(shù)據(jù)線，并將產(chǎn)生的所述奇偶校驗位傳送到用于傳送數(shù)據(jù)掩蔽信號的數(shù)據(jù)掩蔽線。
12.如權(quán)利要求10所述的半導(dǎo)體系統(tǒng)，其中，所述錯誤校正碼電路包括 奇偶校驗位發(fā)生單元，所述奇偶校驗位發(fā)生單元被配置成利用所述寫入數(shù)據(jù)來產(chǎn)生所述奇偶校驗位； 錯誤檢測單元，所述錯誤檢測單元被配置成利用由所述奇偶校驗位發(fā)生單元產(chǎn)生的所述奇偶校驗位來檢測所述讀取數(shù)據(jù)的錯誤，并根據(jù)檢測結(jié)果傳送所述讀取數(shù)據(jù)；以及 錯誤校正單元，所述錯誤校正單元被配置成當(dāng)從所述存儲器單元區(qū)域輸出讀取數(shù)據(jù)時校正從所述錯誤檢測單元輸出的所述數(shù)據(jù)信號的錯誤。
13.如權(quán)利要求12所述的半導(dǎo)體系統(tǒng)，其中，所述奇偶校驗位發(fā)生單元將利用所述寫入數(shù)據(jù)產(chǎn)生的所述奇偶校驗位儲存到所述存儲器單元區(qū)域中。
14.如權(quán)利要求12所述的半導(dǎo)體系統(tǒng)，其中，所述錯誤檢測單元將所述讀取數(shù)據(jù)與儲存于所述存儲器單元區(qū)域中的所述奇偶校驗位進(jìn)行比較、判定所述讀取數(shù)據(jù)是否具有錯誤、當(dāng)判定所述讀取數(shù)據(jù)具有錯誤時將所述讀取數(shù)據(jù)傳送到所述錯誤校正單元、以及當(dāng)判定所述讀取數(shù)據(jù)不具有錯誤時將所述讀取數(shù)據(jù)傳送到用于傳送所述讀取數(shù)據(jù)的數(shù)據(jù)線。
15.如權(quán)利要求12所述的半導(dǎo)體系統(tǒng)，其中，所述奇偶校驗位發(fā)生單元根據(jù)漢明碼方法或循環(huán)冗余校驗方法來產(chǎn)生所述奇偶校驗位。
全文摘要
本發(fā)明公開了一種半導(dǎo)體存儲裝置，所述半導(dǎo)體存儲裝置包括存儲器單元區(qū)域，所述存儲器單元區(qū)域包括層疊于其中的多個存儲器單元陣列，每個存儲器單元陣列具有集成并形成于其中的多個存儲器單元以儲存數(shù)據(jù)，并具有形成于其中的多個穿通線以傳送信號；以及控制邏輯區(qū)域，所述控制邏輯區(qū)域被配置成利用輸入到所述存儲器單元區(qū)域的數(shù)據(jù)信號來產(chǎn)生奇偶校驗位，并將數(shù)據(jù)信號和產(chǎn)生的奇偶校驗位傳送到不同的穿通線。
文檔編號G11C29/42GK102903394SQ20121025670
公開日2013年1月30日 申請日期2012年7月24日 優(yōu)先權(quán)日2011年7月26日
發(fā)明者文英碩, 李炯東, 權(quán)容技, 楊亨均, 金成旭 申請人:愛思開海力士有限公司