專利名稱：一種eeprom擦寫控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于存儲領(lǐng)域，尤其涉及一種EEPROM擦寫控制裝置。
背景技術(shù)：
作為一種非易失性的存儲設(shè)備，電可擦寫可編程只讀存儲器(ElectricallyErasable Programmable Read Only Memory, EEPROM)被用來存放掉電后需要保持的數(shù)據(jù)。EEPROM的數(shù)據(jù)更新需要使用特殊的電壓先擦除后再編程，其擦除和編程的次數(shù)，也即EEPROM的壽命是有限的。 圖I示出了現(xiàn)有EEPROM操作處理方式，系統(tǒng)接口 101提供對EEPROM存儲單元的擦除、編程、讀等操作接口，EEPROM存儲單元102為EEPROM物理存儲介質(zhì)。常見EEPROM的壽命在100萬次左右，而擦除和編程的時間一般長達幾毫秒。因此，在一些需要頻繁更新EEPROM存儲內(nèi)容的應(yīng)用場景中，EEPROM的壽命以及擦除和編程的時間都限制了整個系統(tǒng)的設(shè)計。

發(fā)明內(nèi)容
本發(fā)明實施例提供了一種EEPROM擦寫控制裝置，旨在解決普通EEPROM中擦除和編程次數(shù)較少，以及擦除和編程時間較長的問題。本發(fā)明實施例是這樣實現(xiàn)的，一種EEPROM擦寫控制裝置，包括系統(tǒng)接口和EEPROM存儲單元,所述裝置還包括作為所述EEPROM存儲單元活躍區(qū)域的映射緩存區(qū)的SRAM緩沖單元；分別與所述系統(tǒng)接口、EEPROM存儲單元、SRAM緩沖單元電連接，管理所述EEPROM存儲單元與SRAM緩沖單元之間映射關(guān)系，分發(fā)處理數(shù)據(jù)的緩存和擦寫的存儲映射控制器；以及與所述存儲映射控制器電連接，監(jiān)測電源掉電過程，在系統(tǒng)電源跌落到閾值范圍以下時，向所述存儲映射控制器發(fā)送預(yù)刷寫信號的電源管理單元。本發(fā)明實施例實現(xiàn)了對EEPROM存儲單元的零延時訪問，可以大幅提高EEPROM的擦寫和編程次數(shù)，拓展EEPROM存儲單元的擦寫壽命。


圖I是現(xiàn)有技術(shù)中EEPROM擦寫操作處理示意圖；圖2是本發(fā)明實施例提供的EEPROM擦寫控制裝置的結(jié)構(gòu)圖；圖3是本發(fā)明實施例提供的存儲映射控制器的結(jié)構(gòu)圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)發(fā)明實施例及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例增加SRAM緩沖區(qū)，通過對SRAM緩沖區(qū)和EEPROM存儲單元的存儲映射控制，實現(xiàn)對EEPROM存儲單元的零延時訪問，大幅拓展EEPROM存儲單元的擦寫壽命。圖I示出了本發(fā)明實施例提供的EEPROM擦寫控制裝置的結(jié)構(gòu)，為了便于說明，僅不出了與本發(fā)明實施例相關(guān)的部分。系統(tǒng)接口 201與存儲映射控制器202電連接，為EEPROM存儲單元205的擦除、編
程、讀寫等操作提供接口。存儲映射控制器202負責(zé)管理EEPROM存儲單元205與SRAM緩沖單元203之間的映射關(guān)系，以及分發(fā)處理數(shù)據(jù)的緩存和擦寫。SRAM緩沖單元203與存儲映射控制器202電連接，作為EEPROM存儲單元205活躍 區(qū)域的映射緩存區(qū)。如圖3所示，當發(fā)生SRAM緩沖區(qū)數(shù)據(jù)命中時，命中數(shù)據(jù)映射單元2021控制將EEPROM存儲單元205的數(shù)據(jù)訪問直接映射到對SRAM緩沖單元203的數(shù)據(jù)訪問，從而實現(xiàn)零延遲的數(shù)據(jù)讀/寫功能。當發(fā)生SRAM緩沖區(qū)數(shù)據(jù)建立時，失效命中數(shù)據(jù)刷寫單元2022將SRAM緩沖單元203中失效的命中數(shù)據(jù)刷寫到EEPROM存儲單元205中，并建立新的數(shù)據(jù)命中。電源管理單元204與存儲映射控制器202電連接，負責(zé)監(jiān)測電源掉電過程，為存儲映射控制器202提供預(yù)刷寫信號。當系統(tǒng)電源跌落到閾值范圍以下時，電源管理單元204發(fā)送預(yù)刷寫信號至存儲映射控制器202，低電數(shù)據(jù)刷寫單元2023根據(jù)電源管理單元204的預(yù)刷寫信號將所有SRAM緩沖單元203中命中區(qū)的數(shù)據(jù)刷寫到EEPROM存儲單元205中。EEPROM存儲單元205與存儲映射控制器202電連接，為整個裝置提供EEPROM物理存儲介質(zhì)。作為本發(fā)明的一個優(yōu)選實施例，增加錯誤校驗(Error Checking andCorrecting,ECC)單元206，與存儲映射控制器202電連接，負責(zé)對EEPROM存儲單元205的數(shù)據(jù)讀寫提供ECC校驗，確保數(shù)據(jù)的準確性。本發(fā)明實施例通過存儲映射控制器202和SRAM緩沖單元203實現(xiàn)對EEPROM存儲單元205的零延時訪問并大幅拓展EEPROM存儲單元205的擦寫壽命。在本發(fā)明實施例中，存儲映射控制器202對SRAM緩沖單元203的數(shù)據(jù)命中率可以達到95%以上，對于一個5ms擦寫時間、100萬次擦寫壽命的EEPROM存儲單元205，可以擴展為零延時訪問速度，達到100W/(1-95%) =2000萬次擦寫壽命，可以大幅提高EEPROM的擦寫和編程次數(shù)，并實現(xiàn)對EEPROM的零延時讀寫處理。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種EEPROM擦寫控制裝置，包括系統(tǒng)接口和EEPROM存儲單元，其特征在于，所述裝置還包括 作為所述EEPROM存儲單元活躍區(qū)域的映射緩存區(qū)的SRAM緩沖單元； 分別與所述系統(tǒng)接口、EEPROM存儲單元、SRAM緩沖單元電連接，管理所述EEPROM存儲單元與SRAM緩沖單元之間映射關(guān)系，分發(fā)處理數(shù)據(jù)的緩存和擦寫的存儲映射控制器；以及與所述存儲映射控制器電連接，監(jiān)測電源掉電過程，在系統(tǒng)電源跌落到閾值范圍以下時，向所述存儲映射控制器發(fā)送預(yù)刷寫信號的電源管理單元。
2.如權(quán)利要求I所述的EEPROM擦寫控制裝置，其特征在于，所述裝置還包括 與所述存儲映射控制器電連接，對所述EEPROM存儲單元的數(shù)據(jù)讀寫進行校驗的錯誤校驗單元。
3.如權(quán)利要求I所述的EEPROM擦寫控制裝置，其特征在于，所述存儲映射控制器包括 當發(fā)生SRAM緩沖區(qū)數(shù)據(jù)命中時，將所述EEPROM存儲單元的數(shù)據(jù)訪問直接映射到對SRAM緩沖單元的數(shù)據(jù)訪問的命中數(shù)據(jù)映射單元； 當發(fā)生SRAM緩沖區(qū)數(shù)據(jù)建立時，將所述SRAM緩沖單元中失效的命中數(shù)據(jù)刷寫到EEPROM存儲單元中，并建立新的數(shù)據(jù)命中的失效命中數(shù)據(jù)刷寫單元；以及 當系統(tǒng)電源跌落到閾值范圍以下時，根據(jù)所述電源管理單元發(fā)送的預(yù)刷寫信號，將所有SRAM緩沖單元中命中區(qū)的數(shù)據(jù)刷寫到EEPROM存儲單元中的低電數(shù)據(jù)刷寫單元。
全文摘要
本發(fā)明適用于存儲技術(shù)領(lǐng)域，提供了一種EEPROM擦寫控制裝置，包括系統(tǒng)接口和EEPROM存儲單元，所述裝置還包括作為所述EEPROM存儲單元活躍區(qū)域的映射緩存區(qū)的SRAM緩沖單元；分別與所述系統(tǒng)接口、EEPROM存儲單元、SRAM緩沖單元電連接，管理所述EEPROM存儲單元與SRAM緩沖單元之間映射關(guān)系，分發(fā)處理數(shù)據(jù)的緩存和擦寫的存儲映射控制器；以及與所述存儲映射控制器電連接，監(jiān)測電源掉電過程，在系統(tǒng)電源跌落到閾值范圍以下時，向所述存儲映射控制器發(fā)送預(yù)刷寫信號的電源管理單元。本發(fā)明實現(xiàn)了對EEPROM存儲單元的零延時訪問，可以大幅提高EEPROM的擦寫和編程次數(shù)，拓展EEPROM存儲單元的擦寫壽命。
文檔編號G11C16/14GK102768859SQ20121024105
公開日2012年11月7日 申請日期2012年7月12日 優(yōu)先權(quán)日2012年7月12日
發(fā)明者彭洪偉, 沈梓榮, 苗書立, 邱紅霞, 陳高飛 申請人:深圳市銳能微科技有限公司